JP2011016680A - Ｉｉｉ族窒化物半導体自立基板の製造方法、ｉｉｉ族窒化物半導体自立基板、ｉｉｉ族窒化物半導体デバイスの製造方法及びｉｉｉ族窒化物半導体デバイス - Google Patents

Ｉｉｉ族窒化物半導体自立基板の製造方法、ｉｉｉ族窒化物半導体自立基板、ｉｉｉ族窒化物半導体デバイスの製造方法及びｉｉｉ族窒化物半導体デバイス Download PDF

Info

Publication number
JP2011016680A
JP2011016680A JP2009161375A JP2009161375A JP2011016680A JP 2011016680 A JP2011016680 A JP 2011016680A JP 2009161375 A JP2009161375 A JP 2009161375A JP 2009161375 A JP2009161375 A JP 2009161375A JP 2011016680 A JP2011016680 A JP 2011016680A
Authority
JP
Japan
Prior art keywords
group iii
substrate
nitride semiconductor
iii nitride
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009161375A
Other languages
English (en)
Other versions
JP5212283B2 (ja
Inventor
Tsuneaki Fujikura
序章 藤倉
Takeshi Eri
健 江利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2009161375A priority Critical patent/JP5212283B2/ja
Priority to US12/801,214 priority patent/US8310029B2/en
Priority to CN201010226869.XA priority patent/CN101949058B/zh
Publication of JP2011016680A publication Critical patent/JP2011016680A/ja
Application granted granted Critical
Publication of JP5212283B2 publication Critical patent/JP5212283B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】球面研磨等を施すことなく、自立基板表面における単一の結晶面の面積を再現性良く大きくすることができるＩＩＩ族窒化物半導体自立基板の製造方法を提供する。
【解決手段】ＩＩＩ族窒化物半導体自立基板５０は、基板５０表面がアズグロウンであり、基板５０表面の半分以上の領域が、ＩＩＩ族極性のＣ面からｍ軸方向若しくはａ軸方向に、又はＭ面からｃ軸方向若しくはａ軸方向に傾いたオフ角を有する単一の結晶面からなる。
【選択図】図１

Description

本発明は、発光ダイオード（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ：ＬＥＤ）、レーザーダイオード（Ｌａｓｅｒ Ｄｉｏｄｅ：ＬＤ）等の発光デバイス或いは高電子移動度トランジスタ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ：ＨＥＭＴ）等電子デバイスの結晶成長に用いられるＩＩＩ族窒化物半導体自立基板及びその製造方法並びに当該基板上にＩＩＩ族窒化物半導体層を成長させたＩＩＩ族窒化物半導体デバイス及びその製造方法に関する。
緑色、青色、紫外等の発光デバイス材料として、また、主として高出力用途の電子デバイス材料として、ＩＩＩ族窒化物半導体が注目されている。従来、デバイスとして応用が報告されているＩＩＩ族窒化物半導体は、そのほとんどが、サファイア、４Ｈ−ＳｉＣ等の異種基板上に、低温ＧａＮ、ＡｌＮバッファ層や高温ＡｌＮバッファ層を介して成長されている。しかしながら、これらの異種基板上にＩＩＩ族窒化物半導体層を成長した場合には、異種基板の格子定数とＩＩＩ族窒化物半導体層の格子定数との違いや、熱膨張率の違いにより、ＩＩＩ族窒化物半導体層には高密度の転位が導入される。ＩＩＩ族窒化物半導体層中の転位は、非発光再結合中心や、不純物の拡散経路として働くため、高密度の転位を有するＩＩＩ族窒化物半導体により作製されたデバイスでは所望の特性が得られない、あるいは、特性の劣化が早いといった問題が生じる。
ＩＩＩ族窒化物半導体からなる自立した単結晶基板を用いた場合には、上記のような格子不整合や熱膨張係数の不整合に起因する問題を回避することができ、ＧａＮ自立基板を用いてＩＩＩ族窒化物半導体層が形成された青紫色ＬＤ、青色ＬＤ等が実用化されている。現在、最も広く用いられているＩＩＩ族窒化物半導体自立基板の製造方法としては、サファイア、ＳｉＣ、ＧａＡｓ、Ｓｉ等のＩＩＩ族窒化物半導体と異なる結晶から成る種結晶基板上に、有機金属気相成長法（ＭＯＶＰＥ法）、ハイドライド気相成長法（ＨＶＰＥ法）、安熱合成法等を用いて、ＩＩＩ族窒化物半導体層を数１００μｍ〜数ｃｍの厚さで成長する方法が採られている。しかしながら、現在の一般的な方法で製作したＩＩＩ族窒化物半導体自立基板を使用した場合、得られるデバイスの特性が、基板面内の場所により大きく異なるという問題がある。
この種のＩＩＩ族窒化物半導体自立基板の製造方法として、Ｃ面を表面とするサファイア基板上のＧａＮ薄膜の表面にＴｉを蒸着し、これを熱処理することでＧａＮのボイド構造を形成し、その上にＨＶＰＥ法によりＣ面を表面とするＧａＮを数１００μｍの厚さで成長し、当該ボイド構造からサファイア基板側を剥離する方法（Ｖｏｉｄ−Ａｓｓｉｓｔｅｄ Ｓｅｐａｒａｔｉｏｎ：ＶＡＳ法）が知られている（例えば、非特許文献１参照）。また、他の製造方法として、開口部が形成されたＳｉＯ２マスクを施した（１１１）面を表面とするＧａＡｓ基板（立方晶）上に、ＧａＮを数１００の厚さで成長し、その後にＧａＡｓ基板を除去する方法も知られている（例えば、非特許文献２参照）。
これらの方法では、異種基板上へのＩＩＩ族窒化物半導体の結晶成長のため、異種基板に接触する成長初期の結晶は、転位密度が極めて高くなる。成長初期の典型的な転位密度は、１０９〜１０１０／ｃｍ２台である。結晶成長の進行に伴い、徐々に転位密度は低下して、数１００μｍ成長後の表面での転位密度は、ＬＤの製作が可能なレベルの１０６／ｃｍ２台となる。このように表面の転位密度が十分に低下した後に結晶成長を終え、種結晶を除去した後、基板の表裏面に研磨を施して厚さを一定に揃え、必要に応じて外形を整えることで、ＩＩＩ族窒化物半導体自立基板が製造される。
このようにして得られたＩＩＩ族窒化物半導体自立基板では、基板の厚さ方向に沿って転位密度が徐々に変化している。深さ方向の転位密度の変化により、基板内部に歪みが生じており、この影響で図１２に示すように自立基板の表面の面内で結晶方位が異なる状況が生じてしまう。ここで、図１２は、所定の結晶軸（例えばｃ軸）と表面とのなす角が基板面内で連続的に変化する様子を示したＩＩＩ族窒化物半導体自立基板の模式図である。図１２に示すように、自立基板８５０の一端側におけるなす角θ１と、基板の中央側におけるなす角θ２と、基板の他端側におけるなす角θ３の関係は、θ１＜θ２＜θ３となっている。基板の表面と結晶軸とのなす角度が異なると、基板表面におけるステップ密度が異なるので、表面に成長されるＩＩＩ族窒化物半導体層の厚さ、ドーピング濃度、混晶組成等の成長特性も異なることとなる。これが、上述のように、得られるデバイスの特性が基板面内の場所により大きく異なる原因となっている。
この問題点を解消すべく、図１３に示すように、基板表面の球面研磨により、表面の結晶方位が揃ったＩＩＩ族窒化物半導体自立基板９５０を実現することも考えられる。しかしながら、ＩＩＩ族窒化物半導体が硬いため、球面研磨を再現性よく、また精度よく実行することは困難である。
球面研磨を行うことなく自立基板を得る方法として、Ｃ面からａ軸方向またはｍ軸方向に０．０７°〜２０°傾いた表面を持つサファイア基板を用い、当該基板上に窒化物系半導体単結晶のエピタキシャル層を成長させた後、エピタキシャル層を異種基板から剥離させ、所望のオフ角を有する窒化物系半導体の自立基板を得る方法が提案されている（例えば、特許文献１参照）。
特開２００７−１９７２７６号公報
Yuichi OSHIMA et al. Japanese Journal of Applied Physics Vol.42(2003) pp.L1-L3 Kensaku Motoki et al. Journal of Crystal Growth Vol.305(2007) 377-383.
しかしながら、特許文献１に記載の方法では、ＩＩＩ族窒化物半導体自立基板の表面に、複数のファセットに起因する複数の結晶面が出現するため、自立基板上に成長されるＩＩＩ族窒化物半導体層の組成が不均一になる場合がある。
したがって、本発明の目的は、球面研磨等を施すことなく、表面における単一の結晶面の面積を再現性良く大きくすることのできるＩＩＩ族窒化物半導体自立基板及びその製造方法並びに当該自立基板を用いたＩＩＩ族窒化物半導体デバイス及びその製造方法を提供することにある。
本発明は、上記目的を達成するため、基板表面がアズグロウンであり、基板表面の半分以上の領域が、ＩＩＩ族極性のＣ面からｍ軸方向若しくはａ軸方向に、又はＭ面からｃ軸方向若しくはａ軸方向に傾いたオフ角を有する単一の結晶面からなるＩＩＩ族窒化物半導体自立基板が提供される。
また、本発明は、上記目的を達成するため、上記ＩＩＩ族窒化物半導体自立基板上にＩＩＩ族窒化物半導体層を備えるＩＩＩ族窒化物半導体デバイスが提供される。
更に、本発明は、上記目的を達成するため、種結晶基板の表面に気相成長法を用いてＩＩＩ族窒化物半導体を形成した後、ＩＩＩ族窒化物半導体から種結晶基板を剥離するＩＩＩ族窒化物半導体自立基板の製造方法において、種結晶基板は、六方晶形又は立方晶形の結晶構造であり、種結晶基板の表面は、六方晶形にあってはＣ面からｍ軸方向若しくはａ軸方向に又はＭ面からｃ軸方向若しくはａ軸方向に０．３５°以上０．８°以下の範囲で傾斜し、立方晶形にあっては（１１１）面から［２１１］方向若しくは［１１０］方向に０．３５°以上０．８°以下の範囲で傾斜し、ＩＩＩ族窒化物半導体の成長を、ＩＩＩ族原料の供給量の変化に対して成長速度が線形に変化しない条件で実施するＩＩＩ族窒化物半導体自立基板の製造方法が提供される。
更にまた、本発明は、上記目的を達成するため、上記製造方法によりＩＩＩ族窒化物半導体自立基板を製造し、ＩＩＩ族窒化物半導体自立基板上にエピタキシャル成長によりＩＩＩ族窒化物半導体層を形成するＩＩＩ族窒化物半導体デバイスの製造方法が提供される。
また、本発明は、上記目的を達成するため、上記製造方法で製造され、ＩＩＩ族窒化物半導体自立基板におけるＩＩＩ族窒化物半導体層が成長される表面の半分以上の領域が、ＩＩＩ族極性のＣ面からｍ軸方向若しくはａ軸方向に、又はＭ面からｃ軸方向若しくはａ軸方向に傾いたオフ角を有する単一の結晶面からなるＩＩＩ族窒化物半導体デバイスが提供される。
本発明によれば、ＩＩＩ族窒化物半導体自立基板につき、球面研磨等を施すことなく、表面における単一の結晶面の面積を再現性良く大きくすることができる。
本発明の実施の形態に係る窒化物半導体自立基板の製造方法を説明する模式図であり、（ａ）はサファイア基板上のＧａＮ薄膜にボイド構造が形成された状態を示す図であり、（ｂ）はＨＶＰＥ法によりＧａＮが成長された状態を示す図であり、（ｃ）はボイド構造からサファイア基板側がＧａＮから剥離された状態を示す図である。 本発明の実施の形態に係るＩＩＩ族窒化物半導体自立基板の模式断面図である。 本発明の実施の形態に係るＩＩＩ族窒化物半導体自立基板の模式平面図である。 サファイア基板の表面がオフ角を有さないＣ面である場合のＩＩＩ族窒化物半導体自立基板の模式断面図である。 サファイア基板の表面がオフ角を有さないＣ面である場合のＩＩＩ族窒化物半導体自立基板の模式平面図である。 サファイア基板の表面がＣ面から０．３５°未満の範囲で傾いている場合のＩＩＩ族窒化物半導体自立基板の模式断面図である。 実施例１における種結晶基板の表面におけるＣ面からの傾斜角と、成長直後の自立基板における単一の結晶面で覆われた領域の割合の関係を示すグラフである。 実施例１で作製したＬＥＤの模式図である。 種結晶基板の表面におけるＣ面からの傾斜角と、作製したＬＥＤのピーク波長の分散σの関係を示すグラフである。 実施例１で作製したＨＥＭＴの模式図である。 種結晶基板の表面におけるＣ面からの傾斜角と、作製したＨＥＭＴの閾値電圧の分散σの関係を示すグラフである。 従来例を示し、所定の結晶軸と表面のなす角が基板面内で連続的に変化する様子を示したＩＩＩ族窒化物半導体自立基板の模式図である。 従来例を示し、表面を球面研磨したＩＩＩ族窒化物半導体自立基板の模式図である。
［実施の形態の要約］
種結晶基板の表面に気相成長法を用いてＩＩＩ族窒化物半導体を形成した後、ＩＩＩ族窒化物半導体から種結晶基板を剥離するＩＩＩ族窒化物半導体自立基板の製造方法において、種結晶基板は、六方晶形又は立方晶形の結晶構造であり、種結晶基板の表面は、六方晶形にあってはＣ面からｍ軸方向若しくはａ軸方向に又はＭ面からａ軸方向に０．３５°以上０．８°以下の範囲で傾斜し、立方晶形にあっては（１１１）面から［２１１］方向若しくは［１１０］方向に０．３５°以上０．８°以下の範囲で傾斜し、ＩＩＩ族窒化物半導体の成長を、ＩＩＩ族原料の供給量の変化に対して成長速度が線形に変化しない条件で実施する。また、ＩＩＩ族窒化物半導体デバイスの製造方法において、このＩＩＩ族窒化物半導体自立基板の製造方法によりＩＩＩ族窒化物半導体自立基板を製造し、ＩＩＩ族窒化物半導体自立基板上にエピタキシャル成長によりＩＩＩ族窒化物半導体層を形成する。
また、種結晶基板の表面に気相成長法を用いてＩＩＩ族窒化物半導体を形成した後、ＩＩＩ族窒化物半導体から種結晶基板を剥離して得られるＩＩＩ族窒化物半導体自立基板において、表面の半分以上の領域が、ＩＩＩ族極性のＣ面からｍ軸方向若しくはａ軸方向に、又はＭ面からｃ軸方向若しくはａ軸方向に傾いたオフ角を有する単一の結晶面からなる。更に、ＩＩＩ族窒化物半導体自立基板上にエピタキシャル成長によりＩＩＩ族窒化物半導体層が形成されるＩＩＩ族窒化物半導体デバイスにおいて、ＩＩＩ族窒化物半導体自立基板におけるＩＩＩ族窒化物半導体層が成長される表面の半分以上の領域が、ＩＩＩ族極性のＣ面からｍ軸方向若しくはａ軸方向に、又はＭ面からｃ軸方向若しくはａ軸方向に傾いたオフ角を有する単一の結晶面からなる。
［実施の形態］
（自立基板の概要）
本発明の実施の形態に係るＩＩＩ族窒化物半導体自立基板は、表面が鏡面であるＩＩＩ族窒化物半導体自立基板であり、当該自立基板の表面における少なくとも半分以上の領域が、ＩＩＩ族極性のＣ面からｍ軸方向に傾いたオフ角を有する単一の結晶面からなり、この結晶面が結晶成長により形成されている。上記オフ角は、０．４°以上１．０°以下の範囲とすることが好ましい。ここで、自立基板とは、自らの形状を保持でき、ハンドリングに不都合が生じない程度の強度を有する基板をいう。自立基板の厚さとしては２５０μｍ以上にすることが好ましい。また、単一の結晶面とは、結晶方位の揃った面をいう。ＩＩＩ族窒化物半導体の成長は気相成長法により行われ、ＩＩＩ族原料の供給量の変化に対して成長速度が線形に変化しない領域でなされる。単一の結晶面は、ＩＩＩ族窒化物半導体がＧａＮである場合、Ｇａ極性のＣ面からｍ軸方向に所定の範囲で傾くこととなる。ＩＩＩ族窒化物半導体としては、ＧａＮ、ＡｌＮ、ＩｎＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮ等を用いることができる。なお、本実施の形態において「表面」とは、結晶成長面のことである。
（自立基板の製造方法の概要）
本実施の形態に係る自立基板は、サファイアからなる六方晶形の結晶構造を有する種結晶基板を用いて、種結晶基板の表面をＣ面からａ軸方向に０．３５°以上０．８°以下の範囲で傾け、ＩＩＩ族原料の供給量の変化に対して成長速度が線形に変化しない領域での気相成長法により当該表面上にＩＩＩ族窒化物半導体を成長することにより製造される。この製造方法によれば、結晶成長直後のアズグロウン状態での自立基板の表面を、その半分以上の領域が単一の結晶面で覆われた状態にすることができる。したがって、この製造方法によれば、結晶成長後の表面の研磨は不要である。ここで、六方晶形の種結晶基板としてサファイアの代わりに、ＳｉＣ、ＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＮ、ＩｎＡｌＧａＮのいずれかを選択して用いる場合は、種結晶基板は、その表面がＣ面からｍ軸方向に０．３５°以上０．８°以下の範囲で傾いたオフ角を有する基板を用いる。
（製造方法の具体例）
図１は、本実施形態の窒化物半導体自立基板の製造方法を説明するための模式図であり、（ａ）はサファイア基板上のＧａＮ薄膜にボイド構造が形成された状態を示し、（ｂ）はＨＶＰＥ法によりＧａＮが成長された状態を示し、（ｃ）はボイド構造からサファイア基板側がＧａＮから剥離された状態を示している。
この製造方法につき、ＶＡＳ法を利用した例を具体的に説明する。まず、図１（ａ）に示すように、Ｃ面からａ軸方向に０．３５°以上０．８°以下の範囲で傾いた表面を有するサファイア基板１０上のＧａＮ薄膜２０の表面に開口３２を有するＴｉ３０を蒸着して、これを熱処理することでＧａＮ薄膜２０にボイド構造２２を形成する。次に、図１（ｂ）に示すように、ボイド構造２２を有するＧａＮ薄膜２０及びＴｉ３０の上に、ＨＶＰＥ法によりＣ面に近い表面を有するＧａＮ４０を数１００μｍの厚さで成長する。ＧａＮ４０の成長条件は、詳細は後述するが、ＩＩＩ族原料の供給を増やしても成長速度が飽和的な挙動を示して線形に変化しないように、Ｖ／ＩＩＩ比を設定する。そして、図１（ｃ）に示すように、当該ボイド構造４０からサファイア基板１０側を剥離することにより、ＧａＮ４０からなる自立基板５０を得る。本実施形態においては、サファイア基板１０は円板状であり、自立基板５０も円板状を呈している。
（自立基板５０の表面状態）
図２は、本実施形態のＩＩＩ族窒化物半導体自立基板の模式断面図であり、図３は本実施形態のＩＩＩ族窒化物半導体自立基板の模式平面図である。
図２に示すように、以上のように製造された自立基板５０は、比較的面積の大きな第１ファセット５２と比較的面積の小さな第２ファセット５４とが表面上で観察される。第１ファセット５２の結晶面は、結晶軸の向きの変化に対応して湾曲して形成され、連続した１つの広い面を形成している。図３に示すように、本実施形態においては、第１ファセット５２による単一の結晶面は、いくつかの第２ファセット５４による段差を含むものの、自立基板５０の半分以上の領域を連続的な面として覆っている。図３中、白地部分がおおよそ第１ファセット５２であり、黒線部分がおおよそ第２ファセット５４である。
（アズグロウンの基板表面）
自立基板の表面は、アズグロウンの表面としている。ここで、アズグロウンの表面とは、結晶成長したままの状態であり、研削や研磨などの加工工程を加えていない表面という意味である。表面の汚れを除去するためのエッチングや洗浄は、ここでいう加工工程には含まれない。
基板表面をアズグロウンの状態で使うことにより、研磨加工工程での基板の製造歩留り低下を防ぐことができる。ＧａＮのＣ面基板は表裏の特性に大きな差があり、表面とするＧａ面は、裏面のＮ面に較べて硬く、研磨速度が稼げない。また、化学的にも非常に安定で、エッチングが難しいため、スクラッチのような傷が入りやすい。そこで、Ｇａ面の研磨工程が省略できれば、基板の製造歩留りが向上し、大幅なコストの低減が図れることになる。さらに、このようにＧａ面は研磨が難しいため、研磨による加工歪が残留し易いという問題もある。残留加工歪があると、基板の上にエピ層を成長させたとき、エピ層表面のモフォロジが乱れたり、エピ層中に新たな結晶欠陥が発生したりするという問題がある。基板をアズグロウンで用いれば、この加工歪が残留することもなく、前述の残留加工歪に起因する問題も発生しない。
（サファイア基板１０の表面がオフ角を有さないＣ面である場合）
図４はサファイア基板の表面がオフ角を有さないＣ面である場合のＩＩＩ族窒化物半導体自立基板の模式断面図であり、図５はサファイア基板の表面がオフ角を有さないＣ面である場合のＩＩＩ族窒化物半導体自立基板の模式平面図である。
種結晶基板としてのサファイア基板１０の表面を、Ｃ面からａ軸方向に傾斜させず、オフ角を有さないＣ面とした場合、得られる自立基板１５０の結晶成長直後の表面は、Ｇａ極性のＣ面で覆われるが、図４に示すように、結晶成長直後の自立基板１５０の表面は顕微鏡で観察すると平坦ではなく、結晶成長に起因するファセット５２及びファセット５４（微小な結晶面）が乱雑に配置された状態になる。図４中、表面の端部側から中央側へ向かって上方へ傾斜した第１ファセット５２は、ＧａＮ４０のＣ面ではなく、Ｃ面から１°以下の角度でわずかに傾いた面である。また、図４中、表面の端部側から中央側へ向かって下方へ傾斜した第２ファセット５４は、ＧａＮ４０のＣ面から１０°未満の角度、かつ、Ｃ面に対する第１ファセットの傾き角より大きい角度でわずかに傾いた面である。ここで、第１ファセット５２の面積は、第２ファセット５４の面積よりも大きくなっている。ここで、ファセットとは、ある結晶方位に対して、特定の角度をなす面のことを言う。例えば、Ｃ軸と第１ファセットとのなす角は、基板面内において一定である。
（Ｃ面以外の結晶面が出現する理由）
ＧａＮ４０の結晶成長時における雰囲気、温度、圧力等の条件の組合せの下で、第１ファセット５２がＣ面よりも安定になるために、自立基板１５０の表面に第１ファセット５２及び第２ファセット５４が形成される。特定のファセットが安定となるメカニズムは、次のように説明することができる。結晶の表面の原子には結合相手の原子が存在しないため、結晶内部と異なり、再表面の原子は結合手が余ったエネルギーの高い状態になっている。この状態は不安定であり、結晶の最表面では隣り合う原子同士が結合手を結び合ったり、成長雰囲気中に存在する水素等の別種の原子と結合したりして、余っている結合手を減らすように表面原子の再構成が起こる。更に、結晶の面が異なると、再構成構造も異なり、ある面の再構成構造の方が、他の面の再構成構造よりもエネルギー的に安定になるということが生じる。このため、ある特定の成長条件（雰囲気、温度、圧力等）を考えた場合、最もエネルギー的に安定な再構成構造を採れる結晶面が最も安定な面となり、結晶成長時に現れやすくなる。特に、ＩＩＩ族窒化物半導体からなる自立基板１５０を成長する場合のように、数１００μｍ以上の厚さの結晶を成長する場合は、結晶成長の過程で表面の凹凸が変化する余地があるので、たとえ種結晶基板の表面が最も安定な面でなかったとしても、結晶成長中に最も安定な面が出現しやすくなる。
すなわち、図４及び図５において、第１ファセット５２は、種結晶の表面（Ｃ面）に近い面の中では最もエネルギー的に安定な再構成構造を持つ面であるため、結晶成長中に出現したと理解できる。図４より明らかなように、仮に第１ファセット５２で自立基板１５０の全面を覆おうとすると、結晶成長による膜厚分布よりも大きな膜厚分布をつける必要がある。実際には、そのような膜厚分布にはなっていないため、第１ファセット５２のみで表面を構成することはできず、隣り合う第１ファセット５２の間は、別種の第２ファセット５４により接続されることになる。
（サファイア基板１０の表面をオフ角を有さないＣ面とした場合の不具合）
図４及び図５の自立基板１５０上にデバイス構造を成長する場合、表面を平坦に研磨して用いると、図１２の場合と同様に表面の結晶方位が位置により変わり、デバイス特性が不均一になってしまう。また、自立基板１５０の表面を研磨せずに用いた場合は、１個のデバイス内に第１ファセット５２と第２ファセット５４の両方が含まれ、しかも各ファセット５２，５４の位置や割合が制御できないため、やはりデバイス特性を均一化することはできない。
例えば、自立基板１５０上にＩｎＧａＮ活性層を含む発光デバイス構造を結晶成長した場合、結晶成長中の原料原子（Ｇａ，Ｉｎ）の取り込まれ方が第１ファセット５２と第２ファセット５４とで異なるため、各ファセット５２，５４上でＩｎＧａＮ層中のＩｎ組成が異なってしまい、各ファセット５２，５４上で異なる波長で発光することになる。この状態で、例えばＬＥＤを作製した場合は、ウエハ面内での第１ファセット５２及び第２ファセット５４の比率に対応して、ウエハ面内でのＬＥＤの発光波長が大きく異なってしまう。更に、この自立基板１５０上にＬＤを作製した場合は、レーザ発振に必要なゲインが得られないため、レーザ発振させることができない。
また、自立基板１５０を種結晶として、その表面にＧａＮ／ＡｌＧａＮからなるＨＥＭＴ構造を成長した場合、ＡｌＧａＮ層中のＡｌ組成が各ファセット５２，５４で異なってしまう。ＧａＮ／ＡｌＧａＮ ＨＥＭＴにおける電子濃度は、ＡｌＧａＮ層のＡｌ組成に依存するので、場所ごとに電子濃度が異なり、デバイスの抵抗が異なることとなる。
（表面がＣ面から０．３５°未満の範囲で傾いている場合）
図６は、サファイア基板の表面がＣ面から０．３５°未満の範囲で傾いている場合のＩＩＩ族窒化物半導体自立基板の模式的な断面を示す。
ここで、図６の自立基板２５０に示すように、表面がＣ面から０．３５°未満の範囲で傾いたサファイア基板１０を用いた場合、第１ファセット５２に着目すると、若干面積が大きく形成される領域があるものの、第２ファセット５４により表面が細かく区切られている点では、サファイア基板１０の表面をオフ角を有さないＣ面にした場合と大きな相違は見られない。
（表面がＣ面から０．３５°以上０．８°以下の範囲で傾いている場合）
本実施の形態のように、サファイア基板１０の表面をＣ面より０．３５°以上０．８°以下の範囲でａ軸方向に傾け、かつ、後述するように、ＩＩＩ族原料の供給量に対して成長速度が線形に変化しない領域で成長させた場合、表面の状態は劇的に変化して、第１ファセット５２の面積が大幅に拡大することにより、自立基板５０における表面の半分以上の領域が単一な結晶面で覆われた状態となる。Ｃ面に近い結晶面を表面に有するサファイア基板１０上にＧａＮ４０を成長させる場合、サファイア基板１０のａ軸とＧａＮ４０のｍ軸とが一致するようにＧａＮ４０が成長するので、ＧａＮ４０がＣ面からｍ軸方向に傾いた面を表面に持つことになる。
（ＩＩＩ族窒化物半導体の成長条件）
なお、第１ファセット５２は、全ての成長条件で安定になるわけではない。本発明者による実験によれば、第１ファセット５２を安定にするためには、ＩＩＩ族原料の供給量に対して成長速度が線形に変化しない領域で成長する必要があることが明らかになっている。発明者の実験によれば、Ｖ／ＩＩＩ比を６以下とし、Ｖ／ＩＩＩ比を比較的低くすると、第１ファセット５２が安定した。これは、Ｖ族原料濃度が相対的に低いため、ＩＩＩ族原料の供給を増やしても成長速度が飽和的な挙動を示して線形に変化しない領域である。すなわち、一般的なＨＶＰＥ成長に用いられるＩＩＩ族供給律速的な領域でなく、Ｖ族供給律速的な領域で成長を実施することになり、この領域で成長した場合にのみ基板表面の半分以上の領域が第１ファセット５２からなる単一な結晶面を有する自立基板を得ることができる。ＩＩＩ族供給律速的な領域で成長を行った場合には、第１ファセット５２が安定にならず、サファイア基板１０の表面をＣ面から０．３５°以上０．８°以下に傾けても、各ファセット５２，５４が入り乱れた図５、図６に示すような乱雑な表面形態しか得られない。
（単一の結晶面で覆われた領域の割合）
ここで、自立基板５０につき、最も広い第１ファセット５２の結晶面が連続的に形成されている領域の面積を第１面積Ｓ１とし、ウエハ上にて第１面積Ｓ１を除いた領域の面積を第２面積Ｓ２とすると、単一の結晶面で覆われた領域の割合はＳ１／（Ｓ１＋Ｓ２）になる。なお、第１面積Ｓ１は、原則として、ウエハ上で最も広い第１ファセット５２を選択して、ウエハ表面上にて第２ファセット５４を横切ることなく到達可能な領域から求めている。最も接近した第２ファセット５４同士の距離が５ｍｍ未満であるときに、当該第２ファセット同士が連結されているものとみなした。したがって、図３に示すように、第１ファセット５２内に最も接近した第２ファセット５４間の距離が５ｍｍ以上離れて独立して第２ファセット５４ａが形成されている場合は、当該第２ファセット５４ａは連結されているとはみなさず、第１ファセット５２の外縁及び連結されているとみなした第２ファセット５４により囲まれた領域を第１面積Ｓ１としている。有効数字を一桁とすれば、図５の自立基板５０ではＳ１／（Ｓ１＋Ｓ２）は０であり、図３の自立基板５０ではＳ１／（Ｓ１＋Ｓ２）は０．７である。
（表面がＣ面から０．８°を超えた範囲で傾いている場合）
ここで、サファイア基板１０の表面をＣ面より０．８°を超えて大きくａ軸方向に傾けると、第１ファセット５２は第２ファセット５４に細かく分断され、図５と同様の表面形態を呈してＳ１／（Ｓ１＋Ｓ２）＝０になる。この自立基板５０上にデバイス構造を成長させると、図５の自立基板１５０と同様に、デバイス特性の均一性が大きく損なわれることとなる。
（本実施形態の自立基板５０を用いた窒化物半導体デバイス）
図２及び図３で示した自立基板５０上に窒化物半導体層を形成してデバイスを形成すると、表面が単一の結晶面で覆われている領域においては、ファセットが乱雑に配置された領域よりも、デバイス特性が格段に安定する。例えば、自立基板５０上にＩｎＧａＮ活性層を含む発光デバイス構造を結晶成長した場合、結晶成長中の原料原子（Ｇａ、Ｉｎ）の取り込まれ方が単一の結晶面上で均一になって同一の波長で発光することになる。この状態で、ＬＥＤを作製した場合は、ウエハ面内での発光波長の均一性が格段に向上して、ＬＤを作製した場合は、容易にレーザ発振させることができる。また、自立基板５０を種結晶として、その表面にＧａＮ／ＡｌＧａＮからなるＨＥＭＴを成長した場合も、ＡｌＧａＮ層中のＡｌ組成が均一化され、デバイス特性が均一となる。
（実施の形態の効果）
本発明の実施の形態によれば、ＩＩＩ族窒化物半導体の結晶成長により自動的にエネルギー的に安定な比較的広範囲の単一の結晶面を、自立基板５０の表面に形成することができる。したがって、結晶成長時の膜厚分布や研磨形状の精密制御により図１３に示すように結晶軸の揃った面を人為的、意図的に形成することを要せずに、良質な自立基板５０を低コストかつ高い再現性で製造することができる。
本実施の形態に係る自立基板５０における単一の結晶面の方位をＸ線回折により測定すると、Ｃ面からｍ軸方向に０．４°以上１．０°以下の範囲で傾いた面であるという測定結果が得られた。測定される角度に幅があるのは、自立基板５０の表面が完全な平坦面ではなく、当該結晶面が湾曲形成されていることに起因する。
（自立基板５０の好ましい形態）
本実施の形態の自立基板５０を実際に適用するには、Ｓ１／（Ｓ１＋Ｓ２）を０．５以上にすることが好ましい。これにより、自立基板５０の半分以上の領域が単一の結晶面で覆われ、当該結晶面上に作製されるデバイスの特性が安定すると共に、比較的高い歩留まりが保証される。
（実施の形態の変形例）
なお、実施の形態においては、ＨＶＰＥ法によりＧａＮ４０を成長させる場合を説明したが、例えば、ＭＯＶＰＥ法、分子線エピタキシー法（ＭＢＥ法）等の他の気相成長法でＧａＮ４０を成長させることもできる。また、自立基板５０としてＧａＮ４０からなるものを示したが、例えばＡｌＮ、ＩｎＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮ等の他のＩＩＩ族窒化物半導体からなるものにおいても、同様の結果を得ることができる。
更に、実施の形態においては、サファイア基板１０のＣ面上にＩＩＩ族窒化物半導体を成長させる場合を説明したが、例えば、ＳｉＣ基板のＣ面上にＩＩＩ族窒化物半導体を成長させることもでき、六方晶形の結晶構造を有する種結晶基板であれば他の基板を用いることができる。更にまた、ＧａＡｓ、Ｓｉ等の立方晶形の結晶構造を有する種結晶基板の（１１１）面上にＩＩＩ族窒化物半導体を成長させることもできる。
立方晶形の結晶構造を有する種結晶基板を用いる場合、種結晶基板の表面を（１１１）面より［２１１］方向に０．３５°以上０．８°以下の範囲で傾け、ＩＩＩ族原料の供給量の変化に対して成長速度が線形に変化しない領域での気相成長法により当該表面上にＩＩＩ族窒化物半導体を成長することによって、実施形態と同様の単一の結晶面を得ることができる。ここでいう（１１１）面とは、種結晶基板がＳｉ等の単一の材料からなる半導体の場合は（１１１）面を意味し、ＧａＡｓ等の二元系化合物半導体の場合は（１１１）Ａ面又は（１１１）Ｂ面を意味する。また、本実施の形態における［２１１］方向とは、［２１１］、［１２１］、［２−１１］、［２１−１］等のように、指数の絶対値が２、１、１の組み合わせであるもの全てを含む。ここで、立方晶形の種結晶基板としては、Ｓｉ、Ｇｅ、ＧａＡｓ、ＩｎＰ、ＧａＰのいずれかを用いることが好ましい。
また、実施の形態においては、自立基板５０の表面の単一の結晶面がＣ面からｍ軸方向に傾いている場合を説明したが、ａ軸方向に傾いていてもよい。この場合における単一の結晶面は、基板表面の半分以上の領域になるようにすれば、実施の形態と同様の効果を得ることができる。また、自立基板５０の表面がＭ面からｃ軸又はａ軸方向に傾いている場合であってもよく、このときの単一の結晶面も実施形態と同様に基板表面の半分以上になるようにすればよい。なお、傾斜角は、実施の形態と同様に０．４°以上０．１°以下にすることが好ましい。
表面がＣ面からａ軸方向に傾いた自立基板５０を製造する場合、サファイアからなる六方晶形の結晶構造を有する種結晶基板を用いて、種結晶基板の表面をＣ面からｍ軸に対応する方向に０．３５°以上０．８°以下の範囲で傾け、ＩＩＩ族原料の供給量の変化に対して成長速度が線形に変化しない領域での気相成長法により当該表面上にＩＩＩ族窒化物半導体を成長させればよい。また、立方晶形の結晶構造を有する種結晶基板を用いて、種結晶基板の表面を（１１１）面より［１１０］方向に０．３５°以上０．８°以下の範囲で傾け、ＩＩＩ族原料の供給量の変化に対して成長速度が線形に変化しない領域での気相成長法により当該表面上にＩＩＩ族窒化物半導体を成長することによっても、単一の結晶面を得ることができる。ここでいう（１１１）面とは、種結晶基板がＳｉ等の単元の半導体の場合は（１１１）面を意味し、ＧａＡｓ等の二元の半導体の場合は（１１１）Ａ面又は（１１１）Ｂ面を意味する。また、本実施の形態における［１１０］方向とは、［１１０］、［１０１］、［１−１０］、［−１−１０］等のように、指数の絶対値が１、１、０の組合せであるもの全てを含む。
表面がＭ面からｃ軸又はａ軸方向に傾いた自立基板５０を製造する場合、六方晶形の結晶構造を有する種結晶基板を用いて、種結晶基板の表面をＭ面からｃ軸方向又はａ軸方向に０．３５°以上０．８°以下の範囲で傾け、ＩＩＩ族原料の供給量の変化に対して成長速度が線形に変化しない領域での気相成長法により当該表面上にＩＩＩ族窒化物半導体を成長することにより、単一の結晶面を得ることができる。
以下、本発明を実施例に基づいて更に詳しく説明するが、本発明はこれらに限定されるものではない。
実施例１では、ＶＡＳ法により、Ｇａ極性のＣ面に近い表面を有する複数のＧａＮ自立基板を作製した。種結晶基板として２インチ径のサファイア基板１０を選択して、Ｃ面からａ軸方向への傾きが異なる複数のサファイア基板１０を用いて、Ｓ１／（Ｓ１＋Ｓ２）の値の変化を調べた。試料の作製にあたり、サファイア基板１０のＣ面上にＭＯＶＰＥ法により厚さ３００ｎｍのＧａＮ薄膜２０を形成した後、ＧａＮ薄膜２０の表面に開口３２を有するようにＴｉ３０を蒸着して、これを熱処理することによりＧａＮ薄膜２０にボイド構造２２を形成した。この上に、ＨＶＰＥ法によりＧａＮ４０を５００μｍ成長し、ボイド構造２２からサファイア基板１０側をＧａＮ４０から剥離してＧａＮ４０の自立基板５０を得た。
ＨＶＰＥ法によるＧａＮの成長条件は、常圧下で、基板温度を１１００℃とし、Ｓｉ原子が１×１０１８／ｃｍ３の濃度でドーピングされたｎ型のＧａＮ層を成長させた。ＩＩＩ族原料としては、ＨＶＰＥ装置内で８００℃に加熱した金属ガリウムに塩酸を吹き付けて生成したＧａＣｌガスを用いた。また、Ｖ族原料としてはＮＨ３ガスを用い、Ｓｉ原料としてはジクロロシランガスを用いた。また、キャリアガスとしては、水素と窒素との混合ガスを用いた。
実施例１においては、塩酸の流量を２００ｃｃｍ以上２０００ｃｃｍ以下に設定すると共に、ＮＨ３の流量を４００ｃｃｍ以上６０００ｃｃｍ以下に設定して、Ｖ／ＩＩＩ比を１以上６以下の範囲にして試料体を製造した。なお、成長速度は、２００μｍ／ｈｒ以上１０００μｍ／ｈｒ以下の範囲であった。また、Ｃ面からａ軸方向への傾きに対するＳ１／（Ｓ１＋Ｓ２）の値の変化を図７に示す。図７は、実施例１における種結晶基板の表面におけるＣ面からの傾斜角と、成長直後のアズグロウン状態での自立基板における第１ファセットからなる単一の結晶面で覆われた領域の割合の関係を示すグラフである。
図７に示すように、サファイア基板のＣ面からの傾斜角が０．３５°未満の場合、及び０．８°を超える場合には、作製されたＧａＮ自立基板の表面における単一の結晶面が占める割合が臨界的に低下する。具体的に、本実施例では、Ｓ１／（Ｓ１＋Ｓ２）が１０％以下になった。
これに対し、Ｃ面からの傾斜角が０．３５°以上０．８°以下であれば、作製されたＧａＮ自立基板の表面における単一の結晶面が占める割合が臨界的に増大する。具体的に、実施例１では、Ｓ１／（Ｓ１＋Ｓ２）が５０％以上となった。
特に、Ｃ面からの傾斜角が０．５°以上０．６°以下の範囲では、作製されたＧａＮ自立基板の表面は、ほとんど全面的に単一の結晶面となる。具体的に、実施例１では、Ｓ１／（Ｓ１＋Ｓ２）が９５％以上となった。
単一の結晶面が得られた領域の表面粗さを原子間力顕微鏡（ＡＦＭ）により調べたところ、１００μｍ四方の領域でのＲＭＳ値は１．５ｎｍ以上５．０ｎｍ以下であった。一方、ファセットが乱雑に配置された領域では、ＲＭＳ値は８．０ｎｍ以上となった。また、得られたＧａＮ自立基板の表面の転位密度をカソードルミネッセンス像による暗転の観察により求めたところ、いずれの試料体において５×１０５／ｃｍ２以上４×１０５／ｃｍ２以下の範囲であった。また、サファイア基板のＣ面からの傾斜角が０．３５°以上０．８°以下である場合の作製されたＧａＮ自立基板の単一の結晶面の方位をＸ線回折により測定したところ、いずれのＧａＮ自立基板もＧａＮ自立基板のＣ面からｍ軸方向に０．４°以上１．０°以下の範囲で面内で幅をもって傾いた面になっていることが測定された。測定される角度に幅があるのは、単一の結晶面が湾曲形成されているためである。なお、第１ファセットとＣ軸とのなす角をα、第２ファセットとＣ軸とのなす角をβにすると、種結晶基板の表面におけるＣ面からの傾斜角が変化した場合であっても、α及びβの値は変わらずに、第１ファセットの面積と第２ファセットの面積との面積比率が変わるだけである。
図８は、実施例１で作製したＬＥＤの模式図を示す。
次に、得られたＧａＮ自立基板の裏面を研磨し、中心の厚さが３３０μｍであり、裏面が平坦な２インチ径のＧａＮ自立基板とした。そして、図８に示すように、このＧａＮ自立基板の表面に、常圧のＭＯＶＰＥ法により、窒化物半導体からなる青色ＬＥＤ構造を成長した。具体的には、ＧａＮ自立基板５０に接して１μｍ厚のｎ−ＧａＮ層（ｎ＝２×１０１８／ｃｍ３）６１を１１００℃で成長し、次いで６周期のＩｎＧａＮ（３ｎｍ）／ＧａＮ（１０ｎｍ）の多重量子構造６２を成長した。その後、成長温度を再び１１００℃として、３０ｎｍのＭｇドープｐ−ＡｌＧａＮ層６３と、２００ｎｍのＭｇドープｐ−ＧａＮ層６４とを成長した。そして、Ｎｉ／Ａｕからなるｐ側電極６５をＭｇドープｐ−ＧａＮ層６４上に形成して、Ｔｉ／Ａｌからなるｎ側電極６６をｎ−ＧａＮ層６１上に形成した後、３００μｍ角に切り分けてＬＥＤ６０とした。
そして、各ウエハから取得したＬＥＤ６０に２０ｍＡ通電した際の発光波長を調べ、ピーク波長の分散σを求めた結果を図９に示す。
図９は、種結晶基板の表面におけるＣ面からの傾斜角と、作製したＬＥＤのピーク波長の分散σの関係を示すグラフを示す。
図９に示すように、Ｓ１／（Ｓ１＋Ｓ２）が５０％より小さいＧａＮ自立基板５０上を用いたＬＥＤでは、発光波長が面内で大きくばらつき、分散σは２０ｎｍ以上となった。一方、Ｓ１／（Ｓ１＋Ｓ２）が５０％以上のＧａＮ自立基板５０上に形成したＬＥＤでは波長ばらつきは比較的小さく、分散σは１０ｎｍ以下であった。この結果から、ＧａＮ自立基板を作製する際のサファイア基板の表面を、Ｃ面からの傾斜角を０．３５°以上０．８°以下の範囲とすることで、ＬＥＤの発光波長を面内で均一とできることが示された。
図１０は、実施例１で作製したＨＥＭＴの模式図を示す。
また、中心の厚さが３３０μｍであり、裏面が平坦な２インチ径のＧａＮ自立基板の表面に、常圧のＭＯＶＰＥ法により、窒化物半導体からなるＨＥＭＴ構造を成長した。具体的には、図１０に示すように、ＧａＮ自立基板５０に接して、１μｍ厚のアンドープＧａＮ層７１を１１００℃で成長して、続いて１１００℃にて５ｎｍのアンドープＡｌｘＧａ１−ｘＮ層７２、２０ｎｍのｎ−ＡｌｘＧａ１−ｘＮ層７３、５ｎｍのアンドープＡｌｘＧａ１−ｘＮ層７４を成長した。本実施例では、ｘ＝０．２５とし、ｎ−ＡｌｘＧａ１−ｘＮ層７３のキャリア濃度を２×１０１８／ｃｍ３とした。この後、アンドープＡｌｘＧａ１−ｘＮ層７４上に、Ｔｉ／Ａｌのソース電極７５、Ｔｉ／Ａｌのドレイン電極７６、Ｎｉ／Ａｕのゲート電極７７を形成してＨＥＭＴ７０を製造した。
そして、各ウエハから取得したＨＥＭＴ７０の閾値電圧を調べ、その分散σを求めた結果を図１１に示す。
図１１は、種結晶基板の表面におけるＣ面からの傾斜角と、作製したＨＥＭＴの閾値電圧の分散σの関係を示すグラフを示す。
図１１に示すように、Ｓ１／（Ｓ１＋Ｓ２）が５０％より小さいＧａＮ自立基板５０を用いたＨＥＭＴでは、閾値電圧が面内で大きくばらつき、分散σは５％以上となった。一方、Ｓ１／（Ｓ１＋Ｓ２）が５０％以上のＧａＮ自立基板５０上を用いたＨＥＭＴでは閾値電圧のばらつきは比較的小さく、分散σは２％以下であった。この結果から、ＧａＮ自立基板を作製する際のサファイア基板の表面を、Ｃ面からの傾斜角を０．３５°以上０．８°以下の範囲とすることで、作製されるＨＥＭＴの閾値電圧のばらつきを低減できることが示された。
ここで、作製されたＩＩＩ属窒化物半導体自立基板５０を成長後に裏面研磨することについて述べたが、裏面の形態としては、鏡面と粗面のいずれであってもよい。粗面の場合における面の粗さのＲＭＳ値は、０．２μｍ以上２μｍ以下とするのが、目視による表面・裏面の区別のしやすさの観点から好ましい。また、自立基板５０は、成長直後にほぼ円形を呈しているが、更に外周を加工して円形の精度を向上させたり、端面にテーパー加工を施してもよい。更にまた、外周の一部に結晶方位を明示すべく、オリエンテーションフラットやインデックスフラットを設けても良い。
実施例１では種結晶基板としてサファイア基板を用いたが、そのサファイア基板に代えて六方晶形の結晶構造を有するＳｉＣ、ＧａＮ、ＡｌＮ、ＩｎＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮのそれぞれの基板を用いて実施例１と同様の実験を実施した。これらの種結晶基板は、Ｃ面からｍ軸方向に傾いた表面を持つものを使用し、それ以外は実施例１と同じ条件で実験した。実験の結果は、実施例１と同様であった。
実施例１と同様の実験を、ＭＯＶＰＥ法によりＧａＮ薄膜を成長させてボイド構造を形成する工程を経ることなく、種結晶基板上にＧａＮをＨＶＰＥ法により直接成長させて実施した。種結晶基板としては、サファイア基板の他、ＳｉＣ、ＧａＮ、ＡｌＮ、ＩｎＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮのそれぞれの基板を用い、それぞれ実験した。なお、サファイア以外の種結晶基板を用いた場合は、Ｃ面からｍ軸方向に傾いた表面を有する種結晶基板を使用した。種結晶基板としてＧａＮ以外の基板を用いた場合には、ＧａＮ成長後にエッチング又はレーザ剥離により種結晶基板を除去した。また、種結晶基板としてＧａＮを用いた場合には、種結晶基板のＧａＮと成長したＧａＮが一体化して、全体としてＧａＮ自立基板となった。実験の結果は、実施例１と同様であった。
実施例３と同様の実験を、種結晶基板としてＳｉ、Ｇｅ、ＧａＡｓ、ＩｎＰ、ＧａＰのそれぞれの立方晶形の結晶構造を持つものを用いてそれぞれ実施した。種結晶基板の表面を（１１１）面とし、［２１１］方向に傾けたものとする以外、実施例３と同じ条件で実験した。実験の結果は、実施例１と同様であった。
実施例１と同様の実験を、種結晶基板としてのサファイア基板を表面がＣ面からｍ軸方向に傾けたものに変更して実施した。得られたＧａＮ自立基板の単一の結晶面からなる表面がＣ面からＧａＮのａ軸方向に０．４°以上１．０°以下の範囲で傾いた面となった点を除いては、実験の結果は実施例１と同様であった。
六方晶形の結晶構造を有するＳｉＣ、ＧａＮ、ＡｌＮ、ＩｎＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮのそれぞれの基板を種結晶基板としてそれぞれ使用し、当該種結晶基板を表面がＣ面からａ軸方向に傾いたものとする以外、実施例２及び実施例３と同じ条件でそれぞれ実験した。実験の結果は、実施例１と同様であった。
実施例３と同様の実験を、種結晶基板としてＳｉ、Ｇｅ、ＧａＡｓ、ＩｎＰ、ＧａＰのそれぞれの立方晶形の結晶構造を有する基板を用い、種結晶基板の表面を（１１１）面として、［１１０］方向に同様の角度で傾けてそれぞれ実験した。実験の結果は、実施例１と同様であった。
六方晶形の結晶構造を有するＳｉＣ、ＧａＮ、ＡｌＮ、ＩｎＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮのそれぞれの基板を種結晶基板としてそれぞれ使用し、当該種結晶基板を表面がＭ面からｃ軸方向又はａ軸方向に傾いたものとする以外、実施例２及び実施例３と同じ条件でそれぞれ実験した。実験の結果は、実施例１と同様であった。
実施例１〜８と同様の実験を、ＨＶＰＥ法により成長されるＩＩＩ族窒化物半導体を、ＡｌＮ、ＩｎＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮにそれぞれ変更して実施した。実験の結果は、実施例１と同様であった。
実施例１〜９と同様の実験を、ウエハサイズを３インチ、４インチ、５インチ、６インチにそれぞれ変更して実施した。実験の結果は、実施例１と同様であった。
１０ サファイア基板
２０ ＧａＮ薄膜
２２ ボイド構造
３０ Ｔｉ
３２ 開口
４０ ＧａＮ
５０ 自立基板
５２ 第１ファセット
５４、５４ａ 第２ファセット
６０ ＬＥＤ
６１ ｎ−ＧａＮ層
６２ 多重量子構造
６３ Ｍｇドープｐ−ＡｌＧａＮ層
６４ Ｍｇドープｐ−ＧａＮ層
６５ ｐ側電極
６６ ｎ側電極
７０ ＨＥＭＴ
７１ アンドープＧａＮ層
７２ アンドープＡｌｘＧａ１−ｘＮ層
７３ ｎ−ＡｌｘＧａ１−ｘＮ層
７４ アンドープＡｌｘＧａ１−ｘＮ層
７５ ソース電極
７６ ドレイン電極
７７ ゲート電極
１５０ 自立基板
２５０ 自立基板
８５０ 自立基板
９５０ 自立基板
Ｓ１ 第１面積
Ｓ２ 第２面積

Claims (5)

  1. 基板表面がアズグロウンであり、前記基板表面の半分以上の領域が、ＩＩＩ族極性のＣ面からｍ軸方向若しくはａ軸方向に、又はＭ面からｃ軸方向若しくはａ軸方向に傾いたオフ角を有する単一の結晶面からなるＩＩＩ族窒化物半導体自立基板。
  2. 請求項１に記載のＩＩＩ族窒化物半導体自立基板上にＩＩＩ族窒化物半導体層を備えるＩＩＩ族窒化物半導体デバイス。
  3. 種結晶基板の表面に気相成長法を用いてＩＩＩ族窒化物半導体を形成した後、前記ＩＩＩ族窒化物半導体から前記種結晶基板を剥離するＩＩＩ族窒化物半導体自立基板の製造方法において、
    前記種結晶基板は、六方晶形又は立方晶形の結晶構造であり、
    前記種結晶基板の前記表面は、前記六方晶形にあってはＣ面からｍ軸方向若しくはａ軸方向に又はＭ面からｃ軸方向若しくはａ軸方向に０．３５°以上０．８°以下の範囲で傾斜し、前記立方晶形にあっては（１１１）面から［２１１］方向若しくは［１１０］方向に０．３５°以上０．８°以下の範囲で傾斜し、
    前記ＩＩＩ族窒化物半導体の成長を、ＩＩＩ族原料の供給量の変化に対して成長速度が線形に変化しない条件で実施するＩＩＩ族窒化物半導体自立基板の製造方法。
  4. 請求項３に記載の製造方法によりＩＩＩ族窒化物半導体自立基板を製造し、
    前記ＩＩＩ族窒化物半導体自立基板上にエピタキシャル成長によりＩＩＩ族窒化物半導体層を形成するＩＩＩ族窒化物半導体デバイスの製造方法。
  5. 請求項３に記載の製造方法で製造され、
    前記ＩＩＩ族窒化物半導体自立基板における前記ＩＩＩ族窒化物半導体層が成長される表面の半分以上の領域が、ＩＩＩ族極性のＣ面からｍ軸方向若しくはａ軸方向に、又はＭ面からｃ軸方向若しくはａ軸方向に傾いたオフ角を有する単一の結晶面からなるＩＩＩ族窒化物半導体デバイス。
JP2009161375A 2009-07-08 2009-07-08 Ｉｉｉ族窒化物半導体自立基板の製造方法、ｉｉｉ族窒化物半導体自立基板、ｉｉｉ族窒化物半導体デバイスの製造方法及びｉｉｉ族窒化物半導体デバイス Expired - Fee Related JP5212283B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009161375A JP5212283B2 (ja) 2009-07-08 2009-07-08 Ｉｉｉ族窒化物半導体自立基板の製造方法、ｉｉｉ族窒化物半導体自立基板、ｉｉｉ族窒化物半導体デバイスの製造方法及びｉｉｉ族窒化物半導体デバイス
US12/801,214 US8310029B2 (en) 2009-07-08 2010-05-27 Group III nitride semiconductor free-standing substrate and method of manufacturing the same, group III nitride semiconductor device and method of manufacturing the same
CN201010226869.XA CN101949058B (zh) 2009-07-08 2010-07-08 Iii族氮化物半导体自立基板及其制造方法、iii族氮化物半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009161375A JP5212283B2 (ja) 2009-07-08 2009-07-08 Ｉｉｉ族窒化物半導体自立基板の製造方法、ｉｉｉ族窒化物半導体自立基板、ｉｉｉ族窒化物半導体デバイスの製造方法及びｉｉｉ族窒化物半導体デバイス

Publications (2)

Publication Number Publication Date
JP2011016680A true JP2011016680A (ja) 2011-01-27
JP5212283B2 JP5212283B2 (ja) 2013-06-19

Family

ID=43426840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009161375A Expired - Fee Related JP5212283B2 (ja) 2009-07-08 2009-07-08 Ｉｉｉ族窒化物半導体自立基板の製造方法、ｉｉｉ族窒化物半導体自立基板、ｉｉｉ族窒化物半導体デバイスの製造方法及びｉｉｉ族窒化物半導体デバイス

Country Status (3)

Country Link
US (1) US8310029B2 (ja)
JP (1) JP5212283B2 (ja)
CN (1) CN101949058B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014103125A1 (ja) * 2012-12-26 2014-07-03 パナソニック株式会社 窒化物半導体装置および窒化物半導体基板
KR20140096046A (ko) * 2011-09-30 2014-08-04 쌩-고벵 크리스톡스 에 드테끄퇴르 특정한 결정학적 특징을 갖는 ⅲ-ⅴ족 기판 물질 및 제조 방법
JP2014216474A (ja) * 2013-04-25 2014-11-17 コバレントマテリアル株式会社 窒化物半導体基板
WO2015115126A1 (ja) * 2014-01-31 2015-08-06 シャープ株式会社 窒化物半導体積層体およびその製造方法並びに窒化物半導体装置
JP2016510296A (ja) * 2012-12-31 2016-04-07 サン‐ゴバン、クリストー、エ、デテクトゥールＳａｉｎｔ−Ｇｏｂａｉｎ Ｃｒｉｓｔａｕｘ ＆ Ｄｅｔｅｃｔｅｕｒｓ バッファ薄層を伴うｉｉｉ−ｖ族基板材料及び製造方法
JP2019151540A (ja) * 2018-03-02 2019-09-12 株式会社サイオクス ＧａＮ積層体およびその製造方法
JP2019167294A (ja) * 2019-07-04 2019-10-03 株式会社サイオクス 結晶基板の製造方法および結晶基板
CN110337606A (zh) * 2017-02-28 2019-10-15 京瓷株式会社 室外用图像照射装置及具备其的移动体
JPWO2020004249A1 (ja) * 2018-06-26 2021-08-12 株式会社Flosfia 成膜方法および結晶性積層構造体

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010140564A1 (ja) * 2009-06-01 2010-12-09 三菱化学株式会社 窒化物半導体結晶およびその製造方法
JP5808208B2 (ja) * 2011-09-15 2015-11-10 株式会社サイオクス 窒化物半導体基板の製造方法
WO2014042054A1 (ja) * 2012-09-11 2014-03-20 株式会社トクヤマ 窒化アルミニウム基板およびｉｉｉ族窒化物積層体
WO2016051935A1 (ja) * 2014-10-03 2016-04-07 日本碍子株式会社 半導体素子用のエピタキシャル基板およびその製造方法
FR3029942B1 (fr) * 2014-12-11 2020-12-25 Saint Gobain Lumilog Procede de fabrication de plaquettes de nitrure d'element 13 a angle de troncature non nul
US11393906B2 (en) * 2016-11-07 2022-07-19 Flosfia Inc. Crystalline oxide semiconductor film and semiconductor device
CN113574214A (zh) * 2019-03-28 2021-10-29 日本碍子株式会社 基底基板及其制造方法
CN110444598B (zh) * 2019-06-20 2023-06-09 华灿光电（浙江）有限公司 高电子迁移率晶体管及其制备方法
CN113913749B (zh) * 2021-09-30 2023-09-22 松山湖材料实验室 氮化铝薄膜及其制备方法、光电子器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005298319A (ja) * 2004-03-17 2005-10-27 Sumitomo Electric Ind Ltd ＧａＮ単結晶基板の製造方法及びＧａＮ単結晶基板
JP2005343713A (ja) * 2004-05-31 2005-12-15 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体自立基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体
JP2007197276A (ja) * 2006-01-27 2007-08-09 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法、並びにｉｉｉ−ｖ族窒化物系発光素子

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008285364A (ja) * 2007-05-17 2008-11-27 Sumitomo Electric Ind Ltd ＧａＮ基板、それを用いたエピタキシャル基板及び半導体発光素子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005298319A (ja) * 2004-03-17 2005-10-27 Sumitomo Electric Ind Ltd ＧａＮ単結晶基板の製造方法及びＧａＮ単結晶基板
JP2005343713A (ja) * 2004-05-31 2005-12-15 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体自立基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体
JP2007197276A (ja) * 2006-01-27 2007-08-09 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法、並びにｉｉｉ−ｖ族窒化物系発光素子

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6013002695; Ｔａｋｅｈｉｒｏ　Ｙｏｓｈｉｄａ　ｅｔ　ａｌ．: 'Ｆａｂｒｉｃａｔｉｏｎ　ｏｆ　３-ｉｎ　ＧａＮ　ｓｕｂｓｔｒａｔｅｓ　ｂｙ　ｈｙｄｒｉｄｅ　ｖａｐｏｒ　ｐｈａｓｅ　ｅｐｉｔａｘｙ　ｕｓｉｎｇ　ｖｏｉｄ-ａｓｓｉｓｔｅｄ　ｓｅｐａｒａｔｉｏｎ　ｍｅｔ' Ｊｏｕｒｎａｌ　ｏｆ　ｃｒｙｓｔａｌ　ｇｒｏｗｔｈ ３１０, 20071011, ５-７ *

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101978536B1 (ko) * 2011-09-30 2019-05-14 쌩-고벵 크리스톡스 에 드테끄퇴르 특정한 결정학적 특징을 갖는 ⅲ-ⅴ족 기판 물질 및 제조 방법
KR20140096046A (ko) * 2011-09-30 2014-08-04 쌩-고벵 크리스톡스 에 드테끄퇴르 특정한 결정학적 특징을 갖는 ⅲ-ⅴ족 기판 물질 및 제조 방법
JP2014534941A (ja) * 2011-09-30 2014-12-25 サン‐ゴバン、クリストー、エ、デテクトゥールＳａｉｎｔ−Ｇｏｂａｉｎ Ｃｒｉｓｔａｕｘ ＆ Ｄｅｔｅｃｔｅｕｒｓ 特定の結晶学的特徴を有するｉｉｉ−ｖ族基板材料および作成方法
JP2019110344A (ja) * 2012-12-26 2019-07-04 パナソニックＩｐマネジメント株式会社 窒化物半導体装置および窒化物半導体基板
US9401402B2 (en) 2012-12-26 2016-07-26 Panasonic Intellectual Property Management Co., Ltd. Nitride semiconductor device and nitride semiconductor substrate
JPWO2014103125A1 (ja) * 2012-12-26 2017-01-12 パナソニックＩｐマネジメント株式会社 窒化物半導体装置および窒化物半導体基板
WO2014103125A1 (ja) * 2012-12-26 2014-07-03 パナソニック株式会社 窒化物半導体装置および窒化物半導体基板
JP2016510296A (ja) * 2012-12-31 2016-04-07 サン‐ゴバン、クリストー、エ、デテクトゥールＳａｉｎｔ−Ｇｏｂａｉｎ Ｃｒｉｓｔａｕｘ ＆ Ｄｅｔｅｃｔｅｕｒｓ バッファ薄層を伴うｉｉｉ−ｖ族基板材料及び製造方法
JP2014216474A (ja) * 2013-04-25 2014-11-17 コバレントマテリアル株式会社 窒化物半導体基板
JP6089122B2 (ja) * 2014-01-31 2017-03-01 シャープ株式会社 窒化物半導体積層体およびその製造方法並びに窒化物半導体装置
JPWO2015115126A1 (ja) * 2014-01-31 2017-03-23 シャープ株式会社 窒化物半導体積層体およびその製造方法並びに窒化物半導体装置
WO2015115126A1 (ja) * 2014-01-31 2015-08-06 シャープ株式会社 窒化物半導体積層体およびその製造方法並びに窒化物半導体装置
CN110337606A (zh) * 2017-02-28 2019-10-15 京瓷株式会社 室外用图像照射装置及具备其的移动体
JP2019151540A (ja) * 2018-03-02 2019-09-12 株式会社サイオクス ＧａＮ積層体およびその製造方法
JP7401182B2 (ja) 2018-03-02 2023-12-19 住友化学株式会社 ＧａＮ積層体およびその製造方法
JPWO2020004249A1 (ja) * 2018-06-26 2021-08-12 株式会社Flosfia 成膜方法および結晶性積層構造体
JP7404593B2 (ja) 2018-06-26 2023-12-26 株式会社Flosfia 成膜方法および結晶性積層構造体
JP2019167294A (ja) * 2019-07-04 2019-10-03 株式会社サイオクス 結晶基板の製造方法および結晶基板
JP7141984B2 (ja) 2019-07-04 2022-09-26 株式会社サイオクス 結晶基板

Also Published As

Publication number Publication date
US20110006397A1 (en) 2011-01-13
CN101949058A (zh) 2011-01-19
JP5212283B2 (ja) 2013-06-19
US8310029B2 (en) 2012-11-13
CN101949058B (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
JP5212283B2 (ja) Ｉｉｉ族窒化物半導体自立基板の製造方法、ｉｉｉ族窒化物半導体自立基板、ｉｉｉ族窒化物半導体デバイスの製造方法及びｉｉｉ族窒化物半導体デバイス
JP4849296B2 (ja) ＧａＮ基板
JP4696935B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びｉｉｉ−ｖ族窒化物系発光素子
JP4696285B2 (ja) Ｒ面サファイア基板とそれを用いたエピタキシャル基板及び半導体装置、並びにその製造方法
JP4816277B2 (ja) 窒化物半導体自立基板及び窒化物半導体発光素子
JP3139445B2 (ja) ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜
JP4581490B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法、及びｉｉｉ−ｖ族窒化物系半導体の製造方法
TWI395260B (zh) 半導體元件之製造
US7632695B2 (en) Semiconductor device manufacturing method
JP5638198B2 (ja) ミスカット基板上のレーザダイオード配向
JP2001122693A (ja) 結晶成長用下地基板およびこれを用いた基板の製造方法
JP2009132613A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法、ｉｉｉ−ｖ族窒化物系半導体デバイス、ｉｉｉ−ｖ族窒化物系半導体基板のロット
JP2005019872A (ja) 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
JP2007070154A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
WO2014042054A1 (ja) 窒化アルミニウム基板およびｉｉｉ族窒化物積層体
JP4525309B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板の評価方法
WO2014068838A1 (ja) エピタキシャルウェハ及びその製造方法
KR101178505B1 (ko) 반도체 기판과 이의 제조 방법
EP2136390A2 (en) Production of semiconductor material and devices using oblique angle etched templates
JPH11233391A (ja) 結晶基板とそれを用いた半導体装置およびその製法
KR100841269B1 (ko) Ⅲ족 질화물 반도체 다층구조물
JP2009023853A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法、並びにｉｉｉ−ｖ族窒化物系半導体デバイス
JP3934320B2 (ja) ＧａＮ系半導体素子とその製造方法
JP4743989B2 (ja) 半導体素子およびその製造方法ならびに半導体基板の製造方法
JP4583523B2 (ja) Ｉｉｉ−ｖ族窒化物半導体発光素子及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110916

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130211

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees