JPWO2014103125A1 - 窒化物半導体装置および窒化物半導体基板 - Google Patents

窒化物半導体装置および窒化物半導体基板 Download PDF

Info

Publication number
JPWO2014103125A1
JPWO2014103125A1 JP2014554080A JP2014554080A JPWO2014103125A1 JP WO2014103125 A1 JPWO2014103125 A1 JP WO2014103125A1 JP 2014554080 A JP2014554080 A JP 2014554080A JP 2014554080 A JP2014554080 A JP 2014554080A JP WO2014103125 A1 JPWO2014103125 A1 JP WO2014103125A1
Authority
JP
Japan
Prior art keywords
nitride semiconductor
semiconductor layer
silicon substrate
axis
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014554080A
Other languages
English (en)
Inventor
慎一 好田
慎一 好田
石田　昌宏
昌宏 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2014103125A1 publication Critical patent/JPWO2014103125A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Abstract

シリコン基板上に形成された窒化物半導体層の結晶性を向上し、電界効果トランジスタのオン抵抗の低減を実現できる窒化物半導体装置および窒化物半導体基板を提供する。窒化物半導体装置は、シリコン基板と、シリコン基板上に形成された、窒化物半導体で構成される第一の窒化物半導体層とを備え、シリコン基板のＳｉ＜１１１＞軸の方向と第一の窒化物半導体層の＜０００１＞軸の方向とは、異なる。

Description

本発明は、窒化物半導体装置および窒化物半導体基板に関し、特にトランジスタ構造を有する窒化物半導体装置および窒化物半導体基板に関する。
窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）若しくは窒化インジウム（ＩｎＮ）又はそれらの混晶を主成分とする窒化物半導体（ＩＩＩ族窒化物半導体）は、ワイドバンドギャップ半導体であり、絶縁破壊電界が大きく、また、シリコン系半導体又はガリウム砒素（ＧａＡｓ）系の化合物半導体と比べて電子の飽和ドリフト速度が大きい。このため、高い電子移動度を得られると共に、高耐圧化が可能である。さらに、面方位の（０００１）面を主面とする窒化アルミニウムガリウム（ＡｌＧａＮ）と窒化ガリウム（ＧａＮ）等とのヘテロ界面には、自発分極及びピエゾ分極により電荷が生じる。ヘテロ界面におけるシートキャリア濃度は、これら分極の効果によって、特にドーピングを行わなくても１×１０１３ｃｍ−２以上となる。このため、ヘテロ界面における２次元電子ガス（２ ＤｉｍｅｎＳｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｇａｓ：２ＤＥＧ）を利用して、電流密度が大きいヘテロ接合型電界効果トランジスタ（Ｈｅｔｅｒｏ−ｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＨＦＥＴ）を実現することができる。
現在、このような窒化物半導体を結晶成長させる基板としては、結晶成長材料と同じ窒化物半導体で構成される基板ではなく、サファイア基板、炭化シリコン基板又はシリコン基板といった、窒化物半導体との格子不整合が大きく結晶成長材料とは異なる異種の基板が用いられている。これは、窒化物半導体で構成される基板を作製する場合であっても成長させる窒化物半導体とは異種の基板上に、気相成長法により窒化物半導体を形成する必要があるからである。すなわち、結晶成長材料と同じ種類の窒化物半導体の基板の上に窒化物半導体を成長させて窒化物半導体で構成される基板を作製するには、現状ではコストが高く、大口径の基板が得られないからである。一方、シリコン基板は、大口径の基板を量産することができ、コスト面でも優位である。
しかしながら、シリコン基板上に窒化物半導体を形成する場合、以下のような欠点を有する。
まず、窒化物半導体は、シリコンと比べて熱膨張係数が大きく、その差も大きい。また、窒化物半導体の結晶成長は、一般に１０００℃程度の高温で行う。このため、高温で窒化物半導体をシリコン基板の上に成膜し、その後、基板温度を室温まで下げたときに、窒化物半導体とシリコン基板との熱膨張係数の差によって窒化物半導体には引っ張り応力が発生しやすい。このため、シリコン基板の上に形成した窒化物半導体に高密度の欠陥が発生したりクラックが発生したりするという問題がある。
また、ガリウム（Ｇａ）を含む窒化物半導体を形成する場合、その原料がシリコンとの化合物を形成しやすい。このため、Ｇａを含む窒化物半導体をシリコン基板上に形成する場合、窒化物半導体がシリコン基板上に平坦に成長しにくいという問題もある。
さらに、シリコン基板等、結晶成長材料である窒化物半導体と異種の基板上に成長した窒化物半導体は、基板との格子不整合の影響を受けて、転位密度が非常に高くなるという問題もある。
このようなシリコン基板の問題を抑えるために、シリコン基板上の窒化物半導体の成膜方法として、様々な方法が検討されている。例えば、シリコン基板上に、スパッタ法により酸化アルミニウム層を形成し、その後、酸化アルミニウム層の上に窒化アルミニウム層を形成することが検討されている（例えば、特許文献１を参照）。
また、シリコン基板上のシリコンを窒化して、窒化シリコンを形成し、その上に窒化アルミニウムを形成することにより、窒化物半導体を形成することが検討されている（例えば、特許文献２を参照）。
また、シリコン基板の（１１１）面に対して主面が０．１°以下の傾斜角度を持つシリコン基板上に窒化アルミニウムを形成することにより、窒化アルミニウムの結晶性を向上させる検討がされている（例えば、特許文献３を参照）。
特開２００９−０３８３９５号公報 特表２００８−５２２４４７号公報 特開２０１２−１５３０４号公報
しかしながら、従来技術を用いたシリコン基板上に窒化物半導体層を成膜する場合、シリコン基板と窒化物半導体との格子不整合が大きいため結晶性が良好でないことがあり、窒化物半導体層には多くの貫通転位が形成される。この結果、シリコン基板上に形成された窒化物半導体の上に電界効果トランジスタ等のデバイスを形成した場合、電子の移動度が低下しデバイスのオン抵抗が上昇するといった問題がある。
本発明は、上記問題に鑑み、シリコン基板上に形成された窒化物半導体の結晶性を向上し、電界効果トランジスタのオン抵抗の低減を実現できる窒化物半導体装置および窒化物半導体基板を提供することを目的とする。
上記した目的を達成するため、本発明の一態様に係る窒化物半導体装置は、シリコン基板と、シリコン基板上に形成された、窒化物半導体で構成される第一の窒化物半導体層とを備え、シリコン基板のＳｉ＜１１１＞軸の方向と第一の窒化物半導体層の＜０００１＞軸の方向とは、異なる。
この構成によれば、シリコン基板と、シリコン基板上に形成された窒化物半導体層の結晶軸の方向を異なるものとすることにより、シリコン基板上に形成された窒化物半導体層の結晶性を向上し、電界効果トランジスタのオン抵抗の低減を実現できる。
また、第一の窒化物半導体層の主面の法線ベクトルの方向と第一の窒化物半導体層の＜０００１＞軸の方向とのなす角は、シリコン基板の主面の法線ベクトルの方向とシリコン基板のＳｉ＜１１１＞軸の方向とのなす角より小さいことが望ましい。
シリコン基板のＳｉ＜１１１＞軸と窒化物半導体層の＜０００１＞軸が平行となるように成膜を行うと、シリコンと窒化物半導体との間の格子定数差が大きいため、欠陥が多くなる。このように、シリコン基板と第一の窒化物半導体層の結晶軸がずれるように成膜することによって、基板と窒化物半導体の間の格子不整合を緩和し、窒化物半導体層の結晶性を向上することが出来る。
また、第一の窒化物半導体層の上に、第二の窒化物半導体層を備え、第一の窒化物半導体層の＜０００１＞軸の方向と第二の窒化物半導体層の＜０００１＞軸の方向とは等しいことが望ましい。
このように、結晶性の向上した第一の窒化物半導体層の結晶構造を引き継ぐように、第二の窒化物半導体層を成膜することによって、第二の窒化物半導体層の結晶性を向上することが出来る。
また、第二の窒化物半導体層の上に、第三の窒化物半導体層を備え、第三の窒化物半導体層の平均のバンドギャップは、第二の窒化物半導体層の平均のバンドギャップよりも大きいことが望ましい。
このように、第二の窒化物半導体層の上に、バンドギャップの大きな第三の窒化物半導体層を設けることにより、第二の窒化物半導体層と第三の窒化物半導体層の界面に、２次元電子ガス（２ＤＥＧ）を形成することができる。
また、第三の窒化物半導体層の上に、第一の電極および第二の電極を備え、第一の電極の長手方向および第二の電極の長手方向は、第二の窒化物半導体層の＜１１−２０＞軸の方向と平行であることが望ましい。
このように、第一の電極と第二の電極が第二の窒化物半導体層の＜１１−２０＞軸と平行に形成することによって、電子の移動度が向上し、窒化物半導体装置のオン抵抗を低減できる。
また、第三の窒化物半導体層の上に、第一の電極および第二の電極が形成されており、第一の電極の長手方向および第二の電極の長手方向は、第二の窒化物半導体層の＜１−１００＞軸と平行であることが望ましい。
このように、第一の電極と第二の電極が第二の窒化物半導体層の＜１−１００＞軸と平行に形成することによって、電子の移動度が向上し、窒化物半導体装置のオン抵抗を低減できる。
また、第一の窒化物半導体層は、アルミニウムを含むことが望ましい。
このように、第一の窒化物半導体層がアルミニウムを含むことによって、第一の窒化物半導体層の品質が向上することができる。
また、シリコン基板の主面の法線ベクトルの方向は、Ｓｉ＜１１１＞軸の方向に対して０°より大きく２．０°より小さい角度で傾斜していることが望ましい。
このように、シリコン基板の主面は、Ｓｉ＜１１１＞軸から０°〜２．０°の範囲に傾斜していることによって、窒化物半導体層の結晶性が向上する。
また、第一の窒化物半導体層と第二の窒化物半導体層の間に、第四の窒化物半導体層を備え、第四の窒化物半導体層内の平均のバンドギャップは、第二の窒化物半導体層の平均のバンドギャップより大きいことが望ましい。
このように、第二の窒化物半導体層よりもバンドギャップの大きな第四の窒化物半導体層を設けることによって、基板の残留応力の緩和や、窒化物半導体装置の耐圧向上が出来る。
また、本発明の一態様に係る窒化物半導体基板は、シリコン基板と、シリコン基板上に形成された、窒化物半導体で構成される第一の窒化物半導体層と、シリコン基板のＳｉ＜１１１＞軸の方向と、第一の窒化物半導体層の＜０００１＞軸の方向とが異なる。
また、第一の窒化物半導体層の主面の法線ベクトルの方向と第一の窒化物半導体層の＜０００１＞軸の方向のなす角は、シリコン基板の主面の法線ベクトルの方向とＳｉ＜１１１＞軸の方向とのなす角より小さいことが望ましい。
このように、シリコン基板と第一の窒化物半導体層の結晶軸がずれるように成膜することによって、基板と窒化物半導体の間の格子不整合を緩和し、窒化物半導体層の結晶性を向上することが出来る。
また、第一の窒化物半導体層の上に、第二の窒化物半導体層を備え、第一の窒化物半導体層の＜０００１＞軸の方向と第二の窒化物半導体層の＜０００１＞軸の方向とは等しいことが望ましい。
前述のように、結晶性の向上した第一の窒化物半導体層の結晶構造を引き継ぐように、第二の窒化物半導体層を成膜することによって、第二の窒化物半導体層の結晶性を向上することが出来る。
また、第二の窒化物半導体層の上に、第三の窒化物半導体層を備え、第三の窒化物半導体層の平均のバンドギャップは、第二の窒化物半導体層の平均のバンドギャップよりも大きいことが望ましい。
このように、第二の窒化物半導体層の上に、バンドギャップの大きな第三の窒化物半導体層を設けることにより、第二の窒化物半導体層と第三の窒化物半導体層の界面に、２次元電子ガス（２ＤＥＧ）が形成できる。
また、第一の窒化物半導体層が、アルミニウムを含むことが望ましい。
このように、第一の窒化物半導体層がアルミニウムを含むことによって、第一の窒化物半導体層の品質が向上する。
また、シリコン基板の主面の法線ベクトルの方向は、Ｓｉ＜１１１＞軸の方向に対して０°より大きく２．０°より小さい角度で傾斜していることが望ましい。シリコン基板の主面は、Ｓｉ＜１１１＞軸から０°〜２．０°の範囲に傾斜していることによって、窒化物半導体層の結晶性が向上する。
また、第一の窒化物半導体層と第二の窒化物半導体層の間に、第四の窒化物半導体層を備え、第四の窒化物半導体層の平均のバンドギャップは、第二の窒化物半導体層の平均のバンドギャップよりも大きいことが望ましい。
このように、第二の窒化物半導体層よりもバンドギャップの大きな第四の窒化物半導体層を設けることによって、基板の残留応力の緩和や、窒化物半導体層の耐圧向上が出来る。
本発明に係る半導体装置によると、シリコン基板上に形成された窒化物半導体層の結晶性を向上し、電界効果トランジスタのオン抵抗の低減を実現できる窒化物半導体装置および窒化物半導体基板を提供することができる。
図１は、第１の実施の形態に係る窒化物半導体装置を示す模式的な断面図である。 図２Ａは、シリコン基板の主面がＳｉ（１１１）面よりＳｉ（１０−１）方向に傾斜した基板上に成膜された窒化ガリウム層の結晶性を示すグラフである。 図２Ｂは、シリコン基板の主面がＳｉ（１１１）面よりＳｉ（１−１２）方向に傾斜した基板上に成膜された窒化ガリウム層の結晶性を示すグラフである。 図３Ａは、ＡｌＮの結晶軸が揃っていない場合の、シリコン基板の主面の傾斜角度と結晶性との関係について説明するための模式図である。 図３Ｂは、ＡｌＮの結晶軸が揃っている場合の、シリコン基板の主面の傾斜角度と結晶性との関係について説明するための模式図である。 図４は、本発明に関する結晶成長の断面模式図である。 図５Ａは、シリコン基板の主面がＳｉ（１１１）面よりＳｉ（１０−１）方向に傾斜した基板上に成膜された窒化アルミニウム層の結晶性を示すグラフである。 図５Ｂは、シリコン基板の主面がＳｉ（１１１）面よりＳｉ（１−１２）方向に傾斜した基板上に成膜された窒化アルミニウム層の結晶性を示すグラフである。 図６は、第１の実施の形態に係る窒化物半導体装置の移動度と、シリコン基板の主面の法線ベクトルとＳｉ＜１１１＞軸との傾斜角度を比較するグラフである。 図７は、第２の実施の形態に係る窒化物半導体基板の構成を示す模式的な断面図である。 図８Ａは、Ｓｉ（１−１０）方向に対するＳｉ＜１１１＞軸とシリコン基板の法線ベクトルとのなす角度が０°のときの窒化ガリウム層の表面ＡＦＭ像を示す図である。 図８Ｂは、Ｓｉ（１−１０）方向に対するＳｉ＜１１１＞軸とシリコン基板の法線ベクトルとのなす角度が１°のときの窒化ガリウム層の表面ＡＦＭ像を示す図である。 図８Ｃは、Ｓｉ（１−１０）方向に対するＳｉ＜１１１＞軸とシリコン基板の法線ベクトルとのなす角度が４°のときの窒化ガリウム層の表面ＡＦＭ像を示す図である。 図８Ｄは、Ｓｉ（１−１０）方向に対するＳｉ＜１１１＞軸とシリコン基板の法線ベクトルとのなす角度がＳｉ（１−１２）方向に対するＳｉ＜１１１＞軸とシリコン基板の法線ベクトルとのなす角度が１°の窒化ガリウム層の表面ＡＦＭ像を示す図である。 図９Ａは、シリコン基板の主面の法線ベクトルとＳｉ＜１１１＞軸との傾斜角度に対する窒化物半導体装置のシート抵抗の面内異方性を示すグラフである。 図９Ｂは、シリコン基板の主面の法線ベクトルとＳｉ＜１１１＞軸との傾斜角度に対する電子の移動度の面内異方性を示すグラフである。 図１０Ａは、窒化物半導体層の主面に対してＳｉ（１０−１）方向に傾斜したＳｉ＜１１１＞軸と、ＡｌＮ＜０００２＞軸およびＧａＮ＜０００２＞軸の傾斜角度との関係を示すグラフである。 図１０Ｂは、窒化物半導体層の主面に対してＳｉ（−１−１２）方向に傾斜したＳｉ＜１１１＞軸と、ＡｌＮ＜０００２＞軸およびＧａＮ＜０００２＞軸の傾斜角度との関係を示すグラフである。
（第１の実施の形態）
まず、本発明の第１の実施の形態に係る窒化物半導体装置１００について、図１を用いて説明する。図１は、本発明の第１の実施の形態に係る窒化物半導体装置１００の構成を示す断面図である。
ヘテロ接合型電界効果トランジスタ（ＨＦＥＴ）である窒化物半導体装置１００は、主面がＳｉ（１１１）面から微傾斜したシリコン基板１０１と、シリコン基板１０１上に形成された窒化アルミニウムで構成される第一の窒化物半導体層１０２と、第一の窒化物半導体層１０２の上に形成されたＡｌＧａＮで構成される第四の窒化物半導体層１０３と、第四の窒化物半導体層１０３の上に形成されたＧａＮで構成される第二の窒化物半導体層１０４と、第二の窒化物半導体層１０４の上に形成されたＡｌＧａＮで構成される第三の窒化物半導体層１０５とを備えている。また、第三の窒化物半導体層１０５上には、ソース電極１０６と、ゲート電極１０７と、ドレイン電極１０８とが形成されている。なお、ソース電極１０６、ゲート電極１０７およびドレイン電極１０８は、それぞれ本発明における第一の電極、第三の電極および第二の電極に相当する。
シリコン基板１０１の主面上に形成される第一の窒化物半導体層１０２は、シリコン基板１０１の結晶情報を引き継ぐことができる窒化物半導体を用いればよい。例えば、窒化アルミニウムで構成される単層構造又は多層構造の窒化物半導体層を用いることができる。
第四の窒化物半導体層１０３は、緩衝層として、シリコン基板１０１上の各窒化物半導体層に内在する応力を緩和する効果を有する。緩衝層としての第四の窒化物半導体層１０３は、例えば、ＡｌＧａＮで構成される単層構造の窒化物半導体層、より好ましくは応力を緩和する多層構造の窒化物半導体層であって、第二の窒化物半導体層１０４の平均のバンドギャップよりも平均のバンドギャップが大きいことが望ましい。
応力を緩和する多層構造には、例えば、互いに組成が異なる複数のＡｌＧａＮ層で構成される超格子構造がある。超格子構造によって応力の緩和が起こり、窒化物半導体層に生じる反りを低減することができる。また、超格子構造又は多層構造の内部にバンドギャップが小さい層が含まれると、該バンドギャップが小さい層において自発分極及びピエゾ分極によって２次元電子ガス（２ＤＥＧ）が発生しやすくなる。このように、２ＤＥＧが発生すると、第二の窒化物半導体層の内部でリーク電流が発生して耐圧が著しく低下する。このため、超格子構造においては、２ＤＥＧを発生させないように、バンドギャップが小さい層の抵抗値を上げる必要がある。例えば、バンドギャップが小さい層の炭素濃度を高くすることによって、その抵抗値を上げることができる。具体的には、バンドギャップが小さい層に炭素をドープしてもよい。
第二の窒化物半導体層１０４は、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（但し、０≦ｘ＜１、０≦ｙ＜１、０≦ｘ＋ｙ＜１）で構成され、例えば、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮにおいてｘ＝０、ｙ＝０としたＧａＮで構成される。
第三の窒化物半導体層１０５は、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（但し、０≦ｘ＜１、０＜ｙ＜１、０＜ｘ＋ｙ≦１）で構成され、例えば、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮにおいてｘ＝０、ｙ＝０．２としたＡｌ０．２Ｇａ０．８Ｎで構成される。第二の窒化物半導体層１０４は、第三の窒化物半導体層１０５の平均のバンドギャップよりも平均のバンドギャップが小さい半導体であり、自発分極及びピエゾ分極により、第二の窒化物半導体層１０４と第三の窒化物半導体層１０５との界面において、２次元電子ガス（２ＤＥＧ）１０９が形成される。
第二の窒化物半導体層１０４は、電子の移動度を高くするために低ドーパントであることが望ましく、高電圧化でキャリアが存在する場合に移動度が高くなるため、第二の窒化物半導体層１０４は低抵抗の層となる。
以下、上記のように構成された第１の実施の形態に係る窒化物半導体で構成されるヘテロ接合型電界効果トランジスタ（ＨＦＥＴ）の製造方法について説明する。
まず、結晶成長装置を用いて、Ｓｉ（１１１）面から微傾斜したシリコン基板１０１の上に、それぞれ窒化物半導体で構成される第一の窒化物半導体層１０２、第四の窒化物半導体層１０３、第二の窒化物半導体層１０４、第三の窒化物半導体層１０５を順次成長する。
具体的には、はじめに、シリコン基板１０１の主面をバッファードフッ酸により洗浄して、主面上の自然酸化膜を除去し、その後、シリコン基板１０１を結晶成長装置に投入する。結晶成長装置は、高品質な窒化物半導体が成長できる装置が望ましく、分子線エピタキシャル成長（ＭＢＥ：ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ）法、有機金属気相エピタキシャル成長（ＭＯＶＰＥ：ｍｅｔａｌ−ｏｒｇａｎｉｃ ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘｙ又はＭＯＣＶＤ：ｍｅｔａｌ−ｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏＳｉｔｉｏｎ）法、又はハイドライド気相エピタキシャル成長（ＨＶＰＥ：ｈｙｄｒｉｄｅ ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘｙ）法等を用いることができる。ここでは、ＭＯＣＶＤ法を例に説明する。
続いて、結晶成長装置により、第一の窒化物半導体層１０２を形成する。第一の窒化物半導体層１０２は、ＡｌｘＧａ１−ｘＮ（但し、０≦ｘ≦１）で構成される窒化物半導体であればよい。第１の実施の形態においては、第一の窒化物半導体層１０２を構成する材料として窒化アルミニウム（ＡｌＮ）を用いる。また、第一の窒化物半導体層１０２に炭素を高濃度にドープするために、９００℃の温度でＡｌ原子の供給源であるトリメチルアルミニウム（ＴＭＡ）から炭素が取り込まれる方法を採る。なお、これ以外にも、四臭化炭素（ＣＢｒ４）、エタン（ＣＨ４）又はメタン（Ｃ２Ｈ６）等の炭素供給源を用いて炭素を第一の窒化物半導体層１０２に積極的にドープする方法であってもよい。
なお、炭素供給源を用いて炭素をドープする場合は、炭素供給源を用いない場合と比べて成長温度を１１００℃程度と高く保つことができる。また、成長時におけるＩＩＩ族原料に対するＶ族（窒素）原料の比であるＶ／ＩＩＩ比の値を低く調整することによっても、結晶中の炭素濃度を高くすることができる。
以下、第一の窒化物半導体層１０２におけるＡｌ原子及びＣ原子の供給源にトリメチルアルミニウム（ＴＭＡ）を用いる場合を説明する。第一の窒化物半導体層１０２は、以下に示すように、炭素濃度の異なる第一の窒化アルミニウム層と第二の窒化アルミニウム層とで構成される。
表面が洗浄されたシリコン基板１０１を結晶成長装置に投入した後、シリコン基板１０１の表面をアンモニア（ＮＨ３）、又は、有機金属を含まない水素（Ｈ２）、若しくは、窒素（Ｎ２）雰囲気で高温のサーマルクリーニングを行う。
続いて、９００℃まで温度を下げて、トリメチルアルミニウム（ＴＭＡ）及びアンモニアガスを供給することにより、高炭素濃度の第一の窒化アルミニウム層を形成する。該第一の窒化アルミニウム層を所定の厚さに形成した後、成長温度を１１００℃に上昇する。
同様に、ＴＭＡ及びアンモニアガスを供給して、今度は低炭素濃度の第二の窒化アルミニウム層を形成する。これにより、多層の第一の窒化物半導体層１０２が形成される。
次に、温度を１０００℃程度に下げて、第四の窒化物半導体層１０３として、高炭素濃度のＡｌ０．５Ｇａ０．５Ｎ層を、例えば０．１μｍの厚さに形成する。このとき、成長温度を１０００℃程度と低くしているため、Ａｌ０．５Ｇａ０．５Ｎ層にドープされる炭素濃度を上げることができる。Ａｌ０．５Ｇａ０．５Ｎ層は、炭素濃度を上げることにより高抵抗化できるため、ＨＦＥＴの高耐圧化が可能となる。
続いて、第四の窒化物半導体層１０３の上に、第二の窒化物半導体層１０４として、１１００℃程度の温度でアンドープのＧａＮ層を５００ｎｍの厚さに形成する。
続いて、第二の窒化物半導体層１０４の上に、第三の窒化物半導体層１０５として、１１００℃程度の温度でアンドープのＡｌ０．２Ｇａ０．８Ｎ層を５０ｎｍ程度の厚さに形成する。
以上の各窒化物半導体層を連続して成長した後に、シリコン基板１０１を結晶成長装置から取り出す。
次に、リソグラフィ法により、ソース電極１０６及びドレイン電極１０８の各形成領域の上側部分に開口部を持つ第１のレジスト膜をパターニングして形成する。その後、蒸着装置により、第１のレジスト膜（図示せず）および、第１のレジスト膜から露出する第三の窒化物半導体層１０５の上に、ソース電極１０６及びドレイン電極１０８を構成するためのオーミック電極用金属膜を形成する。その後、リフトオフ法により、第１のレジスト膜及びその上のオーミック電極用金属膜の不要部分、つまり、ソース電極１０６およびドレイン電極１０８となる部分以外の部分を除去することにより、ソース電極１０６及びドレイン電極１０８を形成する。ソース電極１０６およびドレイン電極１０８の長手方向は、例えば、第二の窒化物半導体層１０４の＜１１−２０＞軸の方向と平行である。なお、ソース電極１０６およびドレイン電極１０８の長手方向は、第二の窒化物半導体層１０４の＜１−１００＞軸の方向と平行であってもよい。
次に、リソグラフィ法により、ゲート電極１０７形成領域の上側部分に開口部を持つ第２のレジスト膜（図示せず）をパターニングして形成する。その後、蒸着装置により、第２のレジスト膜、および、第２のレジスト膜から露出する第三の窒化物半導体層１０５の上に、ゲート電極１０７を構成するためのショットキー電極用金属膜を形成する。その後、リフトオフ法により、第２のレジスト膜及びその上のショットキー電極用金属膜の不要部分、つまり、ゲート電極１０７となる部分以外の部分を除去することにより、ゲート電極１０７を形成する。
以上の製造方法により、第１の実施の形態で示したヘテロ接合型電界効果トランジスタ（ＨＦＥＴ）１００が形成できる。
主面がＳｉ（１１１）面から、Ｓｉ（１０−１）方向に０°、０．５°、１．０°、２．０°、４．０°だけ傾斜したシリコン基板１０１、および、Ｓｉ（１−１２）方向に０°、０．５°、１．０°、２．０°、４．０°、７．０°だけ傾斜したシリコン基板１０１上に、図１の構造の窒化物半導体装置１００を作成した。
図２Ａおよび図２Ｂに、それぞれＸＲＤによるＧａＮ（１０−１２）のロッキングカーブの半値幅を示す。図２Ａ及び図２Ｂでは、縦軸に示すＧａＮ（１０−１２）のロッキングカーブの値が小さいほどＧａＮ（１０−１２）の結晶方位が現れておらずＳｉ（１０−１）の結晶方位が表れていることをさす。つまり、ＧａＮ（１０−１２）のロッキングカーブの値が小さいほど結晶性がよく、ロッキングカーブの値が大きいほど結晶性がよくないことを示している。
図２Ａによると、Ｓｉ（１０−１）方向には、微傾斜角度が０°よりも大きく２°程度まではロッキングカーブの値が小さいため、Ｓｉ（１０−１）方向に傾斜したシリコン基板１０１の上に形成した窒化物半導体装置１００は、シリコン基板１０１が傾斜していないジャスト基板（基板の傾斜角度が０°）の上に形成した窒化物半導体装置よりも結晶性が良いことがわかる。同様に、図２Ｂによると、Ｓｉ（−１−１２）方向には、０°よりも大きく２°程度まではロッキングカーブの値が小さいため、Ｓｉ（−１−１２）方向に傾斜したシリコン基板１０１の上に形成した窒化物半導体装置１００は、シリコン基板１０１が傾斜していないよりも結晶性が良いことがわかる。一方、傾斜角度が２°よりも大きいシリコン基板の上に形成した窒化物半導体装置のロッキングカーブの値は、ジャスト基板（基板の傾斜角度が０°）の上に形成した窒化物半導体装置のロッキングカーブの値よりも大きいため、結晶性がジャスト基板よりも悪化することが分かる。
ここで、上記したように、Ｓｉ（１０−１）方向、または、Ｓｉ（−１−１２）方向に傾斜したシリコン基板上に形成した窒化物半導体装置の結晶性が向上している理由について説明する。
図３Ａは、シリコン基板の主面の傾斜角度が０°であるジャスト基板の場合の、シリコン基板の主面の傾斜角度と結晶性との関係について説明するための模式図である。また、図３Ｂは、Ｓｉ（１１１）面より微傾斜を付けたシリコン基板の場合の、シリコン基板の主面の傾斜角度と結晶性との関係について説明するための模式図である。
図３Ａに示すように、シリコン基板の主面の傾斜角度が０°であるジャスト基板では、原理的には原子ステップが存在しないため、シリコン基板上に形成されたＡｌＮ層は、アイランド成長となっていると考えられる。上記したように、ＳｉとＡｌＮの間には大きな格子定数差が存在するため、Ｓｉ上に結合するＡｌＮは、Ｓｉ＜１１１＞軸に対してＡｌＮ＜０００１＞軸を微傾斜させることによって、格子定数の差を緩和していると考えられる。ここで、ＡｌＮは、平坦に配列されたシリコン原子上でシリコン原子と結合するため、ＡｌＮ＜０００１＞軸の傾斜方向はランダムとなる。結果として、図３Ａに示すように、ジャスト基板上のＡｌＮの上に成膜したＡｌＮ＜０００２＞軸に対するＸ線半値幅は広くなる。
これに対し、図３Ｂに示すように、Ｓｉ（１１１）面より微傾斜を付けたシリコン基板の表面には原子ステップが存在している。この原子ステップを基点として、ＡｌＮが結晶成長すると考えられる。Ａｌ原子もしくはＮ原子がＳｉ基板上に吸着する時、原子テラス部分に吸着する場合は、面内垂直方向に固定されるのみであるが、原子ステップ部分では少なくとも面内垂直方向と水平方向にＳｉ原子が存在するため、ＡｌＮ＜０００１＞軸２軸以上で固定される。このため、図３Ｂに示すように、ＡｌＮ（０００２）のロッキングカーブのＸ線半値幅が狭くなると考えられる。この時、ＳｉとＡｌＮは格子定数に大きな差が存在するため、Ｓｉ＜１１１＞軸に対してＡｌＮ＜０００１＞軸に傾きが生じる。このようにＳｉ＜１１１＞軸に対してＡｌＮ＜０００１＞軸に傾きが存在するために、シリコン基板とＡｌＮの格子定数の差が緩和され、相転位が減少するものと考えられる。また、シリコン基板の傾斜角が大きくなると、大きなステップバンチングが発生することによって、シリコン基板上に形成されたＡｌＮの結晶性が悪化しているものと考えられる。
具体的には、図４に示すように、シリコン基板上のステップ部分で、Ｓｉ＜１１１＞軸に対してＡｌＮ＜０００１＞軸が傾斜を持つように成長していると考えられる。このことから、ＧａＮ層は、ＡｌＮ層の結晶情報を引き継いで結晶成長していると考えられる。
次に、図５Ａおよび５Ｂに、ＸＲＤによるＡｌＮ（０００２）のロッキングカーブの半値幅を示す。図５Ａによると、Ｓｉ（１０−１）方向には、微傾斜角度が０°よりも大きく２°程度までは、ロッキングカーブの値が小さいため、Ｓｉ（１０−１）方向に傾斜したシリコン基板１０１の上に形成した窒化物半導体装置１００は、シリコン基板１０１が傾斜していないジャスト基板（基板の傾斜角度が０°）の上に形成した窒化物半導体装置よりも結晶性が良いことがわかる。同様に、図５Ｂによると、Ｓｉ（−１−１２）方向には、０°よりも大きく４°程度まではロッキングカーブの値が小さいため、Ｓｉ（−１−１２）方向に傾斜したシリコン基板１０１の上に形成した窒化物半導体装置１００は、シリコン基板１０１が傾斜していないよりも結晶性が良いことがわかる。一方、傾斜角度が４°よりも大きいシリコン基板の上に形成した窒化物半導体装置のロッキングカーブの値は、ジャスト基板（基板の傾斜角度が０°）の上に形成した窒化物半導体装置のロッキングカーブの値よりも大きいため、結晶性がジャスト基板よりも悪化することが分かる。
これらより、シリコン基板の主面の法線ベクトルが、Ｓｉ（１１１）面からの方向に関係なく、０°より大きく２°以下だけ傾斜を持つ時に、シリコン基板上に形成された窒化物半導体の結晶性が向上することが確認できる。
次に、図６にそれぞれのサンプルについて、ホール測定によって得られた窒化物半導体における電子移動度の関係を示す。
これによると、Ｓｉ＜１１１＞軸の傾斜角度が１°まで向上していることが分かる。また、同様のサンプルを傾斜角度４°のものを作製したが、表面にクラックが入りホール測定が出来なかった。従って、この結果からは、シリコン基板の主面が、０°より大きく１°より小さい角度だけ傾斜を持つ時に、移動度の上昇が確認できる。
以上、本実施の形態によると、シリコン基板と、シリコン基板上に形成された窒化物半導体層の結晶軸の方向を異なるものとすることにより、シリコン基板上に形成された窒化物半導体層の結晶性を向上することができる。これにより、窒化物半導体により構成される電界効果トランジスタにおいて、電子の移動度を向上することができ、電界効果トランジスタのオン抵抗の低減を実現できる。
（第２の実施の形態）
次に、本発明の第２の実施の形態に係る窒化物半導体基板について説明する。
本実施の形態では、シリコン基板上に形成された窒化物半導体層が形成された窒化物半導体基板について説明する。
図７は、本実施の形態に係る窒化物半導体基板の構成を示す模式図である。
図７に示すように、窒化物半導体基板２００は、主面がＳｉ（１１１）面から微傾斜したシリコン基板２０１と、シリコン基板２０１上に形成された窒化アルミニウムで構成される第一の窒化物半導体層２０２と、第一の窒化物半導体層２０２の上に形成されたＡｌＧａＮで構成される第四の窒化物半導体層２０３と、第四の窒化物半導体層２０３の上に形成されたＧａＮで構成される第二の窒化物半導体層２０４とを備えている。
ここで、図７に示す構造を、結晶軸の傾斜を変更した複数のシリコン基板２０１上に形成する。シリコン基板２０１として、Ｓｉ（１１１）面に対してＳｉ（１−１０）方向の傾斜角度が０°のシリコン基板（Ｓｉ（１１１）ジャスト基板）と、Ｓｉ（１１１）面よりＳｉ（１−１０）方向に１．０°傾斜を掛けたシリコン基板と、Ｓｉ（１１１）面よりＳｉ（１−１０）方向に４．０°傾斜を掛けたシリコン基板と、Ｓｉ（１１１）面よりＳｉ（１−１２）方向に１．０°傾斜を掛けたシリコン基板とを用意し、これらのシリコン基板の上に窒化物半導体層をそれぞれ形成した。これらの窒化物半導体基板の表面ＡＦＭ像を図８Ａ〜図８Ｄに示す。
図８Ａ〜図８Ｄによると、Ｓｉ（１１１）ジャスト基板上の窒化ガリウム（ＧａＮ）層は、原子ステップの方向がランダムであり、島状成長をしていることが分かる。
また、ジャスト基板上に形成されたＧａＮ層と比べると、Ｓｉ（１１１）面よりＳｉ（１−１０）方向に１．０°傾斜を掛けたシリコン基板上に形成されたＧａＮ層は、ＧａＮ（１−１００）方向かＧａＮ（１１−２０）方向に原子ステップの方向がそろっており、ステップフロー成長、つまり、シリコン基板上のステップ部分でＳｉ＜１１１＞軸に対してＧａＮ＜１−１００＞軸の方向またはＧａＮ＜１１−２０＞軸の方向に傾斜を持つように成長していることがわかる。
同様に、Ｓｉ（１１１）面よりＳｉ（１−１２）方向に１．０°傾斜を掛けた基板上のＧａＮ層は、原子ステップ方向がそろっており、ステップフロー成長が行われていることがわかる。
また、Ｓｉ（１１１）面よりＳｉ（１−１０）方向に４．０°傾斜を掛けた基板上のＧａＮ層は、貫通転位部分で大きなステップバンチングが発生している。傾斜角度が大きくなると、ステップバンチングが発生し、スタッキングフォルト等の欠陥が発生し易くなる。また、窒化物半導体ＧａＮ基板の表面の平坦性が損なわれると考えられる。このように、平坦性が損なわれたＧａＮ層の上に成膜したＡｌＧａＮ層の膜厚に分布が発生したため、図８Ｃにおける４．０°傾斜のサンプルでは、クラックが発生したものと考えられる。
これらの観測結果から図２Ａ、図２Ｂについて考えると、シリコン基板２０１の法線ベクトルが、Ｓｉ＜１１１＞軸に対して、０°より大きく２．０°より小さい範囲に傾斜している時に、シリコン基板２０１上に形成された窒化物半導体基板の結晶性が向上し、２．０°以上の傾斜では窒化物半導体基板の表面の平坦性が損なわれ、結晶性が低下していると考えられる。
次に、図９Ａは、シリコン基板の主面の法線ベクトルとＳｉ＜１１１＞軸との傾斜角度に対する窒化物半導体装置のシート抵抗の面内異方性を示すグラフ、図９Ｂは、シリコン基板の主面の法線ベクトルとＳｉ＜１１１＞軸との傾斜角度に対する電子の移動度の面内異方性を示すグラフである。
図９Ａによると、Ｓｉ（１−１０）方向の傾斜角度が１．０°のシリコン基板上に形成された窒化物半導体基板において最もシート抵抗が小さい。また、図９Ｂによると、Ｓｉ（１−１０）方向の傾斜角度が１．０°のシリコン基板上に形成された窒化物半導体基板において最も電子の移動度が大きい。したがって、ジャスト基板に比べて、シリコン基板に微傾斜を設けることによって、シート抵抗が低下するとともに、電子の移動度を向上することができる。
また、シート抵抗は、面内で方向依存性が見られないが、移動度は窒化物半導体の（１−１００）方向（１１−２０）方向に一致する場合に向上していることがわかる。これは、図８Ａ〜図８Ｄに示すＡＦＭ像に示すように、窒化物半導体（ＧａＮ）層の原子ステップの方向が（１−１００）方向または（１１−２０）方向に近いためである。つまり、ＨＦＥＴ構造の場合、（１１−２０）方向または（１−１００）方向が電子走行方向である場合、２ＤＥＧの部分が窒化物半導体層の原子のテラスに相当する平坦な部分にかかる可能性が高くなり、電子の移動度が向上すると考えられる。このことから、電子の走行方向を窒化物半導体層の＜１１−２０＞軸もしくは、＜１−１００＞軸と平行に形成することによって、窒化物半導体基板２００において電子の移動度を向上し、窒化物半導体装置の高速動作を実現することができる。
図１０Ａは、窒化物半導体層の主面に対してＳｉ（１０−１）方向に傾斜したＳｉ＜１１１＞軸と、窒化物半導体層を構成するＡｌＮ層のＡｌＮ＜０００２＞軸およびＡｌＮ層の上に形成されたＧａＮ層のＧａＮ＜０００２＞軸の傾斜角度との関係を示すグラフである。図１０Ａによると、Ｓｉ＜１１１＞軸とＡｌＮ＜０００２＞軸との間にズレが生じている。例えば、Ｓｉ＜１１１＞軸の傾斜角度が窒化物半導体層の主面に対して１°のとき、ＡｌＮ＜０００２＞軸の傾斜角度は０．７°程度である。
このことから、Ｓｉ微傾斜基板を使用することによって、ＡｌＮ層の成膜時にはＳｉとＡｌＮとの間の大きな格子定数差を緩和するように、ＡｌＮが結晶成長していると考えられる。具体的には、図４に示した模式図のように、シリコン基板上のステップ部分で、Ｓｉ＜１１１＞軸に対してＡｌＮ＜０００２＞軸が傾斜を持つように成長していると考えられる。
また、図１０Ｂは、窒化物半導体層の主面に対してＳｉ（−１−１２）方向に傾斜したＳｉ＜１１１＞軸と、窒化物半導体層を構成するＡｌＮ層のＡｌＮ＜０００２＞軸およびＡｌＮ層の上に形成されたＧａＮ＜０００２＞軸の傾斜角度との関係を示すグラフである。図１０Ｂに示すように、窒化物半導体層の主面に対してＳｉ（−１−１２）方向に傾斜したＳｉ微傾斜基板上に窒化物半導体層を形成した場合においても、同様の結果が見られる。
また、図１０Ａおよび図１０Ｂによると、ＡｌＮ＜０００２＞軸と、ＧａＮ＜０００２＞軸とは、ほぼ同一の傾斜角度となっており、結晶軸の方向がほぼ等しいことが分かる。このことから、ＧａＮ層は、ＡｌＮ層の結晶情報を引き継いでＡｌＮ層の上に結晶成長していると考えられる。
以上のように、本実施の形態によると、微傾斜Ｓｉ（１１１）基板上に存在する原子ステップによって、ＡｌＮ層がＳｉ＜１１１＞軸とＡｌＮ＜０００１＞軸がずれた状態で形成されることによって、結晶性の良いＡｌＮ層の成膜が可能であり、その上に形成されたＨＦＥＴ構造において、電子の移動度の向上を図ることができる。これにより、電界効果トランジスタのオン抵抗の低減を実現できる窒化物半導体基板を提供することができる。
以上、上記した実施の形態では電界効果トランジスタ（ＦＥＴ）に適用する構造にかかる窒化物半導体基板について説明したが、上記した窒化物半導体基板は、その他のトランジスタ、ダイオード（整流器）、発光ダイオード（ＬＥＤ）にかかる構造にも適用できるものである。
（その他の実施の形態）
本発明は、実施の形態によって説明したが、本発明は上記した実施の形態によって限定されるものではない。
例えば、窒化物半導体装置は、緩衝層としての第四の窒化物半導体層を備えない構成であってもよい。また、第二の窒化物半導体層および第三の窒化物半導体層ＩｎｘＡｌｙＧａ１−ｘ−ｙＮの組成比は、上記した例に限らず適宜変更してもよい。
本発明は、請求の範囲に記載された要旨の範囲内において、様々な代替の実施の形態、実施例及び運用技術に適用することができる。
本発明に係る窒化物半導体装置および窒化物半導体基板は、高速動作、高効率動作が要求されるＨＦＥＴ及びＨＥＭＴ等の電界効果トランジスタ等に有用である。
１００ 窒化物半導体装置
１０１，２０１ シリコン基板
１０２，２０２ 第一の窒化物半導体層
１０３，２０３ 第四の窒化物半導体層
１０４，２０４ 第二の窒化物半導体層
１０５ 第三の窒化物半導体層
１０６ ソース電極（第一の電極）
１０７ ゲート電極（第三の電極）
１０８ ドレイン電極（第二の電極）
１０９ ２次元電子ガス
２００ 窒化物半導体基板

Claims (16)

  1. シリコン基板と、
    前記シリコン基板上に形成された、窒化物半導体で構成される第一の窒化物半導体層とを備え、
    前記シリコン基板のＳｉ＜１１１＞軸の方向と前記第一の窒化物半導体層の＜０００１＞軸の方向とは、異なる
    窒化物半導体装置。
  2. 請求項１に記載の窒化物半導体装置であって、
    前記第一の窒化物半導体層の主面の法線ベクトルの方向と前記第一の窒化物半導体層の＜０００１＞軸の方向とのなす角は、前記シリコン基板の主面の法線ベクトルの方向と前記シリコン基板のＳｉ＜１１１＞軸の方向とのなす角より小さい
    窒化物半導体装置。
  3. 請求項１または２に記載の窒化物半導体装置であって、
    前記第一の窒化物半導体層の上に、第二の窒化物半導体層を備え、
    前記第一の窒化物半導体層の＜０００１＞軸の方向と前記第二の窒化物半導体層の＜０００１＞軸の方向とは等しい
    窒化物半導体装置。
  4. 請求項１〜３のいずれか１項に記載の窒化物半導体装置であって、
    前記第二の窒化物半導体層の上に、第三の窒化物半導体層を備え、
    前記第三の窒化物半導体層の平均のバンドギャップは、前記第二の窒化物半導体層の平均のバンドギャップよりも大きい
    窒化物半導体装置。
  5. 請求項１〜４のいずれか１項に記載の窒化物半導体装置であって、
    前記第三の窒化物半導体層の上に、第一の電極および第二の電極を備え、
    前記第一の電極の長手方向および前記第二の電極の長手方向は、前記第二の窒化物半導体層の＜１１−２０＞軸の方向と平行である
    窒化物半導体装置。
  6. 請求項１〜４のいずれか１項に記載の窒化物半導体装置であって、
    前記第三の窒化物半導体層の上に、第一の電極および第二の電極が形成されており、
    前記第一の電極の長手方向および前記第二の電極の長手方向は、前記第二の窒化物半導体層の＜１−１００＞軸と平行である
    窒化物半導体装置。
  7. 請求項１〜６のいずれか１項に記載の窒化物半導体装置であって、
    前記第一の窒化物半導体層は、アルミニウムを含む
    窒化物半導体装置。
  8. 請求項１〜７のいずれか１項に記載の窒化物半導体装置であって、
    前記シリコン基板の主面の法線ベクトルの方向は、Ｓｉ＜１１１＞軸の方向に対して０°より大きく２．０°より小さい角度で傾斜している
    窒化物半導体装置。
  9. 請求項１〜８のいずれか１項に記載の窒化物半導体装置であって、
    前記第一の窒化物半導体層と前記第二の窒化物半導体層の間に、第四の窒化物半導体層を備え、
    前記第四の窒化物半導体層内の平均のバンドギャップは、前記第二の窒化物半導体層の平均のバンドギャップより大きい
    窒化物半導体装置。
  10. シリコン基板と、
    前記シリコン基板上に形成された、窒化物半導体で構成される第一の窒化物半導体層と、
    前記シリコン基板のＳｉ＜１１１＞軸の方向と、前記第一の窒化物半導体層の＜０００１＞軸の方向とが異なる
    窒化物半導体基板。
  11. 請求項１０に記載の窒化物半導体基板であって、
    前記第一の窒化物半導体層の主面の法線ベクトルの方向と前記第一の窒化物半導体層の＜０００１＞軸の方向のなす角は、前記シリコン基板の主面の法線ベクトルの方向とＳｉ＜１１１＞軸の方向とのなす角より小さい
    窒化物半導体基板。
  12. 請求項１０または１１に記載の窒化物半導体基板であって、
    前記第一の窒化物半導体層の上に、第二の窒化物半導体層を備え、
    前記第一の窒化物半導体層の＜０００１＞軸の方向と前記第二の窒化物半導体層の＜０００１＞軸の方向とは等しい
    窒化物半導体基板。
  13. 請求項１０〜１２のいずれか１項に記載の窒化物半導体基板であって、
    前記第二の窒化物半導体層の上に、第三の窒化物半導体層を備え、
    前記第三の窒化物半導体層の平均のバンドギャップは、前記第二の窒化物半導体層の平均のバンドギャップよりも大きい
    窒化物半導体基板。
  14. 請求項１０〜１３のいずれか１項に記載の窒化物半導体基板であって、
    前記第一の窒化物半導体層が、アルミニウムを含む
    窒化物半導体基板。
  15. 請求項１０〜１４のいずれか１項に記載の窒化物半導体基板であって、
    前記シリコン基板の主面の法線ベクトルの方向は、Ｓｉ＜１１１＞軸の方向に対して０°より大きく２．０°より小さい角度で傾斜している
    窒化物半導体基板。
  16. 請求項１０〜１５のいずれか１項に記載の窒化物半導体基板であって、
    前記第一の窒化物半導体層と前記第二の窒化物半導体層の間に、第四の窒化物半導体層を備え、
    前記第四の窒化物半導体層の平均のバンドギャップは、前記第二の窒化物半導体層の平均のバンドギャップよりも大きい
    窒化物半導体基板。
JP2014554080A 2012-12-26 2013-10-31 窒化物半導体装置および窒化物半導体基板 Pending JPWO2014103125A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012283632 2012-12-26
JP2012283632 2012-12-26
PCT/JP2013/006448 WO2014103125A1 (ja) 2012-12-26 2013-10-31 窒化物半導体装置および窒化物半導体基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017243395A Division JP2018056591A (ja) 2012-12-26 2017-12-20 窒化物半導体装置および窒化物半導体基板

Publications (1)

Publication Number Publication Date
JPWO2014103125A1 true JPWO2014103125A1 (ja) 2017-01-12

Family

ID=51020262

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2014554080A Pending JPWO2014103125A1 (ja) 2012-12-26 2013-10-31 窒化物半導体装置および窒化物半導体基板
JP2017243395A Ceased JP2018056591A (ja) 2012-12-26 2017-12-20 窒化物半導体装置および窒化物半導体基板
JP2019065584A Active JP6731584B2 (ja) 2012-12-26 2019-03-29 窒化物半導体装置および窒化物半導体基板

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2017243395A Ceased JP2018056591A (ja) 2012-12-26 2017-12-20 窒化物半導体装置および窒化物半導体基板
JP2019065584A Active JP6731584B2 (ja) 2012-12-26 2019-03-29 窒化物半導体装置および窒化物半導体基板

Country Status (3)

Country Link
US (1) US9401402B2 (ja)
JP (3) JPWO2014103125A1 (ja)
WO (1) WO2014103125A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160329419A1 (en) * 2014-01-31 2016-11-10 Sharp Kabushiki Kaisha Nitride semiconductor layered body, method for manufacturing the same, and nitride semiconductor device
JP6205497B2 (ja) * 2014-08-27 2017-09-27 シャープ株式会社 窒化物半導体の製造方法
US10483351B2 (en) * 2015-09-04 2019-11-19 Nanyang Technological University Method of manufacturing a substrate with reduced threading dislocation density
CA3132525A1 (en) * 2016-05-26 2017-11-30 Robbie Jorgenson Group iiia nitride growth method and system
JP2021027297A (ja) * 2019-08-08 2021-02-22 住友化学株式会社 エピタキシャル基板およびその製造方法
WO2024004079A1 (ja) * 2022-06-29 2024-01-04 三菱電機株式会社 窒化物半導体装置、および、窒化物半導体装置の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017419A (ja) * 2001-07-04 2003-01-17 Sharp Corp 窒化物系ｉｉｉ−ｖ族化合物半導体装置
JP2004327766A (ja) * 2003-04-25 2004-11-18 Matsushita Electric Ind Co Ltd 半導体装置
JP2007112633A (ja) * 2005-10-17 2007-05-10 Toshiba Corp 窒化物半導体ウェーハ及び窒化物半導体素子
WO2007077666A1 (ja) * 2005-12-28 2007-07-12 Nec Corporation 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
JP2011016680A (ja) * 2009-07-08 2011-01-27 Hitachi Cable Ltd Ｉｉｉ族窒化物半導体自立基板の製造方法、ｉｉｉ族窒化物半導体自立基板、ｉｉｉ族窒化物半導体デバイスの製造方法及びｉｉｉ族窒化物半導体デバイス
JP2011129769A (ja) * 2009-12-18 2011-06-30 Panasonic Corp 窒化物半導体素子および窒化物半導体素子の製造方法
JP2012015304A (ja) * 2010-06-30 2012-01-19 Sumitomo Electric Ind Ltd 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7247889B2 (en) 2004-12-03 2007-07-24 Nitronex Corporation III-nitride material structures including silicon substrates
US8193020B2 (en) * 2006-11-15 2012-06-05 The Regents Of The University Of California Method for heteroepitaxial growth of high-quality N-face GaN, InN, and AlN and their alloys by metal organic chemical vapor deposition
JP5313457B2 (ja) * 2007-03-09 2013-10-09 パナソニック株式会社 窒化物半導体装置及びその製造方法
JP4933513B2 (ja) 2008-10-14 2012-05-16 日本電信電話株式会社 窒化物半導体成長用基板
JP2011166067A (ja) * 2010-02-15 2011-08-25 Panasonic Corp 窒化物半導体装置
JP2012074182A (ja) * 2010-09-28 2012-04-12 Auto Network Gijutsu Kenkyusho:Kk 絶縁電線
JP5681937B2 (ja) * 2010-11-25 2015-03-11 株式会社パウデック 半導体素子およびその製造方法
JP5136867B2 (ja) * 2011-02-03 2013-02-06 次世代パワーデバイス技術研究組合 半導体基板、半導体装置、および半導体基板の製造方法
JP5762049B2 (ja) * 2011-02-28 2015-08-12 ルネサスエレクトロニクス株式会社 半導体装置
EP2832900B8 (en) * 2012-03-28 2019-09-11 Kabushiki Kaisha Toyota Chuo Kenkyusho Laminated substrate of silicon single crystal and group iii nitride single crystal with off angle

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017419A (ja) * 2001-07-04 2003-01-17 Sharp Corp 窒化物系ｉｉｉ−ｖ族化合物半導体装置
JP2004327766A (ja) * 2003-04-25 2004-11-18 Matsushita Electric Ind Co Ltd 半導体装置
JP2007112633A (ja) * 2005-10-17 2007-05-10 Toshiba Corp 窒化物半導体ウェーハ及び窒化物半導体素子
WO2007077666A1 (ja) * 2005-12-28 2007-07-12 Nec Corporation 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
JP2011016680A (ja) * 2009-07-08 2011-01-27 Hitachi Cable Ltd Ｉｉｉ族窒化物半導体自立基板の製造方法、ｉｉｉ族窒化物半導体自立基板、ｉｉｉ族窒化物半導体デバイスの製造方法及びｉｉｉ族窒化物半導体デバイス
JP2011129769A (ja) * 2009-12-18 2011-06-30 Panasonic Corp 窒化物半導体素子および窒化物半導体素子の製造方法
JP2012015304A (ja) * 2010-06-30 2012-01-19 Sumitomo Electric Ind Ltd 半導体装置

Also Published As

Publication number Publication date
JP6731584B2 (ja) 2020-07-29
JP2018056591A (ja) 2018-04-05
US9401402B2 (en) 2016-07-26
WO2014103125A1 (ja) 2014-07-03
US20150287791A1 (en) 2015-10-08
JP2019110344A (ja) 2019-07-04

Similar Documents

Publication Publication Date Title
JP6731584B2 (ja) 窒化物半導体装置および窒化物半導体基板
JP5524235B2 (ja) 半導体素子用エピタキシャル基板および半導体素子用エピタキシャル基板の製造方法
CN108140561B (zh) 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
US8835983B2 (en) Nitride semiconductor device including a doped nitride semiconductor between upper and lower nitride semiconductor layers
US8791504B2 (en) Substrate breakdown voltage improvement for group III-nitride on a silicon substrate
US20130020581A1 (en) Epitaxial wafer including nitride-based semiconductor layers
WO2011102044A1 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
TW201732871A (zh) 生長在矽基板上的具有增強壓應力的ⅲ族氮化物結構
US20120299060A1 (en) Nitride semiconductor device and manufacturing method thereof
JP2014239159A (ja) 半導体装置およびその製造方法
JP3977659B2 (ja) ヘテロ接合電界効果トランジスタ
JP5914999B2 (ja) 半導体装置の製造方法
JP5817283B2 (ja) 半導体装置の製造方法
JP2013145782A (ja) ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
JP6089122B2 (ja) 窒化物半導体積層体およびその製造方法並びに窒化物半導体装置
JP5662184B2 (ja) 半導体素子用のエピタキシャル基板、および半導体素子用エピタキシャル基板の製造方法
JP6917798B2 (ja) 窒化物半導体エピタキシャル基板および半導体装置
JP2008244036A (ja) 半導体結晶および半導体装置
JP6527667B2 (ja) 窒化物半導体基板の製造方法
JP7179706B2 (ja) 窒化物半導体基板
TWI728498B (zh) 氮化物半導體基板
JP7220647B2 (ja) 窒化物半導体基板及びその製造方法
JP2017092369A (ja) Ｉｉｉ族窒化物半導体デバイス用基板およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170621

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171003