JP2002075871A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JP2002075871A JP2002075871A JP2000253743A JP2000253743A JP2002075871A JP 2002075871 A JP2002075871 A JP 2002075871A JP 2000253743 A JP2000253743 A JP 2000253743A JP 2000253743 A JP2000253743 A JP 2000253743A JP 2002075871 A JP2002075871 A JP 2002075871A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- multilayer film
- gan
- single crystal
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
- Weting (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 成長する窒化物単結晶厚膜と基板の熱膨張係
数差によって生じる亀裂、反りを抑制することを目的と
する。 【解決手段】 シリコン（１１１）基板１１上にＡｌＮ
緩衝層１２を介してＧａＮ高温層１３とＧａＮ低温層１
４からなる多層膜を形成した後、シリコン（１１１）基
板１１をエッチング除去して得られる自立した積層体を
成長用基板として用い、その上にＧａＮ単結晶厚膜を堆
積した後に積層体を研磨除去することによって、ＧａＮ
単結晶基板を得る。成長用基板とその上に形成する窒化
物単結晶厚膜ともに窒化物で形成されており、熱膨張係
数差によって生じる亀裂や反りが抑制される。
数差によって生じる亀裂、反りを抑制することを目的と
する。 【解決手段】 シリコン（１１１）基板１１上にＡｌＮ
緩衝層１２を介してＧａＮ高温層１３とＧａＮ低温層１
４からなる多層膜を形成した後、シリコン（１１１）基
板１１をエッチング除去して得られる自立した積層体を
成長用基板として用い、その上にＧａＮ単結晶厚膜を堆
積した後に積層体を研磨除去することによって、ＧａＮ
単結晶基板を得る。成長用基板とその上に形成する窒化
物単結晶厚膜ともに窒化物で形成されており、熱膨張係
数差によって生じる亀裂や反りが抑制される。
Description
【０００１】
【発明の属する技術分野】本発明は、青紫色半導体レー
ザ等のデバイスを形成する基板として用いられる、III
族窒化物よりなる半導体基板の製造方法に関するもので
ある。
ザ等のデバイスを形成する基板として用いられる、III
族窒化物よりなる半導体基板の製造方法に関するもので
ある。
【０００２】
【従来の技術】ＧａＮ、ＩｎＮ、ＡｌＮ等のIII族窒化
物半導体は、直接遷移型の化合物半導体であり、かつ広
いエネルギーギャップを持ち、材料的に安定であるため
に、短波長光源や耐環境デバイスとして脚光を浴びてい
る。例えば、窒化ガリウム（以下、ＧａＮ）は約３．４
ｅＶの広いエネルギーギャップを持っているために、青
色から紫外領域にわたる光を発する発光素子として有望
な材料である。
物半導体は、直接遷移型の化合物半導体であり、かつ広
いエネルギーギャップを持ち、材料的に安定であるため
に、短波長光源や耐環境デバイスとして脚光を浴びてい
る。例えば、窒化ガリウム（以下、ＧａＮ）は約３．４
ｅＶの広いエネルギーギャップを持っているために、青
色から紫外領域にわたる光を発する発光素子として有望
な材料である。
【０００３】しかるに、ＧａＮは高融点で、融点付近で
窒素の解離圧が高いことから、バルク単結晶の作製が困
難であり、窒化物半導体薄膜を形成するための格子整合
可能な基板が存在していない。そのため、基板としてサ
ファイアやＳｉＣなどの異種材料を用いて、その上にＭ
ＯＶＰＥ（有機金属気相成長）法、ＭＢＥ（分子線結晶
成長）法やＨＶＰＥ（ハイドライド気相成長）法などの
エピタキシャル法により単結晶膜を得ている。なかで
も、ＨＶＰＥ法は、成長速度が大きいという特徴を持つ
ため、ＧａＮ単結晶基板を作製するための厚膜成長法と
して注目されている。
窒素の解離圧が高いことから、バルク単結晶の作製が困
難であり、窒化物半導体薄膜を形成するための格子整合
可能な基板が存在していない。そのため、基板としてサ
ファイアやＳｉＣなどの異種材料を用いて、その上にＭ
ＯＶＰＥ（有機金属気相成長）法、ＭＢＥ（分子線結晶
成長）法やＨＶＰＥ（ハイドライド気相成長）法などの
エピタキシャル法により単結晶膜を得ている。なかで
も、ＨＶＰＥ法は、成長速度が大きいという特徴を持つ
ため、ＧａＮ単結晶基板を作製するための厚膜成長法と
して注目されている。
【０００４】また近年、マスク上への横方向成長（ＥＬ
ＯＧ）を利用してマスクの埋め込み構造を作製する方法
により、転位密度が低いＧａＮ厚膜を作製できることが
知られている。
ＯＧ）を利用してマスクの埋め込み構造を作製する方法
により、転位密度が低いＧａＮ厚膜を作製できることが
知られている。
【０００５】
【発明が解決しようとする課題】サファイアを基板とし
てＧａＮ厚膜を成長した場合、サファイアはＧａＮとの
格子定数差が１３．８％、熱膨張係数差が２５．５％も
あることから、基板との界面で発生した結晶欠陥にとも
ない１０10ｃｍ-2と高密度の転位が発生し、また、生じ
る結晶欠陥あるいは熱歪による亀裂や基板の反りが発生
する。
てＧａＮ厚膜を成長した場合、サファイアはＧａＮとの
格子定数差が１３．８％、熱膨張係数差が２５．５％も
あることから、基板との界面で発生した結晶欠陥にとも
ない１０10ｃｍ-2と高密度の転位が発生し、また、生じ
る結晶欠陥あるいは熱歪による亀裂や基板の反りが発生
する。
【０００６】結晶欠陥に関しては、基板と成長層の間に
ＡｌＮやＧａＮを緩衝層として低温成長させる等の手法
により比較的高品質なＧａＮ単結晶薄膜が得られてい
る。しかしながら、この場合においても、結晶中の転位
は１０8ｃｍ-2以上も存在することが知られている。
ＡｌＮやＧａＮを緩衝層として低温成長させる等の手法
により比較的高品質なＧａＮ単結晶薄膜が得られてい
る。しかしながら、この場合においても、結晶中の転位
は１０8ｃｍ-2以上も存在することが知られている。
【０００７】このように、サファイア基板等の異種材料
上に高品質な窒化物半導体を形成する場合、特に数１０
μｍ以上の厚膜を形成する場合において亀裂と反りの問
題および転位の問題がとりわけ重要となる。亀裂や反り
が生じるのは、主に基板との格子構造の相違に起因する
格子不整合、基板との熱膨張係数の不整合や材料の高い
ドーピングレベルに起因する不整合によるものと考えら
れる。熱膨張係数の違いによる反りや亀裂は、温度変化
に応じた格子定数の膨張または収縮に関するもので、特
に、成長後の基板温度降下中に発生する。従って、成長
中もしくは成長直後に成長温度と同等の基板温度におい
て基板を除去できればこれに勝るものはないが、現実的
には困難な手法であり、これに代わる手法が強く求めら
れる。
上に高品質な窒化物半導体を形成する場合、特に数１０
μｍ以上の厚膜を形成する場合において亀裂と反りの問
題および転位の問題がとりわけ重要となる。亀裂や反り
が生じるのは、主に基板との格子構造の相違に起因する
格子不整合、基板との熱膨張係数の不整合や材料の高い
ドーピングレベルに起因する不整合によるものと考えら
れる。熱膨張係数の違いによる反りや亀裂は、温度変化
に応じた格子定数の膨張または収縮に関するもので、特
に、成長後の基板温度降下中に発生する。従って、成長
中もしくは成長直後に成長温度と同等の基板温度におい
て基板を除去できればこれに勝るものはないが、現実的
には困難な手法であり、これに代わる手法が強く求めら
れる。
【０００８】一方、サファイアは非常に硬く加工が困難
であり、また絶縁性があるため試料裏面から電極をとる
ことができない等デバイス作製に制限を受けるような幾
つかの課題がある。ウルツ鉱構造のＧａＮ成長基板とし
ては同じ六方晶系の基板が望ましいが、立方晶系の（１
１１）面基板を使用することもできる。これを考慮すれ
ば、導電性・劈開性を有する成長基板として、６Ｈ−Ｓ
ｉＣ、Ｓｉ、ＧａＡｓ、ＧａＰなどが挙げられる。Ｇａ
ＡｓやＧａＰはＧａＮの成長温度では熱分解を起こすた
め、適切とは言い難い。一方、６Ｈ−ＳｉＣやＳｉは熱
的な問題はないと考えられる。ＳｉＣは非常に高価であ
り、まだ大口径の基板は入手できず、Ｓｉは安価である
が亀裂が発生しやすく高品質結晶の成長が困難である。
であり、また絶縁性があるため試料裏面から電極をとる
ことができない等デバイス作製に制限を受けるような幾
つかの課題がある。ウルツ鉱構造のＧａＮ成長基板とし
ては同じ六方晶系の基板が望ましいが、立方晶系の（１
１１）面基板を使用することもできる。これを考慮すれ
ば、導電性・劈開性を有する成長基板として、６Ｈ−Ｓ
ｉＣ、Ｓｉ、ＧａＡｓ、ＧａＰなどが挙げられる。Ｇａ
ＡｓやＧａＰはＧａＮの成長温度では熱分解を起こすた
め、適切とは言い難い。一方、６Ｈ−ＳｉＣやＳｉは熱
的な問題はないと考えられる。ＳｉＣは非常に高価であ
り、まだ大口径の基板は入手できず、Ｓｉは安価である
が亀裂が発生しやすく高品質結晶の成長が困難である。
【０００９】本発明の目的は、窒化物半導体膜の形成時
に発生する歪や欠陥を少なくし、また厚膜を成長しても
亀裂や反りの問題を克服し、高品質の半導体基板を得る
ための製造方法を提供することにある。
に発生する歪や欠陥を少なくし、また厚膜を成長しても
亀裂や反りの問題を克服し、高品質の半導体基板を得る
ための製造方法を提供することにある。
【００１０】
【課題を解決するための手段】上記課題を解決するため
に本発明の半導体基板の製造方法は、基板の上にIII族
窒化物よりなる層を複数積層して多層膜を形成する工程
と、前記多層膜を前記基板より分離する工程と、前記分
離された多層膜の上にIII族窒化物よりなる単結晶層を
形成する工程とを有し、前記多層膜を形成する工程は低
温成長で形成したIII族窒化物層と前記低温成長よりも
高い温度で形成したIII族窒化物層とを交互に積層する
工程であるものである。
に本発明の半導体基板の製造方法は、基板の上にIII族
窒化物よりなる層を複数積層して多層膜を形成する工程
と、前記多層膜を前記基板より分離する工程と、前記分
離された多層膜の上にIII族窒化物よりなる単結晶層を
形成する工程とを有し、前記多層膜を形成する工程は低
温成長で形成したIII族窒化物層と前記低温成長よりも
高い温度で形成したIII族窒化物層とを交互に積層する
工程であるものである。
【００１１】この構成により、基板近傍においてIII族
窒化物よりなる層との間の熱歪により生ずる欠陥を、低
温成長で形成したIII族窒化物層と前記低温成長よりも
高い温度で形成したIII族窒化物層とを交互に積層した
多層膜において低減させることができるので、多層膜の
上に形成されたIII族窒化物よりなる単結晶層の亀裂や
反りを防止でき、転位密度を著しく低減させることがで
きる。
窒化物よりなる層との間の熱歪により生ずる欠陥を、低
温成長で形成したIII族窒化物層と前記低温成長よりも
高い温度で形成したIII族窒化物層とを交互に積層した
多層膜において低減させることができるので、多層膜の
上に形成されたIII族窒化物よりなる単結晶層の亀裂や
反りを防止でき、転位密度を著しく低減させることがで
きる。
【００１２】本発明の半導体基板の製造方法は、かかる
構成につき、多層膜を形成する工程は、９００℃以下の
成長温度で形成したIII族窒化物層と９００℃を超える
温度で形成したIII族窒化物層とを交互に積層する工程
であることにより、単結晶層の亀裂や反りをより防止で
きる多層膜を得ることができる。
構成につき、多層膜を形成する工程は、９００℃以下の
成長温度で形成したIII族窒化物層と９００℃を超える
温度で形成したIII族窒化物層とを交互に積層する工程
であることにより、単結晶層の亀裂や反りをより防止で
きる多層膜を得ることができる。
【００１３】本発明の半導体基板の製造方法は、かかる
構成につき、分離された多層膜の上にIII族窒化物より
なる単結晶層を形成する工程において、前記多層膜上に
中間層を堆積する工程と、前記中間層上にIII族窒化物
の単結晶層を形成する工程とを有することにより、さら
にIII族窒化物の単結晶層を多層膜より容易に分離させ
ることができる。
構成につき、分離された多層膜の上にIII族窒化物より
なる単結晶層を形成する工程において、前記多層膜上に
中間層を堆積する工程と、前記中間層上にIII族窒化物
の単結晶層を形成する工程とを有することにより、さら
にIII族窒化物の単結晶層を多層膜より容易に分離させ
ることができる。
【００１４】本発明の半導体基板の製造方法は、かかる
構成につき、中間層が、ＡｌＧａＩｎＮ、ＢＡｌＧａＩ
ｎＮ、ＮｄＧａＯ3、ＭｇＯ、ＺｎＯ、ＴｉＯ、ＺｎＳ
ｅ、ＺｎＴｅ、ＺｎＳ、ＧａＡｓ、Ｓｉ、Ｗ、ＳｉＣ、
ＳｉＧｅＣ、Ａｌ2Ｏ3、ＳｉＮ、ＳｉＯ2であることに
より、その上に形成される単結晶層の結晶性を良好にで
きる。なお、ここでＡｌＧａＩｎＮおよびＢＡｌＧａＩ
ｎＮとはそれぞれ（ＡｌxＧａ1-x-yＩｎy）Ｎ（０≦ｘ
≦１、０≦ｙ≦１）および（ＢzＡｌxＧａ1-x-y -zＩ
ｎy）Ｎ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）のこ
とを表す。
構成につき、中間層が、ＡｌＧａＩｎＮ、ＢＡｌＧａＩ
ｎＮ、ＮｄＧａＯ3、ＭｇＯ、ＺｎＯ、ＴｉＯ、ＺｎＳ
ｅ、ＺｎＴｅ、ＺｎＳ、ＧａＡｓ、Ｓｉ、Ｗ、ＳｉＣ、
ＳｉＧｅＣ、Ａｌ2Ｏ3、ＳｉＮ、ＳｉＯ2であることに
より、その上に形成される単結晶層の結晶性を良好にで
きる。なお、ここでＡｌＧａＩｎＮおよびＢＡｌＧａＩ
ｎＮとはそれぞれ（ＡｌxＧａ1-x-yＩｎy）Ｎ（０≦ｘ
≦１、０≦ｙ≦１）および（ＢzＡｌxＧａ1-x-y -zＩ
ｎy）Ｎ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）のこ
とを表す。
【００１５】本発明の半導体基板の製造方法は、かかる
構成につき、多層膜を基板より分離する工程において、
エッチングガスを前記基板面から吹き付ける工程を有す
ることにより、熱歪により発生する多層膜の欠陥や多層
膜の反りをさらに抑制できる。
構成につき、多層膜を基板より分離する工程において、
エッチングガスを前記基板面から吹き付ける工程を有す
ることにより、熱歪により発生する多層膜の欠陥や多層
膜の反りをさらに抑制できる。
【００１６】本発明の半導体基板の製造方法は、かかる
構成につき、エッチングガスが塩化水素を成分に含むガ
スであることにより、より効率よく多層膜を基板より分
離することができる。
構成につき、エッチングガスが塩化水素を成分に含むガ
スであることにより、より効率よく多層膜を基板より分
離することができる。
【００１７】本発明の半導体基板の製造方法は、基板の
上にIII族窒化物よりなる層を複数積層して多層膜を形
成する工程と、前記多層膜を前記基板より分離する工程
と、前記分離された多層膜の上にIII族窒化物よりなる
単結晶層を形成する工程とを有し、前記多層膜を形成す
る工程は、組成が異なる少なくとも２層のIII族窒化物
層を形成する工程であるものである。
上にIII族窒化物よりなる層を複数積層して多層膜を形
成する工程と、前記多層膜を前記基板より分離する工程
と、前記分離された多層膜の上にIII族窒化物よりなる
単結晶層を形成する工程とを有し、前記多層膜を形成す
る工程は、組成が異なる少なくとも２層のIII族窒化物
層を形成する工程であるものである。
【００１８】この構成により、基板近傍においてIII族
窒化物よりなる層との間の熱歪により生ずる応力を、組
成が異なる少なくとも２層のIII族窒化物層において吸
収させることができるので、多層膜の上に形成されたII
I族窒化物よりなる単結晶層の亀裂や反りを防止でき
る。
窒化物よりなる層との間の熱歪により生ずる応力を、組
成が異なる少なくとも２層のIII族窒化物層において吸
収させることができるので、多層膜の上に形成されたII
I族窒化物よりなる単結晶層の亀裂や反りを防止でき
る。
【００１９】本発明の半導体基板の製造方法は、かかる
構成につき、多層膜の膜厚が、２０μｍ以上であること
により、より欠陥の数が減少した多層膜およびその多層
膜の上に形成された、より欠陥の数が減少したIII族窒
化物よりなる単結晶を得ることができる。
構成につき、多層膜の膜厚が、２０μｍ以上であること
により、より欠陥の数が減少した多層膜およびその多層
膜の上に形成された、より欠陥の数が減少したIII族窒
化物よりなる単結晶を得ることができる。
【００２０】本発明の半導体基板の製造方法は、かかる
構成につき、単結晶層が、５０μｍ以上の層厚を有する
ことにより、自立し、かつより欠陥の数が減少した単結
晶を得ることができる。
構成につき、単結晶層が、５０μｍ以上の層厚を有する
ことにより、自立し、かつより欠陥の数が減少した単結
晶を得ることができる。
【００２１】本発明の半導体基板の製造方法は、かかる
構成につき、多層膜のうち前記単結晶層に接する層の組
成と前記単結晶層の組成とが同一であることにより、単
結晶層の結晶性をより良好にできる。
構成につき、多層膜のうち前記単結晶層に接する層の組
成と前記単結晶層の組成とが同一であることにより、単
結晶層の結晶性をより良好にできる。
【００２２】本発明の半導体基板の製造方法は、かかる
構成につき、基板の上にIII族窒化物よりなる層を複数
積層して多層膜を形成する工程において多層膜を形成し
た基板を複数枚形成し、その工程の後に前記複数枚の基
板の多層膜側どうしを密着させる工程を有することによ
り、多層膜の反りを防止できて多層膜を厚くすることが
でき、容易にＧａＮ単結晶厚膜を得ることができる。
構成につき、基板の上にIII族窒化物よりなる層を複数
積層して多層膜を形成する工程において多層膜を形成し
た基板を複数枚形成し、その工程の後に前記複数枚の基
板の多層膜側どうしを密着させる工程を有することによ
り、多層膜の反りを防止できて多層膜を厚くすることが
でき、容易にＧａＮ単結晶厚膜を得ることができる。
【００２３】
【発明の実施の形態】本発明の実施の形態について、図
面を用いて以下に説明する。
面を用いて以下に説明する。
【００２４】（実施の形態１）図１および図２は本発明
の実施の形態１に係る半導体基板の製造方法について示
したものである。本実施の形態では、窒化物結晶の成長
にＭＯＶＰＥ法を用いた例について示す。
の実施の形態１に係る半導体基板の製造方法について示
したものである。本実施の形態では、窒化物結晶の成長
にＭＯＶＰＥ法を用いた例について示す。
【００２５】まず、図１（ａ）に示すように、基板とし
て酸や溶剤等により表面が清浄化されたシリコン（１１
１）基板１１をＭＯＶＰＥ装置内のサセプター上に配置
し、Ｎ2ガスを１０ｓｌｍの流量で供給しながら、基板
温度を１１００℃まで上昇させて１０分間保持し、シリ
コン（１１１）基板１１表面のサーマルクリーニングを
行う。続いて、基板温度を９００℃まで降下させて、Ｎ
2ガスに加え、流量が１ｓｌｍのアンモニアガスと流量
が３０μｍｏｌ／ｍｉｎのトリメチルアルミニウムを添
加して、シリコン（１１１）基板１１上に２０ｎｍ厚の
ＡｌＮ緩衝層１２を形成する。その後、トリメチルアル
ミニウムの供給を停止する。なお、ここで流量の単位と
してｓｌｍを用いたが、これは例えば１ｓｌｍは標準状
態（０℃、１気圧）の気体を１分間に１ｌ流す流量のこ
とである。また、ｓｃｃｍという単位は、例えば１ｓｃ
ｃｍは標準状態（０℃、１気圧）の気体を１分間に１ｃ
ｍ 3流す流量のことである。
て酸や溶剤等により表面が清浄化されたシリコン（１１
１）基板１１をＭＯＶＰＥ装置内のサセプター上に配置
し、Ｎ2ガスを１０ｓｌｍの流量で供給しながら、基板
温度を１１００℃まで上昇させて１０分間保持し、シリ
コン（１１１）基板１１表面のサーマルクリーニングを
行う。続いて、基板温度を９００℃まで降下させて、Ｎ
2ガスに加え、流量が１ｓｌｍのアンモニアガスと流量
が３０μｍｏｌ／ｍｉｎのトリメチルアルミニウムを添
加して、シリコン（１１１）基板１１上に２０ｎｍ厚の
ＡｌＮ緩衝層１２を形成する。その後、トリメチルアル
ミニウムの供給を停止する。なお、ここで流量の単位と
してｓｌｍを用いたが、これは例えば１ｓｌｍは標準状
態（０℃、１気圧）の気体を１分間に１ｌ流す流量のこ
とである。また、ｓｃｃｍという単位は、例えば１ｓｃ
ｃｍは標準状態（０℃、１気圧）の気体を１分間に１ｃ
ｍ 3流す流量のことである。
【００２６】続いて、基板温度を１０５０℃まで上昇さ
せて、流量が５０μｍｏｌ／ｍｉｎのトリメチルガリウ
ムを添加して、１μｍ厚のＧａＮ高温層１３をＡｌＮ緩
衝層１２上に積層する。その後、トリメチルガリウムの
供給を停止する。引き続き、基板温度を６００℃まで降
下させて、流量が５０μｍｏｌ／ｍｉｎのトリメチルガ
リウムを添加して、２０ｎｍ厚のＧａＮ低温層１４を積
層する。その後、トリメチルガリウムの供給を停止す
る。この工程を一周期とし、２０周期繰り返すことによ
り基板温度の異なる層からなる約２０μｍ厚のＧａＮ多
層膜１５が形成される。最表面は結晶性の良い結晶とす
るためにＧａＮ高温層１３で終端している（図１
（ｂ）、（ｃ））。なお、図１（ｃ）は図１（ｂ）にお
けるＧａＮ多層膜１５を拡大した図である。
せて、流量が５０μｍｏｌ／ｍｉｎのトリメチルガリウ
ムを添加して、１μｍ厚のＧａＮ高温層１３をＡｌＮ緩
衝層１２上に積層する。その後、トリメチルガリウムの
供給を停止する。引き続き、基板温度を６００℃まで降
下させて、流量が５０μｍｏｌ／ｍｉｎのトリメチルガ
リウムを添加して、２０ｎｍ厚のＧａＮ低温層１４を積
層する。その後、トリメチルガリウムの供給を停止す
る。この工程を一周期とし、２０周期繰り返すことによ
り基板温度の異なる層からなる約２０μｍ厚のＧａＮ多
層膜１５が形成される。最表面は結晶性の良い結晶とす
るためにＧａＮ高温層１３で終端している（図１
（ｂ）、（ｃ））。なお、図１（ｃ）は図１（ｂ）にお
けるＧａＮ多層膜１５を拡大した図である。
【００２７】通常、シリコンやサファイアなどの異種材
料基板上にＧａＮやＡｌＮ緩衝層を介してＧａＮ高温層
を形成する場合、その膜厚がおおよそ数μｍ以上となる
と基板温度の降下過程で成長層に亀裂が生じる。これ
は、基板であるシリコンとＧａＮの熱膨張係数の違いか
ら生じる内部応力によるものである。一方、本実施の形
態に示す工程によれば２０μｍまで亀裂が生じることな
く成長することが確認された。ＧａＮ高温層１３とＧａ
Ｎ低温層１４を交互に積層することによって内部応力は
低減できたものと考えられる。
料基板上にＧａＮやＡｌＮ緩衝層を介してＧａＮ高温層
を形成する場合、その膜厚がおおよそ数μｍ以上となる
と基板温度の降下過程で成長層に亀裂が生じる。これ
は、基板であるシリコンとＧａＮの熱膨張係数の違いか
ら生じる内部応力によるものである。一方、本実施の形
態に示す工程によれば２０μｍまで亀裂が生じることな
く成長することが確認された。ＧａＮ高温層１３とＧａ
Ｎ低温層１４を交互に積層することによって内部応力は
低減できたものと考えられる。
【００２８】その後、ＨＦ：ＨＮＯ3系のエッチャント
を用いて基板であるシリコン（１１１）基板１１を選択
的にエッチング除去し、ＡｌＮ緩衝層１２とＧａＮ多層
膜１５からなる自立した積層体を得る（図２（ａ））。
ここで、シリコン（１１１）基板１１は完全に除去する
必要はなく、エッチング後のハンドリングが容易となる
ように、例えば、全厚みが５０μｍ厚となるようにシリ
コン（１１１）基板１１の一部を残すようにエッチング
制御してもよい。また、シリコン（１１１）基板１１を
ウエットエッチングにより除去したが、シリコン（１１
１）基板１１を研磨して除去してもよく、さらには２０
μｍ厚のＧａＮ多層膜１５を堆積後、基板温度を降下さ
せないでエッチングガスとしての塩酸ガスを基板面側か
ら吹き付けてガスエッチングすると熱歪により発生する
欠陥やウエハーの反りを抑制できるため、より好まし
い。
を用いて基板であるシリコン（１１１）基板１１を選択
的にエッチング除去し、ＡｌＮ緩衝層１２とＧａＮ多層
膜１５からなる自立した積層体を得る（図２（ａ））。
ここで、シリコン（１１１）基板１１は完全に除去する
必要はなく、エッチング後のハンドリングが容易となる
ように、例えば、全厚みが５０μｍ厚となるようにシリ
コン（１１１）基板１１の一部を残すようにエッチング
制御してもよい。また、シリコン（１１１）基板１１を
ウエットエッチングにより除去したが、シリコン（１１
１）基板１１を研磨して除去してもよく、さらには２０
μｍ厚のＧａＮ多層膜１５を堆積後、基板温度を降下さ
せないでエッチングガスとしての塩酸ガスを基板面側か
ら吹き付けてガスエッチングすると熱歪により発生する
欠陥やウエハーの反りを抑制できるため、より好まし
い。
【００２９】次に、ＧａＮ単結晶基板を作製するための
成長用基板としてシリコン（１１１）基板１１を除去し
た約２０μｍ厚の積層体を再度ＭＯＶＰＥ装置内のサセ
プター上に配置し、流量１０ｓｌｍのＮ2ガスと流量１
ｓｌｍのアンモニアガスを供給しながら、１１００℃ま
で基板温度を上昇させて１０分間保持し、積層体表面に
表出するＧａＮ表面のサーマルクリーニングを行う。続
いて、基板温度を１０５０℃まで降下させて、流量が２
００μｍｏｌ／ｍｉｎのトリメチルガリウムを供給し、
１００μｍ厚のＧａＮ単結晶厚膜１６を堆積する（図２
（ｂ））。その後、基板温度を室温まで降下させる。最
後に、成長用基板部を研磨除去して約１００μｍ厚のＧ
ａＮ単結晶厚膜１６からＧａＮ単結晶基板を作製する
（図２（ｃ））。
成長用基板としてシリコン（１１１）基板１１を除去し
た約２０μｍ厚の積層体を再度ＭＯＶＰＥ装置内のサセ
プター上に配置し、流量１０ｓｌｍのＮ2ガスと流量１
ｓｌｍのアンモニアガスを供給しながら、１１００℃ま
で基板温度を上昇させて１０分間保持し、積層体表面に
表出するＧａＮ表面のサーマルクリーニングを行う。続
いて、基板温度を１０５０℃まで降下させて、流量が２
００μｍｏｌ／ｍｉｎのトリメチルガリウムを供給し、
１００μｍ厚のＧａＮ単結晶厚膜１６を堆積する（図２
（ｂ））。その後、基板温度を室温まで降下させる。最
後に、成長用基板部を研磨除去して約１００μｍ厚のＧ
ａＮ単結晶厚膜１６からＧａＮ単結晶基板を作製する
（図２（ｃ））。
【００３０】上記図１（ａ）〜（ｃ）および図２（ａ）
〜（ｃ）に示す構成により、シリコン（１１１）基板１
１近傍においてＧａＮ単結晶厚膜１６との間にかかる熱
歪により生ずる欠陥を、６００℃の低温成長で形成した
ＧａＮ低温層１４と１０５０℃の高温成長で形成したＧ
ａＮ高温層１３とからなるＧａＮ多層膜１５において低
減させることができるので、ＧａＮ多層膜１５の上に形
成されたＧａＮ単結晶厚膜１６の転位密度を著しく低減
させることができる。その結果、作製されるＧａＮ単結
晶基板の転位密度を著しく低減させることができる。
〜（ｃ）に示す構成により、シリコン（１１１）基板１
１近傍においてＧａＮ単結晶厚膜１６との間にかかる熱
歪により生ずる欠陥を、６００℃の低温成長で形成した
ＧａＮ低温層１４と１０５０℃の高温成長で形成したＧ
ａＮ高温層１３とからなるＧａＮ多層膜１５において低
減させることができるので、ＧａＮ多層膜１５の上に形
成されたＧａＮ単結晶厚膜１６の転位密度を著しく低減
させることができる。その結果、作製されるＧａＮ単結
晶基板の転位密度を著しく低減させることができる。
【００３１】とりわけ、ＧａＮ多層膜１５の膜厚を２０
μｍとしているので、シリコン（１１１）基板１１近傍
において生じる欠陥がＧａＮ多層膜１５においてほとん
ど吸収され、ＧａＮ単結晶厚膜１６に結晶欠陥をほとん
ど生じさせないようにできる。
μｍとしているので、シリコン（１１１）基板１１近傍
において生じる欠陥がＧａＮ多層膜１５においてほとん
ど吸収され、ＧａＮ単結晶厚膜１６に結晶欠陥をほとん
ど生じさせないようにできる。
【００３２】また、とりわけＧａＮ単結晶厚膜１６の膜
厚が約１００μｍであるので、ＧａＮ単結晶厚膜１６の
結晶性を良好にできる。
厚が約１００μｍであるので、ＧａＮ単結晶厚膜１６の
結晶性を良好にできる。
【００３３】上記実施の形態において、ＧａＮ多層膜１
５からなる積層体上に直接１００μｍ厚のＧａＮ単結晶
厚膜１６を堆積した。この場合、積層体表面付近での転
位密度は１０10ｃｍ-2程度存在するので、その上部に堆
積したＧａＮ単結晶厚膜１６の初期過程には同等の転位
密度となるが、積層にともない減少してＧａＮ単結晶厚
膜１６の表面付近では約１０8ｃｍ-2程度となった。
５からなる積層体上に直接１００μｍ厚のＧａＮ単結晶
厚膜１６を堆積した。この場合、積層体表面付近での転
位密度は１０10ｃｍ-2程度存在するので、その上部に堆
積したＧａＮ単結晶厚膜１６の初期過程には同等の転位
密度となるが、積層にともない減少してＧａＮ単結晶厚
膜１６の表面付近では約１０8ｃｍ-2程度となった。
【００３４】図３は実施の形態１に係る他の半導体基板
の製造方法を示す断面構造図である。図１および図２に
示す工程と同一工程は省略してあり、図２（ｂ）に対応
する工程のみ示している。図３に示すようにＧａＮ単結
晶厚膜１７は、積層体表面にストライプ状のシリコン酸
化膜マスク１８を形成して、マスク上への横方向成長を
利用したいわゆるＥＬＯＧ成長によってＧａＮ単結晶厚
膜１７を形成している。この手法の適用により、さらに
低欠陥化が図れ、転位密度は１０6ｃｍ-2程度となる。
の製造方法を示す断面構造図である。図１および図２に
示す工程と同一工程は省略してあり、図２（ｂ）に対応
する工程のみ示している。図３に示すようにＧａＮ単結
晶厚膜１７は、積層体表面にストライプ状のシリコン酸
化膜マスク１８を形成して、マスク上への横方向成長を
利用したいわゆるＥＬＯＧ成長によってＧａＮ単結晶厚
膜１７を形成している。この手法の適用により、さらに
低欠陥化が図れ、転位密度は１０6ｃｍ-2程度となる。
【００３５】また、ここで作製したＧａＮ単結晶基板を
成長用基板として用いるとさらに高品質の単結晶基板が
作製できる。具体的には、転位密度として１０4ｃｍ-2
程度まで低減できることが確認された。
成長用基板として用いるとさらに高品質の単結晶基板が
作製できる。具体的には、転位密度として１０4ｃｍ-2
程度まで低減できることが確認された。
【００３６】ここでは、ＭＯＶＰＥ法による成長につい
て説明したが、これに限定されるものではなく、実用的
には成長速度の速いハイドライド気相成長（ＨＶＰＥ）
法を用いるのが好ましい。また、ＭＯＶＰＥ法とＨＶＰ
Ｅ法の組み合わせにより形成することももちろん可能で
ある。さらには、ＧａＮのみならず、ＩｎやＡｌを含有
した窒化物半導体でもかまわない。さらに、ここでは基
板温度を６００℃と１０５０℃の二温度としたが、これ
に限定されるものでなく、三温度以上の積層体でもかま
わない。いずれにしても、低温層を９００℃以下で結晶
成長し、高温層を９００℃以上で結晶成長するとより亀
裂や反りが低減される。
て説明したが、これに限定されるものではなく、実用的
には成長速度の速いハイドライド気相成長（ＨＶＰＥ）
法を用いるのが好ましい。また、ＭＯＶＰＥ法とＨＶＰ
Ｅ法の組み合わせにより形成することももちろん可能で
ある。さらには、ＧａＮのみならず、ＩｎやＡｌを含有
した窒化物半導体でもかまわない。さらに、ここでは基
板温度を６００℃と１０５０℃の二温度としたが、これ
に限定されるものでなく、三温度以上の積層体でもかま
わない。いずれにしても、低温層を９００℃以下で結晶
成長し、高温層を９００℃以上で結晶成長するとより亀
裂や反りが低減される。
【００３７】なお、ＧａＮ多層膜１５の膜厚が２０μｍ
以上あれば、ＧａＮ多層膜１５そのものが自立すなわ
ち、１枚の基板として取り扱うことができるとともにＧ
ａＮ単結晶厚膜１６とＧａＮ多層膜１５とが格子整合で
きるのでＧａＮ単結晶厚膜１６に結晶欠陥をほとんど生
じさせないようにできる。
以上あれば、ＧａＮ多層膜１５そのものが自立すなわ
ち、１枚の基板として取り扱うことができるとともにＧ
ａＮ単結晶厚膜１６とＧａＮ多層膜１５とが格子整合で
きるのでＧａＮ単結晶厚膜１６に結晶欠陥をほとんど生
じさせないようにできる。
【００３８】また、とりわけＧａＮ単結晶厚膜１６の膜
厚は、５０μｍ以上であればＧａＮ単結晶厚膜１６の結
晶性を良好にできる。
厚は、５０μｍ以上であればＧａＮ単結晶厚膜１６の結
晶性を良好にできる。
【００３９】（実施の形態２）図４および図５は本発明
の実施の形態２に係る半導体基板の製造方法について示
したものである。本実施の形態では、窒化物結晶の成長
にＭＯＶＰＥ法を用いた例について示す。
の実施の形態２に係る半導体基板の製造方法について示
したものである。本実施の形態では、窒化物結晶の成長
にＭＯＶＰＥ法を用いた例について示す。
【００４０】まず、図４（ａ）に示すように、基板とし
て酸や溶剤等により表面が清浄化されたシリコン（１１
１）基板１１をスパッタリング装置内に配置し、ＺｎＯ
セラミックをターゲットとして２００ｎｍ厚のＺｎＯ膜
１９を堆積する。次に、ＭＯＶＰＥ装置内のサセプター
上に配置し、Ｎ2ガスを１０ｓｌｍの流量で供給しなが
ら、基板温度を６００℃までを上昇させて１０分間保持
し、シリコン（１１１）基板１１上のＺｎＯ膜１９表面
のサーマルクリーニングを行う。続いてＮ2ガスに加
え、流量が１ｓｌｍのアンモニアガスと流量が５０μｍ
ｏｌ／ｍｉｎのトリメチルガリウムを添加して、ＺｎＯ
膜１９を堆積したシリコン（１１１）基板１１上に２０
ｎｍ厚のＧａＮ緩衝層２０を形成する。その後、トリメ
チルガリウムの供給を停止する（図４（ｂ））。
て酸や溶剤等により表面が清浄化されたシリコン（１１
１）基板１１をスパッタリング装置内に配置し、ＺｎＯ
セラミックをターゲットとして２００ｎｍ厚のＺｎＯ膜
１９を堆積する。次に、ＭＯＶＰＥ装置内のサセプター
上に配置し、Ｎ2ガスを１０ｓｌｍの流量で供給しなが
ら、基板温度を６００℃までを上昇させて１０分間保持
し、シリコン（１１１）基板１１上のＺｎＯ膜１９表面
のサーマルクリーニングを行う。続いてＮ2ガスに加
え、流量が１ｓｌｍのアンモニアガスと流量が５０μｍ
ｏｌ／ｍｉｎのトリメチルガリウムを添加して、ＺｎＯ
膜１９を堆積したシリコン（１１１）基板１１上に２０
ｎｍ厚のＧａＮ緩衝層２０を形成する。その後、トリメ
チルガリウムの供給を停止する（図４（ｂ））。
【００４１】続いて、基板温度を１０５０℃まで上昇さ
せて、流量が５０μｍｏｌ／ｍｉｎのトリメチルガリウ
ムを添加して、１μｍ厚のＧａＮ層２１をＧａＮ緩衝層
２０上に積層する。その後、トリメチルガリウムの供給
を停止する。引き続き、基板温度を８００℃まで降下さ
せて、流量が３０μｍｏｌ／ｍｉｎのトリメチルアルミ
ニウムと流量が１００μｍｏｌ／ｍｉｎのトリメチルイ
ンジウムを添加して、０．５μｍ厚のＡｌＩｎＮ層２２
を積層する。その後、トリメチルアルミニウムとトリメ
チルインジウムの供給を停止する。この工程を一周期と
し、２０周期繰り返すことにより組成の異なる層からな
る約３０μｍ厚のＧａＮ／ＡｌＩｎＮ多層膜２３が形成
される。最表面はＧａＮ層２１で終端している（図４
（ｃ）、（ｄ））。なお、ＧａＮ／ＡｌＩｎＮ多層膜２
３を拡大した図が図４（ｄ）に示されている。
せて、流量が５０μｍｏｌ／ｍｉｎのトリメチルガリウ
ムを添加して、１μｍ厚のＧａＮ層２１をＧａＮ緩衝層
２０上に積層する。その後、トリメチルガリウムの供給
を停止する。引き続き、基板温度を８００℃まで降下さ
せて、流量が３０μｍｏｌ／ｍｉｎのトリメチルアルミ
ニウムと流量が１００μｍｏｌ／ｍｉｎのトリメチルイ
ンジウムを添加して、０．５μｍ厚のＡｌＩｎＮ層２２
を積層する。その後、トリメチルアルミニウムとトリメ
チルインジウムの供給を停止する。この工程を一周期と
し、２０周期繰り返すことにより組成の異なる層からな
る約３０μｍ厚のＧａＮ／ＡｌＩｎＮ多層膜２３が形成
される。最表面はＧａＮ層２１で終端している（図４
（ｃ）、（ｄ））。なお、ＧａＮ／ＡｌＩｎＮ多層膜２
３を拡大した図が図４（ｄ）に示されている。
【００４２】本実施の形態に示す工程では３０μｍまで
亀裂なく成長することが確認された。ＧａＮ層２１とＧ
ａＮに比較的格子整合し熱膨張率の小さいＡｌＩｎＮ層
２２を交互に積層することによって内部応力は低減でき
たものと考えられる。
亀裂なく成長することが確認された。ＧａＮ層２１とＧ
ａＮに比較的格子整合し熱膨張率の小さいＡｌＩｎＮ層
２２を交互に積層することによって内部応力は低減でき
たものと考えられる。
【００４３】その後、ＨＦ：ＨＮＯ3系のエッチャント
を用いて基板であるシリコン（１１１）基板１１とＺｎ
Ｏ膜１９を選択的にエッチング除去し、ＧａＮ緩衝層２
０とＧａＮ／ＡｌＩｎＮ多層膜２３からなる自立した積
層体を得る。ここで、シリコン（１１１）基板１１は完
全に除去する必要はなく、エッチング後のハンドリング
が容易となるように、例えば、全厚みが５０μｍ厚とな
るようにシリコン（１１１）基板１１の一部を残すよう
にエッチング制御してもよい。ここでは、シリコン（１
１１）基板１１をウエットエッチングにより除去した
が、研磨して除去してもよく、さらには３０μｍ厚のＧ
ａＮ／ＡｌＩｎＮ多層膜２３を堆積後、基板温度を降下
させることなく、塩酸ガスを基板面側から吹き付けるこ
とによりガスエッチングすると熱歪により発生する欠陥
やウエハーの反りをさらに抑制できるため、より好まし
い。
を用いて基板であるシリコン（１１１）基板１１とＺｎ
Ｏ膜１９を選択的にエッチング除去し、ＧａＮ緩衝層２
０とＧａＮ／ＡｌＩｎＮ多層膜２３からなる自立した積
層体を得る。ここで、シリコン（１１１）基板１１は完
全に除去する必要はなく、エッチング後のハンドリング
が容易となるように、例えば、全厚みが５０μｍ厚とな
るようにシリコン（１１１）基板１１の一部を残すよう
にエッチング制御してもよい。ここでは、シリコン（１
１１）基板１１をウエットエッチングにより除去した
が、研磨して除去してもよく、さらには３０μｍ厚のＧ
ａＮ／ＡｌＩｎＮ多層膜２３を堆積後、基板温度を降下
させることなく、塩酸ガスを基板面側から吹き付けるこ
とによりガスエッチングすると熱歪により発生する欠陥
やウエハーの反りをさらに抑制できるため、より好まし
い。
【００４４】次に、積層体表面にストライプ状のシリコ
ン酸化膜マスク１８を形成する（図５（ａ））。その
後、ＧａＮ単結晶基板を作製するための成長用基板とし
てシリコン（１１１）基板１１を除去した約３０μｍ厚
の積層体を再度ＭＯＶＰＥ装置内のサセプター上に配置
し、流量１０ｓｌｍのＮ2ガスと流量１ｓｌｍのアンモ
ニアガスを供給しながら、１１００℃まで基板温度を上
昇させて１０分間保持し、積層体表面に表出するＧａＮ
表面のサーマルクリーニングを行う。続いて、基板温度
を１０５０℃まで降下させて、流量が２００μｍｏｌ／
ｍｉｎのトリメチルガリウムを供給し、マスク上への横
方向成長を利用したいわゆるＥＬＯＧ成長によって表面
が平坦となる１００μｍ厚のＧａＮ単結晶厚膜１７を堆
積する（図５（ｂ））。その後、基板温度を室温まで降
下させるわけであるが、熱膨張係数の不整合に係わる課
題は発生しないので、亀裂が生じることはない。最後
に、成長用基板部を研磨除去して約１００μｍ厚のＧａ
Ｎ単結晶厚膜１７からなるＧａＮ単結晶基板を作製する
（図５（ｃ））。
ン酸化膜マスク１８を形成する（図５（ａ））。その
後、ＧａＮ単結晶基板を作製するための成長用基板とし
てシリコン（１１１）基板１１を除去した約３０μｍ厚
の積層体を再度ＭＯＶＰＥ装置内のサセプター上に配置
し、流量１０ｓｌｍのＮ2ガスと流量１ｓｌｍのアンモ
ニアガスを供給しながら、１１００℃まで基板温度を上
昇させて１０分間保持し、積層体表面に表出するＧａＮ
表面のサーマルクリーニングを行う。続いて、基板温度
を１０５０℃まで降下させて、流量が２００μｍｏｌ／
ｍｉｎのトリメチルガリウムを供給し、マスク上への横
方向成長を利用したいわゆるＥＬＯＧ成長によって表面
が平坦となる１００μｍ厚のＧａＮ単結晶厚膜１７を堆
積する（図５（ｂ））。その後、基板温度を室温まで降
下させるわけであるが、熱膨張係数の不整合に係わる課
題は発生しないので、亀裂が生じることはない。最後
に、成長用基板部を研磨除去して約１００μｍ厚のＧａ
Ｎ単結晶厚膜１７からなるＧａＮ単結晶基板を作製する
（図５（ｃ））。
【００４５】上記図４（ａ）〜（ｄ）および図５（ａ）
〜（ｃ）に示す構成により、シリコン（１１１）基板１
１とＧａＮ単結晶厚膜１７との格子不整合により生ずる
反りや亀裂をＧａＮ／ＡｌＩｎＮ多層膜２３において低
減させることができるので、ＧａＮ／ＡｌＩｎＮ多層膜
２３の上に形成されたＧａＮ単結晶厚膜１７の転位密度
を著しく低減させることができる。その結果、作製され
るＧａＮ単結晶基板の転位密度を著しく低減させること
ができる。
〜（ｃ）に示す構成により、シリコン（１１１）基板１
１とＧａＮ単結晶厚膜１７との格子不整合により生ずる
反りや亀裂をＧａＮ／ＡｌＩｎＮ多層膜２３において低
減させることができるので、ＧａＮ／ＡｌＩｎＮ多層膜
２３の上に形成されたＧａＮ単結晶厚膜１７の転位密度
を著しく低減させることができる。その結果、作製され
るＧａＮ単結晶基板の転位密度を著しく低減させること
ができる。
【００４６】上記実施の形態において、ＧａＮ／ＡｌＩ
ｎＮ多層膜２３からなる積層体上に１００μｍ厚のＧａ
Ｎ単結晶厚膜１７を堆積した。この場合、積層体表面付
近での転位密度は１０10ｃｍ-2程度存在するが、ストラ
イプ状のシリコン酸化膜マスク１８を形成して、マスク
上への横方向成長を利用したいわゆるＥＬＯＧ成長を行
っているので低欠陥のＧａＮ単結晶厚膜１７が形成でき
る。実際、転位密度は１０7ｃｍ-2程度まで低減できて
いる。
ｎＮ多層膜２３からなる積層体上に１００μｍ厚のＧａ
Ｎ単結晶厚膜１７を堆積した。この場合、積層体表面付
近での転位密度は１０10ｃｍ-2程度存在するが、ストラ
イプ状のシリコン酸化膜マスク１８を形成して、マスク
上への横方向成長を利用したいわゆるＥＬＯＧ成長を行
っているので低欠陥のＧａＮ単結晶厚膜１７が形成でき
る。実際、転位密度は１０7ｃｍ-2程度まで低減できて
いる。
【００４７】また、ここで作製したＧａＮ単結晶基板を
成長用基板として用いるとさらに高品質の単結晶基板が
作製できる。具体的には、転位密度として１０5ｃｍ-2
程度まで低減できることが確認された。
成長用基板として用いるとさらに高品質の単結晶基板が
作製できる。具体的には、転位密度として１０5ｃｍ-2
程度まで低減できることが確認された。
【００４８】ここでは、ＭＯＶＰＥ法による成長につい
て説明したが、これに限定されるものではなく、実用的
には成長速度の速いハイドライド気相成長（ＨＶＰＥ）
法を用いるのが好ましい。また、ＭＯＶＰＥ法とＨＶＰ
Ｅ法の組み合わせにより形成することももちろん可能で
ある。さらには、ここで限定したＧａＮ／ＡｌＩｎＮ多
層膜２３のみならず、他構成の窒化物半導体でもかまわ
ない。また、ここでは組成だけでなく、実施の形態１で
示した基板温度も変化させた例について述べたが、基板
温度は同一でもよい。
て説明したが、これに限定されるものではなく、実用的
には成長速度の速いハイドライド気相成長（ＨＶＰＥ）
法を用いるのが好ましい。また、ＭＯＶＰＥ法とＨＶＰ
Ｅ法の組み合わせにより形成することももちろん可能で
ある。さらには、ここで限定したＧａＮ／ＡｌＩｎＮ多
層膜２３のみならず、他構成の窒化物半導体でもかまわ
ない。また、ここでは組成だけでなく、実施の形態１で
示した基板温度も変化させた例について述べたが、基板
温度は同一でもよい。
【００４９】（実施の形態３）図６および図７は本発明
の実施の形態３に係わる半導体基板の製造方法について
示したものである。ここでは、中間層を介してＧａＮ単
結晶厚膜を形成するものである。この場合、中間層を選
択的にエッチングしてＧａＮ単結晶厚膜を成長用基板か
ら分離することを前提としたものである。したがって、
中間層は選択的にエッチングできる材料であることが求
められる。分離後の成長用基板は何度も成長用基板とし
て利用できるため、製造的なメリットは大きい。
の実施の形態３に係わる半導体基板の製造方法について
示したものである。ここでは、中間層を介してＧａＮ単
結晶厚膜を形成するものである。この場合、中間層を選
択的にエッチングしてＧａＮ単結晶厚膜を成長用基板か
ら分離することを前提としたものである。したがって、
中間層は選択的にエッチングできる材料であることが求
められる。分離後の成長用基板は何度も成長用基板とし
て利用できるため、製造的なメリットは大きい。
【００５０】まず、実施の形態２と同様の工程により、
シリコン（１１１）基板１１上にＧａＮ／ＡｌＩｎＮ多
層膜２３を形成する。詳細は以下の通りである。図６
（ａ）に示すように、基板として酸や溶剤等により表面
が清浄化されたシリコン（１１１）基板１１をスパッタ
リング装置内に配置し、ＺｎＯセラミックをターゲット
として２００ｎｍ厚のＺｎＯ膜１９を堆積する。次に、
ＭＯＶＰＥ装置内のサセプター上に配置し、Ｎ2ガスを
１０ｓｌｍの流量で供給しながら、基板温度を６００℃
まで上昇させて１０分間保持し、シリコン（１１１）基
板１１上のＺｎＯ膜１９表面のサーマルクリーニングを
行う。続いてＮ2ガスに加え、流量が１ｓｌｍのアンモ
ニアガスと流量が５０μｍｏｌ／ｍｉｎのトリメチルガ
リウムを添加して、ＺｎＯ膜１９を堆積したシリコン
（１１１）基板１１上に２０ｎｍ厚のＧａＮ緩衝層２０
を形成する。その後、トリメチルガリウムの供給を停止
する（図６（ｂ））。
シリコン（１１１）基板１１上にＧａＮ／ＡｌＩｎＮ多
層膜２３を形成する。詳細は以下の通りである。図６
（ａ）に示すように、基板として酸や溶剤等により表面
が清浄化されたシリコン（１１１）基板１１をスパッタ
リング装置内に配置し、ＺｎＯセラミックをターゲット
として２００ｎｍ厚のＺｎＯ膜１９を堆積する。次に、
ＭＯＶＰＥ装置内のサセプター上に配置し、Ｎ2ガスを
１０ｓｌｍの流量で供給しながら、基板温度を６００℃
まで上昇させて１０分間保持し、シリコン（１１１）基
板１１上のＺｎＯ膜１９表面のサーマルクリーニングを
行う。続いてＮ2ガスに加え、流量が１ｓｌｍのアンモ
ニアガスと流量が５０μｍｏｌ／ｍｉｎのトリメチルガ
リウムを添加して、ＺｎＯ膜１９を堆積したシリコン
（１１１）基板１１上に２０ｎｍ厚のＧａＮ緩衝層２０
を形成する。その後、トリメチルガリウムの供給を停止
する（図６（ｂ））。
【００５１】続いて、基板温度を１０５０℃まで上昇さ
せて、流量が５０μｍｏｌ／ｍｉｎのトリメチルガリウ
ムを添加して、１μｍ厚のＧａＮ層２１をＧａＮ緩衝層
２０上に積層する。その後、トリメチルガリウムの供給
を停止する。引き続き、基板温度を８００℃まで降下さ
せて、流量が３０μｍｏｌ／ｍｉｎのトリメチルアルミ
ニウムと流量が１００μｍｏｌ／ｍｉｎのトリメチルイ
ンジウムを添加して、０．５μｍ厚のＡｌＩｎＮ層２２
を積層する。その後、トリメチルアルミニウムとトリメ
チルインジウムの供給を停止する。この工程を一周期と
し、２０周期繰り返すことにより組成の異なる層からな
る約３０μｍ厚のＧａＮ／ＡｌＩｎＮ多層膜２３が形成
される。最表面はＧａＮ層２１で終端している（図６
（ｃ））。
せて、流量が５０μｍｏｌ／ｍｉｎのトリメチルガリウ
ムを添加して、１μｍ厚のＧａＮ層２１をＧａＮ緩衝層
２０上に積層する。その後、トリメチルガリウムの供給
を停止する。引き続き、基板温度を８００℃まで降下さ
せて、流量が３０μｍｏｌ／ｍｉｎのトリメチルアルミ
ニウムと流量が１００μｍｏｌ／ｍｉｎのトリメチルイ
ンジウムを添加して、０．５μｍ厚のＡｌＩｎＮ層２２
を積層する。その後、トリメチルアルミニウムとトリメ
チルインジウムの供給を停止する。この工程を一周期と
し、２０周期繰り返すことにより組成の異なる層からな
る約３０μｍ厚のＧａＮ／ＡｌＩｎＮ多層膜２３が形成
される。最表面はＧａＮ層２１で終端している（図６
（ｃ））。
【００５２】その後、ＨＦ：ＨＮＯ3系のエッチャント
を用いて基板であるシリコン（１１１）基板１１とＺｎ
Ｏ膜１９を選択的にエッチング除去し、ＧａＮ緩衝層２
０とＧａＮ／ＡｌＩｎＮ多層膜２３からなる自立した積
層体を得る。
を用いて基板であるシリコン（１１１）基板１１とＺｎ
Ｏ膜１９を選択的にエッチング除去し、ＧａＮ緩衝層２
０とＧａＮ／ＡｌＩｎＮ多層膜２３からなる自立した積
層体を得る。
【００５３】次に、シリコン（１１１）基板１１を除去
したＧａＮ単結晶基板を作製する成長用基板となる３０
μｍ厚の積層体をスパッタリング装置内に配置し、Ｚｎ
ＯセラミックをターゲットとしてＺｎＯ膜２４（中間
層）を堆積する（図６（ｄ））。次に、ＺｎＯ膜２４上
にストライプ状のシリコン酸化膜マスク１８を形成する
（図７（ａ））。
したＧａＮ単結晶基板を作製する成長用基板となる３０
μｍ厚の積層体をスパッタリング装置内に配置し、Ｚｎ
ＯセラミックをターゲットとしてＺｎＯ膜２４（中間
層）を堆積する（図６（ｄ））。次に、ＺｎＯ膜２４上
にストライプ状のシリコン酸化膜マスク１８を形成する
（図７（ａ））。
【００５４】その後、ＭＯＶＰＥ装置内のサセプター上
に配置し、Ｎ2ガスを１０ｓｌｍの流量で供給しながら
基板温度を６００℃まで上昇させて１０分間保持し、表
面のサーマルクリーニングを行う。続いて、Ｎ2ガスに
加え、流量が１ｓｌｍのアンモニアガスと流量が２００
μｍｏｌ／ｍｉｎのトリメチルガリウムを供給し、２０
ｎｍ厚のＧａＮ緩衝層２５を堆積する。この場合、Ｇａ
Ｎはシリコン酸化膜マスク１８上に堆積せず、ストライ
プ開口部に表出したＺｎＯ膜２４上にのみ堆積する。そ
の後、基板温度を１０５０℃まで上昇させて、流量が２
００μｍｏｌ／ｍｉｎのトリメチルガリウムを供給し、
マスク上の横方向成長を利用したいわゆるＥＬＯＧ成長
によって表面が平坦となった１１０μｍ厚のＧａＮ単結
晶厚膜１７を堆積する（図７（ｂ））。その後、基板温
度を室温まで降下させるわけであるが、中間層の膜厚は
薄いため、熱膨張係数の不整合に係わる課題は発生せ
ず、亀裂が生じることはない。次に、ＨＣｌをエッチャ
ントとしてＺｎＯ膜２４を選択的にエッチングして、Ｇ
ａＮ単結晶厚膜１７を分離する。最後に両面を研磨除去
して１００μｍ厚のＧａＮ単結晶厚膜からなるＧａＮ単
結晶基板を作製する（図７（ｃ））。
に配置し、Ｎ2ガスを１０ｓｌｍの流量で供給しながら
基板温度を６００℃まで上昇させて１０分間保持し、表
面のサーマルクリーニングを行う。続いて、Ｎ2ガスに
加え、流量が１ｓｌｍのアンモニアガスと流量が２００
μｍｏｌ／ｍｉｎのトリメチルガリウムを供給し、２０
ｎｍ厚のＧａＮ緩衝層２５を堆積する。この場合、Ｇａ
Ｎはシリコン酸化膜マスク１８上に堆積せず、ストライ
プ開口部に表出したＺｎＯ膜２４上にのみ堆積する。そ
の後、基板温度を１０５０℃まで上昇させて、流量が２
００μｍｏｌ／ｍｉｎのトリメチルガリウムを供給し、
マスク上の横方向成長を利用したいわゆるＥＬＯＧ成長
によって表面が平坦となった１１０μｍ厚のＧａＮ単結
晶厚膜１７を堆積する（図７（ｂ））。その後、基板温
度を室温まで降下させるわけであるが、中間層の膜厚は
薄いため、熱膨張係数の不整合に係わる課題は発生せ
ず、亀裂が生じることはない。次に、ＨＣｌをエッチャ
ントとしてＺｎＯ膜２４を選択的にエッチングして、Ｇ
ａＮ単結晶厚膜１７を分離する。最後に両面を研磨除去
して１００μｍ厚のＧａＮ単結晶厚膜からなるＧａＮ単
結晶基板を作製する（図７（ｃ））。
【００５５】この場合、ＧａＮ単結晶厚膜表面付近での
転位密度は約１０6ｃｍ-2程度まで低減できている。
転位密度は約１０6ｃｍ-2程度まで低減できている。
【００５６】ここでは、ＧａＮ／ＡｌＩｎＮ多層膜２３
からなる積層体上に中間層としてＺｎＯ膜１９を介して
１１０μｍ厚のＧａＮ単結晶厚膜１７を堆積した。この
場合、積層体表面付近での転位密度は１０10ｃｍ-2程度
存在するが、ストライプ状のシリコン酸化膜マスク１８
を形成して、マスク上への横方向成長を利用したいわゆ
るＥＬＯＧ成長を行っているので低欠陥のＧａＮ単結晶
厚膜１７が形成できる。実際、転位密度は１０7ｃｍ-2
程度まで低減できている。
からなる積層体上に中間層としてＺｎＯ膜１９を介して
１１０μｍ厚のＧａＮ単結晶厚膜１７を堆積した。この
場合、積層体表面付近での転位密度は１０10ｃｍ-2程度
存在するが、ストライプ状のシリコン酸化膜マスク１８
を形成して、マスク上への横方向成長を利用したいわゆ
るＥＬＯＧ成長を行っているので低欠陥のＧａＮ単結晶
厚膜１７が形成できる。実際、転位密度は１０7ｃｍ-2
程度まで低減できている。
【００５７】また、ここで作製したＧａＮ単結晶基板を
成長用基板として用いるとさらに高品質の単結晶基板が
作製できる。しかしながら、中間層を用いているために
成長用基板の転位が少なくても中間層上には格子不整に
ともなう新たな転位が発生するので、劇的な転位密度低
減にはならない。具体的には、転位密度として１０6ｃ
ｍ-2程度まで低減できることが確認された。
成長用基板として用いるとさらに高品質の単結晶基板が
作製できる。しかしながら、中間層を用いているために
成長用基板の転位が少なくても中間層上には格子不整に
ともなう新たな転位が発生するので、劇的な転位密度低
減にはならない。具体的には、転位密度として１０6ｃ
ｍ-2程度まで低減できることが確認された。
【００５８】中間層としては、成長用基板やその上に積
層する材料によって異なるが、ＡｌＧａＩｎＮ、ＢＡｌ
ＧａＩｎＮ、ＮｄＧａＯ3、ＭｇＯ、ＺｎＯ、ＴｉＯ、
ＺｎＳｅ、ＺｎＴｅ、ＺｎＳ、ＧａＡｓ、Ｓｉ、Ｗ、Ｓ
ｉＣ、ＳｉＧｅＣ、Ａｌ2Ｏ3、ＳｉＮ、ＳｉＯ2などが
適当である。
層する材料によって異なるが、ＡｌＧａＩｎＮ、ＢＡｌ
ＧａＩｎＮ、ＮｄＧａＯ3、ＭｇＯ、ＺｎＯ、ＴｉＯ、
ＺｎＳｅ、ＺｎＴｅ、ＺｎＳ、ＧａＡｓ、Ｓｉ、Ｗ、Ｓ
ｉＣ、ＳｉＧｅＣ、Ａｌ2Ｏ3、ＳｉＮ、ＳｉＯ2などが
適当である。
【００５９】ここでは、ＭＯＶＰＥ法による成長につい
て説明したが、これに限定されるものではなく、実用的
には成長速度の速いハイドライド気相成長（ＨＶＰＥ）
法を用いるのが好ましい。また、ＭＯＶＰＥ法とＨＶＰ
Ｅ法の組み合わせにより形成することももちろん可能で
ある。
て説明したが、これに限定されるものではなく、実用的
には成長速度の速いハイドライド気相成長（ＨＶＰＥ）
法を用いるのが好ましい。また、ＭＯＶＰＥ法とＨＶＰ
Ｅ法の組み合わせにより形成することももちろん可能で
ある。
【００６０】（実施の形態４）図８、図９および図１０
は本発明の実施の形態４に係る半導体基板の製造方法に
ついて示したものである。ここでは、実施の形態１や２
で示した複数の積層体を接着して成長用基板を形成し、
その上にＧａＮ単結晶厚膜を形成するものである。本実
施の形態では、窒化物結晶の成長にＭＯＶＰＥ法を用い
た例について示す。
は本発明の実施の形態４に係る半導体基板の製造方法に
ついて示したものである。ここでは、実施の形態１や２
で示した複数の積層体を接着して成長用基板を形成し、
その上にＧａＮ単結晶厚膜を形成するものである。本実
施の形態では、窒化物結晶の成長にＭＯＶＰＥ法を用い
た例について示す。
【００６１】まず、実施の形態２と同様の工程により、
シリコン（１１１）基板１１上にＧａＮ／ＡｌＩｎＮ多
層膜２３を形成する。詳細は以下の通りである。図８
（ａ）に示すように、基板として酸や溶剤等により表面
が清浄化されたシリコン（１１１）基板１１をスパッタ
リング装置内に配置し、ＺｎＯセラミックをターゲット
として２００ｎｍ厚のＺｎＯ膜１９を堆積する。次に、
ＭＯＶＰＥ装置内のサセプター上に配置し、Ｎ2ガスを
１０ｓｌｍの流量で供給しながら、基板温度を６００℃
まで上昇させて１０分間保持し、シリコン（１１１）基
板１１上のＺｎＯ膜１９表面のサーマルクリーニングを
行う。続いてＮ2ガスに加え、流量が１ｓｌｍのアンモ
ニアガスと流量が５０μｍｏｌ／ｍｉｎのトリメチルガ
リウムを添加して、ＺｎＯ膜１９を堆積したシリコン
（１１１）基板１１上に２０ｎｍ厚のＧａＮ緩衝層２０
を形成する。その後、トリメチルガリウムの供給を停止
する（図８（ｂ））。
シリコン（１１１）基板１１上にＧａＮ／ＡｌＩｎＮ多
層膜２３を形成する。詳細は以下の通りである。図８
（ａ）に示すように、基板として酸や溶剤等により表面
が清浄化されたシリコン（１１１）基板１１をスパッタ
リング装置内に配置し、ＺｎＯセラミックをターゲット
として２００ｎｍ厚のＺｎＯ膜１９を堆積する。次に、
ＭＯＶＰＥ装置内のサセプター上に配置し、Ｎ2ガスを
１０ｓｌｍの流量で供給しながら、基板温度を６００℃
まで上昇させて１０分間保持し、シリコン（１１１）基
板１１上のＺｎＯ膜１９表面のサーマルクリーニングを
行う。続いてＮ2ガスに加え、流量が１ｓｌｍのアンモ
ニアガスと流量が５０μｍｏｌ／ｍｉｎのトリメチルガ
リウムを添加して、ＺｎＯ膜１９を堆積したシリコン
（１１１）基板１１上に２０ｎｍ厚のＧａＮ緩衝層２０
を形成する。その後、トリメチルガリウムの供給を停止
する（図８（ｂ））。
【００６２】続いて、基板温度を１０５０℃まで上昇さ
せて、流量が５０μｍｏｌ／ｍｉｎのトリメチルガリウ
ムを添加して、１μｍ厚のＧａＮ層２１をＧａＮ緩衝層
２０上に積層する。その後、トリメチルガリウムの供給
を停止する。引き続き、基板温度を８００℃まで降下さ
せて、流量が３０μｍｏｌ／ｍｉｎのトリメチルアルミ
ニウムと流量が１００μｍｏｌ／ｍｉｎのトリメチルイ
ンジウムを添加して、０．５μｍ厚のＡｌＩｎＮ層２２
を積層する。その後、トリメチルアルミニウムとトリメ
チルインジウムの供給を停止する。この工程を一周期と
し、２０周期繰り返すことにより組成の異なる層からな
る約３０μｍ厚のＧａＮ／ＡｌＩｎＮ多層膜２３が形成
される。最表面はＧａＮ層２１で終端している（図８
（ｃ））。
せて、流量が５０μｍｏｌ／ｍｉｎのトリメチルガリウ
ムを添加して、１μｍ厚のＧａＮ層２１をＧａＮ緩衝層
２０上に積層する。その後、トリメチルガリウムの供給
を停止する。引き続き、基板温度を８００℃まで降下さ
せて、流量が３０μｍｏｌ／ｍｉｎのトリメチルアルミ
ニウムと流量が１００μｍｏｌ／ｍｉｎのトリメチルイ
ンジウムを添加して、０．５μｍ厚のＡｌＩｎＮ層２２
を積層する。その後、トリメチルアルミニウムとトリメ
チルインジウムの供給を停止する。この工程を一周期と
し、２０周期繰り返すことにより組成の異なる層からな
る約３０μｍ厚のＧａＮ／ＡｌＩｎＮ多層膜２３が形成
される。最表面はＧａＮ層２１で終端している（図８
（ｃ））。
【００６３】以上のような積層体を堆積したシリコン基
板を４枚作製する。まず、２枚のＧａＮ表面同士を密着
させて、耐熱性の治具で固定する。次に、１２００℃に
加熱したアニール炉内に配置し、１０分間の加熱を行
う。これにより２枚のウエハーは接着される（図９
（ａ））。図９（ａ）中の×印が接着部である。なお、
Ａｌ、Ｉｎ、Ｇａなどを接着材として用いることもでき
る。
板を４枚作製する。まず、２枚のＧａＮ表面同士を密着
させて、耐熱性の治具で固定する。次に、１２００℃に
加熱したアニール炉内に配置し、１０分間の加熱を行
う。これにより２枚のウエハーは接着される（図９
（ａ））。図９（ａ）中の×印が接着部である。なお、
Ａｌ、Ｉｎ、Ｇａなどを接着材として用いることもでき
る。
【００６４】その後、ＨＦ：ＨＮＯ3系のエッチャント
を用いて両側のシリコン（１１１）基板１１とＺｎＯ膜
１９を選択的にエッチング除去する。引き続き、新たに
両側から積層体を堆積したシリコン（１１１）基板１１
のＧａＮ表面を密着させて同様の工程で接着させて、シ
リコン（１１１）基板１１でサンドイッチされた１２０
μｍ厚の積層体を得る（図９（ｂ））。その後、シリコ
ン（１１１）基板１１とＺｎＯ膜１９をＨＦ：ＨＮＯ3
系のエッチャントを用いてエッチングして、自立した１
２０μｍ厚の積層体を得る（図９（ｃ））。
を用いて両側のシリコン（１１１）基板１１とＺｎＯ膜
１９を選択的にエッチング除去する。引き続き、新たに
両側から積層体を堆積したシリコン（１１１）基板１１
のＧａＮ表面を密着させて同様の工程で接着させて、シ
リコン（１１１）基板１１でサンドイッチされた１２０
μｍ厚の積層体を得る（図９（ｂ））。その後、シリコ
ン（１１１）基板１１とＺｎＯ膜１９をＨＦ：ＨＮＯ3
系のエッチャントを用いてエッチングして、自立した１
２０μｍ厚の積層体を得る（図９（ｃ））。
【００６５】次に、シリコン（１１１）基板１１を除去
したＧａＮ単結晶基板を作製する成長用基板となる１２
０μｍ厚の積層体をスパッタリング装置内に配置し、Ｚ
ｎＯセラミックをターゲットとしてＺｎＯ膜２４（いわ
ゆる中間層）を堆積する（図１０（ａ））。次に、Ｚｎ
Ｏ膜２４上にストライプ状のシリコン酸化膜マスク１８
を形成する。
したＧａＮ単結晶基板を作製する成長用基板となる１２
０μｍ厚の積層体をスパッタリング装置内に配置し、Ｚ
ｎＯセラミックをターゲットとしてＺｎＯ膜２４（いわ
ゆる中間層）を堆積する（図１０（ａ））。次に、Ｚｎ
Ｏ膜２４上にストライプ状のシリコン酸化膜マスク１８
を形成する。
【００６６】その後、ＭＯＶＰＥ装置内のサセプター上
に配置し、Ｎ2ガスを１０ｓｌｍの流量で供給しながら
基板温度を６００℃まで上昇させて１０分間保持し、表
面のサーマルクリーニングを行う。続いてＮ2ガスに加
え、流量が１ｓｌｍのアンモニアガスと流量が２００μ
ｍｏｌ／ｍｉｎのトリメチルガリウムを供給し、２０ｎ
ｍ厚のＧａＮ緩衝層２５を堆積する。この場合、ＧａＮ
はシリコン酸化膜マスク１８上に堆積せず、ストライプ
開口部に表出したＺｎＯ膜２４上にのみ堆積する。その
後、基板温度を１０５０℃まで上昇させて、流量が２０
０μｍｏｌ／ｍｉｎのトリメチルガリウムを供給し、マ
スク上の横方向成長を利用したいわゆるＥＬＯＧ成長に
よって表面が平坦となった１１０μｍ厚のＧａＮ単結晶
厚膜１７を堆積する（図１０（ｂ））。その後、基板温
度を室温まで降下させるわけであるが、中間層の膜厚は
薄いため、熱膨張係数の不整合に係わる課題は発生しな
いので、亀裂が生じることはない。次に、ＨＣｌをエッ
チャントとしてＺｎＯ膜２４を選択的にエッチングし
て、ＧａＮ単結晶厚膜１７を分離する。最後に両面を研
磨除去して１００μｍ厚のＧａＮ単結晶厚膜からなるＧ
ａＮ単結晶基板を作製する（図１０（ｃ））。
に配置し、Ｎ2ガスを１０ｓｌｍの流量で供給しながら
基板温度を６００℃まで上昇させて１０分間保持し、表
面のサーマルクリーニングを行う。続いてＮ2ガスに加
え、流量が１ｓｌｍのアンモニアガスと流量が２００μ
ｍｏｌ／ｍｉｎのトリメチルガリウムを供給し、２０ｎ
ｍ厚のＧａＮ緩衝層２５を堆積する。この場合、ＧａＮ
はシリコン酸化膜マスク１８上に堆積せず、ストライプ
開口部に表出したＺｎＯ膜２４上にのみ堆積する。その
後、基板温度を１０５０℃まで上昇させて、流量が２０
０μｍｏｌ／ｍｉｎのトリメチルガリウムを供給し、マ
スク上の横方向成長を利用したいわゆるＥＬＯＧ成長に
よって表面が平坦となった１１０μｍ厚のＧａＮ単結晶
厚膜１７を堆積する（図１０（ｂ））。その後、基板温
度を室温まで降下させるわけであるが、中間層の膜厚は
薄いため、熱膨張係数の不整合に係わる課題は発生しな
いので、亀裂が生じることはない。次に、ＨＣｌをエッ
チャントとしてＺｎＯ膜２４を選択的にエッチングし
て、ＧａＮ単結晶厚膜１７を分離する。最後に両面を研
磨除去して１００μｍ厚のＧａＮ単結晶厚膜からなるＧ
ａＮ単結晶基板を作製する（図１０（ｃ））。
【００６７】この場合、ＧａＮ単結晶厚膜表面付近での
転位密度は約１０6ｃｍ-2程度まで低減できている。
転位密度は約１０6ｃｍ-2程度まで低減できている。
【００６８】ここでは、複数のＧａＮ／ＡｌＩｎＮ多層
膜２３からなる積層体を接着して成長用基板を形成し、
その上に中間層としてＺｎＯ膜１９を介して１１０μｍ
厚のＧａＮ単結晶厚膜１７を堆積した。この場合、積層
体表面付近での転位密度は１０10ｃｍ-2以上存在する
が、ストライプ状のシリコン酸化膜マスク１８を形成し
て、マスク上への横方向成長を利用したいわゆるＥＬＯ
Ｇ成長を行っているので低欠陥のＧａＮ単結晶厚膜１７
が形成できる。実際、転位密度は１０7ｃｍ-2程度まで
低減できている。
膜２３からなる積層体を接着して成長用基板を形成し、
その上に中間層としてＺｎＯ膜１９を介して１１０μｍ
厚のＧａＮ単結晶厚膜１７を堆積した。この場合、積層
体表面付近での転位密度は１０10ｃｍ-2以上存在する
が、ストライプ状のシリコン酸化膜マスク１８を形成し
て、マスク上への横方向成長を利用したいわゆるＥＬＯ
Ｇ成長を行っているので低欠陥のＧａＮ単結晶厚膜１７
が形成できる。実際、転位密度は１０7ｃｍ-2程度まで
低減できている。
【００６９】また、ここで作製したＧａＮ単結晶基板を
成長用基板として用いるとさらに高品質の単結晶基板が
作製できる。しかしながら、中間層を用いているために
成長用基板の転位が少なくても中間層上には格子不整に
ともなう新たな転位が発生するので、劇的な転位密度低
減にはならない。具体的には、転位密度として１０6ｃ
ｍ-2程度まで低減できることが確認された。
成長用基板として用いるとさらに高品質の単結晶基板が
作製できる。しかしながら、中間層を用いているために
成長用基板の転位が少なくても中間層上には格子不整に
ともなう新たな転位が発生するので、劇的な転位密度低
減にはならない。具体的には、転位密度として１０6ｃ
ｍ-2程度まで低減できることが確認された。
【００７０】ここでは、ＭＯＶＰＥ法による成長につい
て説明したが、これに限定されるものではなく、実用的
には成長速度の速いハイドライド気相成長（ＨＶＰＥ）
法を用いるのが好ましい。また、ＭＯＶＰＥ法とＨＶＰ
Ｅ法の組み合わせにより形成することももちろん可能で
ある。
て説明したが、これに限定されるものではなく、実用的
には成長速度の速いハイドライド気相成長（ＨＶＰＥ）
法を用いるのが好ましい。また、ＭＯＶＰＥ法とＨＶＰ
Ｅ法の組み合わせにより形成することももちろん可能で
ある。
【００７１】
【発明の効果】以上説明したように、本発明の半導体基
板の製造方法によれば、窒化物系の半導体よりなる層を
低温成長と高温成長とを繰り返して形成したものを基板
として用いるので、異種材料で問題となった熱膨張係数
差によって生じる亀裂や反りが抑制され、かつ欠陥の導
入も抑制されるので高品質な半導体基板を形成すること
ができる。
板の製造方法によれば、窒化物系の半導体よりなる層を
低温成長と高温成長とを繰り返して形成したものを基板
として用いるので、異種材料で問題となった熱膨張係数
差によって生じる亀裂や反りが抑制され、かつ欠陥の導
入も抑制されるので高品質な半導体基板を形成すること
ができる。
【００７２】従って、本発明に半導体基板の製造方法に
より形成された半導体基板を用いれば、窒化物半導体を
用いた半導体レーザや発光ダイオードなどの発光効率を
著しく向上せしめ、また、信頼性の高い素子が形成でき
るなど工業上重要なものである。
より形成された半導体基板を用いれば、窒化物半導体を
用いた半導体レーザや発光ダイオードなどの発光効率を
著しく向上せしめ、また、信頼性の高い素子が形成でき
るなど工業上重要なものである。
【図１】本発明の実施の形態１に係わる半導体基板の製
造方法の各工程を示す断面図
造方法の各工程を示す断面図
【図２】本発明の実施の形態１に係わる半導体基板の製
造方法の各工程を示す断面図
造方法の各工程を示す断面図
【図３】本発明の実施の形態１に係わる半導体基板の他
の製造方法を示す断面図
の製造方法を示す断面図
【図４】本発明の実施の形態２に係わる半導体基板の製
造方法の各工程を示す断面図
造方法の各工程を示す断面図
【図５】本発明の実施の形態２に係わる半導体基板の製
造方法の各工程を示す断面図
造方法の各工程を示す断面図
【図６】本発明の実施の形態３に係わる半導体基板の製
造方法の各工程を示す断面図
造方法の各工程を示す断面図
【図７】本発明の実施の形態３に係わる半導体基板の製
造方法の各工程を示す断面図
造方法の各工程を示す断面図
【図８】本発明の実施の形態４に係わる半導体基板の製
造方法の各工程を示す断面図
造方法の各工程を示す断面図
【図９】本発明の実施の形態４に係わる半導体基板の製
造方法の各工程を示す断面図
造方法の各工程を示す断面図
【図１０】本発明の実施の形態４に係わる半導体基板の
製造方法の各工程を示す断面図
製造方法の各工程を示す断面図
【符号の説明】 １１ シリコン（１１１）基板 １２ ＡｌＮ緩衝層 １３ ＧａＮ高温層 １４ ＧａＮ低温層 １５ ＧａＮ多層膜 １６、１７ ＧａＮ単結晶厚膜 １８ シリコン酸化膜マスク １９ ＺｎＯ膜 ２０ ＧａＮ緩衝層 ２１ ＧａＮ層 ２２ ＡｌＩｎＮ層 ２３ ＧａＮ／ＡｌＩｎＮ多層膜 ２４ ＺｎＯ膜 ２５ ＧａＮ緩衝層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/308 Ｈ０１Ｌ 21/308 Ｃ Ｈ０１Ｓ 5/323 Ｈ０１Ｓ 5/323 Ｆターム(参考） 4G077 AA03 BE15 DB08 EF04 FJ03 4K030 AA11 BA38 BB02 BB12 CA04 DA04 JA01 JA10 LA12 5F043 AA02 AA37 BB02 BB25 GG10 5F045 AA04 AA19 AB09 AB14 AB22 AC08 AC12 AC15 AD09 AD10 AD14 AD15 AF03 BB12 CA12 CB02 DA54 DA67 DB02 HA14 5F073 CA02 DA05 DA07 DA22 DA35
Claims (12)
- 【請求項１】 基板の上にIII族窒化物よりなる層を複
数積層して多層膜を形成する工程と、前記多層膜を前記
基板より分離する工程と、前記分離された多層膜の上に
III族窒化物よりなる単結晶層を形成する工程とを有
し、前記多層膜を形成する工程は低温成長で形成したII
I族窒化物層と前記低温成長よりも高い温度で形成したI
II族窒化物層とを交互に積層する工程である半導体基板
の製造方法。 - 【請求項２】 前記多層膜を形成する工程は、９００℃
以下の成長温度で形成したIII族窒化物層と９００℃を
超える温度で形成したIII族窒化物層とを交互に積層す
る工程である請求項１記載の半導体基板の製造方法。 - 【請求項３】 前記分離された多層膜の上にIII族窒化
物よりなる単結晶層を形成する工程において、前記多層
膜上に中間層を堆積する工程と、前記中間層上にIII族
窒化物の単結晶層を形成する工程とを有する請求項１記
載の半導体基板の製造方法。 - 【請求項４】 前記中間層上にIII族窒化物の単結晶層
を形成する工程の後に、前記中間層を除去して前記単結
晶層を分離する工程を有する請求項３記載の半導体基板
の製造方法。 - 【請求項５】 前記中間層が、ＡｌＧａＩｎＮ、ＢＡｌ
ＧａＩｎＮ、ＮｄＧａＯ3、ＭｇＯ、ＺｎＯ、ＴｉＯ、
ＺｎＳｅ、ＺｎＴｅ、ＺｎＳ、ＧａＡｓ、Ｓｉ、Ｗ、Ｓ
ｉＣ、ＳｉＧｅＣ、Ａｌ2Ｏ3、ＳｉＮ、ＳｉＯ2である
請求項３記載の半導体基板の製造方法。 - 【請求項６】 前記多層膜を前記基板より分離する工程
において、エッチングガスを前記基板面から吹き付ける
工程を有する請求項１記載の半導体基板の製造方法。 - 【請求項７】 前記エッチングガスが塩化水素を成分に
含むガスである請求項６記載の半導体基板の製造方法。 - 【請求項８】 基板の上にIII族窒化物よりなる層を複
数積層して多層膜を形成する工程と、前記多層膜を前記
基板より分離する工程と、前記分離された多層膜の上に
III族窒化物よりなる単結晶層を形成する工程とを有
し、前記多層膜を形成する工程は、組成が異なる少なく
とも２層のIII族窒化物層を形成する工程である半導体
基板の製造方法。 - 【請求項９】 前記多層膜の膜厚が、２０μｍ以上であ
る請求項１または８記載の半導体基板の製造方法。 - 【請求項１０】 前記単結晶層が、５０μｍ以上の層厚
を有する請求項１または８記載の半導体基板の製造方
法。 - 【請求項１１】 前記多層膜のうち前記単結晶層に接す
る膜の組成と前記単結晶層の組成とが同一である請求項
１または８記載の半導体基板の製造方法。 - 【請求項１２】 前記基板の上にIII族窒化物よりなる
層を複数積層して多層膜を形成する工程において前記多
層膜を形成した基板を複数枚形成し、前記工程の後に前
記複数枚の基板の前記多層膜側どうしを密着させる工程
を有する請求項１または８記載の半導体基板の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000253743A JP2002075871A (ja) | 2000-08-24 | 2000-08-24 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000253743A JP2002075871A (ja) | 2000-08-24 | 2000-08-24 | 半導体基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002075871A true JP2002075871A (ja) | 2002-03-15 |
Family
ID=18742790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000253743A Pending JP2002075871A (ja) | 2000-08-24 | 2000-08-24 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002075871A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005022620A1 (ja) * | 2003-08-29 | 2005-03-10 | Nec Corporation | 窒化物半導体基板およびそれを用いた窒化物半導体素子 |
| WO2005088666A1 (ja) * | 2004-03-12 | 2005-09-22 | Hamamatsu Photonics K.K. | 層状部材の製造方法、及び層状部材 |
| US7112243B2 (en) | 2001-07-23 | 2006-09-26 | Toyoda Gosei Co., Ltd. | Method for producing Group III nitride compound semiconductor |
| JP2006278402A (ja) * | 2005-03-28 | 2006-10-12 | Institute Of Physical & Chemical Research | 窒化物半導体の製造方法 |
| US7259409B2 (en) | 2002-09-20 | 2007-08-21 | Tokyo Institute Of Technology | Thin film device and its fabrication method |
| JP2009509341A (ja) * | 2005-09-14 | 2009-03-05 | インターナショナル レクティファイアー コーポレイション | 寄生電流経路を閉塞するために交互の高温層および低温層を用いる超格子の製造方法 |
| JP2009046368A (ja) * | 2007-08-22 | 2009-03-05 | Hitachi Cable Ltd | 閃亜鉛鉱型窒化物半導体自立基板、閃亜鉛鉱型窒化物半導体自立基板の製造方法、及び閃亜鉛鉱型窒化物半導体自立基板を用いた発光装置 |
| JP2012101977A (ja) * | 2010-11-10 | 2012-05-31 | Hitachi Cable Ltd | 窒化物半導体基板の製造方法及び窒化物半導体自立基板の製造方法 |
| JP2016074549A (ja) * | 2014-10-03 | 2016-05-12 | 古河機械金属株式会社 | 自立基板、及び、自立基板の製造方法 |
| WO2022017462A1 (zh) * | 2020-07-23 | 2022-01-27 | 乂馆信息科技(上海)有限公司 | 一种自支撑衬底的制备方法 |
-
2000
- 2000-08-24 JP JP2000253743A patent/JP2002075871A/ja active Pending
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7112243B2 (en) | 2001-07-23 | 2006-09-26 | Toyoda Gosei Co., Ltd. | Method for producing Group III nitride compound semiconductor |
| US7259409B2 (en) | 2002-09-20 | 2007-08-21 | Tokyo Institute Of Technology | Thin film device and its fabrication method |
| WO2005022620A1 (ja) * | 2003-08-29 | 2005-03-10 | Nec Corporation | 窒化物半導体基板およびそれを用いた窒化物半導体素子 |
| CN100407374C (zh) * | 2003-08-29 | 2008-07-30 | 日本电气株式会社 | 氮化物半导体基底以及使用该基底的氮化物半导体装置 |
| WO2005088666A1 (ja) * | 2004-03-12 | 2005-09-22 | Hamamatsu Photonics K.K. | 層状部材の製造方法、及び層状部材 |
| US9431570B2 (en) | 2004-03-12 | 2016-08-30 | Hamamatsu Photonics K.K. | Process for producing layered member and layered member |
| US8888914B2 (en) | 2004-03-12 | 2014-11-18 | Hamamatsu Photonics K.K. | Process for producing layered member and layered member |
| JP4762891B2 (ja) * | 2004-03-12 | 2011-08-31 | 浜松ホトニクス株式会社 | 層状部材の製造方法、及び層状部材 |
| JP4544628B2 (ja) * | 2005-03-28 | 2010-09-15 | 独立行政法人理化学研究所 | 窒化物半導体の製造方法 |
| JP2006278402A (ja) * | 2005-03-28 | 2006-10-12 | Institute Of Physical & Chemical Research | 窒化物半導体の製造方法 |
| JP2009509341A (ja) * | 2005-09-14 | 2009-03-05 | インターナショナル レクティファイアー コーポレイション | 寄生電流経路を閉塞するために交互の高温層および低温層を用いる超格子の製造方法 |
| US9157169B2 (en) | 2005-09-14 | 2015-10-13 | International Rectifier Corporation | Process for manufacture of super lattice using alternating high and low temperature layers to block parasitic current path |
| JP4631884B2 (ja) * | 2007-08-22 | 2011-02-16 | 日立電線株式会社 | 閃亜鉛鉱型窒化物半導体自立基板、閃亜鉛鉱型窒化物半導体自立基板の製造方法、及び閃亜鉛鉱型窒化物半導体自立基板を用いた発光装置 |
| JP2009046368A (ja) * | 2007-08-22 | 2009-03-05 | Hitachi Cable Ltd | 閃亜鉛鉱型窒化物半導体自立基板、閃亜鉛鉱型窒化物半導体自立基板の製造方法、及び閃亜鉛鉱型窒化物半導体自立基板を用いた発光装置 |
| US8030682B2 (en) | 2007-08-22 | 2011-10-04 | Hitachi Cable, Ltd. | Zinc-blende nitride semiconductor free-standing substrate, method for fabricating same, and light-emitting device employing same |
| JP2012101977A (ja) * | 2010-11-10 | 2012-05-31 | Hitachi Cable Ltd | 窒化物半導体基板の製造方法及び窒化物半導体自立基板の製造方法 |
| JP2016074549A (ja) * | 2014-10-03 | 2016-05-12 | 古河機械金属株式会社 | 自立基板、及び、自立基板の製造方法 |
| WO2022017462A1 (zh) * | 2020-07-23 | 2022-01-27 | 乂馆信息科技(上海)有限公司 | 一种自支撑衬底的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7811902B2 (en) | Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based light emitting diode using the same | |
| JP4335187B2 (ja) | 窒化物系半導体装置の製造方法 | |
| JP5371430B2 (ja) | 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層 | |
| KR101321654B1 (ko) | Ⅲ족 질화물 반도체 성장용 기판, ⅲ족 질화물 반도체 에피택셜 기판, ⅲ족 질화물 반도체 소자 및 ⅲ족 질화물 반도체 자립 기판, 및 이들의 제조 방법 | |
| TWI437637B (zh) | 利用自我分裂來製造氮化鎵單晶基板的方法 | |
| JP2018087128A (ja) | 窒化物半導体層の成長方法 | |
| CN100505164C (zh) | 氮化物半导体衬底的制造方法及复合材料衬底 | |
| JP2002284600A (ja) | 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板 | |
| KR20080003913A (ko) | 3-5족 질화물 반도체 적층 기판, 3-5족 질화물 반도체 자립기판의 제조 방법 및 반도체 소자 | |
| WO2005088687A1 (ja) | 窒化ガリウム系半導体基板の作製方法 | |
| CN102208338B (zh) | 蓝宝石基复合衬底及其制造方法 | |
| KR20090041536A (ko) | 화합물 반도체 기판 제조 방법 | |
| CN102839417A (zh) | 一种在蓝宝石衬底上生长自剥离氮化镓薄膜的方法 | |
| US8143630B2 (en) | Zinc sulfide substrates for group III-nitride epitaxy and group III-nitride devices | |
| JP2002075871A (ja) | 半導体基板の製造方法 | |
| CN102208339B (zh) | 碳化硅基复合衬底及其制造方法 | |
| KR20090115826A (ko) | 그룹 3족 질화물계 반도체 소자용 버퍼층 및 그 제조 방법 | |
| JP2009155141A (ja) | 半導体基板の作成方法ならびに半導体基板およびそれを用いる化合物半導体発光素子 | |
| JP3841537B2 (ja) | 窒化ガリウム系化合物半導体及びその製造方法 | |
| JP2009067658A (ja) | 窒化物半導体下地基板、窒化物半導体積層基板および窒化物半導体自立基板、並びに窒化物半導体下地基板の製造方法 | |
| US20130323906A1 (en) | Method Of Manufacturing Thin-Film Bonded Substrate Used For Semiconductor Device | |
| JP2002053399A (ja) | 窒化物半導体基板の製造方法および窒化物半導体基板 | |
| JP2013062409A (ja) | 窒化物半導体積層構造体の製造方法 | |
| JP2002124473A (ja) | 半導体装置の製造方法および半導体基板の製造方法 | |
| JP4055303B2 (ja) | 窒化ガリウム系化合物半導体及び半導体素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060126 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080410 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080415 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080902 |