JP6996436B2 - 層状物質積層構造およびその作製方法 - Google Patents

層状物質積層構造およびその作製方法 Download PDF

Info

Publication number
JP6996436B2
JP6996436B2 JP2018128027A JP2018128027A JP6996436B2 JP 6996436 B2 JP6996436 B2 JP 6996436B2 JP 2018128027 A JP2018128027 A JP 2018128027A JP 2018128027 A JP2018128027 A JP 2018128027A JP 6996436 B2 JP6996436 B2 JP 6996436B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
laminated structure
group
layered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018128027A
Other languages
English (en)
Other versions
JP2020009848A (ja
Inventor
恒二 小野満
哲也 赤坂
正伸 廣木
淳一 西中
一英 熊倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
NTT Inc USA
Original Assignee
Nippon Telegraph and Telephone Corp
NTT Inc USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp, NTT Inc USA filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2018128027A priority Critical patent/JP6996436B2/ja
Priority to PCT/JP2019/025826 priority patent/WO2020009021A1/ja
Priority to US17/256,941 priority patent/US20210272794A1/en
Publication of JP2020009848A publication Critical patent/JP2020009848A/ja
Application granted granted Critical
Publication of JP6996436B2 publication Critical patent/JP6996436B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B21/00—Nitrogen; Compounds thereof
    • C01B21/06—Binary compounds of nitrogen with metals, with silicon, or with boron, or with carbon, i.e. nitrides; Compounds of nitrogen with more than one metal, silicon or boron
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/854—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs further characterised by the dopants

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thermal Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)

Description

本発明は、窒化物半導体の上に層状物質が積層された層状物質積層構造およびその作製方法に関する。
閃亜鉛構造をもつＩＩＩ－Ｖ族化合物半導体の（１１１）面上に、遷移金属ダイカルコゲナイド層状物質を配向させて結晶成長させる技術が提案されている（非特許文献１参照）。この技術では、上記化合物半導体の表面におけるＡｓ、Ｓｂ、ＰといったＶ族元素を、ＶＩ族元素であるＳ，Ｓｅ，Ｔｅで置換し、基板表面を化学的に不活性とさせることで、この置換された表面上に、ファンデルワールス力で接合した遷移金属ダイカルコゲナイド層状物質を結晶成長させている。
遷移金属ダイカルコゲナイドをはじめとする層状物質の中で半導体となる物質の多くは、バンドギャップが２．５ｅＶ以下の範囲に分布しており、基板となるＩＩＩ－Ｖ族化合物半導体とバンドギャップのオーバーラップが大きい。このため、発光デバイス・電子デバイスを作製する際、基板とのバンドアライメントの影響をうけ、本来の特性を発揮することが難しい。
これに対し、窒化物半導体を用いれば、上述したバンドギャップの問題を解消することが可能となる。ここで、六方晶構造をもつ、窒化物半導体の窒素面である（０００－１）面は、結晶成長が困難であり、利用されることが少ない。近年、流量変調エピタキシー法を用い（特許文献１参照）、結晶成長時に表面でのＶ族とＩＩＩ族の比を変調させ、非常に平坦な表面の窒化物半導体の窒素面を得ることを可能とした技術が提案されている（非特許文献２参照）。
特開昭６１－２７５１９５号公報
A. Koma, "Van der Waals epitaxy for highly lattice-mismatched systems", Journal of Crystal Growth, vol. 201/202, pp. 236-241, 1999. C. H. Lin et al., "N-face GaNd0001T films with hillock-free smooth surfaces grown by group-III-source flow-rate modulation epitaxy", Japanese Journal of Applied Physics, vol. 55, 04EJ01, 2016. A. Yoshikawa et al., "Proposal and achievement of novel structure InN/GaN multiple quantum wells consisting of 1 ML and fractional monolayer InN wells inserted in GaN matrix", Applied Physics Letters, vol. 90, 073101, 207.
ところで、ＧａＮやＡｌＮの窒素面上のＶ族元素である窒素は、３本のバックボンドでＩＩＩ族と共有結合しており、窒素とガリウムまたは窒素とアルミニウムの結合が極めて強固である。このため、閃亜鉛構造を取るＧａＡｓやＩｎＰ基板におけるヒ素やリンと違い、窒素を脱離させることは極めて難しいとされ、ＶＩ族元素に置換することが難しいものと考えられる。
窒化物半導体は、層状物質との間でバンドギャップのオーバーラップを小さくすることができるが、上述したように、窒化物半導体の上には、層状物質を形成することが困難であるという問題がある。
本発明は、以上のような問題点を解消するためになされたものであり、窒化物半導体の上に層状物質が形成できるようにすることを目的とする。
本発明に係る層状物質積層構造の作製方法は、窒化物半導体から構成されて主表面をＶ族極性面とした半導体層を形成する第１工程と、半導体層の表面の窒素原子を、酸素、硫黄、セレン、テルルのいずれかのＶＩ族元素で置換する第２工程と、表面の窒素原子をＶＩ族元素で置換した半導体層の表面の上に、層状物質をエピタキシャル成長させて層状物質層を形成する第３工程とを備える。
上記層状物質積層構造の作製方法において、第１工程では、半導体層を形成するとともに半導体層の表面に１分子層のＩｎＮからなる表面層を、主表面をＶ族極性面として形成し、第２工程では、半導体層の表面の窒素原子として表面層の窒素原子を、酸素、硫黄、セレン、テルルのいずれかのＶＩ族元素で置換するとよい。
上記層状物質積層構造の作製方法において、第２工程では、加熱により半導体層の表面の窒素原子をＶＩ族元素に置換する。
上記層状物質積層構造の作製方法において、層状物質層の上に、半導体の層および金属の層の少なくとも１つから構成された異種材料層を積層する第４工程を備えるようにしてもよい。
本発明に係る層状物質積層構造は、窒化物半導体から構成されて主表面をＶ族極性面とした半導体層と、半導体層の上に形成された層状物質からなる層状物質層とを備え、半導体層の表面は、窒素の代わりに酸素、硫黄、セレン、テルルのいずれかのＶＩ族元素が結合し、層状物質層は、半導体層の表面の上にファンデルワールス力により結合して形成されている。
上記層状物質積層構造において、半導体層の表面には、酸素、硫黄、セレン、テルルのいずれかのＶＩ族元素とＩｎとから構成された表面層が形成されているようにするとよい。
上記層状物質積層構造において、層状物質層の上に形成され、半導体の層および金属の層の少なくとも１つから構成された異種材料層を備えるようにしてもよい。
以上説明したように、本発明によれば、主表面をＶ族極性面とした窒化物半導体の半導体層の最表面の窒素原子を、酸素、硫黄、セレン、テルルのいずれかのＶＩ族元素で置換したので、窒化物半導体の上により容易に層状物質が形成できるという優れた効果が得られる。
図１は、本発明の実施の形態１における層状物質積層構造の作製方法を説明するためのフローチャートである。 図２は、本発明の実施の形態１における層状物質積層構造の構成を示す断面図である。 図３は、本発明の実施の形態２における層状物質積層構造の作製方法を説明するためのフローチャートである。 図４は、本発明の実施の形態２における層状物質積層構造の構成を示す断面図である。 図５は、本発明の実施の形態における他の層状物質積層構造の構成を示す断面図である。 図６は、本発明の実施の形態における他の層状物質積層構造の構成を示す断面図である。 図７は、本発明の実施の形態における他の層状物質積層構造の構成を示す断面図である。
以下、本発明の実施の形態おける層状物質積層構造の作製方法について説明する。
［実施の形態１］
はじめに、本発明の実施の形態１における層状物質積層構造の作製方法について図１を参照して説明する。
まず、第１工程Ｓ１０１で、窒化物半導体から構成されて主表面をＶ族極性面とした半導体層を形成する。半導体層は、例えば、サファイア基板を用い、この表面を窒化処理し、窒化処理したサファイア基板の表面に、よく知られた有機金属気相成長法によりＧａＮやＡｌＮなどの窒化物半導体をエピタキシャル成長させれば、主表面をＶ族極性面とした半導体層が得られる。窒化処理により、サファイア基板の主表面の酸素原子を窒素で置き換えることでＡｌＮとし、主表面をＶ族極性（Ｎ極性）とする。
例えば、サファイア基板を所定の有機金属気相エピタキシー装置または分子線エピタキシー装置の成長炉内に搬入し、成長炉内にアンモニアガスを供給し、サファイア基板を所定温度に加熱すれば、サファイア基板の主表面を窒化することができる。引き続き、主表面をＶ族極性としたサファイア基板の上に、ＧａＮをｃ軸に沿って結晶成長すれば、主表面をＶ族極性面としてＧａＮからなる半導体層が得られる。
次に、第２工程Ｓ１０２で、半導体層の表面の窒素原子を、酸素、硫黄、セレン、テルルのいずれかのＶＩ族元素で置換する。例えば、酸素、硫黄、セレン、テルルのいずれかのＶＩ族元素のガス雰囲気下で、例えば、１０００℃に加熱することで、半導体層の表面の窒素原子を離脱させ、酸素、硫黄、セレン、テルルのいずれかのＶＩ族元素で置換することができる。なお、ＶＩ族元素で置換においては、酸素プラズマを用いてもよい。
次に、第３工程Ｓ１０３で、窒素原子を上記のＶＩ族元素で置換した半導体層の上に、層状物質をエピタキシャル成長させて層状物質層を形成する。最表面の窒素を酸素、硫黄、セレン、テルルのいずれかのＶＩ族元素で置換した窒化物半導体による半導体層の上には、ファンデルワールス力で接合した層状物質を結晶成長することが可能となる。
なお、層状物質は、２次元的な単位層が、１層または複数層積層したものである。単位層は、共有結合やイオン結合などの原子間結合により結合しており、積層方向に隣り合う単位層の間は、ファンデルワールス力により結合している。
上述した製造方法により作製される層状物質積層構造は、図２に示すように、窒化物半導体から構成されて主表面をＶ族極性面とした半導体層１０１と、半導体層１０１の上に形成された層状物質層１０２とを備えるものとなる。なお、半導体層１０１の最表面は、酸素、硫黄、セレン、テルルのいずれかのＶＩ族元素とＩＩＩ族元素とから構成され、層状物質層１０２は、半導体層１０１の最表面の上にファンデルワールス力により結合して形成されている。
［実施の形態２］
次に、本発明の実施の形態２における層状物質積層構造の作製方法について図３を参照して説明する。
まず、第１工程Ｓ１０１で、窒化物半導体から構成されて主表面をＶ族極性面とした半導体層を形成する。半導体層は、例えば、サファイア基板を用い、この表面を窒化処理し、窒化処理したサファイア基板の表面に、よく知られた有機金属気相成長法によりＧａＮやＡｌＮなどの窒化物半導体をエピタキシャル成長させれば、主表面をＶ族極性面とした半導体層が得られる。窒化処理により、サファイア基板の主表面の酸素原子を窒素で置き換えることでＡｌＮとし、主表面をＶ族極性（Ｎ極性）とする。
第１工程Ｓ１０１は、前述した実施の形態１と同様である。実施の形態２では、第１’工程Ｓ１０１’で、半導体層の上に、１分子層のＩｎＮからなる表面層を形成する。表面層は、半導体層の上に接して形成する。また、表面層は、主表面をＶ族極性面として形成する。
半導体層の上に、例えば、有機金属気相エピタキシー法またはプラズマアシスト分子線エピタキシー法により、ＩｎＮを１分子層エピタキシャル成長することで、半導体層の上に表面層を形成する。また、公知の有機金属気相成長法により、数分子層のＩｎＮ層を形成し、このＩｎＮ層を加熱することで、分解すれば、１分子層のＩｎＮからなる表面層が形成できる。
次に、第２工程Ｓ１０２で、表面層の窒素原子を、酸素、硫黄、セレン、テルルのいずれかのＶＩ族元素で置換する。例えば、酸素、硫黄、セレン、テルルのいずれかのＶＩ族元素のガス雰囲気下で、例えば、５００℃に加熱することで、表面層の窒素原子を離脱させ、酸素、硫黄、セレン、テルルのいずれかのＶＩ族元素で置換することができる。なお、ＶＩ族元素で置換においては、酸素プラズマを用いてもよい。
ＩｎＮは、表面より窒素が容易に離脱しやすく、加熱により表面が荒れてしまう（非特許文献３参照）。ただし、非特許文献３に示されているように、ＩＩＩ族極性面の例ではあるが、１分子層のみのＩｎＮを形成した場合、加熱により窒素は容易に脱離するものの、Ｉｎの蒸発温度までＩｎは脱離しない。これにより、非特許文献３の技術では、ＧａＮに適した処理温度において、平坦性を損なうことなくＩｎ層を含みつつ、異種の窒化物半導体のヘテロ積層構造を形成している。このように、半導体層の上に、１分子層のＩｎＮからなる表面層を形成しておくことで、Ｖ族極性面とした半導体層の表面において、より低温で窒素を上述したＶＩ族元素で置換することが可能となる。
ここで、窒化インジウムによる表面層がない状態では、半導体層の主表面の窒素原子を離脱させ、ＶＩ族元素で置換するためには、１０００℃以上の加熱が必要となるが、表面が荒れてしまう場合が発生し、平坦な表面が得られる条件の範囲が非常に狭い。これに対し、１分子層のＩｎＮからなる表面層を設けることで、より低い温度で、表面の窒素原子をＶＩ族元素で置換することが可能となり、表面荒れの発生が抑制でき、平坦な表面がより容易に得られるようになる。なお、半導体層をＩｎＮから構成する場合、表面層は必要ない。
次に、第３工程Ｓ１０３で、窒素原子を上記のＶＩ族元素で置換した半導体層（表面層）の上に、層状物質をエピタキシャル成長させて層状物質層を形成する。窒素原子を上記のＶＩ族元素で置換した表面層は、最表面の窒素を酸素、硫黄、セレン、テルルのいずれかのＶＩ族元素で置換した窒化物半導体の層であり、この上には、ファンデルワールス力で接合した層状物質を結晶成長することが可能となる。
上述した製造方法により作製される層状物質積層構造は、図４に示すように、窒化物半導体から構成されて主表面をＶ族極性面とした半導体層１０１と、半導体層１０１に接して形成された１分子層の表面層１０３と、表面層１０３の上に形成された層状物質層１０２とを備えるものとなる。なお、表面層１０３は、酸素、硫黄、セレン、テルルのいずれかのＶＩ族元素とインジウムとから構成され、層状物質層１０２は、表面層１０３の上にファンデルワールス力により結合して形成されている。
なお、半導体層をサファイア基板の上に形成した場合、層状物質積層構造は、図５に示すように、サファイア基板１１１の上に形成された半導体層１０１と、半導体層１０１に接して形成された表面層１０３と、表面層１０３の上に形成された層状物質層１０２とを備えるものとなる。
また、層状物質積層構造は、図６に示すように、層状物質層１０２の上に異種の層状物質からなる層状物質層１０４をファンデルワールス力で接合して積層したヘテロ構造としても良い。
また、前述した第３工程の後の第４工程で、層状物質層の上に、半導体の層および金属の層の少なくとも１つから構成された異種材料層を積層することで、図７に示すように、層状物質層１０２の上に、半導体結晶もしくは金属結晶からなる異種材料層１０５を形成しても良い。この異種材料層１０５は、３次元結晶を基板としてエピタキシャル成長によって形成する場合より、結晶性に劣る可能性がある。しかし、層状物質層１０２の層間がファンデルワールス力で結合しているため、層状物質層１０２においてサファイア基板１１１から、異種材料層１０５を機械的に剥離させることが可能となる。
上述した実施の形態における層状物質積層構造は、例えば、トランジスタなどの能動素子に適用可能である。例えば、半導体層を、導電性を備える窒化物半導体からなる第１半導体層と、この上に形成されたノンドープＡｌＮ、ＧａＮ、ｈ－ＢＮなどからなる第２半導体層とから構成し、この上に層状物質層を形成する。この構成において、第１半導体層をバックゲートとし、第２半導体層をゲート絶縁層とし、層状物質層をチャネル層としたバックゲート型電界効果トランジスタとすることができる。
半導体層を、ｐ型の窒化物半導体からなるｐ型半導体層と、この上に形成したｎ型の窒化物半導体からなるｎ型半導体層とから構成し、この上にｐ型及びｎ型の層状物質層によるヘテロ構造を形成すれば、タンデム型の太陽電池もしくはフォトダイオードとして動作することが可能である。この構成においては、層状物質層で吸収される光は窒化物半導体を透過するため、光を窒化物半導体の層の側から取り込むことが可能である。上述した構成のフォトダイオードにおいては、吸収波長は、層状物質の材料を変えることで可変とし、ダイオードとしては高電圧まで耐えることができる窒化物によって構成できるという利点がある。また、成長表面側をコーティングすることで層状物質部分を密封することが可能となる。層状物質層の上にカルコパイライト型半導体層を形成することでもタンデム型太陽電池として動作させることが可能である。
以上に説明したように、本発明によれば、主表面をＶ族極性面とした窒化物半導体の半導体層の最表面の窒素原子を、酸素、硫黄、セレン、テルルのいずれかのＶＩ族元素で置換したので、窒化物半導体の上により容易に層状物質が形成できるようになる。
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。
１０１…半導体層、１０２…層状物質層、１０３…表面層、１０４…層状物質層、１０５…異種材料層。

Claims (7)

  1. 窒化物半導体から構成されて主表面をＶ族極性面とした半導体層を形成する第１工程と、
    前記半導体層の表面の窒素原子を、酸素、硫黄、セレン、テルルのいずれかのＶＩ族元素で置換する第２工程と、
    表面の窒素原子を前記ＶＩ族元素で置換した前記半導体層の表面の上に、層状物質をエピタキシャル成長させて層状物質層を形成する第３工程と
    を備えることを特徴とする層状物質積層構造の作製方法。
  2. 請求項１記載の層状物質積層構造の作製方法において、
    前記第１工程では、前記半導体層を形成するとともに前記半導体層の表面に１分子層のＩｎＮからなる表面層を、主表面をＶ族極性面として形成し、
    前記第２工程では、前記半導体層の表面の窒素原子として前記表面層の窒素原子を、前記ＶＩ族元素で置換する
    ことを特徴とする層状物質積層構造の作製方法。
  3. 請求項１または２記載の層状物質積層構造の作製方法において、
    前記第２工程では、加熱により前記半導体層の表面の窒素原子を前記ＶＩ族元素に置換することを特徴とする層状物質積層構造の作製方法。
  4. 請求項１～３のいずれか１項に記載の層状物質積層構造の作製方法において、
    前記層状物質層の上に、半導体の層および金属の層の少なくとも１つから構成された異種材料層を積層する第４工程を備えることを特徴とする層状物質積層構造の作製方法。
  5. 窒化物半導体から構成されて主表面をＶ族極性面とした半導体層と、
    前記半導体層の上に形成された層状物質からなる層状物質層と
    を備え、
    前記半導体層の表面は、窒素の代わりに酸素、硫黄、セレン、テルルのいずれかのＶＩ族元素が結合し、
    前記層状物質層は、前記半導体層の表面の上にファンデルワールス力により結合して形成されている
    ことを特徴とする層状物質積層構造。
  6. 請求項５記載の層状物質積層構造において、
    前記半導体層の表面には、前記ＶＩ族元素とＩｎとから構成された表面層が形成されていることを特徴とする層状物質積層構造。
  7. 請求項５または６記載の層状物質積層構造において、
    前記層状物質層の上に形成され、半導体の層および金属の層の少なくとも１つから構成された異種材料層を備えることを特徴とする層状物質積層構造。
JP2018128027A 2018-07-05 2018-07-05 層状物質積層構造およびその作製方法 Active JP6996436B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018128027A JP6996436B2 (ja) 2018-07-05 2018-07-05 層状物質積層構造およびその作製方法
PCT/JP2019/025826 WO2020009021A1 (ja) 2018-07-05 2019-06-28 層状物質積層構造およびその作製方法
US17/256,941 US20210272794A1 (en) 2018-07-05 2019-06-28 Layered Material Laminate Structure and Method for Producing Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018128027A JP6996436B2 (ja) 2018-07-05 2018-07-05 層状物質積層構造およびその作製方法

Publications (2)

Publication Number Publication Date
JP2020009848A JP2020009848A (ja) 2020-01-16
JP6996436B2 true JP6996436B2 (ja) 2022-01-17

Family

ID=69060872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018128027A Active JP6996436B2 (ja) 2018-07-05 2018-07-05 層状物質積層構造およびその作製方法

Country Status (3)

Country Link
US (1) US20210272794A1 (ja)
JP (1) JP6996436B2 (ja)
WO (1) WO2020009021A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7733347B1 (ja) 2025-04-21 2025-09-03 ニューヨークゼネラルグループインク 温度制御型エネルギー増幅機能を有する二次元／三次元ハイブリッド半導体構造及びその応用

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005303250A (ja) 2004-03-18 2005-10-27 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005322840A (ja) 2004-05-11 2005-11-17 Hitachi Cable Ltd 窒化物半導体、窒化物半導体ウェハ及びその製造方法
JP2006213586A (ja) 2005-02-07 2006-08-17 Tokyo Institute Of Technology 窒化アルミニウム単結晶積層基板
JP2009221056A (ja) 2008-03-17 2009-10-01 Sharp Corp 結晶成長方法、結晶成長装置、および半導体デバイス
JP2014075527A (ja) 2012-10-05 2014-04-24 Nippon Telegr & Teleph Corp <Ntt> 半導体素子構造およびその作製法
WO2015029434A1 (ja) 2013-08-30 2015-03-05 独立行政法人科学技術振興機構 半導体素子

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316145A (ja) * 1995-05-12 1996-11-29 Fuji Electric Co Ltd 半導体薄膜の成膜方法
JPH10112439A (ja) * 1996-10-04 1998-04-28 Sony Corp ｎ型窒化物系ＩＩＩ−Ｖ族化合物半導体の成長方法
JPH11204888A (ja) * 1998-01-13 1999-07-30 Ricoh Co Ltd 半導体発光素子および半導体単結晶基板の作製方法
JPH11243253A (ja) * 1998-02-25 1999-09-07 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法、半導体装置の製造方法、窒化物系ｉｉｉ−ｖ族化合物半導体成長用基板および窒化物系ｉｉｉ−ｖ族化合物半導体成長用基板の製造方法
JP3470054B2 (ja) * 1998-12-28 2003-11-25 シャープ株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体装置
JP3639789B2 (ja) * 2001-01-31 2005-04-20 シャープ株式会社 窒化物系半導体発光素子
JP5561629B2 (ja) * 2006-05-17 2014-07-30 国立大学法人 千葉大学 半導体光素子
US20080111144A1 (en) * 2006-11-15 2008-05-15 The Regents Of The University Of California LIGHT EMITTING DIODE AND LASER DIODE USING N-FACE GaN, InN, AND AlN AND THEIR ALLOYS
CN107735863A (zh) * 2015-07-01 2018-02-23 香港科技大学 增强型双沟道高电子迁移率晶体管
JP6811472B2 (ja) * 2016-10-28 2021-01-13 国立大学法人東海国立大学機構 Ｉｉｉ族窒化物半導体素子の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005303250A (ja) 2004-03-18 2005-10-27 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005322840A (ja) 2004-05-11 2005-11-17 Hitachi Cable Ltd 窒化物半導体、窒化物半導体ウェハ及びその製造方法
JP2006213586A (ja) 2005-02-07 2006-08-17 Tokyo Institute Of Technology 窒化アルミニウム単結晶積層基板
JP2009221056A (ja) 2008-03-17 2009-10-01 Sharp Corp 結晶成長方法、結晶成長装置、および半導体デバイス
JP2014075527A (ja) 2012-10-05 2014-04-24 Nippon Telegr & Teleph Corp <Ntt> 半導体素子構造およびその作製法
WO2015029434A1 (ja) 2013-08-30 2015-03-05 独立行政法人科学技術振興機構 半導体素子

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JAMIL, M et.al.，MOVPE and photoluminescence of narrow band gap(0.77eV)InN on GaN/sapphire by pulsed growth mode，Physica Status Solidi，2008年09月03日，(a)205,No. 12(2008)，p.2886-2891
KOMA, A et.al.，Van der Waals epitaxy for highly lattice-mismatched systems，Journal of Crystal Growth，1999年05月，201/202(1999)，p.236-241
YOSHIKWA, A et.al.，Proposal and achievement of novel structure InN/GaN multiple quantum wells consisting of 1 ML and fractional monolayer InN wells inserted in GaN matrix，APPLIED PHYSICS LETTERS，米国，2007年02月12日，90, 073101(2007)

Also Published As

Publication number Publication date
WO2020009021A1 (ja) 2020-01-09
JP2020009848A (ja) 2020-01-16
US20210272794A1 (en) 2021-09-02

Similar Documents

Publication Publication Date Title
Zhang et al. A review of GaN-based optoelectronic devices on silicon substrate
US8928000B2 (en) Nitride semiconductor wafer including different lattice constants
CN101111945B (zh) 氮化物半导体元件和氮化物半导体结晶层的生长方法
US8044409B2 (en) III-nitride based semiconductor structure with multiple conductive tunneling layer
US12034049B2 (en) Superlattice structure including two-dimensional material and device including the superlattice structure
JP2004140339A (ja) 窒化物系ヘテロ構造を有するデバイス及びその製造方法
US20090321781A1 (en) Quantum dot device and method of making the same
JP6708442B2 (ja) 窒化物半導体発光素子
JP6731584B2 (ja) 窒化物半導体装置および窒化物半導体基板
KR20030019609A (ko) 반도체소자, 반도체층 및 그 제조방법
JP3561536B2 (ja) 半導体発光素子
US8699537B2 (en) Application-oriented nitride substrates for epitaxial growth of electronic and optoelectronic device structures
US6841435B2 (en) Method for fabricating a GaInP epitaxial stacking structure
JP6996436B2 (ja) 層状物質積層構造およびその作製方法
JP3334598B2 (ja) ＩｎＰ基板上ＩＩ−ＶＩ族化合物半導体薄膜
JP2717521B2 (ja) 半導体複合構造を持つ電子部品
US9728610B1 (en) Semiconductor component with a multi-layered nucleation body
JP2000022211A (ja) Ｉｉｉ族窒化物半導体発光素子基板
CN100461339C (zh) 化合物半导体器件、化合物半导体器件的制造方法以及二极管
TWI602248B (zh) 氮化物半導體結構
KR100801372B1 (ko) 화합물 반도체 소자, 화합물 반도체 소자의 제조 방법 및다이오드
Lin et al. GaN material properties
JP4987240B2 (ja) 化合物半導体素子、化合物半導体素子の製造方法、ダイオード素子
JP2006024582A (ja) 半導体素子、半導体層および半導体層の製造方法
Seliman et al. Effects of different growth temperatures towards indium incorporation in InGaN quantum well heterostructure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211129

R150 Certificate of patent or registration of utility model

Ref document number: 6996436

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350