WO2020009021A1 - 層状物質積層構造およびその作製方法 - Google Patents

層状物質積層構造およびその作製方法 Download PDF

Info

Publication number
WO2020009021A1
WO2020009021A1 PCT/JP2019/025826 JP2019025826W WO2020009021A1 WO 2020009021 A1 WO2020009021 A1 WO 2020009021A1 JP 2019025826 W JP2019025826 W JP 2019025826W WO 2020009021 A1 WO2020009021 A1 WO 2020009021A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
group
semiconductor layer
layered material
layered
Prior art date
Application number
PCT/JP2019/025826
Other languages
English (en)
French (fr)
Inventor
恒二 小野満
赤坂　哲也
廣木　正伸
淳一 西中
熊倉　一英
Original Assignee
日本電信電話株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電信電話株式会社 filed Critical 日本電信電話株式会社
Priority to US17/256,941 priority Critical patent/US20210272794A1/en
Publication of WO2020009021A1 publication Critical patent/WO2020009021A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B21/00—Nitrogen; Compounds thereof
    • C01B21/06—Binary compounds of nitrogen with metals, with silicon, or with boron, or with carbon, i.e. nitrides; Compounds of nitrogen with more than one metal, silicon or boron
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material

Definitions

  • the present invention relates to a layered substance laminated structure in which a layered substance is laminated on a nitride semiconductor and a method for manufacturing the same.
  • a technique has been proposed in which a transition metal dichalcogenide layered material is oriented and crystal-grown on the (111) plane of a III-V compound semiconductor having a zinc blend structure (see Non-Patent Document 1).
  • group V elements such as As, Sb, and P on the surface of the compound semiconductor are replaced with group VI elements, S, Se, and Te, and the substrate surface is chemically inertized.
  • a transition metal dichalcogenide layered material bonded by van der Waals force is grown on the surface thus formed.
  • layered materials such as transition metal dichalcogenides, which become semiconductors, have a band gap distributed within a range of 2.5 eV or less, and have a band gap exceeding that of a III-V compound semiconductor serving as a substrate.
  • the lap is big. For this reason, when producing a light emitting device or an electronic device, it is difficult to exhibit the original characteristics due to the influence of band alignment with the substrate.
  • the above-described problem of the band gap can be solved.
  • the (000-1) plane which is the nitrogen plane of the nitride semiconductor having a hexagonal structure, has difficulty in crystal growth and is rarely used.
  • Patent Document 1 by using a flow rate modulation epitaxy method (see Patent Document 1), it is possible to modulate the ratio of group V to group III on the surface during crystal growth to obtain a very flat nitrogen surface of the nitride semiconductor.
  • a proposed technique has been proposed (see Non-Patent Document 2).
  • nitrogen which is a Group V element on the nitrogen surface of GaN or AlN
  • the bond between nitrogen and gallium or between nitrogen and aluminum is extremely strong.
  • arsenic or phosphorus in a GaAs or InP substrate having a zinc blend structure it is considered that it is extremely difficult to desorb nitrogen and it is difficult to substitute a group VI element.
  • a nitride semiconductor can reduce the band gap overlap with a layered material, as described above, there is a problem that it is difficult to form a layered material on a nitride semiconductor. is there.
  • the present invention has been made to solve the above problems, and an object of the present invention is to enable a layered material to be formed on a nitride semiconductor.
  • the method for manufacturing a layered material laminated structure includes a first step of forming a semiconductor layer composed of a nitride semiconductor and having a main surface having a V-group polar face, and converting nitrogen atoms on the surface of the semiconductor layer to oxygen, A second step of substituting a group VI element of sulfur, selenium, or tellurium, and forming a layered substance layer by epitaxially growing a layered substance on the surface of the semiconductor layer in which nitrogen atoms on the surface have been substituted with a group VI element And a third step of performing the following.
  • a semiconductor layer is formed and a surface layer made of one molecular layer of InN is formed on the surface of the semiconductor layer, and the main surface is formed as a group V polar surface.
  • a nitrogen atom on the surface of the semiconductor layer may be replaced with a Group VI element of oxygen, sulfur, selenium, or tellurium.
  • the method for manufacturing a layered material laminated structure may include a fourth step of laminating a heterogeneous material layer including at least one of a semiconductor layer and a metal layer on the layered material layer.
  • a layered material layered structure according to the present invention includes a semiconductor layer formed of a nitride semiconductor and having a main surface having a group V polar surface, and a layered material layer formed of a layered material formed on the semiconductor layer.
  • the surface of the layer is formed by bonding any group VI element of oxygen, sulfur, selenium, or tellurium instead of nitrogen, and the layered material layer is formed on the surface of the semiconductor layer by bonding by van der Waals force. I have.
  • a surface layer composed of any of Group VI elements of oxygen, sulfur, selenium, and tellurium and In be formed on the surface of the semiconductor layer.
  • a heterogeneous material layer formed on the layered material layer and composed of at least one of a semiconductor layer and a metal layer may be provided.
  • the nitrogen atoms on the outermost surface of the semiconductor layer of the nitride semiconductor having the main surface as a V-group polar surface are replaced with any one of VI-group elements of oxygen, sulfur, selenium, and tellurium. Because of the substitution, an excellent effect that a layered material can be more easily formed on the nitride semiconductor can be obtained.
  • FIG. 1 is a flowchart for explaining a method for manufacturing a layered material laminated structure according to the first embodiment of the present invention.
  • FIG. 2 is a cross-sectional view illustrating a configuration of the layered material laminated structure according to Embodiment 1 of the present invention.
  • FIG. 3 is a flowchart for explaining a method for manufacturing a layered material laminated structure according to Embodiment 2 of the present invention.
  • FIG. 4 is a cross-sectional view showing a configuration of a layered material laminated structure according to Embodiment 2 of the present invention.
  • FIG. 5 is a cross-sectional view showing a configuration of another layered material laminated structure according to the embodiment of the present invention.
  • FIG. 6 is a cross-sectional view showing a configuration of another layered substance laminated structure according to the embodiment of the present invention.
  • FIG. 7 is a cross-sectional view showing the configuration of another layered material laminated structure according to the embodiment of the present invention.
  • Embodiment 1 First, a method for manufacturing a layered material layered structure in Embodiment 1 of the present invention will be described with reference to FIGS.
  • a semiconductor layer composed of a nitride semiconductor and having a main surface having a V-group polar face is formed.
  • the semiconductor layer for example, using a sapphire substrate, the surface is nitrided, and a nitride semiconductor such as GaN or AlN is epitaxially grown on the surface of the nitrided sapphire substrate by a well-known metal organic chemical vapor deposition method.
  • a semiconductor layer having a main surface having a group V polar surface can be obtained.
  • the oxygen atoms on the main surface of the sapphire substrate are replaced with nitrogen to form AlN, and the main surface is made to have a group V polarity (N polarity).
  • a sapphire substrate is carried into a growth furnace of a predetermined metalorganic vapor phase epitaxy apparatus or a molecular beam epitaxy apparatus, an ammonia gas is supplied into the growth furnace, and the sapphire substrate is heated to a predetermined temperature, the main sapphire substrate is heated.
  • the surface can be nitrided.
  • GaN is crystal-grown along the c-axis on a sapphire substrate having a main surface having a group V polarity, a semiconductor layer made of GaN with a main surface having a group V polarity plane can be obtained.
  • the nitrogen atoms on the surface of the semiconductor layer are replaced with any of Group VI elements of oxygen, sulfur, selenium, and tellurium.
  • any of Group VI elements of oxygen, sulfur, selenium, and tellurium for example, by heating to 1000 ° C., nitrogen atoms on the surface of the semiconductor layer are desorbed, and oxygen, sulfur, selenium, and tellurium are removed.
  • oxygen plasma may be used for replacement with a group VI element.
  • a layered substance is epitaxially grown on the semiconductor layer in which nitrogen atoms have been replaced with the above-mentioned group VI element to form a layered substance layer. It is possible to grow a layered material bonded by van der Waals force on a semiconductor layer of a nitride semiconductor in which nitrogen on the outermost surface is replaced with a group VI element of oxygen, sulfur, selenium or tellurium. Become.
  • the layered material is a two-dimensional unit layer obtained by laminating one or more layers.
  • the unit layers are bonded by interatomic bonds such as covalent bonds and ionic bonds, and unit layers adjacent in the stacking direction are bonded by van der Waals force.
  • the layered material layered structure manufactured by the above-described manufacturing method is formed on a semiconductor layer 101 made of a nitride semiconductor and having a main surface of a group V polar surface, and a semiconductor layer 101. And a layered material layer 102.
  • the outermost surface of the semiconductor layer 101 is composed of any of a group VI element or a group III element of oxygen, sulfur, selenium, or tellurium. It is formed by being combined by the Waals force.
  • Embodiment 2 Next, a method for manufacturing a layered material laminated structure according to Embodiment 2 of the present invention will be described with reference to FIG.
  • a semiconductor layer composed of a nitride semiconductor and having a main surface having a V-group polar face is formed.
  • the semiconductor layer for example, using a sapphire substrate, the surface is nitrided, and a nitride semiconductor such as GaN or AlN is epitaxially grown on the surface of the nitrided sapphire substrate by a well-known metal organic chemical vapor deposition method.
  • a semiconductor layer having a main surface having a group V polar surface can be obtained.
  • the oxygen atoms on the main surface of the sapphire substrate are replaced with nitrogen to form AlN, and the main surface is made to have a group V polarity (N polarity).
  • the first step S101 is the same as in the first embodiment.
  • a surface layer made of one molecular layer of InN is formed on the semiconductor layer in the first step S101 '.
  • the surface layer is formed in contact with the semiconductor layer.
  • the surface layer has a main surface formed as a group V polar surface.
  • a single-molecule layer of InN is epitaxially grown on the semiconductor layer by, for example, metalorganic vapor phase epitaxy or plasma-assisted molecular beam epitaxy to form a surface layer on the semiconductor layer.
  • a surface layer composed of one molecular layer of InN can be formed by forming a few molecular layers of an InN layer by a known metal organic chemical vapor deposition method and decomposing the layer by heating the InN layer.
  • the nitrogen atoms in the surface layer are replaced with any of Group VI elements of oxygen, sulfur, selenium, and tellurium.
  • any of Group VI elements of oxygen, sulfur, selenium, and tellurium for example, by heating to 500 ° C., a nitrogen atom in the surface layer is desorbed, and any of oxygen, sulfur, selenium, and tellurium is removed. It can be replaced by any of the Group VI elements.
  • oxygen plasma may be used for replacement with a group VI element.
  • Non-Patent Document 3 InN easily releases nitrogen from its surface, and its surface is roughened by heating (see Non-Patent Document 3).
  • Non-Patent Document 3 although this is an example of a group III polar surface, when InN of only one molecular layer is formed, nitrogen is easily desorbed by heating, but the evaporation temperature of In is increased. Until In does not desorb.
  • a processing temperature suitable for GaN at a processing temperature suitable for GaN, a hetero-stacked structure of different kinds of nitride semiconductors is formed while including an In layer without impairing flatness.
  • a layered material is epitaxially grown on the semiconductor layer (surface layer) in which nitrogen atoms have been substituted with the above-mentioned group VI element to form a layered material layer.
  • the surface layer in which nitrogen atoms are substituted with the above-described group VI element is a nitride semiconductor layer in which nitrogen on the outermost surface is substituted with any one of group VI elements of oxygen, sulfur, selenium, and tellurium. It becomes possible to grow a crystal of a layered material joined by Van der Waals force.
  • the layered material laminated structure manufactured by the above-described manufacturing method is formed in contact with the semiconductor layer 101 made of a nitride semiconductor and having a main surface having a V-group polarity plane. It has a single molecular layer surface layer 103 and a layered material layer 102 formed on the surface layer 103.
  • the surface layer 103 is composed of indium and any one of Group VI elements of oxygen, sulfur, selenium, and tellurium, and the layered material layer 102 is formed on the surface layer 103 by bonding with van der Waals force. ing.
  • the layered material stacked structure is formed in contact with the semiconductor layer 101 formed over the sapphire substrate 111 and the semiconductor layer 101 as illustrated in FIG. It has a surface layer 103 and a layered material layer 102 formed on the surface layer 103.
  • the layered material laminated structure may be a heterostructure in which a layered material layer 104 made of a different type of layered material is joined and laminated by van der Waals force on the layered material layer 102 as shown in FIG.
  • a dissimilar material layer including at least one of a semiconductor layer and a metal layer is stacked on the layered substance layer, as shown in FIG.
  • a heterogeneous material layer 105 made of a semiconductor crystal or a metal crystal may be formed over the layered material layer 102.
  • the heterogeneous material layer 105 may be inferior in crystallinity as compared with a case where the heterogeneous material layer 105 is formed by epitaxial growth using a three-dimensional crystal as a substrate.
  • the layers of the layered material layer 102 are bonded by Van der Waals force, the different material layer 105 can be mechanically separated from the sapphire substrate 111 in the layered material layer 102.
  • the layered material layered structure in the above-described embodiment can be applied to, for example, an active element such as a transistor.
  • the semiconductor layer is composed of a first semiconductor layer made of a nitride semiconductor having conductivity, and a second semiconductor layer made of non-doped AlN, GaN, h-BN, or the like formed thereon.
  • a layered material layer is formed.
  • a back-gate field-effect transistor including the first semiconductor layer as a back gate, the second semiconductor layer as a gate insulating layer, and the layered material layer as a channel layer can be provided.
  • the semiconductor layer is composed of a p-type semiconductor layer made of a p-type nitride semiconductor and an n-type semiconductor layer made of an n-type nitride semiconductor formed thereon, and the p-type and n-type layered layers are formed thereon.
  • a heterostructure When a heterostructure is formed using a material layer, it can operate as a tandem solar cell or a photodiode. In this structure, light absorbed by the layered material layer passes through the nitride semiconductor, so that light can be captured from the side of the nitride semiconductor layer.
  • the photodiode having the above-described configuration has an advantage that the absorption wavelength can be changed by changing the material of the layered substance, and the diode can be made of a nitride that can withstand a high voltage. In addition, by coating the growth surface side, it becomes possible to seal the layered material portion. By forming a chalcopyrite semiconductor layer on the layered material layer, it is possible to operate as a tandem solar cell.
  • a nitrogen atom on the outermost surface of a nitride semiconductor layer having a main surface having a group V polar surface is replaced with a group VI element selected from oxygen, sulfur, selenium, and tellurium.
  • the layered material can be more easily formed on the nitride semiconductor.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)

Abstract

まず、第１工程Ｓ１０１で、窒化物半導体から構成されて主表面をＶ族極性面とした半導体層を形成する。次に、第２工程Ｓ１０２で、半導体層の表面の窒素原子を、酸素、硫黄、セレン、テルルのいずれかのＶＩ族元素で置換する。次に、第３工程Ｓ１０３で、窒素原子を上記のＶＩ族元素で置換した半導体層の上に、層状物質をエピタキシャル成長させて層状物質層を形成する。

Description

層状物質積層構造およびその作製方法
　本発明は、窒化物半導体の上に層状物質が積層された層状物質積層構造およびその作製方法に関する。
　閃亜鉛構造をもつＩＩＩ－Ｖ族化合物半導体の（１１１）面上に、遷移金属ダイカルコゲナイド層状物質を配向させて結晶成長させる技術が提案されている（非特許文献１参照）。この技術では、上記化合物半導体の表面におけるＡｓ、Ｓｂ、ＰといったＶ族元素を、ＶＩ族元素であるＳ，Ｓｅ，Ｔｅで置換し、基板表面を化学的に不活性とさせることで、この置換された表面上に、ファンデルワールス力で接合した遷移金属ダイカルコゲナイド層状物質を結晶成長させている。
　遷移金属ダイカルコゲナイドをはじめとする層状物質の中で半導体となる物質の多くは、バンドギャップが２．５ｅＶ以下の範囲に分布しており、基板となるＩＩＩ－Ｖ族化合物半導体とバンドギャップのオーバーラップが大きい。このため、発光デバイス・電子デバイスを作製する際、基板とのバンドアライメントの影響をうけ、本来の特性を発揮することが難しい。
　これに対し、窒化物半導体を用いれば、上述したバンドギャップの問題を解消することが可能となる。ここで、六方晶構造をもつ、窒化物半導体の窒素面である（０００－１）面は、結晶成長が困難であり、利用されることが少ない。近年、流量変調エピタキシー法を用い（特許文献１参照）、結晶成長時に表面でのＶ族とＩＩＩ族の比を変調させ、非常に平坦な表面の窒化物半導体の窒素面を得ることを可能とした技術が提案されている（非特許文献２参照）。
特開昭６１－２７５１９５号公報
A. Koma, "Van der Waals epitaxy for highly lattice-mismatched systems", Journal of Crystal Growth, vol. 201/202, pp. 236-241, 1999. C. H. Lin et al., "N-face GaNd0001T films with hillock-free smooth surfaces grown by group-III-source flow-rate modulation epitaxy", Japanese Journal of Applied Physics, vol. 55, 04EJ01, 2016. A. Yoshikawa et al., "Proposal and achievement of novel structure InN/GaN multiple quantum wells consisting of 1 ML and fractional monolayer InN wells inserted in GaN matrix", Applied Physics Letters, vol. 90, 073101, 207.
　ところで、ＧａＮやＡｌＮの窒素面上のＶ族元素である窒素は、３本のバックボンドでＩＩＩ族と共有結合しており、窒素とガリウムまたは窒素とアルミニウムの結合が極めて強固である。このため、閃亜鉛構造を取るＧａＡｓやＩｎＰ基板におけるヒ素やリンと違い、窒素を脱離させることは極めて難しいとされ、ＶＩ族元素に置換することが難しいものと考えられる。
　窒化物半導体は、層状物質との間でバンドギャップのオーバーラップを小さくすることができるが、上述したように、窒化物半導体の上には、層状物質を形成することが困難であるという問題がある。
　本発明は、以上のような問題点を解消するためになされたものであり、窒化物半導体の上に層状物質が形成できるようにすることを目的とする。
　本発明に係る層状物質積層構造の作製方法は、窒化物半導体から構成されて主表面をＶ族極性面とした半導体層を形成する第１工程と、半導体層の表面の窒素原子を、酸素、硫黄、セレン、テルルのいずれかのＶＩ族元素で置換する第２工程と、表面の窒素原子をＶＩ族元素で置換した半導体層の表面の上に、層状物質をエピタキシャル成長させて層状物質層を形成する第３工程とを備える。
　上記層状物質積層構造の作製方法において、第１工程では、半導体層を形成するとともに半導体層の表面に１分子層のＩｎＮからなる表面層を、主表面をＶ族極性面として形成し、第２工程では、半導体層の表面の窒素原子として表面層の窒素原子を、酸素、硫黄、セレン、テルルのいずれかのＶＩ族元素で置換するとよい。
　上記層状物質積層構造の作製方法において、第２工程では、加熱により半導体層の表面の窒素原子をＶＩ族元素に置換する。
　上記層状物質積層構造の作製方法において、層状物質層の上に、半導体の層および金属の層の少なくとも１つから構成された異種材料層を積層する第４工程を備えるようにしてもよい。
　本発明に係る層状物質積層構造は、窒化物半導体から構成されて主表面をＶ族極性面とした半導体層と、半導体層の上に形成された層状物質からなる層状物質層とを備え、半導体層の表面は、窒素の代わりに酸素、硫黄、セレン、テルルのいずれかのＶＩ族元素が結合し、層状物質層は、半導体層の表面の上にファンデルワールス力により結合して形成されている。
　上記層状物質積層構造において、半導体層の表面には、酸素、硫黄、セレン、テルルのいずれかのＶＩ族元素とＩｎとから構成された表面層が形成されているようにするとよい。
　上記層状物質積層構造において、層状物質層の上に形成され、半導体の層および金属の層の少なくとも１つから構成された異種材料層を備えるようにしてもよい。
　以上説明したように、本発明によれば、主表面をＶ族極性面とした窒化物半導体の半導体層の最表面の窒素原子を、酸素、硫黄、セレン、テルルのいずれかのＶＩ族元素で置換したので、窒化物半導体の上により容易に層状物質が形成できるという優れた効果が得られる。
図１は、本発明の実施の形態１における層状物質積層構造の作製方法を説明するためのフローチャートである。 図２は、本発明の実施の形態１における層状物質積層構造の構成を示す断面図である。 図３は、本発明の実施の形態２における層状物質積層構造の作製方法を説明するためのフローチャートである。 図４は、本発明の実施の形態２における層状物質積層構造の構成を示す断面図である。 図５は、本発明の実施の形態における他の層状物質積層構造の構成を示す断面図である。 図６は、本発明の実施の形態における他の層状物質積層構造の構成を示す断面図である。 図７は、本発明の実施の形態における他の層状物質積層構造の構成を示す断面図である。
　以下、本発明の実施の形態おける層状物質積層構造の作製方法について説明する。
［実施の形態１］
　はじめに、本発明の実施の形態１における層状物質積層構造の作製方法について図１を参照して説明する。
　まず、第１工程Ｓ１０１で、窒化物半導体から構成されて主表面をＶ族極性面とした半導体層を形成する。半導体層は、例えば、サファイア基板を用い、この表面を窒化処理し、窒化処理したサファイア基板の表面に、よく知られた有機金属気相成長法によりＧａＮやＡｌＮなどの窒化物半導体をエピタキシャル成長させれば、主表面をＶ族極性面とした半導体層が得られる。窒化処理により、サファイア基板の主表面の酸素原子を窒素で置き換えることでＡｌＮとし、主表面をＶ族極性（Ｎ極性）とする。
　例えば、サファイア基板を所定の有機金属気相エピタキシー装置または分子線エピタキシー装置の成長炉内に搬入し、成長炉内にアンモニアガスを供給し、サファイア基板を所定温度に加熱すれば、サファイア基板の主表面を窒化することができる。引き続き、主表面をＶ族極性としたサファイア基板の上に、ＧａＮをｃ軸に沿って結晶成長すれば、主表面をＶ族極性面としてＧａＮからなる半導体層が得られる。
　次に、第２工程Ｓ１０２で、半導体層の表面の窒素原子を、酸素、硫黄、セレン、テルルのいずれかのＶＩ族元素で置換する。例えば、酸素、硫黄、セレン、テルルのいずれかのＶＩ族元素のガス雰囲気下で、例えば、１０００℃に加熱することで、半導体層の表面の窒素原子を離脱させ、酸素、硫黄、セレン、テルルのいずれかのＶＩ族元素で置換することができる。なお、ＶＩ族元素で置換においては、酸素プラズマを用いてもよい。
　次に、第３工程Ｓ１０３で、窒素原子を上記のＶＩ族元素で置換した半導体層の上に、層状物質をエピタキシャル成長させて層状物質層を形成する。最表面の窒素を酸素、硫黄、セレン、テルルのいずれかのＶＩ族元素で置換した窒化物半導体による半導体層の上には、ファンデルワールス力で接合した層状物質を結晶成長することが可能となる。
　なお、層状物質は、２次元的な単位層が、１層または複数層積層したものである。単位層は、共有結合やイオン結合などの原子間結合により結合しており、積層方向に隣り合う単位層の間は、ファンデルワールス力により結合している。
　上述した製造方法により作製される層状物質積層構造は、図２に示すように、窒化物半導体から構成されて主表面をＶ族極性面とした半導体層１０１と、半導体層１０１の上に形成された層状物質層１０２とを備えるものとなる。なお、半導体層１０１の最表面は、酸素、硫黄、セレン、テルルのいずれかのＶＩ族元素とＩＩＩ族元素とから構成され、層状物質層１０２は、半導体層１０１の最表面の上にファンデルワールス力により結合して形成されている。
［実施の形態２］
　次に、本発明の実施の形態２における層状物質積層構造の作製方法について図３を参照して説明する。
　まず、第１工程Ｓ１０１で、窒化物半導体から構成されて主表面をＶ族極性面とした半導体層を形成する。半導体層は、例えば、サファイア基板を用い、この表面を窒化処理し、窒化処理したサファイア基板の表面に、よく知られた有機金属気相成長法によりＧａＮやＡｌＮなどの窒化物半導体をエピタキシャル成長させれば、主表面をＶ族極性面とした半導体層が得られる。窒化処理により、サファイア基板の主表面の酸素原子を窒素で置き換えることでＡｌＮとし、主表面をＶ族極性（Ｎ極性）とする。
　第１工程Ｓ１０１は、前述した実施の形態１と同様である。実施の形態２では、第１’工程Ｓ１０１’で、半導体層の上に、１分子層のＩｎＮからなる表面層を形成する。表面層は、半導体層の上に接して形成する。また、表面層は、主表面をＶ族極性面として形成する。
　半導体層の上に、例えば、有機金属気相エピタキシー法またはプラズマアシスト分子線エピタキシー法により、ＩｎＮを１分子層エピタキシャル成長することで、半導体層の上に表面層を形成する。また、公知の有機金属気相成長法により、数分子層のＩｎＮ層を形成し、このＩｎＮ層を加熱することで、分解すれば、１分子層のＩｎＮからなる表面層が形成できる。
　次に、第２工程Ｓ１０２で、表面層の窒素原子を、酸素、硫黄、セレン、テルルのいずれかのＶＩ族元素で置換する。例えば、酸素、硫黄、セレン、テルルのいずれかのＶＩ族元素のガス雰囲気下で、例えば、５００℃に加熱することで、表面層の窒素原子を離脱させ、酸素、硫黄、セレン、テルルのいずれかのＶＩ族元素で置換することができる。なお、ＶＩ族元素で置換においては、酸素プラズマを用いてもよい。
　ＩｎＮは、表面より窒素が容易に離脱しやすく、加熱により表面が荒れてしまう（非特許文献３参照）。ただし、非特許文献３に示されているように、ＩＩＩ族極性面の例ではあるが、１分子層のみのＩｎＮを形成した場合、加熱により窒素は容易に脱離するものの、Ｉｎの蒸発温度までＩｎは脱離しない。これにより、非特許文献３の技術では、ＧａＮに適した処理温度において、平坦性を損なうことなくＩｎ層を含みつつ、異種の窒化物半導体のヘテロ積層構造を形成している。このように、半導体層の上に、１分子層のＩｎＮからなる表面層を形成しておくことで、Ｖ族極性面とした半導体層の表面において、より低温で窒素を上述したＶＩ族元素で置換することが可能となる。
　ここで、窒化インジウムによる表面層がない状態では、半導体層の主表面の窒素原子を離脱させ、ＶＩ族元素で置換するためには、１０００℃以上の加熱が必要となるが、表面が荒れてしまう場合が発生し、平坦な表面が得られる条件の範囲が非常に狭い。これに対し、１分子層のＩｎＮからなる表面層を設けることで、より低い温度で、表面の窒素原子をＶＩ族元素で置換することが可能となり、表面荒れの発生が抑制でき、平坦な表面がより容易に得られるようになる。なお、半導体層をＩｎＮから構成する場合、表面層は必要ない。
　次に、第３工程Ｓ１０３で、窒素原子を上記のＶＩ族元素で置換した半導体層（表面層）の上に、層状物質をエピタキシャル成長させて層状物質層を形成する。窒素原子を上記のＶＩ族元素で置換した表面層は、最表面の窒素を酸素、硫黄、セレン、テルルのいずれかのＶＩ族元素で置換した窒化物半導体の層であり、この上には、ファンデルワールス力で接合した層状物質を結晶成長することが可能となる。
　上述した製造方法により作製される層状物質積層構造は、図４に示すように、窒化物半導体から構成されて主表面をＶ族極性面とした半導体層１０１と、半導体層１０１に接して形成された１分子層の表面層１０３と、表面層１０３の上に形成された層状物質層１０２とを備えるものとなる。なお、表面層１０３は、酸素、硫黄、セレン、テルルのいずれかのＶＩ族元素とインジウムとから構成され、層状物質層１０２は、表面層１０３の上にファンデルワールス力により結合して形成されている。
　なお、半導体層をサファイア基板の上に形成した場合、層状物質積層構造は、図５に示すように、サファイア基板１１１の上に形成された半導体層１０１と、半導体層１０１に接して形成された表面層１０３と、表面層１０３の上に形成された層状物質層１０２とを備えるものとなる。
　また、層状物質積層構造は、図６に示すように、層状物質層１０２の上に異種の層状物質からなる層状物質層１０４をファンデルワールス力で接合して積層したヘテロ構造としても良い。
　また、前述した第３工程の後の第４工程で、層状物質層の上に、半導体の層および金属の層の少なくとも１つから構成された異種材料層を積層することで、図７に示すように、層状物質層１０２の上に、半導体結晶もしくは金属結晶からなる異種材料層１０５を形成しても良い。この異種材料層１０５は、３次元結晶を基板としてエピタキシャル成長によって形成する場合より、結晶性に劣る可能性がある。しかし、層状物質層１０２の層間がファンデルワールス力で結合しているため、層状物質層１０２においてサファイア基板１１１から、異種材料層１０５を機械的に剥離させることが可能となる。
　上述した実施の形態における層状物質積層構造は、例えば、トランジスタなどの能動素子に適用可能である。例えば、半導体層を、導電性を備える窒化物半導体からなる第１半導体層と、この上に形成されたノンドープＡｌＮ、ＧａＮ、ｈ－ＢＮなどからなる第２半導体層とから構成し、この上に層状物質層を形成する。この構成において、第１半導体層をバックゲートとし、第２半導体層をゲート絶縁層とし、層状物質層をチャネル層としたバックゲート型電界効果トランジスタとすることができる。
　半導体層を、ｐ型の窒化物半導体からなるｐ型半導体層と、この上に形成したｎ型の窒化物半導体からなるｎ型半導体層とから構成し、この上にｐ型及びｎ型の層状物質層によるヘテロ構造を形成すれば、タンデム型の太陽電池もしくはフォトダイオードとして動作することが可能である。この構成においては、層状物質層で吸収される光は窒化物半導体を透過するため、光を窒化物半導体の層の側から取り込むことが可能である。上述した構成のフォトダイオードにおいては、吸収波長は、層状物質の材料を変えることで可変とし、ダイオードとしては高電圧まで耐えることができる窒化物によって構成できるという利点がある。また、成長表面側をコーティングすることで層状物質部分を密封することが可能となる。層状物質層の上にカルコパイライト型半導体層を形成することでもタンデム型太陽電池として動作させることが可能である。
　以上に説明したように、本発明によれば、主表面をＶ族極性面とした窒化物半導体の半導体層の最表面の窒素原子を、酸素、硫黄、セレン、テルルのいずれかのＶＩ族元素で置換したので、窒化物半導体の上により容易に層状物質が形成できるようになる。
　なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。
　１０１…半導体層、１０２…層状物質層、１０３…表面層、１０４…層状物質層、１０５…異種材料層。

Claims (7)

  1. 　窒化物半導体から構成されて主表面をＶ族極性面とした半導体層を形成する第１工程と、
    　前記半導体層の表面の窒素原子を、酸素、硫黄、セレン、テルルのいずれかのＶＩ族元素で置換する第２工程と、
    　表面の窒素原子を前記ＶＩ族元素で置換した前記半導体層の表面の上に、層状物質をエピタキシャル成長させて層状物質層を形成する第３工程と
    　を備えることを特徴とする層状物質積層構造の作製方法。
  2. 　請求項１記載の層状物質積層構造の作製方法において、
    　前記第１工程では、前記半導体層を形成するとともに前記半導体層の表面に１分子層のＩｎＮからなる表面層を、主表面をＶ族極性面として形成し、
    　前記第２工程では、前記半導体層の表面の窒素原子として前記表面層の窒素原子を、前記ＶＩ族元素で置換する
    　ことを特徴とする層状物質積層構造の作製方法。
  3. 　請求項１または２記載の層状物質積層構造の作製方法において、
    　前記第２工程では、加熱により前記半導体層の表面の窒素原子を前記ＶＩ族元素に置換することを特徴とする層状物質積層構造の作製方法。
  4. 　請求項１～３のいずれか１項に記載の層状物質積層構造の作製方法において、
    　前記層状物質層の上に、半導体の層および金属の層の少なくとも１つから構成された異種材料層を積層する第４工程を備えることを特徴とする層状物質積層構造の作製方法。
  5. 　窒化物半導体から構成されて主表面をＶ族極性面とした半導体層と、
    　前記半導体層の上に形成された層状物質からなる層状物質層と
    　を備え、
    　前記半導体層の表面は、窒素の代わりに酸素、硫黄、セレン、テルルのいずれかのＶＩ族元素が結合し、
    　前記層状物質層は、前記半導体層の表面の上にファンデルワールス力により結合して形成されている
    　ことを特徴とする層状物質積層構造。
  6. 　請求項５記載の層状物質積層構造において、
    　前記半導体層の表面には、前記ＶＩ族元素とＩｎとから構成された表面層が形成されていることを特徴とする層状物質積層構造。
  7. 　請求項５または６記載の層状物質積層構造において、
    　前記層状物質層の上に形成され、半導体の層および金属の層の少なくとも１つから構成された異種材料層を備えることを特徴とする層状物質積層構造。
PCT/JP2019/025826 2018-07-05 2019-06-28 層状物質積層構造およびその作製方法 WO2020009021A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/256,941 US20210272794A1 (en) 2018-07-05 2019-06-28 Layered Material Laminate Structure and Method for Producing Same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018128027A JP6996436B2 (ja) 2018-07-05 2018-07-05 層状物質積層構造およびその作製方法
JP2018-128027 2018-07-05

Publications (1)

Publication Number Publication Date
WO2020009021A1 true WO2020009021A1 (ja) 2020-01-09

Family

ID=69060872

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/025826 WO2020009021A1 (ja) 2018-07-05 2019-06-28 層状物質積層構造およびその作製方法

Country Status (3)

Country Link
US (1) US20210272794A1 (ja)
JP (1) JP6996436B2 (ja)
WO (1) WO2020009021A1 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10112439A (ja) * 1996-10-04 1998-04-28 Sony Corp ｎ型窒化物系ＩＩＩ−Ｖ族化合物半導体の成長方法
JPH11204888A (ja) * 1998-01-13 1999-07-30 Ricoh Co Ltd 半導体発光素子および半導体単結晶基板の作製方法
JPH11243253A (ja) * 1998-02-25 1999-09-07 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法、半導体装置の製造方法、窒化物系ｉｉｉ−ｖ族化合物半導体成長用基板および窒化物系ｉｉｉ−ｖ族化合物半導体成長用基板の製造方法
JP2005303250A (ja) * 2004-03-18 2005-10-27 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005322840A (ja) * 2004-05-11 2005-11-17 Hitachi Cable Ltd 窒化物半導体、窒化物半導体ウェハ及びその製造方法
JP2006213586A (ja) * 2005-02-07 2006-08-17 Tokyo Institute Of Technology 窒化アルミニウム単結晶積層基板
JP2009221056A (ja) * 2008-03-17 2009-10-01 Sharp Corp 結晶成長方法、結晶成長装置、および半導体デバイス
JP2014075527A (ja) * 2012-10-05 2014-04-24 Nippon Telegr & Teleph Corp <Ntt> 半導体素子構造およびその作製法
WO2015029434A1 (ja) * 2013-08-30 2015-03-05 独立行政法人科学技術振興機構 半導体素子

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3470054B2 (ja) * 1998-12-28 2003-11-25 シャープ株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体装置
JP3639789B2 (ja) * 2001-01-31 2005-04-20 シャープ株式会社 窒化物系半導体発光素子
JP5561629B2 (ja) * 2006-05-17 2014-07-30 国立大学法人 千葉大学 半導体光素子
US20080111144A1 (en) * 2006-11-15 2008-05-15 The Regents Of The University Of California LIGHT EMITTING DIODE AND LASER DIODE USING N-FACE GaN, InN, AND AlN AND THEIR ALLOYS
WO2017000906A1 (en) * 2015-07-01 2017-01-05 The Hong Kong University Of Science And Technology Enhancement-mode double-channel high electron mobility transistor
JP6811472B2 (ja) * 2016-10-28 2021-01-13 国立大学法人東海国立大学機構 Ｉｉｉ族窒化物半導体素子の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10112439A (ja) * 1996-10-04 1998-04-28 Sony Corp ｎ型窒化物系ＩＩＩ−Ｖ族化合物半導体の成長方法
JPH11204888A (ja) * 1998-01-13 1999-07-30 Ricoh Co Ltd 半導体発光素子および半導体単結晶基板の作製方法
JPH11243253A (ja) * 1998-02-25 1999-09-07 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法、半導体装置の製造方法、窒化物系ｉｉｉ−ｖ族化合物半導体成長用基板および窒化物系ｉｉｉ−ｖ族化合物半導体成長用基板の製造方法
JP2005303250A (ja) * 2004-03-18 2005-10-27 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005322840A (ja) * 2004-05-11 2005-11-17 Hitachi Cable Ltd 窒化物半導体、窒化物半導体ウェハ及びその製造方法
JP2006213586A (ja) * 2005-02-07 2006-08-17 Tokyo Institute Of Technology 窒化アルミニウム単結晶積層基板
JP2009221056A (ja) * 2008-03-17 2009-10-01 Sharp Corp 結晶成長方法、結晶成長装置、および半導体デバイス
JP2014075527A (ja) * 2012-10-05 2014-04-24 Nippon Telegr & Teleph Corp <Ntt> 半導体素子構造およびその作製法
WO2015029434A1 (ja) * 2013-08-30 2015-03-05 独立行政法人科学技術振興機構 半導体素子

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A. YOSHIKAWA ET AL.: "Proposal and achievement of novel structure InN/GaN multiple quantum wells consisting of 1 ML and fractional monolayer InN wells inserted in GaN matrix", APPLIED PHYSICS LETTERS, vol. 90, 12 February 2007 (2007-02-12), pages 073101 - 1 - 073101-3, XP012096063 *
M. JAMIL ET AL.: "MOVPE and photoluminescence of narrow band gap(0.77 eV)InN on GaN/sapphire by pulsed growth mode", PHYSICA STATUS SOLIDI, vol. 205, no. 12, 3 September 2008 (2008-09-03), pages 2886 - 2891, XP055239934, DOI: 10.1002/pssa.200824136 *

Also Published As

Publication number Publication date
JP2020009848A (ja) 2020-01-16
JP6996436B2 (ja) 2022-01-17
US20210272794A1 (en) 2021-09-02

Similar Documents

Publication Publication Date Title
JP4189386B2 (ja) 窒化物半導体結晶層の成長方法および窒化物半導体発光素子の製法
CN103311393B (zh) 氮化物半导体元件和氮化物半导体晶片
US8835983B2 (en) Nitride semiconductor device including a doped nitride semiconductor between upper and lower nitride semiconductor layers
TWI384549B (zh) 半導體結構
JP2004140339A (ja) 窒化物系ヘテロ構造を有するデバイス及びその製造方法
JP2000252458A (ja) 半導体素子
WO2014017063A1 (ja) 半導体基板、半導体基板の製造方法及び複合基板の製造方法
JP6731584B2 (ja) 窒化物半導体装置および窒化物半導体基板
JP2009111012A (ja) 半導体発光素子
KR20030019609A (ko) 반도체소자, 반도체층 및 그 제조방법
CN114256057A (zh) 氮化物外延结构和半导体器件
US5843227A (en) Crystal growth method for gallium nitride films
US20120086017A1 (en) Heterogeneous substrate, nitride-based semiconductor device using same, and manufacturing method thereof
JPH0864910A (ja) 半導体発光素子
JP2005285869A (ja) エピタキシャル基板及びそれを用いた半導体装置
TWI535060B (zh) A method for manufacturing a nitride semiconductor device
WO2016072122A1 (ja) 半導体装置およびその製造方法
US8729578B2 (en) Semiconductor light emitting device and method for manufacturing the same
WO2020009021A1 (ja) 層状物質積層構造およびその作製方法
JP2007103955A (ja) 窒化物半導体素子および窒化物半導体結晶層の成長方法
JP2004006957A (ja) 光半導体装置
JPH05243613A (ja) 発光素子およびその製造方法
US9728610B1 (en) Semiconductor component with a multi-layered nucleation body
JP2006024582A (ja) 半導体素子、半導体層および半導体層の製造方法
JP3275894B2 (ja) ＧａＩｎＰ系積層構造体の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19830880

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19830880

Country of ref document: EP

Kind code of ref document: A1