WO2016072122A1 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
WO2016072122A1
WO2016072122A1 PCT/JP2015/072863 JP2015072863W WO2016072122A1 WO 2016072122 A1 WO2016072122 A1 WO 2016072122A1 JP 2015072863 W JP2015072863 W JP 2015072863W WO 2016072122 A1 WO2016072122 A1 WO 2016072122A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
electrode
semiconductor device
substrate
gan
Prior art date
Application number
PCT/JP2015/072863
Other languages
English (en)
French (fr)
Inventor
深澤　暁
澄人 大内
Original Assignee
エア・ウォーター株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エア・ウォーター株式会社 filed Critical エア・ウォーター株式会社
Priority to US15/521,697 priority Critical patent/US10186585B2/en
Priority to KR1020177015043A priority patent/KR102510589B1/ko
Priority to CN201580058266.4A priority patent/CN107004724B/zh
Priority to EP15856987.1A priority patent/EP3217436B8/en
Publication of WO2016072122A1 publication Critical patent/WO2016072122A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material

Definitions

  • the present invention relates to a semiconductor device and a manufacturing method thereof, and more specifically to a semiconductor device including a SiC (silicon carbide) layer and a manufacturing method thereof.
  • SiC has a larger band gap than Si (silicon) and a high dielectric breakdown electric field strength. For this reason, SiC is expected as a material for a semiconductor device having a high breakdown voltage.
  • 3C—SiC SiC having a 3C type crystal structure
  • GaN gallium nitride
  • a Si substrate or a bulk SiC substrate is widely used. Of these, only about 4 inches of SiC substrates currently exist, and there is a problem that it is difficult to increase the diameter. In order to obtain an inexpensive and large-diameter SiC layer, it is preferable to use a Si substrate as a base substrate.
  • Patent Document 1 A conventional semiconductor device containing GaN is disclosed in Patent Document 1 below, for example.
  • an Si substrate, a buffer layer formed on the Si substrate, an n-type semiconductor layer made of GaN formed on the buffer layer, and InGaN (nitrided) formed on the n-type semiconductor layer are disclosed.
  • a semiconductor device is disclosed.
  • the buffer layer is formed by alternately stacking first layers made of AlN (aluminum nitride) and second layers made of GaN.
  • Patent Documents 2 and 3 below disclose a method for forming a GaN layer on a SiC layer.
  • an Al x In y Ga 1-xy N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, x + y ⁇ 1) layer is formed on SiC at a temperature higher than the GaN film formation temperature, Thereafter, a first step of depositing GaN at the GaN deposition temperature, and Al x In y Ga 1-xy N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, x + y ⁇ 1) at a temperature lower than the GaN deposition temperature. And a second step of depositing GaN at a GaN deposition temperature, and a semiconductor substrate manufacturing method.
  • a Si substrate having a SiC single crystal thin film with a thickness of 2 nm to 3.5 ⁇ m formed on the surface is prepared, and the Si substrate with the SiC single crystal thin film is heated to a predetermined growth temperature.
  • a method of manufacturing a semiconductor substrate comprising: a step of laterally growing a three-dimensional nucleus of a GaN crystal to form a continuous GaN single crystal film at a temperature lower than the growth temperature of the buffer layer. It is disclosed.
  • the buffer layer has a film thickness of less than 15 nm and a composition of Al x In y Ga 1-xy N (0.05 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 0.5, x + y ⁇ 1).
  • the conventional technique When a semiconductor device including a vertical device is manufactured using a GaN layer, the conventional technique has a problem that the electric resistance in the vertical direction (direction perpendicular to the substrate surface) is high and the power consumption is large.
  • the present invention is for solving the above-described problems, and an object of the present invention is to provide a semiconductor device capable of reducing power consumption and a method for manufacturing the same.
  • a semiconductor device includes a conductor layer, a SiC layer formed on the surface of the conductor layer, and Al x Ga 1-x N (0 ⁇ x ⁇ 1) formed on the surface of the SiC layer.
  • the semiconductor device further includes a composite layer formed on the surface of the Al y Ga 1-y N layer, and the composite layer is an Al m Ga 1-m N (0 ⁇ m ⁇ 1, y ⁇ m) layer.
  • the composite layer is an Al m Ga 1-m N (0 ⁇ m ⁇ 1, y ⁇ m) layer.
  • a Al m Ga 1-m Al was formed on the surface of the n layer n Ga 1-n n (0 ⁇ n ⁇ 1, n ⁇ x, n ⁇ m) layer
  • a first electrode, a conductive It is formed on the surface side of the Al n Ga 1-n N layer farthest from the body layer.
  • each of the Al y Ga 1-y N layer and the Al n Ga 1-n N layer has an n-type conductivity, and the Al y Ga 1-y N layer and the Al n Ga layer Each of the 1-n N layers is doped with Si.
  • each thickness of the Al y Ga 1-y N layer and the Al n Ga 1-n N layer is 50 nm or more and 5 ⁇ m or less.
  • the thickness of each of the Al x Ga 1-x N layer and the Al m Ga 1-m N layer is greater than 0 and 15 nm or less.
  • the composite layer is 1 layer or more and 4 layers or less.
  • the conductor layer is preferably a Si substrate.
  • a method for manufacturing a semiconductor device includes a step of preparing a substrate including a conductor layer and a SiC layer formed on the surface of the conductor layer, and Al x Ga 1 ⁇ on the surface of the SiC layer.
  • x N a step of forming a (0 ⁇ x ⁇ 1) layer, Al x Ga 1-x N layer Al y Ga 1-y N layer of the first conductivity type on the surface of (0 ⁇ y ⁇ 1, y ⁇ a step of forming the x), Al in the surface of the Al y Ga 1-y N layer m Ga 1-m N (0 ⁇ a m ⁇ 1, y ⁇ m) layer of Al y Ga 1-y N layer A step of forming a film at a temperature lower than the film forming temperature, and an Al n Ga 1-n N layer (0 ⁇ n ⁇ 1, n ⁇ x, n ⁇ m) layer on the surface of the Al m Ga 1-m N layer, A step of forming a film at a temperature higher than the film forming temperature of the Al m Ga 1-m N layer, a step of forming a first electrode on the surface side of the Al n Ga 1-n N layer, and an Al n Ga 1-n Forming a second electrode on the back side of the
  • Si is doped during the formation of the Al y Ga 1-y N layer in the step of forming the Al y Ga 1-y N layer.
  • Si is doped during the formation of the Al n Ga 1-n N layer in the step of forming the Al n Ga 1-n N layer.
  • the second electrode is formed on the back side of the Al n Ga 1-n N layer.
  • the substrate is preferably removed in the step of removing the conductor layer.
  • a semiconductor device capable of reducing power consumption and a method for manufacturing the same can be provided.
  • the “front surface” of each layer constituting the semiconductor device refers to the upper surface in the drawing
  • the “back surface” refers to the lower surface in the drawing.
  • “Formed on the front surface” means that it was formed in contact with the front surface
  • “formed on the back surface” indicates that it was formed in contact with the back surface.
  • “Surface side” means a position including a position in contact with the “surface” and a position including a position on the upper side in FIG.
  • the “back side” means a position in contact with the “back side” and the “back side” includes a lower position in the figure at a distance.
  • FIG. 1 is a cross-sectional view showing a configuration of a semiconductor device according to a first embodiment of the present invention.
  • the semiconductor device in the present embodiment includes a Schottky barrier diode.
  • the semiconductor device includes a Si substrate 1, a SiC layer 2, an AlN layer 3, a GaN layer 4, an AlN layer 5, a GaN layer 6, and electrodes 9 and 10.
  • the Si substrate 1 (an example of a conductor layer) is made of n-type Si.
  • the Si substrate 1 has a front surface 1a and a back surface 1b.
  • the surface 1a of the Si substrate 1 is composed of a (111) plane of Si crystal.
  • the SiC layer 2 is formed on the surface 1 a of the Si substrate 1.
  • the Si substrate 1 is made of, for example, 3C—SiC, 4H—SiC, or 6H—SiC.
  • the SiC layer 2 is generally made of 3C—SiC.
  • the thickness of SiC layer 2 is not less than 2 nm and not more than 3.5 ⁇ m, for example.
  • the SiC layer 2 is an MBE (molecular beam epitaxy) method, a CVD (chemical vapor deposition) method, an LPE (liquid phase epitaxy) method, or the like on an underlayer made of SiC obtained by carbonizing the surface of the Si substrate 1. And may be formed by homoepitaxial growth of SiC. SiC layer 2 may be formed only by carbonizing the surface of Si substrate 1. Furthermore, SiC layer 2 may be formed by heteroepitaxially growing SiC on the surface of Si substrate 1 with the buffer layer interposed therebetween.
  • MBE molecular beam epitaxy
  • CVD chemical vapor deposition
  • LPE liquid phase epitaxy
  • An AlN layer (HT (High Temperature) -AlN layer) 3 is formed on the surface of the SiC layer 2.
  • the AlN layer 3 functions as a buffer layer that relaxes the difference in lattice constant between the SiC layer 2 and the GaN layer 4.
  • the AlN layer 3 is formed by using, for example, MOCVD (Metal Organic Chemical Vapor Deposition) method.
  • the growth temperature of the AlN layer 3 is, for example, 1100 ° C. or higher and 1300 ° C. or lower.
  • the deposition temperature of the AlN layer 3 is arbitrary, and may be the same as the deposition temperature of the GaN layer 4 described later, but is preferably higher than the deposition temperature of the GaN layer 4 described later.
  • the growth temperature of the AlN layer 3 is, for example, 1100 ° C. or higher and 1300 ° C. or lower.
  • the Al source gas for example, TMA (Tri Methyl Aluminum), TEA (Tri Ethyl Aluminum), or the like is used.
  • NH 3 ammonia
  • the thickness of the AlN layer 3 is preferably greater than 0 and 15 nm or less. Thereby, dislocations formed in the AlN layer 3 can be reduced and the crystallinity of the GaN layer 4 can be improved. In addition, the time required for forming the AlN layer 3 can be shortened.
  • the AlN layer 3 may be an Al x Ga 1-x N (0 ⁇ x ⁇ 1) layer by replacing a part of Al atoms with Ga atoms.
  • the Al x Ga 1-x N layer is preferably AlN (not replacing Al atoms with Ga atoms).
  • the GaN layer 4 is formed on the surface of the AlN layer 3.
  • the GaN layer 4 is doped with Si and has n-type conductivity.
  • the thickness of the GaN layer 4 is preferably 50 nm or more and 5 ⁇ m or less.
  • the thickness of the GaN layer 4 is more preferably 200 nm or more and 2 ⁇ m or less.
  • the GaN layer 4 is formed by the following method using, for example, the MOCVD method. First, a three-dimensional nucleus made of a GaN crystal is formed to have a predetermined density. Subsequently, at a temperature lower than the growth temperature of the AlN layer 3, three-dimensional nuclei made of GaN crystals are laterally grown to form a continuous GaN single crystal film. At this time, for example, TMG (Tri Ethyl Gallium), TEG (Tri Ethyl Gallium) or the like is used as the Ga source gas. For example, NH 3 is used as the N source gas. For example, SiH 4 (silane) is used as the Si source gas. Like this method, the n-type GaN layer 4 can be produced by a simple method by doping Si during the formation of the GaN layer 4.
  • the processing temperature (film formation temperature of the GaN layer 4) in the step of forming the three-dimensional nucleus and the step of laterally growing the three-dimensional nucleus by the GaN crystal is, for example, 900 ° C. or higher and 1200 ° C. or lower.
  • the GaN layer 4 is obtained by replacing a part of Ga atoms with Al atoms, whereby an Al y Ga 1-y N layer (0 ⁇ y ⁇ 1, y ⁇ x, preferably y ⁇ 0.2, more preferably y ⁇ 0.1).
  • the Al y Ga 1-y N layer is preferably GaN (not replacing Ga atoms with Al atoms).
  • the AlN layer (LT (Low Temperature) -AlN layer) 5 is formed on the surface of the GaN layer 4.
  • the AlN layer 5 functions as an intermediate layer that suppresses the warpage of the substrate while maintaining the crystallinity of GaN.
  • the AlN layer 5 is formed using, for example, the MOCVD method.
  • the growth temperature of the AlN layer 5 is set lower than the film formation temperature of the GaN layers 4 and 6.
  • the thickness of the AlN layer 5 is preferably greater than 0 and 20 nm or less.
  • the thickness of the AlN layer 5 is more preferably 15 nm or less.
  • the AlN layer 5 may be an Al m Ga 1-m N (0 ⁇ m ⁇ 1, y ⁇ m) layer by replacing a part of Al atoms with Ga atoms.
  • the Al m Ga 1-m N layer is preferably AlN (not replacing Al atoms with Ga atoms).
  • the value of x and the value of m may be the same or different from each other.
  • the GaN layer 6 is formed on the surface of the AlN layer 5.
  • the GaN layer 4 is doped with Si and has n-type conductivity.
  • the GaN layer 6 is formed by the same method as the GaN layer 4 including the film formation temperature.
  • the thickness of the GaN layer 6 is preferably 50 nm or more and 5 ⁇ m or less. Note that the Si doping concentration of the GaN layer 6 may be different from those of the other GaN layers 2 and 4 depending on the type of device to be formed.
  • the GaN layer 6 may be an Al n Ga 1-n N layer (0 ⁇ n ⁇ 1, n ⁇ x, n ⁇ m) by replacing a part of Ga atoms with Al atoms.
  • the Al n Ga 1-n N layer is preferably GaN (not replacing Ga atoms with Al atoms).
  • the n-type impurity concentration of the GaN layer 6 may be lower than the n-type impurity concentration of the GaN layer 4. Further, the n-type impurity concentration at the top of the GaN layer 6 may be lower than the n-type impurity concentration at the bottom of the GaN layer 6.
  • the value of y and the value of n may be the same or different from each other.
  • the AlN layer 5 and the GaN layer 6 constitute a composite layer 7.
  • the number of composite layers (here, one layer) formed on the surface side of the GaN layer 4 is arbitrary, but is preferably 1 layer or more and 4 layers or less.
  • the electrode 9 is formed on the surface side of the composite layer GaN layer 6 that is located farthest from the SiC layer 2.
  • the m value or the n value of each layer in the plurality of composite layers may be different from each other.
  • the electrode 9 is an anode electrode and is formed on the surface of the GaN layer 6.
  • the electrode 9 is in Schottky contact with the GaN layer 6.
  • the electrode 9 is made of, for example, Au (gold).
  • the electrode 9 is formed by, for example, vapor deposition, MOCVD, or sputtering.
  • the electrode 10 is a cathode electrode and is formed on the back surface 1 b of the Si substrate 1.
  • the electrode 10 is made of, for example, Al.
  • the electrode 10 is formed by, for example, vapor deposition, MOCVD, sputtering, or the like.
  • the semiconductor device in this embodiment operates as follows. When a positive potential is applied to the electrode 9 while the electrode 10 is grounded, a current I flows from the electrode 9 to the electrode 10. Since the AlN layers 3 and 5 are thin, electrons can pass through each of the AlN layers 3 and 5 by the tunnel effect. The magnitude of the current I depends on the voltage between the electrode 9 and the electrode 10.
  • the semiconductor device in the present embodiment is manufactured by the following method.
  • a structure (substrate) 8 including the Si substrate 1 and the SiC layer 2 is prepared.
  • An AlN layer 3 is formed on the surface of the SiC layer 2.
  • a GaN layer 4 is deposited on the surface of the AlN layer 3 at a temperature lower than the deposition temperature of the AlN layer 3.
  • An AlN layer 5 is formed on the surface of the GaN layer 4.
  • a GaN layer 6 is deposited on the surface of the AlN layer 5 at a temperature lower than the deposition temperature of the AlN layer 5.
  • An electrode 9 is formed on the surface of the GaN layer 6 (the surface side of the AlN layer 3).
  • An electrode 10 is formed on the back surface 1b of the Si substrate 1 (the back surface side of the AlN layer 3).
  • the lattice constant of AlN is slightly smaller than that of GaN. For this reason, when the GaN layer 4 is formed using the AlN layer 3 as a base as in the present embodiment, compressive stress is applied to the GaN layer 4 and cracks are unlikely to occur in the GaN layer 4. Thereby, the GaN layer 4 having a good quality crystal can be obtained, and the electric resistance of the GaN layer 4 can be reduced.
  • the AlN layer 3 has a higher electrical resistance than other layers. In the present embodiment, by forming the AlN layer 3 on the SiC layer 2, the thickness of the AlN layer 3 is reduced while keeping the crystal of the GaN layer 4 formed on the surface of the AlN layer 3 in good quality. Can do.
  • the electrical resistance between the electrode 9 and the electrode 10 is reduced, and the power consumption of the semiconductor device can be reduced.
  • the SiC layer 2 on the Si substrate 1 an inexpensive and large-diameter semiconductor device can be obtained.
  • the SiC layer 2 on the Si substrate 1 even if the AlN layer 3 is thinned, it is possible to prevent the occurrence of defects due to meltback etching due to the reaction between Ga and Si.
  • FIG. 2 is a cross-sectional view showing the configuration of the semiconductor device according to the second embodiment of the present invention.
  • the semiconductor device according to the present embodiment is different from the configuration of the semiconductor device according to the first embodiment in that the Si substrate and the SiC layer are removed.
  • the electrode 10 is formed on the back side of the AlN layer 3.
  • the electrode 10 and the AlN layer 3 may be in direct contact with each other or an arbitrary conductor may be sandwiched between them.
  • Si substrate 1, SiC layer 2, AlN layer 3, GaN layer 4, AlN layer 5, and GaN layer 6 are manufactured by the same method as the manufacturing method of the first embodiment.
  • the electrode 9 are formed.
  • a resist is formed on the surface 9a of the electrode 9 when patterning the electrode 9, it is preferable to leave this resist as a protective film without removing it.
  • the support substrate 21 is attached to the surface 9a of the electrode 9 using an adhesive such as electron wax.
  • the support substrate 21 is made of, for example, Si or SiC.
  • Si substrate 1 is removed by wet etching using hot nitric acid or boiling nitric acid.
  • the SiC layer 2 is removed by dry etching or the like. Thereby, the substrate 8 is removed, and the back surface 3a of the AlN layer 3 is exposed. The SiC layer 2 may be left without being removed.
  • the substrate 8 may be removed after the AlN layer 3 and the GaN layer 4 are formed. Furthermore, all the layers formed on the back side of the remaining GaN layer may be removed while leaving the GaN layer farthest from the substrate 8 (the GaN layer at the top in the drawing).
  • the same effect as that of the first embodiment can be obtained.
  • the thickness of the semiconductor device is the thickness excluding the Si substrate and the SiC layer, the semiconductor device can be thinned, and the electrical resistance in the vertical direction can be reduced.
  • the thickness of each layer constituting the semiconductor device is measured using a spectroscopic ellipsometer.
  • the spectroscopic ellipsometer irradiates a measurement target with incident light that is polarized light, and receives reflected light from the measurement target. Since there is a phase shift or reflectance difference between S-polarized light and P-polarized light, the polarization state of the reflected light is different from the polarization state of the incident light. The change in the polarization state depends on the wavelength of incident light, the incident angle, the optical constant of the film, the film thickness, and the like.
  • the spectroscopic ellipsometer calculates the optical constant and film thickness of the film from the obtained reflected light based on the wavelength and incident angle of the incident light.
  • the conductor layer may be other than the Si substrate.
  • the conductor layer may be made of, for example, a metal such as Cu (copper) or Al, or a conductive semiconductor layer such as GaAs (gallium arsenide), Ge (germanium), or Si.
  • the AlN layer 5 and the GaN layer 6 may be omitted, and the electrode 9 may be directly formed on the surface of the GaN layer 4.
  • the manufacturing process can be simplified and the semiconductor device can have a simple configuration.
  • an AlN layer and a GaN layer may be further laminated on the surface side of the GaN layer 6. In this case, the crystal quality of the GaN layer can be improved.
  • the device formed in the semiconductor device may be an arbitrary vertical device, and may be a MOSFET, an LED (Light Emitting Diode), a thyristor, or a semiconductor laser in addition to the above Schottky barrier diode.
  • the magnitude of the current flowing between the first electrode formed on the front surface side of the Al y Ga 1-y N layer and the second electrode formed on the back surface side of the Si substrate is Any device that depends on the voltage between the first electrode and the second electrode may be used.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

　消費電力を低減することのできる半導体装置およびその製造方法を提供する。　半導体装置は、Ｓｉ（ケイ素）基板と、Ｓｉ基板の表面に形成されたＳｉＣ（炭化ケイ素）層と、ＳｉＣ層の表面に形成されたＡｌＮ（窒化アルミニウム）層と、ＡｌＮ層の表面に形成されたｎ型ＧａＮ（窒化ガリウム）層と、ＧａＮ層の表面側に形成された第１の電極と、Ｓｉ基板１の裏面側に形成された第２の電極とを備えている。第１の電極と第２の電極との間に流れる電流の大きさは、第１の電極と第２の電極との間の電圧に依存する。

Description

半導体装置およびその製造方法
　本発明は、半導体装置およびその製造方法に関し、より特定的には、ＳｉＣ（炭化ケイ素）層を備えた半導体装置およびその製造方法に関する。
　ＳｉＣは、Ｓｉ（ケイ素）に比べてバンドギャップが大きく、高い絶縁破壊電界強度を有している。このため、ＳｉＣは、高耐圧を有する半導体装置の材料として期待されている。また、３Ｃ－ＳｉＣ（３Ｃ型の結晶構造を有するＳｉＣ）は、ＧａＮ（窒化ガリウム）との格子定数が近いことから、ＧａＮを成長させるためのバッファー層として使用することができる。ＧａＮの絶縁破壊電界強度はＳｉＣの絶縁破壊電界よりも大きいため、３Ｃ－ＳｉＣをバッファー層とすることで、より高耐圧なＧａＮの半導体装置を実現することができる。
　ＳｉＣ層を成長させるための下地基板としては、Ｓｉ基板またはバルクのＳｉＣ基板が広く用いられている。このうちＳｉＣ基板は、現在のところ４インチ程度のものしか存在しておらず、大口径化が困難であるという問題を有している。安価で大口径のＳｉＣ層を得るためには、下地基板としてＳｉ基板を用いることが好ましい。
　ＧａＮを含む従来の半導体装置は、たとえば下記特許文献１に開示されている。下記特許文献１には、Ｓｉ基板と、Ｓｉ基板上に形成されたバッファー層と、バッファー層上に形成されたＧａＮからなるｎ形半導体層と、ｎ型半導体層上に形成されたＩｎＧａＮ（窒化インジウムガリウム）からなる活性層と、活性層上に形成されたＧａＮからなるｐ形半導体層と、ｐ形半導体層上に形成されたアノード電極と、Ｓｉ基板に形成されたカソード電極とを備えた半導体装置が開示されている。バッファー層は、ＡｌＮ（窒化アルミニウム）からなる第１の層と、ＧａＮからなる第２の層とを交互に積層したものである。
　また、下記特許文献２および３には、ＳｉＣ層上へＧａＮ層を形成する方法が開示されている。特許文献２には、ＳｉＣ上にＧａＮ成膜温度よりも高温下でＡｌxＩｎyＧａ1-x-yＮ（０＜ｘ≦１，０≦ｙ≦１，ｘ＋ｙ≦１）層を成膜し、その後ＧａＮ成膜温度でＧａＮを成膜する第１工程と、ＧａＮ成膜温度よりも低温下でＡｌxＩｎyＧａ1-x-yＮ（０＜ｘ≦１，０≦ｙ≦１，ｘ＋ｙ≦１）層を成膜し、その後ＧａＮ成膜温度でＧａＮを成膜する第２工程とを備えた半導体基板の製造方法が開示されている。
　特許文献３には、表面に膜厚２ｎｍ以上３．５μｍ以下のＳｉＣ単結晶薄膜が形成されたＳｉ基板を準備し、ＳｉＣ単結晶薄膜が形成されたＳｉ基板を所定の成長温度に加熱して、Ａｌ、Ｉｎ、Ｇａ、およびＮのうち少なくとも２成分から成るバッファー層を形成する工程と、バッファー層上に、バッファー層の成長温度より低い温度で、ＧａＮ結晶による三次元核を所定の密度となるように形成させる工程と、バッファー層の成長温度より低い温度で、ＧａＮ結晶による三次元核を横方向成長させて連続的なＧａＮ単結晶膜にする工程とを備えた半導体基板の製造方法が開示されている。バッファー層は、膜厚が１５ｎｍ未満であり、組成がＡｌxＩｎyＧａ1-x-yＮ（０．０５≦ｘ≦１，０≦ｙ≦０．５，ｘ＋ｙ≦１）である。
特開２００３－６０２３４号公報 特開２０１３－１７９１２１号公報 特開２０１４－７６９２５号公報
　ＧａＮ層を用いて縦型のデバイスを含む半導体装置を作製した場合、従来の技術には、縦方向（基板表面に垂直な方向）の電気抵抗が高く、消費電力が大きいという問題があった。
　本発明は、上記課題を解決するためのものであり、その目的は、消費電力を低減することのできる半導体装置およびその製造方法を提供することである。
　本発明の一の局面に従う半導体装置は、導電体層と、導電体層の表面に形成されたＳｉＣ層と、ＳｉＣ層の表面に形成されたＡｌxＧａ1-xＮ（０＜ｘ≦１）層と、ＡｌxＧａ1-xＮ層の表面に形成された第１導電型のＡｌyＧａ1-yＮ（０≦ｙ＜１、ｙ＜ｘ）層と、ＡｌyＧａ1-yＮ層の表面側に形成された第１の電極と、導電体層の裏面側に形成された第２の電極と、を備え、第１の電極と第２の電極との間に流れる電流の大きさは、第１の電極と第２の電極との間の電圧に依存する。
　上記半導体装置において好ましくは、ＡｌyＧａ1-yＮ層の表面に形成された複合層をさらに備え、複合層は、ＡｌmＧａ1-mＮ（０＜ｍ≦１、ｙ＜ｍ）層と、ＡｌmＧａ1-mＮ層の表面に形成されたＡｌnＧａ1-nＮ（０≦ｎ＜１、ｎ＜ｘ、ｎ＜ｍ）層とを含み、第１の電極は、導電体層から最も遠いＡｌnＧａ1-nＮ層よりも表面側に形成される。
　上記半導体装置において好ましくは、ＡｌyＧａ1-yＮ層およびＡｌnＧａ1-nＮ層の各々はｎ型の導電型を有しており、ＡｌyＧａ1-yＮ層およびＡｌnＧａ1-nＮ層の各々にはＳｉがドープされている。
　上記半導体装置において好ましくは、ＡｌyＧａ1-yＮ層およびＡｌnＧａ1-nＮ層の各々の厚さは、５０ｎｍ以上５μｍ以下である。
　上記半導体装置において好ましくは、ＡｌxＧａ1-xＮ層およびＡｌmＧａ1-mＮ層の各々の厚さは、０より大きく１５ｎｍ以下である。
　上記半導体装置において好ましくは、複合層は、１層以上４層以下である。
　上記半導体装置において好ましくは、導電体層はＳｉ基板である。
　本発明の他の局面に従う半導体装置の製造方法は、導電体層と、導電体層の表面に形成されたＳｉＣ層とを含む基板を準備する工程と、ＳｉＣ層の表面にＡｌxＧａ1-xＮ（０＜ｘ≦１）層を成膜する工程と、ＡｌxＧａ1-xＮ層の表面に第１導電型のＡｌyＧａ1-yＮ層（０≦ｙ＜１、ｙ＜ｘ）を成膜する工程と、ＡｌyＧａ1-yＮ層の表面にＡｌmＧａ1-mＮ（０＜ｍ≦１、ｙ＜ｍ）層を、ＡｌyＧａ1-yＮ層の成膜温度よりも低温で成膜する工程と、ＡｌmＧａ1-mＮ層の表面にＡｌnＧａ1-nＮ層（０≦ｎ＜１、ｎ＜ｘ、ｎ＜ｍ）層を、ＡｌmＧａ1-mＮ層の成膜温度よりも高温で成膜する工程と、ＡｌnＧａ1-nＮ層の表面側に第１の電極を形成する工程と、ＡｌnＧａ1-nＮ層の裏面側に第２の電極を形成する工程とを備え、第１の電極と第２の電極との間に流れる電流の大きさは、第１の電極と第２の電極との間の電圧に依存する。
　上記製造方法において好ましくは、ＡｌyＧａ1-yＮ層を成膜する工程において、ＡｌyＧａ1-yＮ層の成膜中にＳｉをドープする。
　上記製造方法において好ましくは、ＡｌnＧａ1-nＮ層を成膜する工程において、ＡｌnＧａ1-nＮ層の成膜中にＳｉをドープする。
　上記製造方法において好ましくは、ＡｌxＧａ1-xＮ層、ＡｌyＧａ1-yＮ層、ＡｌmＧａ1-mＮ層、およびＡｌnＧａ1-nＮ層を成膜した後で、導電体層を除去する工程と、導電体層を除去した後で、第２の電極を形成する工程において、ＡｌnＧａ1-nＮ層の裏面側に第２の電極を形成する。
　上記製造方法において好ましくは、導電体層を除去する工程において、基板を除去する。
　上記製造方法において好ましくは、導電体層を除去する工程において、基板から最も遠いＡｌnＧａ1-nＮ層を残して、ＡｌnＧａ1-nＮ層の裏面側に形成された全ての層を除去する。
　本発明によれば、消費電力を低減することのできる半導体装置およびその製造方法を提供することができる。
本発明の第１の実施の形態における半導体装置の構成を示す断面図である。 本発明の第２の実施の形態における半導体装置の構成を示す断面図である。 本発明の第２の実施の形態における半導体装置の製造方法の第１の工程を示す断面図である。 本発明の第２の実施の形態における半導体装置の製造方法の第２の工程を示す断面図である。 本発明の第２の実施の形態における半導体装置の製造方法の第３の工程を示す断面図である。 本発明の第２の実施の形態における半導体装置の製造方法の第４の工程を示す断面図である。
　以下、本発明の実施の形態について、図面に基づいて説明する。以降の説明において、半導体装置を構成する各層の「表面」とは、図中上側の面を指しており、「裏面」とは、図中下側の面を指している。「表面に形成された」とは、表面に接触して形成されたことを指しており、「裏面に形成された」とは、裏面に接触して形成されたことを指している。「表面側」とは、「表面」と接触する位置と、「表面」とは距離を隔てた図中上側の位置とを含む位置とを含む意味である。「裏面側」とは、「裏面」と接触する位置と、「裏面」とは距離を隔てた図中下側の位置とを含む意味である。
　［第１の実施の形態］
　図１は、本発明の第１の実施の形態における半導体装置の構成を示す断面図である。
　図１を参照して、本実施の形態における半導体装置は、ショットキーバリアダイオードを含んでいる。半導体装置は、Ｓｉ基板１と、ＳｉＣ層２と、ＡｌＮ層３と、ＧａＮ層４と、ＡｌＮ層５と、ＧａＮ層６と、電極９および１０とを備えている。
　Ｓｉ基板１（導電体層の一例）は、ｎ型のＳｉよりなっている。Ｓｉ基板１は、表面１ａおよび裏面１ｂを有している。Ｓｉ基板１の表面１ａは、Ｓｉ結晶の（１１１）面で構成されている。
　ＳｉＣ層２は、Ｓｉ基板１の表面１ａに形成されている。Ｓｉ基板１は、たとえば３Ｃ－ＳｉＣ、４Ｈ－ＳｉＣ、または６Ｈ－ＳｉＣなどよりなっている。特に、ＳｉＣ層２がＳｉ基板１上にエピタキシャル成長されたものである場合、一般的に、ＳｉＣ層２は３Ｃ－ＳｉＣよりなっている。ＳｉＣ層２の厚さは、たとえば２ｎｍ以上３．５μｍ以下である。
　ＳｉＣ層２は、Ｓｉ基板１の表面を炭化することで得られたＳｉＣよりなる下地層上に、ＭＢＥ（分子線エピタキシー）法、ＣＶＤ（化学蒸着）法、またはＬＰＥ（液相エピタキシー）法などを用いて、ＳｉＣをホモエピタキシャル成長させることによって形成されてもよい。ＳｉＣ層２は、Ｓｉ基板１の表面を炭化することのみによって形成されてもよい。さらに、ＳｉＣ層２は、バッファー層を挟んでＳｉ基板１の表面上にＳｉＣをヘテロエピタキシャル成長させることによって形成されてもよい。
　ＡｌＮ層（ＨＴ（Ｈｉｇｈ　Ｔｅｍｐｅｒａｔｕｒｅ）－ＡｌＮ層）３は、ＳｉＣ層２の表面に形成されている。ＡｌＮ層３は、ＳｉＣ層２とＧａＮ層４との格子定数の差を緩和するバッファー層としての機能を果たす。ＡｌＮ層３は、たとえばＭＯＣＶＤ（Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成される。ＡｌＮ層３の成長温度は、たとえば１１００℃以上１３００℃以下とされる。ＡｌＮ層３の成膜温度は任意であり、後述するＧａＮ層４の成膜温度と同程度の温度であってもよいが、後述するＧａＮ層４の成膜温度よりも高いことが好ましい。ＡｌＮ層３の成長温度は、たとえば１１００℃以上１３００℃以下とされる。このとき、Ａｌ源ガスとしては、たとえばＴＭＡ（Ｔｒｉ　Ｍｅｔｈｙｌ　Ａｌｕｍｉｎｉｕｍ）や、ＴＥＡ（Ｔｒｉ　Ｅｔｈｙｌ　Ａｌｕｍｉｎｉｕｍ）などが用いられる。Ｎ源ガスとしては、たとえばＮＨ3（アンモニア）が用いられる。ＡｌＮ層３の厚さは、０より大きく１５ｎｍ以下であることが好ましい。これにより、ＡｌＮ層３内に形成される転位を低減し、ＧａＮ層４の結晶性を良好にすることができる。加えて、ＡｌＮ層３の形成に要する時間を短縮することができる。
　なお、ＡｌＮ層３は、Ａｌ原子の一部をＧａ原子で置き換えることにより、ＡｌxＧａ1-xＮ（０＜ｘ≦１）層とされてもよい。但し、ＧａＮ層４の結晶性を確保するためには、ＡｌxＧａ1-xＮ層はＡｌＮであること（Ａｌ原子をＧａ原子で置き換えないこと）が好ましい。
　ＧａＮ層４は、ＡｌＮ層３の表面に形成されている。ＧａＮ層４は、Ｓｉがドープされており、ｎ型の導電型を有している。ＧａＮ層４の厚さは、５０ｎｍ以上５μｍ以下であることが好ましい。ＧａＮ層４の厚さは、２００ｎｍ以上２μｍ以下であることがより好ましい。これにより、基板の反りを抑制しつつ高品質なＧａＮ層を得ることができる。
　ＧａＮ層４は、たとえばＭＯＣＶＤ法を用いて、次の方法で形成される。始めに、ＧａＮ結晶による三次元核を所定の密度となるように形成させる。続いて、ＡｌＮ層３の成長温度より低い温度で、ＧａＮ結晶による三次元核を横方向成長させて連続的なＧａＮ単結晶膜にする。このとき、Ｇａ源ガスとしては、たとえば、ＴＭＧ（Ｔｒｉ　Ｍｅｔｈｙｌ　Ｇａｌｌｉｕｍ）や、ＴＥＧ（Ｔｒｉ　Ｅｔｈｙｌ　Ｇａｌｌｉｕｍ）などが用いられる。Ｎ源ガスとしては、たとえばＮＨ3が用いられる。Ｓｉ源ガスとしては、たとえばＳｉＨ4（シラン）が用いられる。この方法のように、ＧａＮ層４の成膜中にＳｉをドープすることにより、ｎ型のＧａＮ層４を簡易な方法で作製することができる。
　三次元核を形成させる工程、およびＧａＮ結晶による三次元核を横方向成長させる工程における処理温度（ＧａＮ層４の成膜温度）は、たとえば９００℃以上１２００℃以下である。
　なお、ＧａＮ層４は、Ｇａ原子の一部をＡｌ原子で置き換えることにより、ＡｌyＧａ1-yＮ層（０≦ｙ＜１、ｙ＜ｘ、好ましくはｙ≦０．２、より好ましくはｙ≦０．１）とされてもよい。但し、ＧａＮ層４の結晶性を確保するためには、ＡｌyＧａ1-yＮ層はＧａＮであること（Ｇａ原子をＡｌ原子で置き換えないこと）が好ましい。
　ＡｌＮ層（ＬＴ（Ｌｏｗ　Ｔｅｍｐｅｒａｔｕｒｅ）－ＡｌＮ層）５は、ＧａＮ層４の表面に形成されている。ＡｌＮ層５は、ＧａＮの結晶性を維持したまま基板の反りを抑制する中間層としての機能を果たす。ＡｌＮ層５は、たとえばＭＯＣＶＤ法を用いて形成される。ＡｌＮ層５の成長温度は、ＧａＮ層４および６の成膜温度よりも低温とされる。ＡｌＮ層５の厚さは、０より大きく２０ｎｍ以下であることが好ましい。ＡｌＮ層５の厚さは、１５ｎｍ以下であることがより好ましい。
　なお、ＡｌＮ層５は、Ａｌ原子の一部をＧａ原子で置き換えることにより、ＡｌmＧａ1-mＮ（０＜ｍ≦１、ｙ＜ｍ）層とされてもよい。但し、ＧａＮ層６の結晶性を確保するためには、ＡｌmＧａ1-mＮ層はＡｌＮであること（Ａｌ原子をＧａ原子で置き換えないこと）が好ましい。ｘの値とｍの値とは同一であってもよいし、互いに異なっていてもよい。
　ＧａＮ層６は、ＡｌＮ層５の表面に形成されている。ＧａＮ層４は、Ｓｉがドープされており、ｎ型の導電型を有している。ＧａＮ層６は、成膜温度も含めてＧａＮ層４と同様の方法で形成される。ＧａＮ層６の厚さは、５０ｎｍ以上５μｍ以下であることが好ましい。なお、ＧａＮ層６のＳｉドープ濃度は、形成するデバイスの種類に応じて、他のＧａＮ層２およびＧａＮ層４とは異なる値にしてもよい。
　なお、ＧａＮ層６は、Ｇａ原子の一部をＡｌ原子で置き換えることにより、ＡｌnＧａ1-nＮ層（０≦ｎ＜１、ｎ＜ｘ、ｎ＜ｍ）とされてもよい。但し、ＧａＮ層４の結晶性を確保するためには、ＡｌnＧａ1-nＮ層はＧａＮであること（Ｇａ原子をＡｌ原子で置き換えないこと）が好ましい。ＧａＮ層６のｎ型不純物濃度は、ＧａＮ層４のｎ型不純物濃度よりも低くてもよい。また、ＧａＮ層６の上部のｎ型不純物濃度がＧａＮ層６の下部のｎ型不純物濃度よりも低くてもよい。ｙの値とｎの値とは同一であってもよいし、互いに異なっていてもよい。
　ＡｌＮ層５とＧａＮ層６とは複合層７を構成している。ＧａＮ層４の表面側に形成される複合層の数（ここでは１層）は任意であるが、１層以上４層以下であることが好ましい。複数の複合層が積層して形成されている場合、電極９は、ＳｉＣ層２から最も離れた位置に存在する複合層のＧａＮ層６よりも表面側に形成される。複数の複合層中の各層のｍの値またはｎの値は、互いに異なっていてもよい。
　電極９は、アノード電極であり、ＧａＮ層６の表面に形成されている。電極９はＧａＮ層６とショットキー接触している。電極９は、たとえばＡｕ（金）よりなっている。電極９は、たとえば蒸着法、ＭＯＣＶＤ法、またはスパッタ法などにより形成される。
　電極１０は、カソード電極であり、Ｓｉ基板１の裏面１ｂに形成されている。電極１０は、たとえば、Ａｌなどよりなっている。電極１０は、たとえば蒸着法、ＭＯＣＶＤ法、またはスパッタ法などにより形成される。
　本実施の形態における半導体装置は、次のように動作する。電極１０が接地された状態で、電極９に正の電位が付与されると、電極９から電極１０に電流Ｉが流れる。ＡｌＮ層３および５は薄いため、電子は、トンネル効果によりＡｌＮ層３および５の各々を通過することができる。電流Ｉの大きさは、電極９と電極１０との間の電圧に依存する。
　本実施の形態における半導体装置は、次の方法で製造される。Ｓｉ基板１と、ＳｉＣ層２とを含む構造（基板）８を準備する。ＳｉＣ層２の表面にＡｌＮ層３を形成する。ＡｌＮ層３の表面にＧａＮ層４を、ＡｌＮ層３の成膜温度より低温で成膜する。ＧａＮ層４の表面にＡｌＮ層５を形成する。ＡｌＮ層５の表面にＧａＮ層６を、ＡｌＮ層５の成膜温度より低温で成膜する。ＧａＮ層６の表面（ＡｌＮ層３の表面側）に電極９を形成する。Ｓｉ基板１の裏面１ｂ（ＡｌＮ層３の裏面側）に電極１０を形成する。
　ＡｌＮの格子定数は、ＧａＮの格子定数よりもわずかに小さい。このため、本実施の形態のように、ＡｌＮ層３を下地としてＧａＮ層４を形成すると、ＧａＮ層４に圧縮応力が加わり、ＧａＮ層４にクラックが発生しにくくなる。これにより、良質な結晶のＧａＮ層４を得ることができ、ＧａＮ層４の電気抵抗を低減することができる。一方で、ＡｌＮ層３は、他の層と比較して高い電気抵抗を有している。本実施の形態では、ＳｉＣ層２上にＡｌＮ層３を形成することにより、ＡｌＮ層３の表面に形成されるＧａＮ層４の結晶を良質に保ちつつ、ＡｌＮ層３の厚さを小さくすることができる。その結果、電極９と電極１０との間の電気抵抗が低減され、半導体装置の消費電力を低減することができる。また、Ｓｉ基板１上にＳｉＣ層２を形成することにより、安価で大口径の半導体装置を得ることができる。さらに、Ｓｉ基板１上にＳｉＣ層２を形成することにより、ＡｌＮ層３を薄くしても、ＧａとＳｉとの反応に起因するメルトバックエッチングによる欠陥の発生を防ぐことができる。
　［第２の実施の形態］
　図２は、本発明の第２の実施の形態における半導体装置の構成を示す断面図である。
　図２を参照して、本実施の形態における半導体装置は、Ｓｉ基板およびＳｉＣ層が除去されている点において、第１の実施の形態の半導体装置の構成と異なっている。電極１０は、ＡｌＮ層３の裏面側に形成されている。電極１０とＡｌＮ層３とは直接接触していてもよいし、任意の導電体を挟んでいてもよい。
　本実施の形態における半導体装置の上述以外の構成は、第１の実施の形態における半導体装置の構成と同様であるので、同一の部材には同一の符号を付し、その説明は繰り返さない。
　次に、図３～図６を用いて、本実施の形態における半導体装置の製造方法について説明する。
　図３を参照して、第１の実施の形態の製造方法と同様の方法で、Ｓｉ基板１と、ＳｉＣ層２と、ＡｌＮ層３と、ＧａＮ層４と、ＡｌＮ層５と、ＧａＮ層６と、電極９とを形成する。電極９をパターニングする際に電極９の表面９ａにレジストを形成した場合には、このレジストを除去せずに保護膜として残すことが好ましい。
　図４を参照して、たとえばエレクトロンワックスなどの接着剤を用いて、電極９の表面９ａに支持基板２１を貼り付ける。支持基板２１は、たとえばＳｉまたはＳｉＣなどよりなっている。
　図５を参照して、たとえば熱硝酸または沸硝酸などを用いたウェットエッチングにより、Ｓｉ基板１を除去する。続いて、ドライエッチングなどにより、ＳｉＣ層２を除去する。これにより、基板８が除去され、ＡｌＮ層３の裏面３ａが露出する。なお、ＳｉＣ層２を除去せずに残してもよい。基板８の除去は、ＡｌＮ層３およびＧａＮ層４を形成した後に行われればよい。さらに、基板８から最も遠いＧａＮ層（図中最も上にあるＧａＮ層）を残して、残されるＧａＮ層の裏面側に形成された全ての層を除去してもよい。
　図６を参照して、Ａｇ（銀）ペーストなどの導電性接着剤を用いて、ＡｌＮ層３の裏面３ａ（ＳｉＣ層を残した場合にはＳｉＣ層２の裏面、基板８から最も遠いＧａＮ層の裏面側に形成された全ての層を除去した場合、基板８から最も遠いＧａＮ層の裏面）に電極１０を貼り付ける。続いて、たとえば加熱することにより、支持基板２１を除去する。次に、たとえばアセトンなどの溶媒を用いて、電極９の表面９ａに残存している接着剤および保護膜を除去する。以上により、図２に示す半導体装置が得られる。なお、電極１０として、基板１よりも導電性が高い基板を貼り付けることもできる。
　本実施の形態によれば、第１の実施の形態と同様の効果を得ることができる。加えて、半導体装置の厚さが、Ｓｉ基板およびＳｉＣ層を除いた厚さとなるため、半導体装置の薄型化を図ることができ、縦方向の電気抵抗を低減することができる。
　［その他］
　半導体装置を構成する各層の厚さは、分光エリプソメーターを用いて測定される。分光エリプソメーターは、偏光である入射光を測定対象に照射し、測定対象からの反射光を受光する。Ｓ偏光とＰ偏光とでは位相のズレや反射率の違いがあるため、反射光の偏光状態は、入射光の偏光状態とは異なるものになっている。この偏光状態の変化は、入射光の波長、入射角度、膜の光学定数、および膜厚などに依存する。分光エリプソメーターは、得られた反射光から、入射光の波長や入射角に基づいて膜の光学定数や膜厚を算出する。
　上述の実施の形態において、導電体層はＳｉ基板以外のものであってもよい。導電体層は、たとえばＣｕ（銅）またはＡｌなどの金属や、ＧａＡｓ（ガリウム砒素）、Ｇｅ（ゲルマニウム）、またはＳｉなどの導電性の半導体層よりなっていてもよい。
　上述の実施の形態の各々において、ＡｌＮ層５およびＧａＮ層６が省略され、ＧａＮ層４の表面に電極９が直接形成されてもよい。この場合には、製造工程を簡略化することができ、半導体装置を簡易な構成とすることができる。また、ＧａＮ層６の表面側に、さらにＡｌＮ層およびＧａＮ層が積層されてもよい。この場合には、ＧａＮ層の結晶の品質を向上することができる。
　半導体装置に形成されるデバイスは任意の縦型のデバイスであればよく、上述ショットキーバリアダイオードの他、ＭＯＳＦＥＴ、ＬＥＤ（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）、サイリスタ、または半導体レーザーなどであってもよい。半導体装置は、ＡｌyＧａ1-yＮ層の表面側に形成された第１の電極と、Ｓｉ基板の裏面側に形成された第２の電極との間に流れる電流の大きさが、第１の電極と第２の電極との間の電圧に依存するものであればよい。
　上述の実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　１　Ｓｉ（ケイ素）基板
　１ａ　Ｓｉ基板の表面
　１ｂ　Ｓｉ基板の裏面
　２　ＳｉＣ（炭化ケイ素）層
　３，５　ＡｌＮ（窒化アルミニウム）層
　３ａ　ＡｌＮ層の裏面
　４，６　ＧａＮ（窒化ガリウム）層
　７ａ，７ｂ　複合層
　８　Ｓｉ基板とＳｉＣ層とを含む構造（基板）
　９，１０　電極
　９ａ　電極の表面
　２１　支持基板
　Ｉ　電流

Claims (13)

  1. 　導電体層と、
    　前記導電体層の表面に形成されたＳｉＣ層と、
    　前記ＳｉＣ層の表面に形成されたＡｌxＧａ1-xＮ（０＜ｘ≦１）層と、
    　前記ＡｌxＧａ1-xＮ層の表面に形成された第１導電型のＡｌyＧａ1-yＮ（０≦ｙ＜１、ｙ＜ｘ）層と、
    　前記ＡｌyＧａ1-yＮ層の表面側に形成された第１の電極と、
    　前記導電体層の裏面側に形成された第２の電極と、を備え、
    　前記第１の電極と前記第２の電極との間に流れる電流の大きさは、前記第１の電極と前記第２の電極との間の電圧に依存する、半導体装置。
  2. 　前記ＡｌyＧａ1-yＮ層の表面に形成された複合層をさらに備え、
    　前記複合層は、ＡｌmＧａ1-mＮ（０＜ｍ≦１、ｙ＜ｍ）層と、前記ＡｌmＧａ1-mＮ層の表面に形成されたＡｌnＧａ1-nＮ（０≦ｎ＜１、ｎ＜ｘ、ｎ＜ｍ）層とを含み、
    　前記第１の電極は、前記導電体層から最も遠い前記ＡｌnＧａ1-nＮ層よりも表面側に形成される、請求項１に記載の半導体装置。
  3. 　前記ＡｌyＧａ1-yＮ層および前記ＡｌnＧａ1-nＮ層の各々はｎ型の導電型を有しており、前記ＡｌyＧａ1-yＮ層および前記ＡｌnＧａ1-nＮ層の各々にはＳｉがドープされている、請求項２に記載の半導体装置。
  4. 　前記ＡｌyＧａ1-yＮ層および前記ＡｌnＧａ1-nＮ層の各々の厚さは、５０ｎｍ以上５μｍ以下である、請求項２に記載の半導体装置。
  5. 　前記ＡｌxＧａ1-xＮ層および前記ＡｌmＧａ1-mＮ層の各々の厚さは、０より大きく１５ｎｍ以下である、請求項２に記載の半導体装置。
  6. 　前記複合層は、１層以上４層以下である、請求項２に記載の半導体装置。
  7. 　前記導電体層はＳｉ基板である、請求項１に記載の半導体装置。
  8. 　導電体層と、前記導電体層の表面に形成されたＳｉＣ層とを含む基板を準備する工程と、
    　前記ＳｉＣ層の表面にＡｌxＧａ1-xＮ（０＜ｘ≦１）層を成膜する工程と、
    　前記ＡｌxＧａ1-xＮ層の表面に第１導電型のＡｌyＧａ1-yＮ層（０≦ｙ＜１、ｙ＜ｘ）を成膜する工程と、
    　前記ＡｌyＧａ1-yＮ層の表面にＡｌmＧａ1-mＮ（０＜ｍ≦１、ｙ＜ｍ）層を、前記ＡｌyＧａ1-yＮ層の成膜温度よりも低温で成膜する工程と、
    　前記ＡｌmＧａ1-mＮ層の表面にＡｌnＧａ1-nＮ層（０≦ｎ＜１、ｎ＜ｘ、ｎ＜ｍ）層を、前記ＡｌmＧａ1-mＮ層の成膜温度よりも高温で成膜する工程と、
    　前記ＡｌnＧａ1-nＮ層の表面側に第１の電極を形成する工程と、
    　前記ＡｌnＧａ1-nＮ層の裏面側に第２の電極を形成する工程とを備え、
    　前記第１の電極と前記第２の電極との間に流れる電流の大きさは、前記第１の電極と前記第２の電極との間の電圧に依存する、半導体装置の製造方法。
  9. 　前記ＡｌyＧａ1-yＮ層を成膜する工程において、前記ＡｌyＧａ1-yＮ層の成膜中にＳｉをドープする、請求項８に記載の半導体装置の製造方法。
  10. 　前記ＡｌnＧａ1-nＮ層を成膜する工程において、前記ＡｌnＧａ1-nＮ層の成膜中にＳｉをドープする、請求項８に記載の半導体装置の製造方法。
  11. 　前記ＡｌxＧａ1-xＮ層、前記ＡｌyＧａ1-yＮ層、前記ＡｌmＧａ1-mＮ層、および前記ＡｌnＧａ1-nＮ層を成膜した後で、前記導電体層を除去する工程と、
    　前記導電体層を除去した後で、前記第２の電極を形成する工程において、前記ＡｌnＧａ1-nＮ層の裏面側に前記第２の電極を形成する、請求項８に記載の半導体装置の製造方法。
  12. 　前記導電体層を除去する工程において、前記基板を除去する、請求項１１に記載の半導体装置の製造方法。
  13. 　前記導電体層を除去する工程において、前記基板から最も遠い前記ＡｌnＧａ1-nＮ層を残して、前記ＡｌnＧａ1-nＮ層の裏面側に形成された全ての層を除去する、請求項１２に記載の半導体装置の製造方法。
PCT/JP2015/072863 2014-11-04 2015-08-12 半導体装置およびその製造方法 WO2016072122A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US15/521,697 US10186585B2 (en) 2014-11-04 2015-08-12 Semiconductor device and method for manufacturing the same
KR1020177015043A KR102510589B1 (ko) 2014-11-04 2015-08-12 반도체 장치 및 이의 제조 방법
CN201580058266.4A CN107004724B (zh) 2014-11-04 2015-08-12 半导体装置及其制造方法
EP15856987.1A EP3217436B8 (en) 2014-11-04 2015-08-12 Semiconductor device and production method therefor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014224076A JP6266490B2 (ja) 2014-11-04 2014-11-04 半導体装置およびその製造方法
JP2014-224076 2014-11-04

Publications (1)

Publication Number Publication Date
WO2016072122A1 true WO2016072122A1 (ja) 2016-05-12

Family

ID=55908853

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/072863 WO2016072122A1 (ja) 2014-11-04 2015-08-12 半導体装置およびその製造方法

Country Status (7)

Country Link
US (1) US10186585B2 (ja)
EP (1) EP3217436B8 (ja)
JP (1) JP6266490B2 (ja)
KR (1) KR102510589B1 (ja)
CN (1) CN107004724B (ja)
TW (1) TWI688106B (ja)
WO (1) WO2016072122A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6925117B2 (ja) * 2016-11-18 2021-08-25 エア・ウォーター株式会社 化合物半導体基板の製造方法および化合物半導体基板
WO2018177552A1 (en) * 2017-03-31 2018-10-04 Cambridge Enterprise Limited Zincblende structure group iii-nitride
EP3503163A1 (en) * 2017-12-21 2019-06-26 EpiGan NV A method for forming a silicon carbide film onto a silicon substrate
US11521964B2 (en) * 2018-06-29 2022-12-06 Intel Corporation Schottky diode structures and integration with III-V transistors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007036010A (ja) * 2005-07-28 2007-02-08 Toshiba Corp ショットキーバリアダイオード装置及びその製造方法
JP2009081269A (ja) * 2007-09-26 2009-04-16 Nippon Telegr & Teleph Corp <Ntt> 縦型窒化物半導体デバイス及びその製造方法
JP2014076925A (ja) * 2012-10-12 2014-05-01 Air Water Inc 半導体基板の製造方法および半導体基板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3352712B2 (ja) * 1991-12-18 2002-12-03 浩 天野 窒化ガリウム系半導体素子及びその製造方法
JP3606015B2 (ja) * 1997-07-23 2005-01-05 豊田合成株式会社 ３族窒化物半導体素子の製造方法
JP2002208729A (ja) * 2001-01-11 2002-07-26 Sanken Electric Co Ltd 発光素子及びその製造方法
JP4058595B2 (ja) 2001-08-20 2008-03-12 サンケン電気株式会社 半導体発光素子及びその製造方法
US7368757B2 (en) * 2004-12-24 2008-05-06 Covalent Materials Corporation Compound semiconductor and compound semiconductor device using the same
JP4542912B2 (ja) * 2005-02-02 2010-09-15 株式会社東芝 窒素化合物半導体素子
JP2007087992A (ja) * 2005-09-20 2007-04-05 Showa Denko Kk 半導体素子および半導体素子製造方法
JP4929882B2 (ja) * 2006-07-11 2012-05-09 富士電機株式会社 半導体装置
US7834367B2 (en) * 2007-01-19 2010-11-16 Cree, Inc. Low voltage diode with reduced parasitic resistance and method for fabricating
US20080224268A1 (en) * 2007-03-13 2008-09-18 Covalent Materials Corporation Nitride semiconductor single crystal substrate
KR20120032258A (ko) * 2010-09-28 2012-04-05 삼성엘이디 주식회사 질화갈륨계 반도체소자 및 그 제조방법
JP6052570B2 (ja) 2012-02-28 2016-12-27 エア・ウォーター株式会社 半導体基板の製造方法
CN102651309B (zh) * 2012-04-09 2014-08-20 中国电子科技集团公司第五十五研究所 低成本宽禁带单晶薄膜的结构及制备方法
WO2014041736A1 (ja) * 2012-09-13 2014-03-20 パナソニック株式会社 窒化物半導体構造物

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007036010A (ja) * 2005-07-28 2007-02-08 Toshiba Corp ショットキーバリアダイオード装置及びその製造方法
JP2009081269A (ja) * 2007-09-26 2009-04-16 Nippon Telegr & Teleph Corp <Ntt> 縦型窒化物半導体デバイス及びその製造方法
JP2014076925A (ja) * 2012-10-12 2014-05-01 Air Water Inc 半導体基板の製造方法および半導体基板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3217436A4 *

Also Published As

Publication number Publication date
TW201630198A (zh) 2016-08-16
JP2016092169A (ja) 2016-05-23
KR102510589B1 (ko) 2023-03-17
CN107004724B (zh) 2020-10-30
EP3217436B8 (en) 2021-03-10
JP6266490B2 (ja) 2018-01-24
KR20170108939A (ko) 2017-09-27
CN107004724A (zh) 2017-08-01
EP3217436B1 (en) 2020-12-30
TWI688106B (zh) 2020-03-11
US10186585B2 (en) 2019-01-22
US20170236907A1 (en) 2017-08-17
EP3217436A4 (en) 2018-06-20
EP3217436A1 (en) 2017-09-13

Similar Documents

Publication Publication Date Title
US8803189B2 (en) III-V compound semiconductor epitaxy using lateral overgrowth
US8981382B2 (en) Semiconductor structure including buffer with strain compensation layers
TWI712075B (zh) 化合物半導體基板
US8519414B2 (en) III-nitride based semiconductor structure with multiple conductive tunneling layer
KR102098250B1 (ko) 반도체 버퍼 구조체, 이를 포함하는 반도체 소자 및 반도체 버퍼 구조체를 이용한 반도체 소자 제조방법
US20150349064A1 (en) Nucleation and buffer layers for group iii-nitride based semiconductor devices
US8772800B2 (en) Semiconductor light-emitting device
KR20130060305A (ko) 반도체 소자 및 반도체 소자의 제조 방법
KR20150043182A (ko) 반도체 소자, ｈｅｍｔ 소자, 및 반도체 소자의 제조 방법
JP6266490B2 (ja) 半導体装置およびその製造方法
US10332975B2 (en) Epitaxial substrate for semiconductor device and method for manufacturing same
US8154038B2 (en) Group-III nitride for reducing stress caused by metal nitride reflector
KR101274211B1 (ko) 반도체 기판, 이를 이용한 발광소자 및 그 제조방법
EP2565930B1 (en) III-nitride semiconductor device
US20120292648A1 (en) Nitride semiconductor device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer
KR101901932B1 (ko) 이종 기판, 질화물 반도체 발광 소자 및 그 제조 방법
TWI566428B (zh) 水平式氮化物發光二極體
US8895328B2 (en) Fabrication method of light-emitting device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15856987

Country of ref document: EP

Kind code of ref document: A1

REEP Request for entry into the european phase

Ref document number: 2015856987

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20177015043

Country of ref document: KR

Kind code of ref document: A