KR101926687B1 - 에피 웨이퍼 제조 장치, 에피 웨이퍼 제조 방법 및 에피 웨이퍼 - Google Patents

에피 웨이퍼 제조 장치, 에피 웨이퍼 제조 방법 및 에피 웨이퍼 Download PDF

Info

Publication number
KR101926687B1
KR101926687B1 KR1020110109020A KR20110109020A KR101926687B1 KR 101926687 B1 KR101926687 B1 KR 101926687B1 KR 1020110109020 A KR1020110109020 A KR 1020110109020A KR 20110109020 A KR20110109020 A KR 20110109020A KR 101926687 B1 KR101926687 B1 KR 101926687B1
Authority
KR
South Korea
Prior art keywords
wafer
chamber
epitaxial
protective layer
layer
Prior art date
Application number
KR1020110109020A
Other languages
English (en)
Other versions
KR20130044789A (ko
Inventor
황민영
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110109020A priority Critical patent/KR101926687B1/ko
Priority to PCT/KR2012/008779 priority patent/WO2013062317A1/en
Priority to US14/354,058 priority patent/US9559031B2/en
Publication of KR20130044789A publication Critical patent/KR20130044789A/ko
Application granted granted Critical
Publication of KR101926687B1 publication Critical patent/KR101926687B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

실시예에 따른 에피 웨이퍼 제조 방법은, 제 1 챔버에서 웨이퍼에 에피층을 증착하는 단계; 상기 웨이퍼를 상기 제 1 챔버에 연결된 제 2 챔버로 이동하는 단계; 상기 제 2 챔버에서 상기 웨이퍼에 보호층을 형성하는 단계; 및 상기 제 2 챔버에서 상기 웨이퍼를 냉각하는 단계를 포함할 수 있다.
또한, 실시예에 따른 에피 웨이퍼 제조 장치는 에피 증착부를 포함하는 제 1 챔버; 보호층 형성부 및 냉각부를 포함하는 제 2 챔버; 상기 제 1 챔버와 제 2 챔버의 하부에 연결되는 웨이퍼 이송 장치를 포함할 수 있다.

Description

에피 웨이퍼 제조 장치, 에피 웨이퍼 제조 방법 및 에피 웨이퍼{APPARATUS, METHOD FOR FABRICATION EPI WAFER AND EPI WAFER}
본 기재는 에피 웨이퍼 제조 장치, 에피 웨이퍼 제조 방법 및 에피 웨이퍼에 관한 것이다.
일반적으로 전기, 전자 산업분야 및 기계부품 분야에 있어서의 소재의 중요도는 매우 높아 실제 최종 부품의 특성 및 성능지수를 결정하는 중요한 요인이 되고 있다.
대표적인 반도체 소자 재료로 사용되는 Si는 섭씨 100℃ 이상의 온도에 취약해 잦은 오작동과 고장을 일으키기 때문에, 다양한 냉각장치를 필요로 한다. Si가 이러한 물리적 한계를 보이게 됨에 따라, 차세대 반도체 소자 재료로서 SiC, GaN, AlN 및 ZnO 등의 광대역 반도체 재료가 각광을 받고 있다.
여기서, GaN, AlN 및 ZnO 에 비해 SiC는 열적 안정성이 우수하고, 내산화성이 우수한 특징을 가지고 있다. 또한, SiC는 4.6W/Cm℃ 정도의 우수한 열 전도도를 가지고 있으며, 직경 2인치 이상의 대구경의 기판으로서 생산 가능하다는 장점이 있다. 특히 고품질을 가지는 두껍고 저농도로 도핑된 탄화규소 에피 웨이퍼는 고파워 디바이스 적용분야에 가능하다.
종래 웨이퍼에 탄화규소 에피층을 성장시키기 위해서는 챔버 내에서 웨이퍼를 증착한 후, 어닐링 공정 및/또는 냉각 공정을 수행하여 탄화규소 에피층이 성장된 에피 웨이퍼를 제조하였다.
즉, 종래기술은 단일 또는 배치 타입형 반응 챔버에 탄화규소 웨이퍼를 투입하여 그 위에 막을 증착하였다. 이후, 상기 웨이퍼를 어닐링 장치 및/또는 냉각 장치에 투입하여 웨이퍼 표면의 결함을 제거하는 각각의 공정을 차례대로 수행하여 탄화규소 에피 웨이퍼를 제조하는 것이 일반적이었다.
이때, 상기 에피층을 성장한 후 냉각 단계를 거쳐 제조된 에피 웨이퍼가 챔버 외부로 노출되는 경우, 외부의 불순물로 인해 에피 박막의 표면이 불순물에 의해 오염될 수 있었다. 이에 따라, 에피 웨이퍼의 전체적인 공정 수율을 떨어뜨리는 문제점이 발생되고 있다.
따라서, 탄화규소 에피층을 성장 후 상기 에피 웨이퍼의 표면을 외부의 불순물에 따른 오염으로부터 보호할 수 있는 탄화규소 에피 웨이퍼를 제조하는 공정 방법의 필요성이 요구된다.
실시예는 에피 웨이퍼 제조 공정 중 냉각 공정시 냉각과 함께 보호막 형성 단계를 추가하여 에피 웨이퍼가 반응로 밖에서 불순물에 의해 오염되는 것을 방지할 수 있는 에피 웨이퍼 제조 장치 및 에피 웨이퍼 제조 방법을 제공하고자 한다.
실시예에 따른 에피 웨이퍼 제조 방법은, 제 1 챔버에서 웨이퍼에 에피층을 증착하는 단계; 상기 웨이퍼를 상기 제 1 챔버에 연결된 제 2 챔버로 이동하는 단계; 상기 제 2 챔버에서 상기 웨이퍼에 보호층을 형성하는 단계; 및 상기 제 2 챔버에서 상기 웨이퍼를 냉각하는 단계를 포함할 수 있다.
또한, 실시예에 따른 에피 웨이퍼 제조 장치는 에피 증착부를 포함하는 제 1 챔버; 보호층 형성부 및 냉각부를 포함하는 제 2 챔버; 상기 제 1 챔버와 제 2 챔버의 하부에 연결되는 웨이퍼 이송 장치를 포함할 수 있다.
또한, 실시예에 따른 에피 웨이퍼는 웨이퍼; 상기 웨이퍼 상에 형성되는 에피층; 및 상기 에피층 상에 형성되는 보호층을 포함할 수 있다.
실시예에 따른 에피 웨이퍼 제조 방법 및 에피 웨이퍼는 상기 웨이퍼에 에피층을 성장시킨 후 상기 웨이퍼를 냉각하기 전에 에피 박막의 표면에 보호층을 형성한다.
이에 따라, 상기 에피 박막의 표면이 상기 보호층에 의해 보호되므로, 외부의 불순물에 의한 에피 박막의 오염을 방지할 수 있다.
따라서, 실시예에 따른 에피 웨이퍼 제조 방법은 전체적인 에피 웨이퍼 공정의 효율을 높일 수 있다.
도 1은 실시예에 따른 에피 웨이퍼 제조 방법의 공정 흐름도이다.
도 2는 실시예에 따른 에피 웨이퍼 제조 방법 공정 흐름도의 온도 변화를 도시한 그래프이다.
도 3은 실시예에 따른 에피 웨이퍼 제조 장치를 도시한 평면도이다.
도 4는 실시예에 따른 에피 웨이퍼 제조 장치의 에피 증착부를 확대하여 도시한 확대도이다.
도 5는 실시예에 따른 에피 웨이퍼를 도시한 도면이다.
실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 “상/위(on)”에 또는 “하/아래(under)”에 형성된다는 기재는, 직접(directly) 또는 다른 층을 개재하여 형성되는 것을 모두 포함한다. 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각 층(막), 영역, 패턴 또는 구조물들의 두께나 크기는 설명의 명확성 및 편의를 위하여 변형될 수 있으므로, 실제 크기를 전적으로 반영하는 것은 아니다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명하면 다음과 같다.
도 1 및 도 2를 참조하여, 실시예에 따른 에피 웨이퍼 제조 방법을 상세하게 설명한다. 도 1은 실시예에 따른 에피 웨이퍼 제조 방법의 공정 흐름도이고, 도 2는 실시예에 따른 에피 웨이퍼 제조 방법 공정 흐름도의 온도 변화를 도시한 그래프이다.
도 1을 참조하면, 실시예에 따른 에피 웨이퍼 제조 방법은, 제 1 챔버에서 웨이퍼에 에피층을 증착하는 단계(ST10); 상기 웨이퍼를 상기 제 1 챔버에 연결된 제 2 챔버로 이동하는 단계(ST20); 상기 제 2 챔버에서 상기 웨이퍼에 보호층을 형성하는 단계(ST30); 및 상기 제 2 챔버에서 상기 웨이퍼를 냉각하는 단계(ST40)를 포함할 수 있다.
이하, 도 1을 중심으로 상기 에피 웨이퍼 제조 방법에 대해 설명한다.
상기 웨이퍼에 에피층을 증착하는 단계(ST10)에서는 웨이퍼의 표면에 에피층이 성장될 수 있다. 에피층 형성은 단결정 웨이퍼 표면에 웨이퍼 재질과 동일하거나 또는 다른 재질의 단결정층을 성장시키는 것이다.
통상, 에피층은 화학기상증착(Chemical Vapor Depositon, CVD) 공정을 통해 형성될 수 있다. 특히, 화학기상증착 공정의 경우 열 화학기상증착, 플라즈마 강화 화학기상증착, 저압 화학기상증착, 금속 유기물 화학기상증착 및 원자층 증착 등을 포함할 수 있으며, 상기 공정들은 목적하는 막의 특성에 따라 적절하게 선택될 수 있다.
상기 화학기상증착 공정의 경우, 진공 챔버 내에 위치된 웨이퍼 상에 소스 가스, 캐리어 가스 및 압력 조절 가스 등의 반응 가스를 제공하고, 상기 반응 가스와 상기 웨이퍼 사이의 표면 반응을 이용하여 상기 웨이퍼 상에 에피층을 형성할 수 있다 일례로, 화학기상증착장비에서 수소(H2) 및 아르곤(Ar) 기체를 캐리어로 하여 실란(Silane, SiH4) 또는 DCS(Dichlorosilane, SiH2) 기체와 도펀트 가스(Dopant gas)를 웨이퍼 표면에 증착시켜서 형성할 수 있다.
상기 웨이퍼를 증착하는 단계(ST10)는 다음과 같다.
먼저 웨이퍼 카트리지에서 웨이퍼를 상기 제 1 챔버(100)로 이동시킨다. 이어서, 상기 웨이퍼는 웨이퍼 이송장치(600)를 이용하여 에피 증착부(100) 내의 발열 유도부의 중심부인 핫존(hot zone)으로 이동된다. 상기 발열 유도부는 일례로 고주파 유도 코일일 수 있으며, 고주파 유도 코일에 고주파 전류를 흐르게 하여 가열함으로써, 에피층 성장 온도까지 온도를 높일 수 있다. 이후, 상기 유도 가열에 의해 상기 반응 가스와 상기 웨이퍼 사이의 표면 반응을 이용하여 상기 웨이퍼 상에 에피층이 성장되게 된다. 일례로, 상기 에피층은 탄화규소 에피층일 수 있다.
상기 에피층이 성장되는 단계(ST10)는 상기 제 1 챔버(100) 내에서 일정한 성장 온도(TG)에서 성장될 수 있다. 일례로, 상기 성장 온도(TG)는 1300℃ 내지 1700℃ 일 수 있다.
이어서, 상기 웨이퍼를 상기 제 1 챔버(100)에 연결된 제 2 챔버(200)로 이동하는 단계(ST20)에서는 상기 에피층이 성장된 후 상기 웨이퍼가 상기 제 1 챔버(100)와 연결된 상기 제 2 챔버(200)로 이동한다.
상기 제 1 챔버(100)와 상기 제 2 챔버(200)는 차단 부재(400)에 의해 차단되어 있다. 상기 차단 부재(400)는 상기 웨이퍼에 에피층이 성장되면 개방될 수 있고, 이에 따라 에피층 성장을 완료한 상기 웨이퍼가 상기 제 2 챔버(200)로 이동하게 된다.
상기 차단 부재(400)가 개방될 때, 상기 제 1 챔버(100)에서 반응가스가 상기 제 2 챔버(200)로 스며들 수 있으므로, 상기 웨이퍼가 상기 제 2 챔버(200)로 이동할 때는 상기 제 1 챔버(100)에서 공급되는 반응가스의 공급을 차단하고, 불활성 가스를 투입하여 웨이퍼의 오염을 막을 수 있다.
이어서, 상기 웨이퍼에 보호층을 형성하는 단계에서는, 상기 에피층이 성장된 웨이퍼의 표면에 보호층을 형성할 수 있다.
상기 보호층을 형성하는 단계에서는 상기 제 1 챔버(100)에서 에피층이 성장된 웨이퍼의 표면에 약 50㎚ 내지 500㎚의 보호층을 형성할 수 있다. 상기 보호층은 SiO2 산화막을 포함할 수 있다.
상기 보호층의 두께는 상기 챔버 외부에 위치하는 제어부(300)에 의해 조절될 수 있다.
상기 보호층을 형성하기 위해 상기 제 2 챔버(200)에서는 약 1000℃ 내지 1150℃의 온도를 유지하고, 산소(O2) 가스를 공급할 수 있다. 상기 온도를 유지하기 위해, 상기 제 2 챔버(200)는 상기 제 1 챔버와 동일한 방식으로 가열될 수 있다. 즉, 고주파 유도 코일에 고주파 전류를 흐르게 하여 상기 제 2 챔버(200)를 가열함으로써, 상기 보호층 형성 온도로 온도를 유지할 수 있다.
상기 웨이퍼에 상기 보호층을 형성함으로써, 상기 에피층이 성장된 웨이퍼의 표면에 불순물이 침투하는 것을 방지할 수 있다. 즉, 상기 에피층이 성장한 웨이퍼를 냉각시킨 후 상기 웨이퍼를 챔버 외부로 노출될 때, 상기 에피 웨이퍼가 외부의 불순물로 인해 에피 박막의 표면이 오염될 수 있다.
이에 따라, 상기 냉각 단계에서 상기 보호층을 형성하는 단계를 추가하여 상기 웨이퍼에 상기 보호층을 형성함으로써, 상기 웨이퍼에 증착된 에피 박막 표면의 오염을 최소화할 수 있다.
이후, 상기 웨이퍼를 냉각시키는 단계(ST40)에서는 상기 에피층 및 보호층이 형성된 웨이퍼를 냉각할 수 있다. 상기 냉각하는 단계(ST40)에서는 상기 증착 온도로부터 온도를 낮추어 상기 에피 박막이 상기 웨이퍼 상에서 안정화될 수 있도록 할 수 있다.
상기 웨이퍼의 전체적인 이동은 웨이퍼 이송 장치를 이용하여 이송될 수 있다. 상기 웨이퍼 이송장치는 롤러(520)와 상기 롤러 위에 위치하는 스트립(510)을 포함할 수 있다.
상기 웨이퍼 이송 장치는 일례로, 컨베이어 벨트를 이용할 수 있다. 상기 컨베이어 벨트는 고온에서 견딜 수 있는 재질로 구성될 수 있다. 바람직하게는 상기 컨베이어 벨트는 상기 성장온도인 1300℃ 내지 1700℃에서도 견딜 수 있는 세라믹을 포함하는 재질로 되어있거나, 상기 세라믹을 포함하는 재질로 코팅될 수 있다. 상기 컨베이어 벨트에 의해 상기 웨이퍼는 상기 제 1 챔버(100)와 상기 제2 챔버(200)를 이동할 수 있다.
도 2를 참조하면, 상기 에피 웨이퍼 제조 방법 공정 흐름도에 따른 온도 변화 그래프가 도시되어 있다.
도 2에 도시된 그래프의 a 구간은 상기 웨이퍼에 상기 에피층을 증착시키기 위해 제 1 챔버를 가열하는 구간이다. b 구간은 상기 가열 온도가 성장 온도(TG) 즉, 1300℃ 내지 1700℃로 가열된 후 상기 웨이퍼에 에피층이 증착되는 구간이다.
다음으로, c 구간은 상기 웨이퍼에 상기 에피층을 증착한 후 상기 제 2 챔버로 이동시킨 후 상기 제 2 챔버의 온도를 1000℃ 내지 1150℃로 조정한 다음 상기 에피층이 증착된 웨이퍼의 표면에 SiO2를 포함하는 보호층을 형성하는 구간이다. 상기 보호층을 형성하는 공정은 약 10분 내지 30분 동안 이루어질 수 있다. 마지막으로 d 구간은 보호층이 형성된 에피 웨이퍼를 냉각시키는 구간을 나타낸다. 상기 냉각 공정은 약 60분 내지 90분 동안 이루어질 수 있다.
종래에는, 상기 웨이퍼에 에피층을 증착한 후 바로 냉각 단계를 거침으로써 에피 웨이퍼를 제조하였다. 이에 따라, 상기 에피층이 성장된 웨이퍼가 챔버 외부로 노출되었을 때, 외부의 불순물로 인해 상기 에피 박막의 표면이 오염될 수 있었다.
그러나 본 실시예에 따른 에피 웨이퍼 제조 방법은 상기 제 2 챔버에서 냉간 단계를 거치기 전에 상기 에피 웨이퍼의 표면에 산화막을 형성함으로써, 상기 에피 웨이퍼의 제조 후 외부의 불순물에 의한 오염을 방지할 수 있다. 또한, SiO2 산화막은 이후 간단하게 제거가능하므로, 전체적인 웨이퍼 제조 효율을 높일 수 있는 효과가 있다.
이하, 도 3 및 도 4를 참조하여, 실시예에 따른 에피 웨이퍼 제조 장치를 상세하게 설명한다. 도 3은 실시예에 따른 에피 웨이퍼 제조 장치를 도시한 평면도이며, 도 4는 실시예에 따른 에피 웨이퍼 제조 장치의 에피 증착부를 확대하여 도시한 확대도이다.
도 3을 참조하면, 실시예에 따른 에피 웨이퍼 제조 장치는 에피 증착부를 포함하는 제 1 챔버; 보호층 형성부 및 냉각부를 포함하는 제 2 챔버; 상기 제 1 챔버와 제 2 챔버의 하부에 연결되는 웨이퍼 이송 장치를 포함한다.
상기 에피 증착부에서는 상기 웨이퍼에 에피층을 성장할 수 있다. 상기 에피 증착부는 일례로 화학 기상 증착 공정을 통해 웨이퍼에 에피층을 성장시킬 수 있다.
도 4를 참조하면, 상기 에피 증착부는 제 1 챔버(100), 발열소자(160), 보온유닛(120), 서셉터(130) 및 서셉터 내에 구비되는 웨이퍼 홀더(140)를 포함할 수 있다.
상기 에피 증착부(100)는 필라멘트 또는 코일 등을 포함하는 발열소자(160)에 의해 성장온도까지 가열되고, 상기 제 1 챔버(100) 내에 위치하는 반응 가스와 상기 웨이퍼의 표면 반응을 이용하여 상기 웨이퍼 상에 에피층이 형성될 수 있다.
상기 제 2 챔버(200)는 상기 제 1 챔버(100)와 연결되어 있다. 상기 제 1 챔버(100)와 상기 제 2 챔버(200)는 기계적인 결합 또는 용접에 의해 상기 제 1 챔버 와 상기 제 2 챔버가 서로 접합되어 연결될 수 있다. 상기 제 1 챔버(100)와 상기 제 2 챔버(200)의 연결부에는 차단 부재(400)가 위치할 수 있다. 상기 차단 부재(400)는 상기 웨이퍼가 상기 제 1 챔버(100)에서 에피 성장을 완료한 후 상기 제 2 챔버(200)로 이동할 때 개방될 수 있다.
상기 제 2 챔버(200)에서는 상기 에피층이 성장된 웨이퍼에 SiO2 산화막을 포함하는 보호층 형성 및 상기 에피 웨이퍼를 냉각할 수 있다.
상기 웨이퍼 이송장치는 상기 제 1 챔버(100) 및 상기 제 2 챔버(200)의 하부에 위치되어 연결될 수 있다. 상기 웨이퍼 이송 장치(600)는 상기 웨이퍼가 각각의 공정이 끝난 후 다음 공정으로 웨이퍼를 이송시킬 수 있다. 일례로, 상기 웨이퍼 이송 장치(600)는 컨베이어 벨트를 포함할 수 있으며, 그 재질은 고온에서 견딜 수 있는 세라믹 계열일 수 있다. 또한, 상기 웨이퍼 이송 장치는 회전하는 롤러(520)와 상기 롤러 위에 스트립(510)을 포함할 수 있다.
상기 에피 웨이퍼 제조 장치는 챔버들 외부에 연결된 제어부(300)에 의해 상기 웨이퍼의 이동 및 상기 에피 웨이퍼에 증착되는 보호층의 두께를 조절할 수 있다.
상기 에피 웨이퍼 제조 장치는 상기 제 2 챔버에서 냉각 단계를 거치기 이전에 상기 에피 박막 표면에 보호층을 형성하기 때문에, 상기 에피 웨이퍼가 제조 후 상기 제 2 챔버 외부로 노출될 때, 외부의 불순문에 의한 상기 에피 웨이퍼의 오염을 방지할 수 있다. 이에 따라 에피 웨이퍼의 제조 효율을 높일 수 있다.
이하, 도 5를 참조하여, 실시예에 따른 에피 웨이퍼를 상세하게 설명한다. 명확하고 간략한 설명을 위해 앞서 설명한 내용과 동일 또는 유사한 부분에 대해서는 상세한 설명을 생략한다. 도 5는 실시예에 따른 에피 웨이퍼 도시한 도면이다.
도 5를 참조하면, 실시예에 따른 에피 웨이퍼는 웨이퍼(10); 상기 웨이퍼(10) 상에 형성되는 에피층(20); 및 상기 에피층(20) 상에 형성되는 보호층(30)을 포함할 수 있다.
상기 웨이퍼(10)는 탄화규소를 포함한다. 탄화규소는, 밴드갭이 크고 열전도율은 실리콘에 비하여 크며, 캐리어의 이동도는 실리콘과 같은 정도로 크고, 전자의 포화 드리프트(drift) 속도 및 내압도 크다. 이 때문에, 고효율화, 고내압화 및 대용량화가 요구되는 반도체 소자에의 적용이 기대되는 물질이다.
상기 웨이퍼(10) 상에는 에피층(20)이 형성될 수 있다. 상기 에피층(20)은 탄화규소 에피층을 포함하며, 화학기상증착법(CVD)에 의해 형성될 수 있다.
상기 에피층(20) 상에는 보호층(30)이 형성될 수 있다. 상기 보호층(30)은 SiO2 산화막을 포함하며, 50㎚ 내지 500㎚의 두께를 가질 수 있다. 상기 보호층(30)은 상기 웨이퍼(10)에 상기 에피층(20)이 성장된 후에 에피 웨이퍼의 냉각 공정 단계에서 형성될 수 있다. 상기 보호층(30)은 상기 에피 웨이퍼의 제조 후 외부 환경 등에 노출되었을 때 외부의 불순물에 의해 에피층(20)이 오염되는 것을 방지할 수 있다.
이에 따라, 불순물로 인한 에피층의 오염을 최소화할 수 있으므로, 최종적인 에피 웨이퍼 공정 효율을 향상시킬 수 있다.
상술한 실시예에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예들을 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예들에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부한 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (13)

  1. 제 1 챔버에서 탄화규소 웨이퍼에 탄화규소 에피층을 증착하는 단계;
    상기 탄화규소 웨이퍼를 상기 제 1 챔버에 연결된 제 2 챔버로 이동하는 단계;
    상기 제 2 챔버에서 상기 탄화규소 에피층 상에 보호층을 형성하는 단계;
    상기 제 2 챔버에서 상기 탄화규소 웨이퍼를 냉각하는 단계; 및
    상기 보호층을 제거하는 단계를 포함하고,
    상기 제 1 챔버 및 상기 제 2 챔버 사이에는 차단 부재가 배치되고,
    상기 차단 부재는 상기 탄화규소 웨이퍼가 상기 제 1 챔버에서 상기 제 2 챔버로 이동할 때 개방되고,
    상기 탄화규소 웨이퍼가 상기 제 1 챔버에서 상기 제 2 챔버로 이동할 때 불활성 가스가 투입되고,
    상기 보호층은 SiO2 산화막을 포함하고,
    상기 보호층은 50㎚ 내지 500㎚의 두께를 가지는 탄화규소 에피 웨이퍼 제조 방법.
  2. 삭제
  3. 제 1항에 있어서.
    상기 제 2 챔버에서 상기 웨이퍼에 보호층을 형성하는 단계에서의 온도는 1000℃ 내지 1150℃인 탄화규소 에피 웨이퍼 제조 방법.
  4. 제 1항에 있어서,
    상기 제 1 챔버에서 상기 탄화규소 웨이퍼에 상기 탄화규소 에피층을 증착하는 단계에서의 온도는 1300℃ 내지 1700℃인 탄화규소 에피 웨이퍼 제조 방법.
  5. 삭제
  6. 제 1항에 있어서,
    상기 탄화규소 웨이퍼는 웨이퍼 이송 장치에 의해 이동하는 탄화규소 에피 웨이퍼 제조 방법.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
KR1020110109020A 2011-10-24 2011-10-24 에피 웨이퍼 제조 장치, 에피 웨이퍼 제조 방법 및 에피 웨이퍼 KR101926687B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110109020A KR101926687B1 (ko) 2011-10-24 2011-10-24 에피 웨이퍼 제조 장치, 에피 웨이퍼 제조 방법 및 에피 웨이퍼
PCT/KR2012/008779 WO2013062317A1 (en) 2011-10-24 2012-10-24 Apparatus and method for fabricating epi wafer and epi wafer
US14/354,058 US9559031B2 (en) 2011-10-24 2012-10-24 Apparatus and method for fabricating epi wafer and epi wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110109020A KR101926687B1 (ko) 2011-10-24 2011-10-24 에피 웨이퍼 제조 장치, 에피 웨이퍼 제조 방법 및 에피 웨이퍼

Publications (2)

Publication Number Publication Date
KR20130044789A KR20130044789A (ko) 2013-05-03
KR101926687B1 true KR101926687B1 (ko) 2018-12-07

Family

ID=48168073

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110109020A KR101926687B1 (ko) 2011-10-24 2011-10-24 에피 웨이퍼 제조 장치, 에피 웨이퍼 제조 방법 및 에피 웨이퍼

Country Status (3)

Country Link
US (1) US9559031B2 (ko)
KR (1) KR101926687B1 (ko)
WO (1) WO2013062317A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9828672B2 (en) 2015-03-26 2017-11-28 Lam Research Corporation Minimizing radical recombination using ALD silicon oxide surface coating with intermittent restoration plasma
US10400323B2 (en) * 2016-11-04 2019-09-03 Lam Research Corporation Ultra-low defect part process
KR20200086750A (ko) 2017-12-07 2020-07-17 램 리써치 코포레이션 챔버 내 산화 내성 보호 층 컨디셔닝
US10760158B2 (en) 2017-12-15 2020-09-01 Lam Research Corporation Ex situ coating of chamber components for semiconductor processing

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030162403A1 (en) 2002-02-28 2003-08-28 Ju-Ai Ruan Method to eliminate antenna damage in semiconductor processing
JP2008103479A (ja) * 2006-10-18 2008-05-01 Nissan Motor Co Ltd 半導体装置および半導体装置の製造方法
JP2009158933A (ja) 2007-12-04 2009-07-16 Sumitomo Electric Ind Ltd 炭化ケイ素半導体装置およびその製造方法
US20110198667A1 (en) * 2010-02-12 2011-08-18 Dong Ju Lee Vapor deposition system, method of manufacturing light emitting device and light emitting device
US8519410B1 (en) 2010-12-20 2013-08-27 Microsemi Corporation Silicon carbide vertical-sidewall dual-mesa static induction transistor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3881562B2 (ja) 2002-02-22 2007-02-14 三井造船株式会社 ＳｉＣモニタウェハ製造方法
KR100619603B1 (ko) * 2005-01-07 2006-09-11 한국전기연구원 이중산화막을 갖는 고내압 탄화규소 쇼트키 다이오드 소자및 그 제조방법
JP5141227B2 (ja) * 2007-12-12 2013-02-13 住友電気工業株式会社 半導体装置の製造方法
KR20090066973A (ko) * 2007-12-20 2009-06-24 전북대학교산학협력단 고속-고진공 화학증착장치
JP2010108331A (ja) * 2008-10-31 2010-05-13 Nec Corp 情報処理装置、アプリケーション起動方法およびプログラム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030162403A1 (en) 2002-02-28 2003-08-28 Ju-Ai Ruan Method to eliminate antenna damage in semiconductor processing
JP2008103479A (ja) * 2006-10-18 2008-05-01 Nissan Motor Co Ltd 半導体装置および半導体装置の製造方法
JP2009158933A (ja) 2007-12-04 2009-07-16 Sumitomo Electric Ind Ltd 炭化ケイ素半導体装置およびその製造方法
US20110198667A1 (en) * 2010-02-12 2011-08-18 Dong Ju Lee Vapor deposition system, method of manufacturing light emitting device and light emitting device
US8519410B1 (en) 2010-12-20 2013-08-27 Microsemi Corporation Silicon carbide vertical-sidewall dual-mesa static induction transistor

Also Published As

Publication number Publication date
KR20130044789A (ko) 2013-05-03
WO2013062317A1 (en) 2013-05-02
US20140319544A1 (en) 2014-10-30
US9559031B2 (en) 2017-01-31

Similar Documents

Publication Publication Date Title
KR101412227B1 (ko) 탄화규소 에피택셜 웨이퍼 및 그 제조 방법, 에피택셜 성장용 탄화규소 벌크 기판 및 그 제조 방법 및 열처리 장치
CN106757324B (zh) 一种硅外延片的制造方法
KR101727544B1 (ko) 탄화 규소 반도체장치의 제조방법
US9842898B2 (en) Methods of growing a silicon carbide epitaxial layer on a substrate to increase and control carrier lifetime
US10026610B2 (en) Silicon carbide semiconductor device manufacturing method
JP2009088223A (ja) 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置
EP2549522A1 (en) Semiconductor thin-film manufacturing method, seminconductor thin-film manufacturing apparatus, susceptor, and susceptor holding tool
Green et al. High‐quality homoepitaxial silicon films deposited by rapid thermal chemical vapor deposition
CN104867818B (zh) 一种减少碳化硅外延材料缺陷的方法
KR101926687B1 (ko) 에피 웨이퍼 제조 장치, 에피 웨이퍼 제조 방법 및 에피 웨이퍼
JP2008110907A (ja) 炭化珪素単結晶インゴットの製造方法及び炭化珪素単結晶インゴット
JP2009277757A (ja) 半導体装置の製造方法
KR20200125073A (ko) GaN 웨이퍼 제조용 HVPE 장치 및 그에 의한 GaN 웨이퍼 제조 방법
US8802546B2 (en) Method for manufacturing silicon carbide semiconductor device
JP6786939B2 (ja) 炭化珪素半導体基板および炭化珪素半導体基板の製造方法
JP2014027028A (ja) ＳｉＣエピタキシャル基板製造装置、ＳｉＣエピタキシャル基板の製造方法、ＳｉＣエピタキシャル基板
JP2004343133A (ja) 炭化珪素製造方法、炭化珪素及び半導体装置
KR101905823B1 (ko) 웨이퍼 제조 장치 및 웨이퍼 제조 방법
Höchbauer et al. SiC Epitaxial Growth in a 7x100mm/3x150mm Horizontal Hot-Wall Batch Reactor
CN105002563B (zh) 碳化硅外延层区域掺杂的方法
CN110117814A (zh) 具有低密度c空位缺陷的碳化硅外延的制备方法
KR102647522B1 (ko) 고품질 SiC 단결정 성장방법
KR200412993Y1 (ko) 단결정 성장 장치
KR101905860B1 (ko) 웨이퍼 제조 방법
KR100234230B1 (ko) 다층 에피텍셜 구조 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant