CN105002563B - 碳化硅外延层区域掺杂的方法 - Google Patents

碳化硅外延层区域掺杂的方法 Download PDF

Info

Publication number
CN105002563B
CN105002563B CN201510490656.0A CN201510490656A CN105002563B CN 105002563 B CN105002563 B CN 105002563B CN 201510490656 A CN201510490656 A CN 201510490656A CN 105002563 B CN105002563 B CN 105002563B
Authority
CN
China
Prior art keywords
silicon layer
silicon
doping
passed
carborundum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510490656.0A
Other languages
English (en)
Other versions
CN105002563A (zh
Inventor
刘兴昉
刘斌
闫果果
刘胜北
王雷
赵万顺
张峰
孙国胜
曾平
曾一平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Semiconductors of CAS
Original Assignee
Institute of Semiconductors of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Semiconductors of CAS filed Critical Institute of Semiconductors of CAS
Priority to CN201510490656.0A priority Critical patent/CN105002563B/zh
Publication of CN105002563A publication Critical patent/CN105002563A/zh
Application granted granted Critical
Publication of CN105002563B publication Critical patent/CN105002563B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

一种碳化硅外延层区域掺杂的方法,包括:取一碳化硅衬底,并清洗干净;在衬底的表面外延一第一本征硅层;刻蚀,在第一本征硅层上形成第一图形化硅层,刻蚀深度到达衬底的表面;升高温度使第一本征硅层熔化,通入碳源,同时通入第一类型掺杂源,使熔化的第一图形化硅层形成第一类型掺杂的碳化硅,形成基片;低温下通入硅源,在基片上生长第二本征硅层;刻蚀,将第一类型掺杂的碳化硅上的第二本征硅层刻蚀掉,刻蚀深度到达第一类型掺杂的碳化硅的表面,形成第二图形化硅层;升高温度使第二图形化硅层熔化,通入碳源,同时通入第二类型掺杂源,使熔化的第二图形化硅层形成第二掺杂的碳化硅层;腐蚀硅残留,得到所需完整的具有第一、第二类区域掺杂类型碳化硅外延层,完成制备。

Description

碳化硅外延层区域掺杂的方法
技术领域
本发明涉及半导体技术领域,尤其涉及一种碳化硅外延层中进行原位区域掺杂的方法,比起传统方法即经区域离子注入并经高温退火方法,本发明可以提高区域掺杂效果,并且不需经高温退火处理。
背景技术
碳化硅(4H-SiC,6H-SiC)是一种宽禁带半导体材料,它的带隙宽可达3.0-3.2eV,是Si的3倍,因此,它具有高的临界击穿电场(Si的10倍),高载流子饱和浓度(Si的2倍)等特点,另外,它还具有高热导率(Si的3倍)的特点,因此,它在军用和航天领域的高温、高频、大功率电力电子、光电器件方面具有优越的应用价值,并有望应用于现有的硅基大功率器件不能胜任的场合,成为下一代电力电子半导体的关键基础材料之一。
碳化硅器件结构中,会存在P阱、N阱或者它们的复合,一般不能通过扩散的方式制备,目前普通采用区域离子注入的方式制备这些阱,如图1所示,此时需要采用SiO2掩膜,经图形化之后,注入不同剂量和能量的离子,经多次注入后,可在非掩膜处形成所需区域掺杂。此后,需要进一步通过高温退火来恢复晶格损伤以及激活所注入的离子。虽然注入工艺已经相对成熟,但工艺相对复杂且成本昂贵,要获得好的掺杂效果比较困难,得到的载流子迁移率很低,这些都影响了区域掺杂的品质,极大地影响了后续的器件性能。
发明内容
为了解决上述问题,本发明提供了一种碳化硅外延层区域掺杂的方法,可以实现原位P阱、N阱掺杂,不依赖于离子注入,进而达到提高外延层阱区品质的目的。
本发明提供一种碳化硅外延层区域掺杂的方法,包括如下步骤:
步骤1:取一碳化硅衬底,并清洗干净;
步骤2:在衬底的表面外延一第一本征硅层;
步骤3:刻蚀,在第一本征硅层上形成第一图形化硅层,刻蚀深度到达衬底的表面;
步骤4:升高温度使第一本征硅层熔化,通入碳源,同时通入第一类型掺杂源,使熔化的第一图形化硅层形成第一类型掺杂的碳化硅,形成基片;
步骤5:低温下通入硅源,在基片上生长第二本征硅层;
步骤6:刻蚀,将第一类型掺杂的碳化硅上的第二本征硅层刻蚀掉,刻蚀深度到达第一类型掺杂的碳化硅的表面,形成第二图形化硅层;
步骤7:升高温度使第二图形化硅层熔化,通入碳源,同时通入第二类型掺杂源,使熔化的第二图形化硅层形成第二掺杂的碳化硅层;
步骤8:腐蚀硅残留,得到所需完整的具有第一、第二类区域掺杂类型碳化硅外延层,完成制备。
本发明的有益效果是:
将外延硅层图形化后,将之熔化,利用液硅浸润碳化硅外延表面,并将体系温度升高,提高碳源在液硅中的溶解度,随之通入碳源将此硅层化合为碳化硅源,并同时实现P或N掺杂,这样可以实现局部区域的可控原位掺杂。与现有通过离子注入并高温退火工艺来实现区域掺杂相比,本方法工艺简便易行,成本不高,且可以提高区域掺杂品质,具有很大优势。此外,此有益效果也可以用于其它化合物半导体的区域掺杂,如半导体氮化铝(AlN)、氮化镓(GaN)、氧化锌(ZnO)等的同质外延区域掺杂。
本发明操作简便,易于推广,并取得良好效果。
附图说明
为进一步说明说明本发明的技术内容,以下结合实施例及附图详细说明如后,其中:
图1示出了现有技术中区域掺杂示意图;
图2为本发明的制备流程图;
图3为本发明制备流程的结构示意图;
图4示出了本发明提供的第一类型掺杂碳化硅的光学显微镜照片。
具体实施方式
请参阅图2、图3,本发明提供一种碳化硅外延层区域掺杂的方法,包括如下步骤:
步骤1:取一碳化硅衬底1,为4H-SiC或6H-SiC,并清洗干净;
步骤2:在衬底1的表面外延一第一本征硅层2;
步骤3:刻蚀,在第一本征硅层2上形成第一图形化硅层3,为同心圆环,圆环宽度1-5微米,环之间间距1-2微米。刻蚀深度到达衬底1的表面;
步骤4:升高温度使第一本征硅层2熔化,通入碳源,同时通入第一类型掺杂源,为B2H6,使熔化的第一图形化硅层3形成第一类型掺杂的碳化硅4,形成基片;
步骤5:低温下通入硅源,在基片上生长第二本征硅层5;
步骤6:刻蚀,将第一类型掺杂的碳化硅4上的第二本征硅层5刻蚀掉,刻蚀深度到达第一类型掺杂的碳化硅4的表面,形成第二图形化硅层;
步骤7:升高温度使第二图形化硅层熔化,通入碳源,同时通入第二类型掺杂源,为NH3,使熔化的第二图形化硅层形成第二掺杂的碳化硅层6;
步骤8:腐蚀硅残留,得到所需完整的具有第一、第二类区域掺杂类型碳化硅外延层,完成制备。
其中所述形成第一类型掺杂的碳化硅4和形成第二类型掺杂的碳化硅6的方法为:
温度升高到1450℃-1550℃,在氩气氛下保温10-30分钟,所用氩气流量为1-5slm,所用压力为500-760Torr,并使衬底1旋转,转速为1-10转/分钟;
将氩气切换为氢气,所用氢气流量为1-5slm,所用压力为10-760Torr,温度为1550℃-1850℃,通入碳源C2H4或者C3H8,流量为100-500sccm,持续时间为10-100分钟。
下面结合附图对本发明示例性的实施例进行描述。为了清楚和简要起见,实际的实施例并不局限于说明书中所描述的这些技术特征。然而,应该理解的是,在改进任何一个所述实际实施例的过程中,多个具体实施例的决定必须是能够实现改进人员的特定目标,例如,遵从行业相关和商业相关的限制,所述限制随着实施例的不同而变化。而且,应该理解的是,前述改进的效果即使是非常复杂和耗时的,但是这对于知晓本发明益处的本领域技术人员来说仍然是常规技术手段。
图3示出了本发明提供的在碳化硅外延层进行区域掺杂的一个实施例的示意图。如图3所示,采用4英寸n型4H-SiC衬底,衬底外延晶面为硅面(0001),并朝<11-20>方向偏4度。将4H-SiC用标准RCA清洗工艺清洗干净,并用热氮气吹干,装入外延生长炉中。此时,进行第一次硅层外延生长,其工艺为:炉温升至860℃,保温30分钟,使4H-SiC衬底随托旋转,转速为8转/分钟。通入H2气,流量为10slm,保持30分钟,进一步清洗4H-SiC表面,如清除表面残存的SiO2。接着通入硅源SiH4,流量为10sccm,外延持续时间为15分钟,保持生长室压力为10Torr。可以生长厚度为3-4微米的硅层。此后,制备硅区域,其制备工艺为:采用光刻的方式将图形转移到硅层,并用SiO2作掩膜,用RIE刻蚀硅层,将不需要保留的部分硅区域消除,然后用BOE溶液清除SiO2掩膜,即制备了所需的硅区域。所制备的硅区域为同心圆环,圆环宽度2微米,环之间间距2微米。此后,生长P型碳化硅,其工艺为:使将温度升高到1550℃,在氩气氛下保温10分钟,所用氩气流量为5slm,所用压力为760Torr,调整碳化硅衬底转速为10转/分钟,使硅层熔化,并使外表面平整。将氩气切换为氢气,关闭氩气,打开氢气,流量为5slm,压力为200Torr,温度为1750℃,通入碳源C2H4和P型掺杂源B2H6,流量分别为500sccm和20sccm,持续时间为20分钟。可以生长厚度为2-3微米的P型碳化硅,如图4所示。此时,重复“外延硅-生长碳化硅”这个过程,其中,外延硅之后,硅不仅会将P型碳化硅圆环之间的空隙填满,也会在P型碳化硅表面生长,此时,进行一次刻蚀,使P型碳化硅表面的硅完全刻蚀清除干净,同时将填在P型碳化硅圆环之间空隙处的硅刻至与P型碳化硅同高度,使整个基片平整。此后,生长碳化硅时同时通入N型掺杂源NH3,流量为10sccm,实现第二次碳化硅的生长,为N型碳化硅。最后,将未反应的剩余硅通过腐蚀清除,其工艺为:氢气流量为3slm,压力为300Torr,温度为1550℃,通入HCl气体,流量为200sccm,持续时间为30分钟。最终获得没有硅残留的区域掺杂碳化硅材料。
尽管基于一些优选的实施例对本发明进行了描述,但是本领域技术人员应该知晓,本发明的范围并不限于那些实施例。在不脱离本发明的精神和实质的情况下,本领域的普通技术人员在理解本发明的基础上能够对实施例进行各种变化和修改,并且因此落入本发明所附权利要求限定的保护范围。

Claims (5)

1.一种碳化硅外延层区域掺杂的方法,包括如下步骤:
步骤1:取一碳化硅衬底,并清洗干净;
步骤2:在衬底的表面外延一第一本征硅层;
步骤3:刻蚀,在第一本征硅层上形成第一图形化硅层,刻蚀深度到达衬底的表面;
步骤4:升高温度使第一本征硅层熔化,通入碳源,同时通入第一类型掺杂源,使熔化的第一图形化硅层形成第一类型掺杂的碳化硅,形成基片;
步骤5:低温下通入硅源,在基片上生长第二本征硅层;
步骤6:刻蚀,将第一类型掺杂的碳化硅上的第二本征硅层刻蚀掉,刻蚀深度到达第一类型掺杂的碳化硅的表面,形成第二图形化硅层;
步骤7:升高温度使第二图形化硅层熔化,通入碳源,同时通入第二类型掺杂源,使熔化的第二图形化硅层形成第二掺杂的碳化硅层;
步骤8:腐蚀硅残留,得到所需完整的具有第一、第二类区域掺杂类型碳化硅外延层,完成制备。
2.根据权利要求1所述的碳化硅外延层区域掺杂的方法,其中所述衬底的材料为4H-SiC或6H-SiC。
3.根据权利要求1所述的碳化硅外延层区域掺杂的方法,其中所述第一图形化硅层为同心圆环,圆环宽度1-5微米,圆环之间间距1-2微米。
4.根据权利要求1所述的碳化硅外延层区域掺杂的方法,其中所述形成第一类型掺杂的碳化硅和形成第二类型掺杂的碳化硅的方法为:
温度升高到1450℃-1550℃,在氩气氛下保温10-30分钟,所用氩气流量为1-5slm,所用压力为500-760Torr,并使衬底旋转,转速为1-10转/分钟;
将氩气切换为氢气,所用氢气流量为1-5slm,所用压力为10-760Torr,温度为1550℃-1850℃,通入碳源C2H4或者C3H8,流量为100-500sccm,持续时间为10-100分钟。
5.根据权利要求1所述的碳化硅外延层区域掺杂的方法,其中所述形成第一类型掺杂的碳化硅的掺杂源为B2H6;形成第二类型掺杂的碳化硅的掺杂源为NH3
CN201510490656.0A 2015-08-11 2015-08-11 碳化硅外延层区域掺杂的方法 Active CN105002563B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510490656.0A CN105002563B (zh) 2015-08-11 2015-08-11 碳化硅外延层区域掺杂的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510490656.0A CN105002563B (zh) 2015-08-11 2015-08-11 碳化硅外延层区域掺杂的方法

Publications (2)

Publication Number Publication Date
CN105002563A CN105002563A (zh) 2015-10-28
CN105002563B true CN105002563B (zh) 2017-10-24

Family

ID=54375413

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510490656.0A Active CN105002563B (zh) 2015-08-11 2015-08-11 碳化硅外延层区域掺杂的方法

Country Status (1)

Country Link
CN (1) CN105002563B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107749393B (zh) * 2017-09-29 2020-01-17 中国科学院半导体研究所 侧向异质掺杂碳化硅结构的生长方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0967304A1 (en) * 1998-05-29 1999-12-29 Kabushiki Kaisha Toyota Chuo Kenkyusho Method for manufacturing single crystal of silicon carbide
CN1327092A (zh) * 2000-06-07 2001-12-19 中国科学院半导体研究所 一种高温碳化硅半导体材料制造装置
CN101223647A (zh) * 2005-05-11 2008-07-16 克里公司 具有抑制的少数载流子注入的碳化硅结势垒肖特基二极管
CN101440481A (zh) * 2007-11-21 2009-05-27 中国科学院半导体研究所 氧化硅上制备低阻碳化硅的方法
CN101536162A (zh) * 2006-10-30 2009-09-16 住友电气工业株式会社 制造碳化硅半导体装置的方法
CN101593701A (zh) * 2008-05-30 2009-12-02 中芯国际集成电路制造(北京)有限公司 应变nmos器件以及应变cmos器件的制造方法
CN102064187A (zh) * 2009-11-11 2011-05-18 中国科学院半导体研究所 一种碳化硅同质pin微结构材料及其制作方法
CN102197168A (zh) * 2008-08-29 2011-09-21 住友金属工业株式会社 SiC单晶膜的制造方法及装置
CN102254798A (zh) * 2011-06-28 2011-11-23 中国科学院半导体研究所 碳化硅pin微结构的制作方法
CN102496853A (zh) * 2011-12-13 2012-06-13 中国科学院半导体研究所 选择区域外延自脉动dfb激光器的制作方法
CN102610500A (zh) * 2012-03-22 2012-07-25 西安电子科技大学 N型重掺杂碳化硅薄膜外延制备方法
CN102832108A (zh) * 2012-09-17 2012-12-19 东莞市天域半导体科技有限公司 一种在碳化硅电力电子器件制造中实现亚微米级工艺线宽的方法
CN103021492A (zh) * 2012-12-27 2013-04-03 长安大学 碳化硅横向pin型微型核电池及其制造方法
CN103069571A (zh) * 2011-06-27 2013-04-24 松下电器产业株式会社 碳化硅半导体元件及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0323287A (ja) * 1989-06-19 1991-01-31 Sanyo Electric Co Ltd 炭化ケイ素単結晶の液相エピタキシャル成長方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0967304A1 (en) * 1998-05-29 1999-12-29 Kabushiki Kaisha Toyota Chuo Kenkyusho Method for manufacturing single crystal of silicon carbide
CN1327092A (zh) * 2000-06-07 2001-12-19 中国科学院半导体研究所 一种高温碳化硅半导体材料制造装置
CN101223647A (zh) * 2005-05-11 2008-07-16 克里公司 具有抑制的少数载流子注入的碳化硅结势垒肖特基二极管
CN101536162A (zh) * 2006-10-30 2009-09-16 住友电气工业株式会社 制造碳化硅半导体装置的方法
CN101440481A (zh) * 2007-11-21 2009-05-27 中国科学院半导体研究所 氧化硅上制备低阻碳化硅的方法
CN101593701A (zh) * 2008-05-30 2009-12-02 中芯国际集成电路制造(北京)有限公司 应变nmos器件以及应变cmos器件的制造方法
CN102197168A (zh) * 2008-08-29 2011-09-21 住友金属工业株式会社 SiC单晶膜的制造方法及装置
CN102064187A (zh) * 2009-11-11 2011-05-18 中国科学院半导体研究所 一种碳化硅同质pin微结构材料及其制作方法
CN103069571A (zh) * 2011-06-27 2013-04-24 松下电器产业株式会社 碳化硅半导体元件及其制造方法
CN102254798A (zh) * 2011-06-28 2011-11-23 中国科学院半导体研究所 碳化硅pin微结构的制作方法
CN102496853A (zh) * 2011-12-13 2012-06-13 中国科学院半导体研究所 选择区域外延自脉动dfb激光器的制作方法
CN102610500A (zh) * 2012-03-22 2012-07-25 西安电子科技大学 N型重掺杂碳化硅薄膜外延制备方法
CN102832108A (zh) * 2012-09-17 2012-12-19 东莞市天域半导体科技有限公司 一种在碳化硅电力电子器件制造中实现亚微米级工艺线宽的方法
CN103021492A (zh) * 2012-12-27 2013-04-03 长安大学 碳化硅横向pin型微型核电池及其制造方法

Also Published As

Publication number Publication date
CN105002563A (zh) 2015-10-28

Similar Documents

Publication Publication Date Title
CN106757324B (zh) 一种硅外延片的制造方法
KR101410436B1 (ko) 에피택셜 탄화규소 단결정 기판의 제조 방법 및 이 방법에 의하여 얻은 에피택셜 탄화규소 단결정 기판
JP2009088223A (ja) 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置
KR101727544B1 (ko) 탄화 규소 반도체장치의 제조방법
JP2009295728A (ja) 炭化珪素半導体基板およびその製造方法
JP2006321696A (ja) 炭化珪素単結晶の製造方法
KR101971597B1 (ko) 웨이퍼 및 박막 제조 방법
US9873954B2 (en) Epitaxial wafer and method for fabricating the same
EP2728610A1 (en) Epitaxial wafer, method for fabricating the wafer, and semiconductor device including the wafer
US20140295136A1 (en) SINGLE-CRYSTAL 4H-SiC SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME
WO2007032214A1 (ja) 炭化珪素半導体素子の製造方法
JP2009149481A (ja) 半導体基板の製造方法
JP2019189522A (ja) エピタキシャル炭化珪素単結晶ウエハの製造方法及びエピタキシャル炭化珪素単結晶ウエハ
JP2006066722A (ja) エピタキシャルSiC膜とその製造方法およびSiC半導体デバイス
SE533083C2 (sv) Förfarande för framställning av halvledaranordning
JP2015044727A (ja) SiCエピタキシャルウエハの製造方法
KR101926687B1 (ko) 에피 웨이퍼 제조 장치, 에피 웨이퍼 제조 방법 및 에피 웨이퍼
CN105002563B (zh) 碳化硅外延层区域掺杂的方法
CN105140111A (zh) 消除碳化硅外延面穿通缺陷的方法
JP2007210861A (ja) SiC基板の製造方法及びSiC基板並びに半導体装置
JP2014027028A (ja) SiCエピタキシャル基板製造装置、SiCエピタキシャル基板の製造方法、SiCエピタキシャル基板
CN105140106B (zh) 一种在零偏角衬底上外延碳化硅的方法
KR102565964B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
CN101608339A (zh) 4H-SiC选择性同质外延生长方法
KR101782610B1 (ko) 탄화규소 에피 박막 성장 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant