CN101593701A

CN101593701A - 应变nmos器件以及应变cmos器件的制造方法

Info

Publication number: CN101593701A
Application number: CNA2008101139976A
Authority: CN
Inventors: 吴汉明; 王国华
Original assignee: Semiconductor Manufacturing International Beijing Corp
Current assignee: Semiconductor Manufacturing International Beijing Corp
Priority date: 2008-05-30
Filing date: 2008-05-30
Publication date: 2009-12-02
Anticipated expiration: 2028-05-30
Also published as: CN101593701B

Abstract

一种应变NMOS器件的制造方法，包括：提供具有栅极结构的半导体基底；在所述栅极结构两侧的半导体基底中形成源极和漏极；其中，在形成所述栅极结构之后、形成所述源极和漏极之前，或者在形成所述源极和漏极之后，进一步包括：通过离子注入，在所述栅极结构两侧的半导体基底中掺入碳杂质；执行固相外延工艺，使所述碳杂质与硅反应，形成应变碳化硅层。本发明还提供一种应变CMOS器件的制造方法。本发明的形成的应变MOS器件中应变碳化硅层中碳的含量较高，使碳化硅材料的外延层施加于NMOS导电沟道中的应力大大增加；可有效提高载流子的迁移率，从而使得驱动电流增大，NMOS器件性能得到提升。

Description

应变NMOS器件以及应变CMOS器件的制造方法

技术领域

本发明涉及半导体制造技术领域，特别涉及一种应变N型金属氧化物半导体器件(NMOS)以及应变互补金属氧化物半导体器件(CMOS)的制造方法。

背景技术

应变硅技术可应用于金属氧化物半导体器件的制造工艺中，以提高形成的金属氧化物半导体器件的性能。例如，在N型金属氧化物半导体(NMOS)器件的导电沟道中施加张应力(Tensile stress)，可提高该NMOS的电子迁移率，在P型金属氧化物半导体(PMOS)器件的导电沟道中施加压应力(Compressive stress)，可提高空穴的迁移率。

在公开号为CN 1941296A、公开日为2007年4月4日公开的中国专利申请文件中，公开了一种应变互补金属氧化物半导体(CMOS)器件的制造方法。图1至图4为所述的方法的各步骤相应的结构的剖面示意图。

请参考图1，提供半导体衬底301，在所述半导体衬底301中形成浅沟槽隔离区303。在所述半导体衬底301上依次形成栅极电介质层305和栅极层307。

请参考图2，对所述栅极层307进行图案化，形成NMOS器件的栅极结构401和PMOS器件的栅极结构403。并通过注入工艺形成轻掺杂漏极区405、407。

请参考图3，通过反应离子刻蚀分别在NMOS器件的栅极两侧刻蚀第一源极区和第一漏极区501，在PMOS器件栅极两侧刻蚀第二源极区和第二漏极区503。

接着，覆盖NMOS器件区域，露出PMOS器件被刻蚀区域，将硅锗材料沉积到第一源极区和第一漏极区中，以使PMOS器件栅极结构的第一源极区和第一漏极区之间的沟道处于压缩应变之中，其中，使用原位掺杂技术来外延沉积硅锗。

然后，去除NMOS器件区域的覆盖的掩模，并遮盖PMOS器件区域，同时露出NMOS器件的刻蚀区域，将碳化硅材料沉积到第二源极区和第二漏极区中，以使NMOS器件栅极结构的第二源极区与第二漏极区之间的NMOS器件沟道区处于拉伸应变之下，其中，使用原位掺杂技术来外延沉积碳化硅。即形成应变CMOS器件。

所述的方法中，在外延沉积碳化硅时，一般会采用选择性气相外延技术来外延生长碳化硅层。然而，由于碳在硅中的固态溶解度非常低，因而，通过所述的选择性气相外延工艺很难使碳化硅中碳的含量大于1％。而且，在形成碳化硅后的退火工艺中，碳很容易由晶格中扩散出来，使得形成的NMOS的导电沟道中应力下降，影响NMOS器件的性能。

此外，所述的应变CMOS器件的制造方法中，在将NMOS和PMOS集成制造时，由于NMOS器件中的碳化硅的沉积工艺与PMOS器件中的硅锗材料的外延生长工艺的工艺条件的差异(例如热处理工艺的温度不同)，在制造时，难免会相互影响，使得集成制造工艺调整较为复杂，工艺窗口较小。

发明内容

本发明提供一种应变NMOS器件的制造方法，以解决现有形成碳化硅层的工艺中碳的含量较低的问题。

本发明还提供一种应变CMOS器件的制造方法，以解决现有的应变CMOS的制造工艺调整较为复杂、工艺窗口较小的问题。

本发明提供的一种应变NMOS器件的制造方法，包括：

提供具有栅极结构的半导体基底；

在所述栅极结构两侧的半导体基底中形成源极和漏极；

其中，在形成所述栅极结构之后、形成源极和漏极之前，或者在形成所述源极和漏极之后，还包括如下步骤：

通过离子注入，在所述栅极结构两侧的半导体基底中掺入碳杂质；

执行固相外延工艺，使所述碳杂质与硅反应，形成应变碳化硅层。

可选的，所述离子注入工艺为成簇离子注入工艺。

可选的，所述离子注入工艺可分为两步或多步执行。

可选的，在执行离子注入工艺之前，通过覆盖层覆盖除待掺杂区域以外的区域。

可选的，所述离子注入工艺中的碳杂质来源为含碳的气体。

可选的，所述含碳的气体包括C₇H₇。

可选的，所述固相外延工艺中，退火的温度为1200至1400℃。

本发明还提供一种应变CMOS器件的制造方法，包括：

提供半导体基底，所述半导体基底包括第一区域和第二区域；

在所述半导体基底的第一区域上形成NMOS的栅极结构，在所述第二区域上形成PMOS的栅极结构；

在所述PMOS的栅极结构的两侧的第二区域中形成沟槽；

在所述沟槽中形成应变外延层；

在所述NMOS的栅极结构的两侧的第一区域中形成NMOS的源极和漏极；

进一步包括：在形成NMOS的栅极结构之后、形成NMOS的源极和漏极之前，或者在形成NMOS的源极和漏极之后，

通过离子注入，在所述NMOS的栅极结构两侧的第一区域中掺入碳杂质；

可选的，所述离子注入工艺为成簇离子注入工艺。

可选的，所述固相外延工艺中，退火的温度为1200至1400℃。

与现有技术相比，上述技术方案的其中一个具有以下优点：

通过离子注入工艺和固相外延工艺相结合，不但能够提碳化硅材料中碳的含量；而且离子注入的碳具有较高的稳定性，不会由于退火工艺而使碳由晶格中扩散出来；使碳化硅材料的外延层施加于NMOS导电沟道中的应力大大增加；可有效提高载流子的迁移率，从而使得驱动电流增大，NMOS器件性能提升明显；此外，该方法还能够提高效率；此外，通过固相外延的高温处理可节省退火工艺，使制造工艺简化；

上述技术方案的另外一个具有如下优点：

在应变CMOS器件的制造方法中，NMOS器件中的应变碳化硅层的制造工艺通过离子注入与固相外延相结合的方法形成，而所述的离子注入与固相外延工艺对PMOS的制造工艺影响较小或基本没有影响，这使得NMOS和PMOS的集成制造及其集成制造工艺调整简单化，也是的NMOS和PMOS的集成制造的工艺窗口增大，工艺维护更加容易。

附图说明

图1为至图4为现有的一种CMOS器件的制造方法各步骤相应的结构的剖面示意图；

图5为本发明的应变NMOS器件的制造方法的实施例的流程图；

图6至图8为本发明的应变NMOS器件的制造方法的实施例各步骤相应的结构的剖面示意图；

图9至图14为本发明的应变CMOS器件的制造方法的实施例各步骤相应的结构的剖面示意图。

具体实施方式

下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。

其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围；此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

在金属氧化物半导体器件的源极和漏极区域形成可使源极和漏极之间的导电沟道中产生应变的外延层(或称为应变外延层)，可提高载流子的迁移率。例如，在PMOS器件的源极和漏极区域形成硅锗材料的外延层，可提高该PMOS器件的导电沟道中空穴的迁移率；在NMOS器件的源极和漏极形成氮化硅材料的外延层，可提高该NMOS器件的导电沟道中电子的迁移率。

其中，硅锗材料的外延层和碳化硅材料的外延层一般通过选择性气相外延生长工艺来形成。然而，在采用选择性气相外延生长工艺来外延生长碳化硅层时，却由于碳在硅中的固态溶解度非常低，导致形成的碳化硅材料中碳的含量很难大于1％，而且，在形成碳化硅后的退火工艺中，碳很容易由晶格中扩散出来，这导致碳化硅材料的应变外延层施加于导电沟道中的张应力下降，进而不能有效提高NMOS的导电沟道中电子的迁移率，影响NMOS器件的性能的提高。

本发明提供一种应变NMOS器件的制造方法，通过碳离子注入工艺和固相外延(Solid Phase Epitaxy，SPE)工艺相结合在NMOS器件的源漏区域形成外延碳化硅层；具体的，在半导体基底上形成栅极结构之后，通过离子注入工艺在所述栅极结构两侧的半导体基底中掺入碳杂质；接着，执行固相外延工艺，使所述碳杂质与硅反应，形成外延碳化硅层。其中，所述的离子注入工艺与固相外延工艺可以在形成NMOS器件的源极和漏极之前或之后进行。然后，再执行形成NMOS器件的其它步骤。

通过所述的方法，不但能够提碳化硅材料中碳的含量，使碳的含量大于或等于1％，而且离子注入的碳具有较高的稳定性，不会由于退火工艺而使碳由晶格中扩散出来，使得碳化硅材料的外延层施加于NMOS导电沟道中的应力大大增加，可有效提高载流子的迁移率，从而使得驱动电流增大，NMOS器件性能提升明显；此外，该方法还能够提高效率；此外，通过固相外延的高温处理可节省退火工艺，使制造工艺简化。

图5为本发明的NMOS器件的制造方法的其中一个实施例的流程图。请参考图5，步骤S100为提供具有栅极结构的半导体基底。

步骤S110为通过离子注入在所述栅极结构两侧的基底中掺入碳杂质。

步骤S120为执行固相外延工艺，使所述碳杂质与硅反应，形成外延碳化硅层。

步骤S130为在栅极结构两侧的半导体基底中形成源极和漏极。

然后，执行形成NMOS器件的其它步骤。此外，在另外的实施例中，所述的步骤S110和步骤S120还可以在步骤S130之后执行。

下面结合具体的实施例对本发明的应变NMOS器件的制造方法进行详细描述。图6至图8为本发明的应变NMOS器件的制造方法的实施例的各步骤相应的结构的剖面示意图。

请参考图6，提供具有栅极结构的半导体基底10。所述半导体基底10可以是单晶硅、多晶硅或非晶硅，所述半导体基底10也可以具有绝缘层上硅或硅上外延层结构；所述半导体基底100还可以是其它半导体材料或具有其它结构。

在所述半导体基底10中具有P阱12，所述P阱12通过离子注入工艺形成，其中掺入的杂质离子可以是硼或其它材料。

在所述半导体基底10中还可以具有隔离结构，作为具体的实施例，所述隔离结构可以是浅沟槽隔离结构，该浅沟槽隔离结构可以用本领域技术人员所习知的工艺形成；所述的浅沟槽隔离结构中填充的绝缘介质为氧化硅或氮化硅或其结合，也可以为其它材料。所述浅沟槽隔离结构用于隔离出有源区，以在有源区中或上制造NMOS器件。

在所述半导体基底10上形成有栅极介质层16和栅极导电层18的栅极结构。其中所述栅极介质层16为氧化硅或氮氧化硅。可以采用本领域技术人员所习知的氧化工艺例如炉管氧化、快速热退火氧化(RTO)、原位水蒸气氧化(ISSG)等形成氧化硅材质的栅极介质层16。对氧化硅执行氮化工艺可形成氮氧化硅，其中，所述氮化工艺可以是高温炉管氮化、快速热退火氮化或等离子体氮化，当然，还可以采用其它的氮化工艺，这里不再赘述。

所述栅极导电层18可以是多晶硅材料或多晶硅与金属硅化物的叠层结构，或金属材质，或者多晶硅与介质层的叠层结构，本领域技术人员能够认识到许多其它的变形、替代或修改形式，这里不再一一赘述。在多晶硅材料中还可以掺入杂质，以减小形成的栅极的电阻率，例如，对于NMOS器件的栅极来说，可在多晶硅中掺入磷或砷。

在所述栅极导电层18侧壁还具有侧壁层20，在所述栅极导电层18上还可以具有覆盖层(图未示)。所述的侧壁层20可以是氧化硅或氮化硅或氧化硅与氮化硅(ON)的叠层结构或氧化硅、氮化硅和氧化硅(ONO)的叠层结构或其它结构。所述覆盖层可以是氮化硅或氧化硅。

请参考图7，对所述栅极结构两侧的半导体基底10执行离子注入工艺，在所述栅极结构两侧的半导体基底10中掺入碳杂质，在所述半导体基底10中形成碳掺杂区21。其中，所述碳杂质的来源可以是C₁₆H₁₀；此外，所述碳杂质的来源也可以是含碳的气体，作为具体的实施例，所述含碳的气体可以是C₇H₇。

在其中一个具体的实施例中，所述的离子注入工艺可以采用成簇碳离子注入工艺(Cluster Carbon Implant)。

在其中一个具体的实施例中，所述的碳离子注入工艺可以分为一步执行、也可以分为两部或多部执行，在所述的两部或多部离子注入工艺中，可以改变注入的能量和剂量，以改变碳在半导体基底中的深度、浓度以及浓度分布。

在其中的一个具体的实施例中，在执行碳离子注入工艺之前，可以先通过覆盖层覆盖除待掺杂区域以外的区域。所述的覆盖层可以是光刻胶，在执行所述的离子注入工艺之后，去除所述的覆盖层。例如，当所述覆盖层是光刻胶时，可通过氧气等离子体灰化和湿法刻蚀去除光刻胶。

接着，执行固相外延工艺，使所述碳掺杂区21中的碳与半导体基底10中的硅反应，形成外延碳化硅层22，请参考图8。

在其中的一个具体的实施例中，所述固相外延工艺中退火的温度为1200至1400℃。通过所述的高温工艺，半导体基底10中的硅材质与掺入其中的碳在固相状态下发生反应，形成外延碳化硅层22。

所述的碳化硅层22的形成工艺中，通过离子注入工艺和固相外延工艺相结合，不但能够提碳化硅材料中碳的含量，使碳的含量大于或等于1例如碳的含量可以达到1.65％；而且离子注入的碳具有较高的稳定性，不会由于退火工艺而使碳由晶格中扩散出来；使碳化硅材料的外延层施加于NMOS导电沟道中的应力大大增加，例如可使得NMOS器件的导电沟道中的张应力达600至615MPa；可有效提高载流子的迁移率，从而使得驱动电流增大，NMOS器件性能提升明显；此外，该方法还能够提高效率；此外，通过固相外延的高温处理可节省退火工艺，使制造工艺简化。

然后，执行掺杂工艺，在所述栅极两侧的半导体基底中形成源极和漏极，所述的掺杂工艺可以是离子注入工艺，注入的杂质离子可以是磷或砷或其组合，注入的能量以及剂量根据将要形成的NMOS器件的电学特性决定；完成掺杂工艺之后，执行退火工艺。这里不再赘述。

再接着，执行形成NMOS器件的其它步骤，例如，形成所述的碳化硅层22以及源极和漏极之后，在所述的源极和漏极上以及栅极上形成金属硅化物(图未示)，例如硅化镍、硅化钴或硅化钛等。可以采用本领域技术人员所习知的方法形成，这里不再赘述。

在另外的实施中，所述的碳离子注入工艺以及固相外延工艺可以在源极和漏极的掺杂工艺之后执行，这里不再赘述。

需要说明的是，上述的步骤仅仅是利用其中一个具体的NMOS器件的制造工艺作为实施例来说明本发明的应变NMOS器件的制造方法，其不应该作为对权利要求保护范围的限制，在不背离权利要求的保护范围的条件下，本领域技术人员根据本发明的上述实施例的教导可以对上述的实施例的步骤的添加、去除、等同替换或者顺序的改变，这些均应当包含在本发明的保护范围之内。

本发明还提供一种应变CMOS器件的制造方法，图9至图14为本发明的应变CMOS器件的制造方法的实施例的各步骤相应的结构的剖面示意图。

请参考图9，提供半导体基底，所述半导体基底包括第一区域10和第二区域50，所述第一区域10用于形成NMOS器件，所述第二区域50用于形成PMOS器件。在所述第一区域10中具有N阱12和隔离结构14；在所述第二区域50中具有P阱52和隔离结构54。所述的半导体基底可以是任意的半导体材料，在所述半导体基底中的阱区以及隔离结构可以采用本领域技术人员所习知的制造工艺形成，这里不再赘述。

请参考图10，在所述第一区域10上形成包括栅极介质层16和栅极导电层18的NMOS器件栅极结构，在所述栅极结构侧壁具有侧壁层20；；在所述第二区域50上形成包括栅极介质层56和栅极导电层18的的PMOS器件的栅极结构，在所述栅极结构侧壁具有侧壁层60。

请参考图11，在所述第一区域10上形成覆盖层28，所述覆盖层28可以是光刻胶或氮化硅保护层或其它材料，通过刻蚀在所述PMOS的栅极结构的两侧的第二区域50中形成沟槽62。其中，所述刻蚀可以是反应离子刻蚀。

请参考图12，在所述沟槽62中形成应变外延层63，所述的应变外延层63能够使PMOS的栅极结构的底部的半导体基底50产生压应变，在其中的一个实施例中，所述外延层63为硅锗材料。

请参考图13，去除所述覆盖层28，在所述第二区域50上形成覆盖层65，然后对所述NMOS器件的栅极结构两侧的第一区域10执行离子注入工艺，在所述栅极结构两侧的第一区域10中掺入碳杂质，形成碳掺杂区21。其中所述碳杂质的来源可以是C₁₆H₁₀。此外，所述碳杂质的来源也可以是含碳的气体，作为具体的实施例，所述含碳的气体可以是C₇H₇。

在其中一个具体的实施例中，所述的碳离子注入工艺可以分为一步执行、也可以分为两部或多部执行；在所述的两部或多部离子注入工艺中，可以改变注入的能量和剂量，以改变碳在半导体基底中的深度、浓度以及浓度分布。

接着，执行固相外延工艺，使所述碳掺杂区21中的碳与第一区域10中的硅反应，形成应变碳化硅层22，请参考图14。

在其中的一个具体的实施例中，所述固相外延工艺中退火的温度为1200至1400℃；通过所述的高温工艺，第一区域10中的硅材质与掺入其中的碳在固相状态下发生反应，形成应变碳化硅层22。

所述的应变碳化硅层22的形成工艺中，通过离子注入工艺和固相外延工艺相结合，不但能够提碳化硅材料中碳的含量，使碳的含量大于或等于1％，例如碳的含量可以达到1.65％；而且离子注入的碳具有较高的稳定性，不会由于退火工艺而使碳由晶格中扩散出来；使碳化硅材料的外延层施加于CMOS器件的NMOS中导电沟道中的应力大大增加，例如可使得NMOS的导电沟道中的张应力达600至615MPa；可有效提高载流子的迁移率，从而使得驱动电流增大，NMOS器件性能提升明显；此外，该方法还能够提高效率；此外，通过固相外延的高温处理可节省退火工艺，使制造工艺简化。

然后，执行掺杂工艺，在所述栅极两侧的半导体基底中形成源极和漏极，所述的掺杂工艺可以是离子注入工艺，注入的杂质离子可以是磷或砷或其组合；完成掺杂工艺之后，执行退火工艺。这里不再赘述。

再接着，执行形成CMOS器件的其它步骤，这里不再一一赘述。

此外，在另外的实施例中，也可以先用所述的方法在NMOS的源极和漏极区域形成应变碳化硅层22，再在PMOS的源极和漏极形成硅锗外延层63。可以根据工艺的需要或者制造的需要或者其它原因改变制造顺序，这里不再一一赘述。

所述的应变CMOS器件的制造方法的实施例中，NMOS器件中的应变碳化硅层的制造工艺通过离子注入与固相外延相结合的方法形成，而所述的离子注入与固相外延工艺对PMOS的制造工艺影响较小或基本没有影响，这使得NMOS和PMOS的集成制造及其集成制造工艺调整简单化，也是的NMOS和PMOS的集成制造的工艺窗口增大，工艺维护更加容易。

需要说明的是，上述的步骤仅仅是利用其中一个具体的CMOS器件的制造工艺作为实施例来说明本发明的应变CMOS器件的制造方法，其不应该作为对权利要求保护范围的限制，在不背离权利要求的保护范围的条件下，本领域技术人员根据本发明的上述实施例的教导可以对上述的实施例的步骤的添加、去除、等同替换或者顺序的改变，这些均应当包含在本发明的保护范围之内。

本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims

1、一种应变NMOS器件的制造方法，包括：

提供具有栅极结构的半导体基底；

在所述栅极结构两侧的半导体基底中形成源极和漏极；

其特征在于，在形成所述栅极结构之后、形成源极和漏极之前，或者在形成所述源极和漏极之后，还包括如下步骤：

2、如权利要求1所述的应变NMOS器件的制造方法，其特征在于：所述离子注入工艺为成簇离子注入工艺。

3、如权利要求1所述的应变NMOS器件的制造方法，其特征在于：所述离子注入工艺可分为两步或多步执行。

4、如权利要求1或2或3所述的应变NMOS器件的制造方法，其特征在于：在执行离子注入工艺之前，通过覆盖层覆盖除待掺杂区域以外的区域。

5、如权利要求1所述的应变NMOS器件的制造方法，其特征在于：所述离子注入工艺中的碳杂质来源为含碳的气体。

6、如权利要求4所述的应变NMOS器件的制造方法，其特征在于：所述含碳的气体包括C₇H₇。

7、如权利要求1所述的应变NMOS器件的制造方法，其特征在于：所述固相外延工艺中，退火的温度为1200至1400℃。

8、一种应变CMOS器件的制造方法，其特征在于，包括：

在所述PMOS的栅极结构的两侧的第二区域中形成沟槽；

在所述沟槽中形成应变外延层；

9、如权利要求8所述的应变CMOS器件的制造方法，其特征在于：所述离子注入工艺为成簇离子注入工艺。

10、如权利要求8所述的应变CMOS器件的制造方法，其特征在于：所述固相外延工艺中，退火的温度为1200至1400℃。