KR101782610B1 - 탄화규소 에피 박막 성장 방법 - Google Patents

탄화규소 에피 박막 성장 방법 Download PDF

Info

Publication number
KR101782610B1
KR101782610B1 KR1020150179527A KR20150179527A KR101782610B1 KR 101782610 B1 KR101782610 B1 KR 101782610B1 KR 1020150179527 A KR1020150179527 A KR 1020150179527A KR 20150179527 A KR20150179527 A KR 20150179527A KR 101782610 B1 KR101782610 B1 KR 101782610B1
Authority
KR
South Korea
Prior art keywords
silicon carbide
gas
less
buffer layer
substrate
Prior art date
Application number
KR1020150179527A
Other languages
English (en)
Other versions
KR20170071324A (ko
Inventor
서한석
박우진
은태희
여임규
김장열
Original Assignee
재단법인 포항산업과학연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인 포항산업과학연구원 filed Critical 재단법인 포항산업과학연구원
Priority to KR1020150179527A priority Critical patent/KR101782610B1/ko
Publication of KR20170071324A publication Critical patent/KR20170071324A/ko
Application granted granted Critical
Publication of KR101782610B1 publication Critical patent/KR101782610B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2018—Selective epilaxial growth, e.g. simultaneous deposition of mono - and non-mono semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/205—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy using reduction or decomposition of a gaseous compound yielding a solid condensate, i.e. chemical deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only

Abstract

탄화규소 에피 박막 성장 방법에 관한 것으로,
화학 기상 증착법으로 탄화규소 에피 박막을 성장시키기 위한 방법으로서, 반응 장치 내에 탄화규소(SiC) 기판을 장입한 후, 상기 반응 장치 내부를 설정 온도로 승온시키는 승온 단계; 상기 승온 단계에서 상기 반응 장치 내부를 승온시키면서 행해지고, 상기 탄화규소 기판 표면을 설정 시간 동안 에칭하는 에칭 단계; 상기 에칭 단계가 끝남과 동시에 행해지고, 상기 반응 장치 내에 공정가스인 SiH4 가스와 C3H8 가스를 공급하여 상기 탄화규소(SiC) 기판에 버퍼층을 형성하는 버퍼층 형성 단계; 및 상기 버퍼층이 형성된 후, 설정 온도 및 설정 압력 하에서 공정 가스로서 SiH4 가스와 C3H8 가스를 사용하여 상기 탄화규소(SiC) 기판에 에피 박막을 성장시켜 에피층을 형성하는 에피 박막 성장 단계;를 포함하고, 상기 에피 박막 성장 단계의 C/Si 몰비 범위는, 1.1 이하인 것인, 탄화규소 에피 박막 성장 방법을 제공한다.

Description

탄화규소 에피 박막 성장 방법{SILICON CARBIDE EPITAXIAL FILM GROWTH METHOD}
본 발명은 탄화규소 에피 박막 성장 방법에 관한 것으로서, 보다 상세하게는 화학 기상 증착법으로 탄화규소 에피 박막 저속 성장 시 발생하는 에피 박막 표면의 피트(pit)를 감소시킬 수 있는 탄화규소 에피 박막 성장 방법에 관한 것이다.
일반적으로, 기판 또는 웨이퍼(wafer)상에 다양한 박막을 형성하는 기술 중에 화학 기상 증착법(CVD: Chemical Vapor Deposition)이 많이 사용되고 있다. 이러한 화학 기상 증착법은 화학 반응을 수반하는 증착 기술로, 소스 물질의 화학 반응을 이용하여 웨이퍼 표면 상에 반도체 박막이나 절연막 등을 형성한다.
이러한 화학 기상 증착법은 최근 반도체 소자의 미세화와 고효율, 고출력 LED 개발 등으로 박막 형성 기술 중 매우 중요한 기술로 주목 받고 있다. 현재 웨이퍼 상에 규소 막, 산화물 막, 질화규소 막 또는 산질화규소 막, 텅스텐 막 등과 같은 다양한 박막들을 증착하기 위해 이용되고 있다.
이러한 화학 기상 증착법으로 탄화규소 에피 박막 성장 시, SiC 에피 소재에서 마이크로 파이프(micro-pipe), 다운폴(downfall), 트라이앵귤러 디펙트(triangular defect), 캐럿(carrot) 등과 같은 결함은 쇼트키 배리어 다이오드의 동작에서 항복전압을 감소시키고, 누설 전류를 증가시키는 킬러 결함으로 잘 알려져 있다. SiC 소재의 품질이 향상됨에 따라 이전에 킬러 결함으로 분류되지 않았던 결함이 소자의 특성에 미치는 영향을 보다 쉽게 관찰할 수 있게 되었다.
주로 기판의 TED(Threading Egde Dislocation), TSD(Threading Screw Dislocation)와 관련된 1 내지 5um 이하의 작은 피트(pit)가 에피 공정 중 표면에 다수 생성되고, 이는 쇼트키 배리어 소자의 누설 전류의 원인이 되는 문제점이 있었다.
이에 따라, 화학 기상 증착법으로 탄화규소 에피 박막 성장 시 발생하는 에피 박막 표면의 피트(pit)를 저감하는 공정이 요구되고 있다.
본 발명은 화학 기상 증착법으로 탄화규소 에피 박막 저속 성장 시 발생하는 에피 박막 표면의 피트(pit)를 감소시킬 수 있는 탄화규소 에피 박막 성장 방법을 제공하고자 한다.
본 발명의 일 구현예는, 화학 기상 증착법으로 탄화규소 에피 박막을 성장시키기 위한 방법으로서, 반응 장치 내에 탄화규소(SiC) 기판을 장입한 후, 상기 반응 장치 내부를 설정 온도로 승온시키는 승온 단계; 상기 승온 단계에서 상기 반응 장치 내부를 승온시키면서 행해지고, 상기 탄화규소 기판 표면을 설정 시간 동안 에칭하는 에칭 단계; 상기 에칭 단계가 끝남과 동시에 행해지고, 상기 반응 장치 내에 공정가스인 SiH4 가스와 C3H8 가스를 공급하여 상기 탄화규소(SiC) 기판에 버퍼층을 형성하는 버퍼층 형성 단계; 및 상기 버퍼층이 형성된 후, 설정 온도 및 설정 압력 하에서 공정 가스로서 SiH4 가스와 C3H8 가스를 사용하여 상기 탄화규소(SiC) 기판에 에피 박막을 성장시켜 에피층을 형성하는 에피 박막 성장 단계;를 포함하고, 상기 에피 박막 성장 단계의 C/Si 몰비 범위는, 1.1 이하인 탄화규소 에피 박막 성장 방법을 제공한다.
상기 에칭 단계에서 에칭은, 1530℃ 이상 1570℃ 이하의 온도, 및 수소(H2) 가스 분위기에서 10분 초과 60분 이하의 시간 동안 수행되는 것일 수 있다.
에칭 단계의 공정 조건을 상기와 같이 조절함으로써, 에피 박막 표면의 피트(pit) 개수를 감소시킬 수 있다.
상기 버퍼층 형성 단계의 상기 공정가스의 초기 유량은, SiH4 : 20sccm 이상 30 sccm 이하, C3H8 : 10 sccm 이상 15 sccm 이하인 것일 수 있다.
상기 에칭 단계의 에칭은, 수소(H2) 및 염화수소(HCl)의 혼합 가스 분위기에서 수행되는 것일 수 있다.
상기 에피 박막 성장 단계의 Si/H 몰비 범위는, 0.0004 이상 0.0006 이하인 것일 수 있다.
상기 버퍼층 형성 단계 및 상기 에피 박막 성장 단계에서 공정 가스로서 염화수소(HCl)가 더 공급되고, 상기 에피 박막 성장 단계의 Cl/Si 몰비 범위는, 2 이상 3 이하인 것일 수 있다.
상기 에피 박막 성장 단계의 상기 설정 온도는 1500℃ 이상 1600℃ 이하이고, 상기 설정 압력은 100 mbar 이상 150 mbar 이하인 것일 수 있다.
상기 버퍼층 형성 단계 및 상기 에피 박막 성장 단계에서 도핑 가스로 질소(N2)가 더 공급되는 것일 수 있다.
상기 버퍼층 형성 단계는 3분 이상 10분 이하의 시간 동안 수행되는 것일 수 있다.
본 발명의 일 구현예에 따르면, 탄화규소 에피 박막 성장 공정의 변수를 최적화하여 에피 박막 표면에 발생한 피트(pit)를 감소시킬 수 있다.
도 1은 본 발명의 일 구현예에 따른 탄화규소 에피 박막 성장 공정 차트이다.
도 2는 본 발명의 일 구현예에 따른 탄화규소 에피 박막 성장 방법의 개략적인 구성도이다.
도 3은 탄화규소 에피 박막 성장 공정에서 에피 성장 후의 기판 표면 피트(pit) 분포 사진이다.
도 4는 탄화규소 에피 박막 성장 단계에서 C/Si 몰비의 조절 전(좌)과 조절 후(우)의 기판 표면의 피트(pit) 개수 변화를 분석한 데이터이다.
도 5는 에칭 단계의 변수 조절 전(좌), 에칭 단계의 변수 조절 후(가운데), 및 버퍼층 형성 단계의 변수 조절 후(우)의 기판 표면의 피트(pit) 개수 변화를 분석한 데이터이다.
이하, 본 발명의 구현예를 상세히 설명하기로 한다. 다만, 이는 예시로서 제시되는 것으로, 이에 의해 본 발명이 제한되지는 않으며 본 발명은 후술할 청구범위의 범주에 의해 정의될 뿐이다.
이하에서 사용되는 전문용어는 단지 특정 구현예를 언급하기 위한 것이며, 본 발명을 한정하는 것을 의도하지 않는다. 여기서 사용되는 단수 형태들은 문구들이 이와 명백히 반대의 의미를 나타내지 않는 한 복수 형태들도 포함한다. 명세서에서 사용되는 “포함하는” 의 의미는 특정 특성, 영역, 정수, 단계, 동작, 요소 및/또는 성분을 구체화하며, 다른 특정 특성, 영역, 정수, 단계, 동작, 요소, 성분 및/또는 군의 존재나 부가를 제외시키는 것은 아니다.
이하에서 사용되는 기술용어 및 과학용어를 포함하는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 일반적으로 이해하는 의미와 동일한 의미를 가진다. 사전에 정의된 용어들은 관련기술문헌과 현재 개시된 내용에 부합하는 의미를 가지는 것으로 추가 해석되고, 정의되지 않는 한 이상적이거나 매우 공식적인 의미로 해석되지 않는다.
또한, 본 명세서에서 "A/B 몰비"란, 별다른 정의가 없는 한 물질 B의 몰수에 대한,물질 A의 몰수의 비를 의미한다.
도 1은 본 발명의 일 구현예에 따른 탄화규소 에피 박막 성장 공정 차트이며, 도 2는 본 발명의 일 구현예에 따른 탄화규소 에피 박막 성장 방법의 개략적인 구성도이다.
이하, 도 1 및 도 2를 참조하여, 본 발명의 일 구현예에 따른 탄화 규소 에피 박막 성장 방법에 대해서 설명한다.
본 발명의 일 구현예는, 화학 기상 증착법으로 탄화규소 에피 박막을 성장시키기 위한 방법으로서, 반응 장치 내에 탄화규소(SiC) 기판을 장입한 후, 상기 반응 장치 내부를 설정 온도로 승온시키는 승온 단계(S10); 상기 승온 단계에서 상기 반응 장치 내부를 승온시키면서 행해지고, 상기 탄화규소 기판 표면을 설정 시간 동안 에칭하는 에칭 단계(S20); 상기 에칭 단계가 끝남과 동시에 행해지고, 상기 반응 장치 내에 공정가스인 SiH4 가스와 C3H8 가스를 공급하여 상기 탄화규소(SiC) 기판에 버퍼층을 형성하는 버퍼층 형성 단계(S30); 및 상기 버퍼층이 형성된 후, 설정 온도 및 설정 압력 하에서 공정 가스로서 SiH4 가스와 C3H8 가스를 사용하여 상기 탄화규소(SiC) 기판에 에피 박막을 성장시켜 에피층을 형성하는 에피 박막 성장 단계(S40);를 포함하고, 상기 에피 박막 성장 단계의 C/Si 몰비 범위는, 1.1 이하인, 탄화규소 에피 박막 성장 방법을 제공한다.
상기 에칭 단계에서 에칭은, 1530℃ 이상 1570℃ 이하의 온도, 및 수소(H2) 가스 분위기에서 10분 초과 60분 이하의 시간 동안 수행되는 것일 수 있다. 에칭 단계의 공정 조건을 상기와 같이 조절함으로써, 에피 박막 표면의 피트(pit) 개수를 감소시킬 수 있다. 에칭 시간은 보다 구체적으로, 20분 이상 40분 이하; 20분 이상 50분 이하; 25분 이상 35분 이하; 25분 이상 50분이하; 또는 25분 이상 60분 이하;의 시간동안 수행될 수 있다.
기판에 탄화규소 에피 박막을 형성할 때, 1um 이하의 작은 피트(pit)가 표면에 다수 생성된다. 이러한 피트(pit)는 쇼트키 배리어 소자의 누설 전류의 원인이 될 수 있다. 피트(pit)는 주로 기판의 TED(Threading Egde Dislocation), TSD(Threading Screw Dislocation)와 관련되며, 이는 도 3을 통해 확인할 수 있다. 도 3은 탄화규소 에피 박막 성장 공정에서 에피 성장 후의 에피 박막 표면의 피트(pit) 분포 사진이다. KOH 에칭 후(에칭 조건 550℃, 5분) 피트(pit)의 위치와 선결함의 위치를 매칭시켰을 때 대부분의 피트(pit)는 TSD(Threading Screw Dislocation)와 일치하는 것을 확인할 수 있었다. 이를 통해 에피 박막 성장 성장 과정에서, 피트(pit)의 발생이 기판의 TSD와 관련이 있다는 것을 확인할 수 있었다.
상기 에피 박막 성장 단계(S40)에서 에피층을 형성한 후 상기 반응 장치 내부를 일정한 온도 이하로 냉각시키는 냉각 단계(S50);를 더 포함할 수 있다.
상기 버퍼층 형성 단계(S30)의 상기 공정가스의 초기 유량은, SiH4 : 20sccm 이상 30 sccm 이하, C3H8 : 10 sccm 이상 15 sccm 이하인 것일 수 있다. 버퍼층 형성 단계의 공정 조건을 상기와 같이 조절함으로써, 에피 박막 표면의 피트(pit) 개수를 감소시키고, 잔존하는 피트(pit)의 분포를 균일하게 할 수 있다. 잔류 피트(pit)가 균일하게 분포해야 소자 공정에 적용하였을 때 균일한 성능을 낼 수 있다.
상기 에칭 단계(S20)의 에칭은, 수소(H2) 및 염화수소(HCl)의 혼합 가스 분위기에서 수행되는 것일 수 있다.
상기 에피 박막 성장 단계(S40)의 Si/H 몰비 범위는, 0.0004이상 0.0006 이하인 것일 수 있다.
상기 버퍼층 형성 단계(S30) 및 상기 에피 박막 성장 단계(S40)에서 공정 가스로서 염화수소(HCl)가 더 공급되고, 상기 에피 박막 성장 단계의 Cl/Si 몰비 범위는, 2 이상 3 이하인 것일 수 있다.
상기 에피 박막 성장 단계(S40)의 C/Si 몰비 범위는, 1.1 이하인 것일 수 있다. C/Si 몰비 범위를 상기 범위로 조절함으로써 피트(pit)를 현저히 감소 시킬 수 있다. 구체적으로 C/Si 몰비는 0.01 이상 1.1 이하; 0.1 이상 1.1 이하; 0.2 이상 1.1 이하; 0.3 이상 1.1 이하; 0.4 이상 1.1 이하; 0.5 이상 1.1 이하; 0.6 이상 1.1 이하; 0.7 이상 1.1 이하; 0.8 이상 1.1 이하; 0.9 이상 1.1 이하; 또는 1.0 이상 1.1 이하인 것일 수 있다.
상기 에피 박막 성장 단계(S40)의 상기 설정 온도는 1500℃ 이상 1600℃ 이하이고, 상기 설정 압력은 100 mbar 이상 150 mbar 이하인 것일 수 있다.
상기 버퍼층 형성 단계(S30) 및 상기 에피 박막 성장 단계(S40)에서 도핑 가스로 질소(N2)가 더 공급되는 것일 수 있다.
상기 버퍼층 형성 단계(S30)는 3분 이상 10분 이하의 시간 동안 수행되는 것일 수 있다.
상기와 같이, 탄화규소 에피 박막 성장 공정의 변수를 최적화하여 TSD(Threading Screw Dislocation)로 인해 에피 박막 표면에 발생한 피트(pit)를 감소시킬 수 있다.
이하 본 발명의 바람직한 실시예 및 비교예를 기재한다. 그러나 하기 실시예는 본 발명의 바람직한 일 실시예일뿐 본 발명이 하기 실시예에 한정되는 것은 아니다.
실시예 및 비교예 : 에피 박막이 형성된 탄화규소 단결정 기판의 제조
비교예 1
두께 350um, 도핑농도 1x108/cm3인 단결정 탄화 규소(SiC) 기판(제조사 : Cree)을 반응 장치 내부에 장입한 후, H2 기체를 유량 160slm로 공급하면서, 승온 속도 50℃/min로 1550℃까지 승온 시켰다. 승온 과정 중 1550℃ 온도에서 10 분 간 에칭을 수행하였다.
이후, 최종 설정 온도인 1550℃ 까지 승온 한 뒤, 규소 드랍렛(Si droplet)의 생성 억제와 성장속도 향상을 위해 HCl 기체를 유량 150sccm로 공급하고, 도핑가스인 N2 를 유량 50sccm로 공급함과 동시에, 에피 박막 성장에 필요한 소스 가스로 SiH4 기체를 초기유량 75sccm 으로 공급하고, C3H8 기체를 초기유량 30sccm으로 공급하였다. 이러한 조건 하에서 5분간 버퍼층을 형성하여 두께가 0.5um이면서, 도핑농도가 7x1017/cm3인 버퍼층을 형성하였다.
버퍼층 형성이 완료된 후 SiH4 의 유량을 150sccm로, C3H8 의 유량을 60sccm로, HCl의 유량을 300sccm로 조절하여 Cl/Si의 몰비가 2이고, Si/H의 몰비가 0.0005 이고, C/Si의 몰비가 1.2인 조건 하에서 60분의 시간 동안 두께가 10um 이면서 도핑농도가 5x1015/cm3인 에피 박막을 성장시켰다. 에피 박막 성장시 반응 장치내 압력은 130mbar이었다.
에피 박막 성장 완료 후, 상기 반응 장치 내부를 상온으로 냉각하여, 에피 박막이 형성된 탄화규소 단결정 기판을 제조하였다.
비교예 2
두께 350um, 도핑농도 1x108/cm3인 단결정 탄화 규소(SiC) 기판(제조사 :Cree)을 반응 장치 내부에 장입한 후, H2 기체를 유량 160slm로 공급하면서, 승온 속도 50℃/min로 1550℃까지 승온 시켰다. 승온 과정 중 1540℃ 온도에서 10분 간 에칭을 수행하였다.
이후, 최종 설정 온도인 1540℃ 까지 승온 한 뒤, 규소 드랍렛(Si droplet)의 생성 억제와 성장속도 향상을 위해 HCl 기체를 유량 150sccm로 공급하고, 도핑가스인 N2 를 유량 50sccm로 공급함과 동시에, 에피 박막 성장에 요한 소스 가스로 SiH4 기체를 초기유량 75sccm 으로 공급하고, C3H8 기체를 기유량 30sccm으로 공급하였다. 이러한 조건 하에서 5분간 버퍼층을 형성하여 두께가 0.5um이면서, 도핑농도가 7x1017/cm3인 버퍼층을 형성하였다.
버퍼층 형성이 완료된 후 SiH4 의 유량을 150sccm로, C3H8 의 유량을 60sccm로, HCl의 유량을 300sccm로 조절하여 Cl/Si의 몰비가 2이고, Si/H의 몰비가 0.001 이고, C/Si의 몰비가 1.2인 조건 하에서 60분의 시간 동안 두께가 10um 이면서 도핑농도가 5x1015/cm3인 에피 박막을 성장시켰다. 에피 박막 성장시 반응 장치내 압력은 130mbar이었다.
에피 박막 성장 완료 후, 상기 반응 장치 내부를 상온으로 냉각하여, 에피 박막이 형성된 탄화규소 단결정 기판을 제조하였다.
실시예 1 : C/Si 비에 따른 에피 박막 표면의 피트(pit) 변화
에피 박막 성장 단계에서, SiH4 의 유량을 150sccm로, C3H8 의 유량을 55sccm로, HCl의 유량을 300sccm로 조절하여 Cl/Si의 몰비가 2이고, Si/H의 몰비가 0.0005 이고, C/Si의 몰비가 1.1인 조건 하에서 에피 박막을 성장시킨 점을 제외하고는 상기 비교예 1과 같은 방법으로 에피 박막이 형성된 탄화규소 단결정 기판을 제조하였다.
실시예 2 : 에칭 단계의 공정 변수 제어에 따른 에피 박막 표면의 피트(pit) 변화
승온 과정 중 1540℃ 온도에서 30분 간 에칭을 수행한 점을 제외하고는, 상기 실시예 1와 같은 방법으로 에피 박막이 형성된 탄화규소 단결정 기판을 제조하였다.
실시예 3 : 버퍼층 형성 단계의 공정 변수 조절에 따른 에피 박막 표면의 피트(pit) 변화
실시예 2의 조건에 더하여, 버퍼 층 형성 단계의 초기 유량을 제어하였다.
버퍼층 형성 단계에서 SiH4 기체를 초기유량 30sccm 으로 공급하고, C3H8 기체를 초기유량 11sccm으로 공급하여 버퍼 초기유량을 에피 박막 성장 단계의 1/5 수준으로 조절한 점을 제외하고는 상기 실시예 2와 같은 방법으로 에피 박막이 형성된 탄화규소 단결정 기판을 제조하였다.
실험예 : 탄화규소 에피 박막 표면의 피트(pit) 측정
도 4는 에피 박막 성장 단계에서 C/Si 몰비에 따른 에피 박막 표면의 피트(pit) 개수 변화를 분석한 데이터이다. C/Si 몰비가 1.2인 비교예 1의 경우, 도 4의 좌측 그림에서와 같이 기판 표면 전체에 피트(pit)이 분포하는 것을 확인할 수 있었고 이때 약 15만개 정도가 분포하였다. 반면, C/Si 몰비가 1.1인 실시예 1의 경우는, 도 4의 우측 그림과 같이 표면의 피트(pit) 개수가 약 5만개로 감소하였다. 즉, C/Si 몰비를 1.1이하로 조절함으로써 피트(pit)의 개수를 1/3 수준으로 감소시킬 수 있었다. 이는 에피 성장 과정에서 낮은 C/Si 비로 인해 spiral growth보다 lateral growth가 강화되어 pit 생성이 억제된 결과로 생각된다.
도 5는 에칭 단계, 및 버퍼층 형성 단계의 변수 조절에 따른 에피 박막 표면의 피트(pit) 개수 변화를 분석한 데이터이다.
에칭 단계, 및 버퍼층 형성 단계의 변수 조절을 수행하지 않은 비교예 2의 경우, 도 5의 좌측 그림에서와 같이 표면의 피트(pit) 개수는 약 20000개로 관찰되었다.
반면, 에칭 단계의 변수 조절을 수행한 실시예 2의 경우, 도 5의 가운데 그림에서와 같이 피트(Pit)는 총 4500여 개가 분포하는 것을 확인하였다. 이는 수소 에칭으로 표면의 결함 사이트가 감소하여 pit 생성이 감소한 결과로 생각된다.
그러나, 피트(pit)의 개수는 감소하였어도 피트(pit)의 분포가 한쪽으로 치우쳐 있는 것을 확인할 수 있었다. 피트(pit)분포는 도핑 균일도에 영향을 미치기 때문에 균일하게 분포해야 소자 공정에 적용하였을 때 균일한 성능을 낼 수 있다.
버퍼층 형성 단계의 변수 조절을 추가로 수행한 실시예 3의 경우, 도 5의 오른쪽 그림에서와 같이 피트(Pit)의 전체 개수는 7000여 개로 다소 많아 졌지만 균일하게 분포하였다. 이를 통하여 에칭 및 버퍼층 형성 단계의 변수 조절을 수행한 실시예 3은, 비교예 2에 비하여 피트(pit)의 개수가 감소하면서, 피트(pit)가 균일하게 분포되는 효과가 있음을 확인할 수 있었다. 이는 초기 버퍼 성장 조건을 개선하여 성장 속도를 감소시킴으로써 pit 발생이 줄어든 결과로 생각된다.
본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (9)

  1. 화학 기상 증착법으로 탄화규소 에피 박막을 성장시키기 위한 방법으로서,
    반응 장치 내에 탄화규소(SiC) 기판을 장입한 후, 상기 반응 장치 내부를 설정 온도로 승온시키는 승온 단계;
    상기 승온 단계에서 상기 반응 장치 내부를 승온시키면서 행해지고, 상기 탄화규소 기판 표면을 설정 시간 동안 에칭하는 에칭 단계;
    상기 에칭 단계가 끝남과 동시에 행해지고, 상기 반응 장치 내에 공정가스인 SiH4 가스와 C3H8 가스를 공급하여 상기 탄화규소(SiC) 기판에 버퍼층을 형성하는 버퍼층 형성 단계; 및
    상기 버퍼층이 형성된 후, 설정 온도 및 설정 압력 하에서 공정 가스로서 SiH4 가스와 C3H8 가스를 사용하여 상기 탄화규소(SiC) 기판에 에피 박막을 성장시켜 에피층을 형성하는 에피 박막 성장 단계;를 포함하고,
    상기 에피 박막 성장 단계의 C/Si 몰비 범위는, 1.1 이하이고,
    상기 에칭 단계에서 에칭은, 1530℃ 이상 1570℃ 이하의 온도, 수소(H2) 및 염화수소(HCl)의 혼합 가스 분위기에서 10분 초과 60분 이하의 시간 동안 수행되며,
    버퍼층 형성 단계의 상기 공정가스의 초기 유량은, SiH4 : 20sccm 이상 30 sccm 이하, C3H8 : 10 sccm 이상 15 sccm 이하이고,
    에피 박막 성장 단계의 Si/H 몰비 범위는, 0.0004 이상 0.0006 이하이고,
    버퍼층 형성 단계 및 상기 에피 박막 성장 단계에서 공정 가스로서 염화수소(HCl)가 더 공급되고,
    상기 에피 박막 성장 단계의 Cl/Si 몰비 범위는, 2 이상 3 이하인 것인,
    탄화규소 에피 박막 성장 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 제 1항에서,
    상기 에피 박막 성장 단계의 상기 설정 온도는 1500℃ 이상 1600℃ 이하이고, 상기 설정 압력은 100 mbar 이상 150 mbar 이하인 것인 탄화규소 에피 박막 성장 방법.
  8. 제 7항에서,
    상기 버퍼층 형성 단계 및 상기 에피 박막 성장 단계에서 도핑 가스로 질소(N2)가 더 공급되는 것인 탄화규소 에피 박막 성장 방법.
  9. 제 8항에서,
    상기 버퍼층 형성 단계는 3분 이상 10분 이하의 시간 동안 수행되는 것인 탄화규소 에피 박막 성장 방법.
KR1020150179527A 2015-12-15 2015-12-15 탄화규소 에피 박막 성장 방법 KR101782610B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150179527A KR101782610B1 (ko) 2015-12-15 2015-12-15 탄화규소 에피 박막 성장 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150179527A KR101782610B1 (ko) 2015-12-15 2015-12-15 탄화규소 에피 박막 성장 방법

Publications (2)

Publication Number Publication Date
KR20170071324A KR20170071324A (ko) 2017-06-23
KR101782610B1 true KR101782610B1 (ko) 2017-09-27

Family

ID=59283633

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150179527A KR101782610B1 (ko) 2015-12-15 2015-12-15 탄화규소 에피 박막 성장 방법

Country Status (1)

Country Link
KR (1) KR101782610B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102110409B1 (ko) * 2018-10-25 2020-05-13 한국세라믹기술원 HVPE 성장법을 이용하여 펄스 모드로 성장된 α-Ga2O3 박막의 제조 방법
KR102138334B1 (ko) * 2018-10-25 2020-07-27 한국세라믹기술원 스텝업 전처리 방식을 이용한 α-Ga2O3 박막 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015002207A (ja) * 2013-06-13 2015-01-05 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015002207A (ja) * 2013-06-13 2015-01-05 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法

Also Published As

Publication number Publication date
KR20170071324A (ko) 2017-06-23

Similar Documents

Publication Publication Date Title
JP7188467B2 (ja) 炭化珪素エピタキシャル基板
US8927396B2 (en) Production process of epitaxial silicon carbide single crystal substrate
JP5445694B2 (ja) エピタキシャル炭化珪素単結晶基板の製造方法
US20080318359A1 (en) Method of manufacturing silicon carbide semiconductor substrate
JP6304699B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
JP6742477B2 (ja) エピタキシャル炭化珪素単結晶ウエハの製造方法及びエピタキシャル炭化珪素単結晶ウエハ
JP2013239606A (ja) 炭化珪素エピタキシャルウェハの製造方法
US9818606B2 (en) Amorphous silicon thickness uniformity improved by process diluted with hydrogen and argon gas mixture
CN112466745B (zh) 一种碳化硅外延生长的控制方法及碳化硅外延片
CN104584190A (zh) 外延晶片及其制造方法
CN115029782B (zh) 一种碳化硅外延生长方法
CN104867818A (zh) 一种减少碳化硅外延材料缺陷的方法
KR101782610B1 (ko) 탄화규소 에피 박막 성장 방법
TWI600076B (zh) III-nitride substrate processing method and epitaxial substrate manufacturing method
KR102110409B1 (ko) HVPE 성장법을 이용하여 펄스 모드로 성장된 α-Ga2O3 박막의 제조 방법
KR20140137795A (ko) 에피택셜 웨이퍼
KR102383833B1 (ko) 탄화규소 에피 웨이퍼 및 이의 제조 방법
JP6962463B2 (ja) Ｉｉｉ族窒化物半導体基板の製造方法
KR20130076365A (ko) 탄화규소 에피 웨이퍼 제조 방법 및 탄화규소 에피 웨이퍼
KR20160077588A (ko) 탄화규소 에피 박막 성장 방법
KR101742210B1 (ko) 탄화규소 에피 박막 성장 방법
KR20140055336A (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR102163490B1 (ko) 탄화 규소 기판의 제조 방법
KR102128495B1 (ko) 에피택셜 웨이퍼
KR102417484B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant