JP6962463B2 - Ｉｉｉ族窒化物半導体基板の製造方法 - Google Patents

Ｉｉｉ族窒化物半導体基板の製造方法 Download PDF

Info

Publication number
JP6962463B2
JP6962463B2 JP2020521042A JP2020521042A JP6962463B2 JP 6962463 B2 JP6962463 B2 JP 6962463B2 JP 2020521042 A JP2020521042 A JP 2020521042A JP 2020521042 A JP2020521042 A JP 2020521042A JP 6962463 B2 JP6962463 B2 JP 6962463B2
Authority
JP
Japan
Prior art keywords
group iii
nitride semiconductor
iii nitride
aln
furnace
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020521042A
Other languages
English (en)
Other versions
JPWO2019225112A1 (ja
Inventor
光二 松本
敏昭 小野
浩 天野
善央 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of JPWO2019225112A1 publication Critical patent/JPWO2019225112A1/ja
Application granted granted Critical
Publication of JP6962463B2 publication Critical patent/JP6962463B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4404—Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45502—Flow conditions in reaction chamber
    • C23C16/45504—Laminar flow
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/08—Reaction chambers; Selection of materials therefor
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C30B25/165—Controlling or regulating the flow of the reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Fluid Mechanics (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、III族窒化物半導体基板及びその製造方法に関し、特に、Si基板上にAlNバッファ層を介してIII族窒化物半導体層が形成されたIII族窒化物半導体基板の製造方法に関する。
GaNに代表されるIII族窒化物半導体は、他の半導体に比べてバンドギャップや絶縁破壊電界強度が大きく、飽和電子移動度が高いため、ＬＥＤ（Light Emitting Diode）やＬＤ（Laser Diode）などの光デバイス、あるいはパワー半導体デバイスの材料として好ましく用いられている。
現在の製造技術ではIII族窒化物半導体のバルク単結晶を低コストで製造することが困難であるため、サファイア、炭化ケイ素（SiC）、シリコン（Si）などの単結晶基板上にIII族窒化物半導体をヘテロエピタキシャル成長させる方法が一般的である。特に最近は、大口径で高品質なバルク単結晶を低コストで製造可能なSi基板を用いてIII族窒化物半導体を量産する試みが進められている。
異種基板上にIII族窒化物半導体をエピタキシャル成長させる場合、通常は、基板材料とIII族窒化物半導体材料との格子不整合によってIII族窒化物半導体層中に多くの転位が発生する。例えばサファイア基板上に成膜されたGaN層の表面の転位密度は5×108/cm2程度であり、Si基板上に成膜されたGaN層の表面の転位密度は1×109〜1×1010/cm2である。このようなIII族窒化物半導体層中の転位は、ＬＥＤであれば発光効率の低下、パワー半導体デバイスであれば電流リークの原因となる。
III族窒化物半導体層の転位密度を低減するため、基板上にバッファ層を介してIII族窒化物半導体層を形成することが行われている。例えば特許文献１には、サーマルクリーニング及び窒化処理に続き、950℃でAlNバッファ層を成長させ、次いで1230℃でAlNバッファ層をさらに成長させた後、III族窒化物半導体層を成長させることが記載されている。
特許文献２には、AlN層表面のピット状欠陥の発生を抑制するため、水素が含まれた雰囲気中においてシリコン基板の表面をサーマルクリーニングする工程と、Al原料を先に供給した後、N原料をさらに供給することにより、シリコン基板上に第１のV/III原料比を用いて第一AlN層を成長させる工程と、第一AlN層上に第１のV/III原料比よりも大きな第２のV/III原料比を用いて第二AlN層を成長させる工程と、第二AlN層上にGaN系半導体層を成長させる工程とを有する半導体装置の製造方法が記載されている。
特許文献３は、格子定数や熱膨張係数が異なるヘテロ基板を用いてエピタキシャル成長を行っても、基板やエピタキシャル成長層への歪みや欠陥の発生が少なく、また厚い膜を成長してもクラックが入りにくいエピタキシャル成長層を得るため、SiO2などからなるマスクにより成長領域を制限した基板を用いて、エピタキシャル成長によりIII−V族化合物半導体膜のファセット構造を形成し、マスクを覆うまでファセット構造を発達させ、ファセット構造を完全に埋め込んで、最終的に平坦な表面を有するIII−V族化合物半導体成長層を形成することが記載されている。
特開２００５−０７２４０９号公報 特開２０１２−１５３０５号公報 特開平１０−３１２９７１号公報
AlNバッファ層の結晶性を良好にするためには900℃以上の高温下でAlNを成長させることが好ましい。しかし、そのような高温下でAlNを成長させると、ＭＯＣＶＤ炉等の結晶成長炉の内面や炉内部品に残留している堆積物が分解してGaやInなどのIII族元素が飛散し、Si基板の表面に付着してしまう。さらに、Al原料や、表面に付着したIII族元素がSi基板中に拡散してｐ型ドーパントとして作用することにより、Si基板の表面の抵抗率が低下するという問題がある。また、Si基板上に形成したデバイスの電流リークパスや寄生容量の増加の原因にもなる。
特許文献１に記載の方法では、最初に900℃以上の温度でAlNを成長させるため、Si基板中にIII族元素が拡散し、Si基板の表面の抵抗率が低下する。また、特許文献１ではサファイア基板やSiC基板を用いることを前提としてAlNバッファ層を形成する前に高温でNH3ガスを供給して基板の窒化処理を行っている。しかしながら、Si基板で同様の窒化処理を行うと、Si基板全面にアモルファス窒化シリコンが形成され、結晶性の良好なAlNを成長させることができない。
特許文献２に記載の方法は、第一AlN層の成長開始時に先ずAl原料のみを供給し、次いでAl原料の供給を維持しながらN原料をAl原料と一緒に供給する。そのため、過剰となったAlがSi基板中に拡散しやすいという問題がある。
特許文献３に記載の製造方法は、熱膨張係数差及び格子定数差によって生じるクラックを抑えて欠陥の導入を抑制できる。しかしながら、マスクを形成する前にSi基板上にIII-V族化合物半導体膜を形成しているので、III-V族化合物半導体膜の形成工程において炉内に残留するGa やInなどのIII族元素が飛来してSi基板中に拡散する。そのため、Si基板表面の抵抗率が低下してしまう。
本発明は上記事情に鑑みてなされたものであり、本発明の目的は、Si基板上にIII族窒化物半導体層を成長させる際にSi基板中へのIII族元素の拡散を抑制することが可能なIII族窒化物半導体基板の製造方法を提供することにある。また、本発明の目的は、表面の抵抗率が高いSi基板上にIII族窒化物半導体層が形成されたIII族窒化物半導体基板を提供することにある。
上記課題を解決するため、本発明の第一の側面によるIII族窒化物半導体基板の製造方法は、炉内にAlN被膜を形成する工程と、前記AlN被膜に覆われた前記炉内にSi基板を投入して前記Si基板上にAlNバッファ層を形成する工程と、前記AlNバッファ層上にIII族窒化物半導体層を形成する工程とを備えることを特徴とする。
本発明によれば、炉内に残留するGaやInがAlNバッファ層の形成工程中に飛散してSi基板上に付着し、Si基板中に拡散することを抑制することができる。したがって、GaやInの拡散によるSi基板の表面の抵抗率の低下を抑制することができる。
本発明において、前記AlN被膜の形成温度は1000〜1400℃であることが好ましく、前記AlN被膜の形成時間は1〜30分であることが好ましい。これにより、生産性を低下させることなく、AlN被膜を均一に成膜することが可能となる。
本発明において、前記AlN被膜を形成する工程は、前記炉内にAl原料とN原料とを交互に繰り返し導入することが好ましい。この場合において、前記Al原料及び前記N原料をそれぞれ導入する際の1回当たりの時間は0.5〜10秒であることが好ましい。また前記繰り返し回数は5〜200回であることが好ましい。これによれば、炉内にAlN被膜を均一に成膜することができる。
本発明によるIII族窒化物半導体基板の製造方法は、前記AlN被膜を形成する前に、前記炉内を水素含有雰囲気でクリーニングする工程をさらに備えることが好ましい。炉内に残留しているIII-V族堆積物をできる限り除去した後、炉内をAlNで被覆することにより、GaやInによるSi基板の汚染を抑制する効果を高めることができる。
本発明によるIII族窒化物半導体基板の製造方法は、前記AlN被膜を形成する前に、前記炉内にダミーSi基板を投入する工程と、前記炉内に前記Si基板を投入する前に、前記炉内から前記ダミーSi基板を取り出す工程とをさらに備えることが好ましい。これにより、炉内のSi基板の設置領域にAlN被膜が成膜されてしまう事態を防止することができる。
本発明において、前記III族窒化物半導体層は、GaN層を含むことが好ましい。これによれば、Si基板上にAlNバッファ層を介してGaN層が形成された半導体基板を製造することができる。
本発明において、前記AlNバッファ層の成長温度は400〜1200℃であることが好ましく、400〜800℃であることが特に好ましい。これによれば、AlNバッファ層の形成工程においてIII族元素のSi基板中への拡散を抑制することができる。
本発明において、前記AlNバッファ層を形成する工程は、400〜800℃の成長温度で第一AlN層を成長させる工程と、前記第一AlN層上に900〜1200℃の成長温度で第二AlN層を成長させる工程とを含むことが好ましい。これによれば、AlNバッファ層の形成工程においてIII族元素のSi基板中への拡散を抑制すると共に、良質なAlNバッファ層を形成することができる。
本発明において、前記AlNバッファ層を形成する工程は、前記炉内にAl原料とN原料を導入する際に、前記N原料よりも先に前記Al原料を導入することが好ましい。これによれば、Si基板が窒化されてAlNの結晶性が悪化することを抑制することができる。
前記AlNバッファ層の形成を開始する前に前記炉内を昇温する工程、前記AlNバッファ層を形成する工程、及び前記III族窒化物半導体層を形成する工程の少なくとも一つにおいて、前記炉内の雰囲気ガスはArガスであることが好ましい。キャリアガスをArとすることにより、H2キャリアガスよりも成長中に炉内のIII族堆積物が分解しにくく、またN2ガスと異なりSi基板１０の表面を窒化させることもない。これにより、成膜したIII族窒化物半導体層３０の結晶性が良好になり、Si基板１０中へのIII族元素の拡散を抑制することも可能となる。
また、本発明の第二の側面によるIII族窒化物半導体基板の製造方法は、Si基板上にAlNバッファ層を形成する工程と、前記AlNバッファ層上にIII族窒化物半導体層を形成する工程とを備え、前記AlNバッファ層を形成する工程は、前記Si基板が投入された炉内にN原料を供給することなくAl原料を供給し、前記Al原料の供給を一時停止して前記N原料の供給を開始し、前記Al原料の供給を再開して前記N原料と前記Al原料の両方を供給することを特徴とする。
本発明によれば、炉内にAl原料を供給してからN原料を導入することによって、Si基板の表面の窒化を抑制することができる。また、N原料の供給開始時にAl原料の供給を一時停止するので、Alが過剰に供給されることを防止することができる。したがって、Alの拡散によるSi基板の表面の抵抗率の低下を抑制することができる。
本発明において、前記Al原料の供給を一時停止して前記N原料を供給する時間は1〜180秒であることが好ましく、3〜60秒であることが特に好ましい。これによれば、生産性を低下させることなく、Al原料の過剰供給を抑制することができる。
本発明において、前記AlNバッファ層の成長温度は400〜1200℃であることが好ましく、400〜800℃であることが特に好ましい。これによれば、AlNバッファ層の形成工程においてIII族元素のSi基板中への拡散を抑制することができる。
また、本発明の第三の側面によるIII族窒化物半導体基板の製造方法は、Si基板の表面の一部が露出するように前記Si基板上にマスクパターンを形成する工程と、前記マスクパターンが形成された前記Si基板上にAlNバッファ層を形成する工程と、前記AlNバッファ層上にIII族窒化物半導体層を形成する工程とを備えることを特徴とする。
本発明によれば、Si基板をマスクパターンで覆うことによりSi基板中へのIII族元素の拡散を抑制することができる。したがって、III族元素の拡散によるSi基板の表面の抵抗率の低下を抑制することができる。
本発明において、前記Si基板の露出面積に対する前記マスクパターンによる被覆面積の割合は0.5〜10であることが好ましい。この場合において、前記マスクパターンは例えばストライプパターンであり、前記ストライプパターンのライン幅は0.1〜2umであることが好ましい。これによれば、III族窒化物半導体層の表面の平坦度を確保しながらSi基板中へのIII族元素の拡散を抑制することができる。
本発明において、前記マスクパターンは多結晶又はアモルファスからなることが好ましく、SiO2又はSiN X からなることもまた好ましい。また、前記マスクパターンの厚さは5〜300nmであることが好ましく、前記AlNバッファ層の厚さは10〜300nmであることが好ましい。これによれば、III族窒化物半導体層の表面の平坦度を確保しながらSi基板中へのIII族元素の拡散を抑制することができる。
0072
本発明において、前記Si基板の表面の抵抗率が500Ωcm以上であることが好ましい。これによれば、Si基板の表面の抵抗率が高く、電流リークパスや寄生容量が少ない、パワー半導体や高周波半導体デバイスの材料として好適なIII族窒化物半導体基板を提供することができる。
さらにまた、本発明の第四の側面によるIII族窒化物半導体基板は、Si基板と、前記Si基板上に形成されたAlNバッファ層と、前記AlNバッファ層上に形成されたIII族窒化物半導体層とを備え、前記AlNバッファ層に接している前記Si基板の表面の抵抗率が500Ωcm以上であることを特徴とする。本発明によれば、Si基板の表面の抵抗率が高く、電流リークパスや寄生容量が少ない、パワー半導体や高周波半導体デバイスの材料として好適なIII族窒化物半導体基板を提供することができる。
このように、本発明によれば、Si基板中へのIII族元素の拡散によるSi基板の表面の抵抗率の低下を抑制することが可能なIII族窒化物半導体基板の製造方法を提供することができる。また、本発明によれば、表面の抵抗率が高いSi基板上にIII族窒化物半導体層が形成されたIII族窒化物半導体基板を提供することができる。
図１は、本発明の第１の実施の形態によるIII族窒化物半導体基板の製造方法によって製造されるIII族窒化物半導体基板の構造を示す略断面図である。 図２は、III族窒化物半導体の成膜に用いられるＭＯＣＶＤ装置の構成を概略的に示す断面図である。 図３は、第１の実施の形態によるIII族窒化物半導体基板の製造方法を説明するためのフローチャートである。 図４は、第１の実施の形態によるIII族窒化物半導体基板の製造工程を説明するための図であって、ＭＯＣＶＤ装置の略断面図である。 図５は、第一AlN層の形成時におけるNH3及びTMAの供給タイミングの一例を示すシーケンス図である。 図６は、本発明の第２の実施の形態によるIII族窒化物半導体基板の製造方法を説明するための図であって、特に第一AlN層の形成時におけるNH3及びTMAの供給タイミングの一例を示すシーケンス図である。 図７は、本発明の第３の実施の形態によるIII族窒化物半導体基板の製造方法によって製造されるIII族窒化物半導体基板の構造を示す図であって、（ａ）は略側面断面図、（ｂ）は（ａ）のＸ−Ｘ線に沿った平面断面図である。 図８は、第３の実施の形態によるIII族窒化物半導体基板の製造方法を説明するためのフローチャートである。 図９は、実施例１〜５及び比較例１のIII族窒化物半導体基板の評価結果をまとめた表であり、特に比較例１の結果を基準とする相対値である。
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
図１は、本発明の第１の実施の形態によるIII族窒化物半導体基板の製造方法によって製造されるIII族窒化物半導体基板の構造を示す略断面図である。
図１に示すように、このIII族窒化物半導体基板１は、Si基板１０上にAlNバッファ層２０及びIII族窒化物半導体層３０が順に積層された構造を有している。Si基板１０の抵抗率は500Ωcm以上であり、1000Ωcm以上であることが好ましい。またSi基板１０の面方位は（111）面であることが好ましいが、他の面方位であってもよい。
AlNバッファ層２０はSi基板１０とIII族窒化物半導体層３０との間の格子間不整合を緩和するための層である。AlNバッファ層２０の厚さは30〜200nmであることが好ましい。AlNバッファ層２０の厚さが30nmより薄いときには結晶性の良好なAlNバッファ層２０が得られず、200nmより厚いときにはAlNバッファ層２０にクラックが発生しやすくなるからである。
AlNバッファ層２０は、第一AlN層２１及び第二AlN層２２が順に積層された二層構造を有することが好ましい。第一AlN層２１は400〜1000℃、好ましくは400〜800℃の低温で成長させた層であり、第二AlN層２２は900〜1200℃の高温で成長させた層である。第一AlN層２１の厚さは0.4〜100nmであることが好ましく、0.4〜50nmであることが特に好ましい。第一AlN層２１の厚さが0.4nmよりも薄いときにはSi基板１０へのIII族元素の拡散を抑制することができず、100nmよりも厚いときにはAlNの結晶性が悪化し、その上に形成されるIII族窒化物半導体層３０の結晶性も悪くなるからである。
III族窒化物半導体層３０は、III族元素であるAl、In、Gaの少なくとも一つとNとの混晶からなる層であり、代表的なIII族窒化物半導体はGaNである。III族窒化物半導体層３０は、GaInN層及びGaN層が順に積層された多層構造であってもよい。III族窒化物半導体層３０の厚さは特に限定されないが、例えば1umとすることができる。
図２は、III族窒化物半導体の成膜に用いられるＭＯＣＶＤ装置の構成を概略的に示す断面図である。
図２に示すように、ＭＯＣＶＤ装置１００は、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition：有機金属気相成長法）によりIII族窒化物半導体を成長させるための装置であって、ウェーハＷを支持するサセプタ１０１と、サセプタ１０１が収容された炉１０２（チャンバー）と、サセプタ１０１の下方に配置され、サセプタ１０１上にセットされたウェーハＷを加熱するヒーター１０３と、サセプタ１０１と共にウェーハＷを回転させる回転軸１０４と、キャリアガスや原料ガスを炉内に供給するためのガスインレット１０５と、炉内の雰囲気ガスを吸引して排気するためのガスアウトレット１０６とを備えている。ガスアウトレット１０６はサセプタ１０１を挟んでガスインレット１０５と反対側に位置しており、ガスインレット１０５はウェーハＷに横方向からガスを吹き付け、炉内には矢印で示すようにウェーハＷと平行なガスの流路が形成される。ヒーターの温度、回転軸の回転速度、ガスインレット１０５から炉内に供給されるキャリアガスや原料ガスの流量等は、不図示の制御部によって制御される。
図３は、第１の実施の形態によるIII族窒化物半導体基板の製造方法を説明するためのフローチャートである。また図４は、第１の実施の形態によるIII族窒化物半導体基板の製造工程を説明するための図であって、ＭＯＣＶＤ装置の略断面図である。
図３に示すように、III族窒化物半導体基板１の製造では、まずＭＯＣＶＤ装置１００の炉１０２内のクリーニングを実施する（ステップＳ１１）。炉１０２内のクリーニングでは高温の炉内にH2を含むパージガスを導入することにより炉内残留物を除去する。炉１０２内には前回以前のプロセスで導入されたGa、In等のIII族元素を含む堆積物が残留しており、残留物を除去しなければその堆積量が次第に多くなり、堆積物がパーティクルとなってSi基板１０上に付着し、その後に成長する半導体表面にピットを発生させ、デバイス特性を劣化させたり、分解されたIII族元素がSi基板１０中に拡散する。Si基板１０中に拡散したIII族元素はp型ドーパントとなり、Si基板１０の表面近傍にキャリアを発生させ、抵抗率を低下させる。また、Si基板１０の表面近傍に発生したキャリアはSi基板１０を通るリーク電流を引き起こし、高周波デバイスでは寄生容量となる。しかし、炉１０２内のクリーニングを実施して堆積物を除去することにより、Si基板１０中へのIII族元素の拡散を抑えることができる。これにより、AlNバッファ層２０に接しているSi基板１０の表面の抵抗率を500Ωcm以上に維持ことができる。
炉１０２内のクリーニングにおいて炉内温度は1000〜1400℃であることが好ましい。1000℃より低い場合にはIII-V族堆積物を分解する効果が低く、1400℃より高い場合には高温対応の炉内部材を採用する必要があるため装置コストが高くなる。III-V族堆積物を除去する時間は前の成膜処理の時間に合わせて調節すればよい。
次に、図４に示すように、炉１０２内にAlN被膜１０８を形成する（ステップＳ１２）。上記のようにＭＯＣＶＤ装置１００の炉１０２内をH2含有雰囲気でベーキングすることで炉１０２内に残留するIII-V族堆積物Ｅをある程度除去することができるが、完全に除去することはできず、炉１０２内にはIII-V族堆積物Ｅがわずかに残る。GaやInを含むIII-V族堆積物Ｅは800℃程度で容易に分解してGaやInが炉内に放出されるが、AlNは1200℃程度まで分解されないために、AlN被膜１０８の成膜プロセスにおいてIII-V族堆積物からAlは放出されない。そこで、炉１０２内を水素ベークしてGaやInを含むIII-V族堆積物をできる限り除去した後、炉内面又は炉内部材に付着するIII-V族堆積物ＥをAlN被膜１０８で覆うことにより、Si基板１０へのGaやInの拡散を抑制することができる。
AlN被膜１０８の形成工程では、Al原料であるTMA（トリメチルアルミニウム）及びN原料であるNH3をH2キャリアガスとともに炉１０２内に導入する。このときの炉内温度は1000〜1400℃であることが好ましく、1100〜1200℃であることが特に好ましい。炉内温度が1000℃より低い場合には炉内に良質なAlNを堆積させることができず、AlN被膜１０８が後述するAlNバッファ層２０の形成時の温度で分解するためにAlがSi基板１０中に拡散する。一方、炉内温度が1400℃より温度が高い場合には高温対応の炉内部材を採用する必要があるため装置コストが高くなる。
AlN被膜１０８の形成時間は1〜30分であることが好ましい。AlNの形成時間が1分より短い場合はIII-V族堆積物Ｅを被覆する効果が低く、30分間より長い場合は生産性が低下するだけでなく、炉内のAlN付着量が多くなり、成膜時にパーティクルの原因となる。
AlN被膜１０８の形成工程では、NH3を間欠的に導入することが好ましく、TMAとNH3の導入を交互に複数回繰り返すことが特に好ましい。TMAとNH3を同時に流すとTMAとNH3の反応速度が速いため、AlN被膜１０８の厚さ分布のばらつきが大きくなる。しかし、TMAとNH3を交互に流すことで炉１０２内をAlN被膜１０８で均一に被覆することができる。TMAの供給時間及びNH3の供給時間はそれぞれ0.5〜10秒が好ましい。TMAの供給時間を0.5秒より短くすると炉内にAlが十分行き渡らず、AlN被膜の厚さ分布のばらつきが大きくなる。一方でTMAの供給時間を10秒よりも長くすると成長表面にAl液滴（ドロップレット）が発生し、パーティクルの原因となる。NH3の供給時間を0.5秒より短くすると、Al液滴が成長表面に残留してパーティクルの原因となる。NH3の供給時間を長くしても特に問題はないが、生産性が悪化する。
TMAとNH3の導入を交互に繰り返す場合における繰り返し回数は、5〜200回が好ましい。繰り返し回数が5回より少ない場合には炉内に十分なAlNが成膜できず、GaやInの分解が起こる。繰り返し回数が200回より多い場合は、炉内のAlN被膜が厚くなりすぎ、剥がれることでパーティクルの原因となる。
AlN被膜１０８の形成工程中は炉１０２内にダミーSi基板Ｄを投入しておくことが好ましい。特に、炉内温度を下げることなく炉内クリーニングから炉内のAlNコーティングまでを連続的に行う場合には、炉内クリーニングを開始する前にダミーSi基板Ｄを炉１０２内に設置しておくことが好ましい。ダミーSi基板Ｄを炉１０２内に設置しない場合には、炉１０２内のSi基板１０の設置領域であるサセプタ１０１上にもAlN被膜１０８が成膜されてしまう。サセプタ１０１上のAlN被膜１０８はサセプタ１０１の熱伝導性を悪化させ、Si基板１０の温度（成膜温度）が変化することで、成膜工程の再現性が悪化する。しかし、ダミーSi基板Ｄを炉１０２内に設置した場合には、サセプタ１０１上にAlN被膜１０８が成膜されてしまう事態を防止することができる。
次に、Si基板１０を用意し、HF及びSC-1で予め洗浄した後、炉１０２内に投入する（ステップＳ１３）。このときのSi基板１０の抵抗率は1000Ωcm以上であることが好ましい。
次に、Si基板１０上にAlNバッファ層２０を形成する（ステップＳ１４Ａ，Ｓ１４Ｂ）。AlNバッファ層２０の形成では、400〜1200℃の炉内にTMAとNH3を Arキャリアガスとともに導入してSi基板１０の表面に第一AlN層２１を成長させる（ステップＳ１４Ａ）。第一AlN層２１の成長温度は400〜1000℃であることが好ましく、400〜800℃であることが特に好ましい。成長温度が400℃よりも低い場合にはAlNの結晶性が悪化してその後のIII族窒化物半導体材料の結晶性に影響を及ぼし、1000℃より高い場合にはSi基板１０へのIII族元素の拡散を抑制する効果が小さいからである。第一AlN層２１の成長温度が800℃以下であればSi基板１０へのIII族元素の拡散を抑制する効果を十分に高めることができる。
図５は、第一AlN層２１の形成時におけるNH3及びTMAの供給タイミングの一例を示すシーケンス図である。
図５に示すように、第一AlN層２１の形成開始時には、NH3よりもTMAを先に供給することが好ましく、TMAの供給開始から一定時間経過後にNH3の供給を開始してTMAとNH3を一緒に供給することが好ましい。NH3を先に供給するとSi基板１０の表面がNH3と反応して窒化され、結晶性の良いAlNを成長させることができない。特に、Si基板１０の面内の温度分布が不均一である場合にSi基板１０の表面が荒れてその後に形成するAlNの結晶性が悪化する。しかし、NH3よりもTMAを先に供給することによりそのような問題を解決することができる。
NH3よりもTMAを先に供給する場合、TMAが分解したAl原子がSi基板１０の全面に1〜10原子層行き渡るように、NH3よりもTMAを3〜30秒先に供給することが好ましい。Al原子層が1原子層より薄い場合はSi基板１０がNH3と反応して窒化され、AlNの結晶性の悪化を招くからである。一方で、Al原子層が10原子層より厚い場合は、Si基板１０の表面にAl液滴が発生し、Siの合金化が進み、Al合金化したSi基板上でAlNの結晶性が悪化するからである。
次に、第一AlN層２１上に第二AlN層２２を形成する（ステップＳ１４Ｂ）。第二AlN層２２の形成では、炉内温度を昇温する。昇温の際に原料供給を中断しても構わないが、生産性を考慮すると原料を供給しながら昇温させるほうが好ましい。第二AlN層２２の成長温度は900〜1200℃であることが好ましい。成長温度が900℃よりも低い場合には結晶性の良いAlNが得られず、また通常の装置では1200℃よりも高い温度での結晶成長に対応できないからである。
次に、第二AlN層２２上にIII族窒化物半導体層３０を形成する（ステップＳ１５）。III族窒化物半導体層３０の形成では、まずTMAの供給を停止し、その代わりにIII族原料をNH3と共に供給してIII族窒化物半導体層３０を成長させる。III族窒化物半導体層３０の成長温度は900〜1200℃であることが好ましい。成長温度が900℃よりも低い場合には結晶性の良いIII族窒化物半導体層が得られないからである。以上により、Si基板１０上に第一AlN層２１、第二AlN層２２、III族窒化物半導体層３０が順に形成されたIII族窒化物半導体基板１が完成する。
Si基板１０上にAlNバッファ層２０を介してIII族窒化物半導体層３０を成長させるプロセスにおいて、結晶性を良好にするためAlNバッファ層２０をその成長初期から900℃以上の高温で成長させる場合、Si基板１０がAl原料あるいは炉内に残留するGaやInなどと反応してSi基板１０中にIII族元素が拡散し、Si基板１０の表面の抵抗率が低下する。しかし、第一AlN層２１を最初に400℃〜1000℃の低温で薄く成長させた後、900〜1200℃の高温で第二AlN層２２を成長させる場合には、Si基板とIII族元素との反応を抑えることができる。これにより、AlNバッファ層２０に接しているSi基板１０の表面の抵抗率を500Ωcm以上に維持ことができる。
上述したAlNバッファ層２０の形成からIII族窒化物半導体層３０の形成までの一連の工程の少なくとも一部は、Arガス雰囲気の炉１０２内で実施することが好ましい。したがって、例えば、AlNバッファ層２０の形成を開始する前にArキャリアガスを炉１０２内に導入してから昇温を開始してもよく、またIII族窒化物半導体層３０の形成をArガス雰囲気の炉１０２内で行ってもよい。キャリアガスをArとすることにより、H2キャリアガスよりも成長中に炉内のIII族堆積物が分解しにくく、またN2ガスと異なりSi基板１０の表面を窒化させることもない。これにより、成膜したIII族窒化物半導体層３０の結晶性が良好になり、Si基板１０中へのIII族元素の拡散を抑制することも可能となる。
以上説明したように、本実施形態によるIII族窒化物半導体基板１の製造方法は、Si基板１０上にIII族窒化物半導体を成長させるプロセスを開始する前に、炉内のベーキングを行って炉内に残留するGaやInを含むIII族堆積物をある程度除去した後、炉内面及び炉内部材に熱分解しにくいAlN被膜を成膜することにより、GaやIn によるSi基板の汚染を抑制することができる。
図６は、本発明の第２の実施の形態によるIII族窒化物半導体基板の製造方法を説明するための図であって、特に第一AlN層の形成時におけるNH3及びTMAの供給タイミングの一例を示すシーケンス図である。
図６に示すように、本実施形態によるIII族窒化物半導体基板１の製造方法の特徴は、AlNバッファ層２０（第一AlN層２１）の形成開始時に、NH3を供給することなくTMAを供給するステップＳ２１と、TMAの供給を一時停止してNH3の供給を開始するステップＳ２２と、TMAの供給を再開してTMA及びNH3の両方を供給するステップＳ２３とを有する点にある。
図５に示したように、TMAの供給を中断することなくNH3の供給を開始した場合には、TMAの供給が過剰となり、Si基板１０の表面にAlが残留してしまう。残留したAlは、AlNバッファ層２０の形成中にSi基板１０中に拡散する。しかし、TMAの供給をNH3の供給開始から一定時間停止した場合には、表面に残留したAlが窒化されるため、Si基板１０中へのAlの拡散を抑制することができる。
NH3を供給する時間は1〜180秒であることが好ましく、3〜60秒であることが特に好ましい。1秒より短い場合は、十分なAlの窒化が起こらずに、残ったAlはSi基板中に拡散する。NH3のみを供給する時間を180秒より長くしても特に問題はないが、生産性が悪化する。その後、TMAをNH3と一緒に供給し、AlNを所定の厚さまで成長させる。
TMAをNH3と一緒に供給し始めるまでの温度は400〜1200℃が好ましく、400〜800℃が特に好ましい。成長温度が400℃より低い場合は結晶性良いAlNは得られず、1200℃より高い場合はTMAのみを流すステップでAlがＳｉ基板中に拡散しやすい。
以上説明したように、TMAの供給をNH3の供給開始から一定時間停止することによって、Al原料の過剰によるSi基板中へのAlの拡散を抑制することができる。
図７は、本発明の第３の実施の形態によるIII族窒化物半導体基板の製造方法によって製造されるIII族窒化物半導体基板の構造を示す図であって、（ａ）は略側面断面図、（ｂ）は（ａ）のＸ−Ｘ線に沿った平面断面図である。
図７（ａ）及び（ｂ）に示すように、このIII族窒化物半導体基板２の特徴は、Si基板１０上にAlNバッファ層２０及びIII族窒化物半導体層３０が順に積層されているだけでなく、Si基板１０とAlNバッファ層２０との間にマスクパターン５０が設けられている点にある。その他の構成は第１の実施の形態によるIII族窒化物半導体基板１と同様である。
マスクパターン５０は多結晶又はアモルファスのSiO2又はSiNXからなることが好ましい。また図７（ｂ）に示すように、本実施形態によるマスクパターン５０は平面視でストライプ状に形成されている。ただし、マスクパターン５０の形状はSi基板１０の表面が離散的に露出する限りにおいて特に限定されず、格子形状や六角形状などであってもよい。マスクパターン５０をストライプパターンとする場合、ライン幅及びスペース幅は0.1〜2umであることが好ましい。
Si基板１０の露出面積に対するマスクパターン５０による被覆面積の割合は、0.5〜10であることが好ましい。この被覆率が0.5より小さい場合にはSi基板が露出している部分が多く、Si基板１０中へのIII族元素の拡散を抑制する効果が低い。一方、被覆面積の割合が10より大きい場合にはSi基板が露出している部分が小さく、その部分から成長したGaNが十分に横方向に成長できず、表面の平坦化が困難である。
図８は、第３の実施の形態によるIII族窒化物半導体基板の製造方法を説明するためのフローチャートである。
図８に示すように、III族窒化物半導体基板２の製造では、まずＭＯＣＶＤ装置の炉内をクリーニングする工程（ステップＳ１１）と、炉内にAlN被膜を形成する工程（ステップＳ１２）とを順に実施する。ただし、本実施形態においてこれらの工程は必須ではなく、例えばAlN被膜を形成する工程を省略してもよい。
次に、Si基板１０を用意し、Si基板１０上にマスクパターン５０を形成する（ステップＳ３１）。マスクパターン５０は、熱拡散炉等を用いてSi基板１０の主面の全面にSiO2膜を成膜した後、SiO2膜をフォトリソグラフィ及びドライエッチングによりストライプ状にパターニングすることにより形成することができる。
その後、マスクパターン５０が形成されたSi基板１０をSC-1で予め洗浄した後、ＭＯＣＶＤ炉内に投入し（ステップＳ１３）、AlNバッファ層２０及びIII族窒化物半導体層３０を順に形成する（ステップＳ１４Ａ，Ｓ１４Ｂ，Ｓ１５）。以上により、図７に示したIII族窒化物半導体基板２が完成する。
本実施形態においてAlNバッファ層２０の厚さは10〜300nmであることが好ましい。AlNの厚さが10nmより薄い場合には、その上にIII族窒化物半導体層３０を成長させた際にマスクパターン５０上に大きな結晶核が成長するために、III族窒化物半導体層３０の平坦化が困難である。一方、300nmより厚い場合はIII族窒化物半導体層３０の表面にクラックが生じやすい。
以上説明したように、本実施形態によるIII族窒化物半導体基板２の製造方法は、Si基板１０をマスクパターン５０で覆った後にAlNバッファ層２０を形成するので、Si基板１０中へのIII族元素の拡散を抑制することができる。したがって、III族元素の拡散によるSi基板１０の表面の抵抗率の低下を抑制することができ、Si基板１０の表面の抵抗率を500Ωcm以上に維持ことができる。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
例えば、上記第１〜第３の実施の形態によるIII族窒化物半導体基板の製造方法は適宜組み合わせることができる。したがって、例えば、AlNバッファ層２０の形成時にAl原料の供給を一時停止してN原料の供給を開始する第２の実施の形態と、Si基板１０上にマスクパターン５０を介してAlNバッファ層２０を形成する第３の実施形態とを組み合わせてもよい。また、第２及び第３の実施の形態において、第１の実施の形態の特徴である炉内をAlN被膜で被覆することは必須でなく、AlN被膜の形成工程を省略してもよい。
また、上記第１〜第３の実施の形態によるIII族窒化物半導体基板の製造方法においては、AlNバッファ層２０の形成時に第一AlN層２１を低温で形成した後、第二AlN層２２を高温で形成しているが、最初から第二AlN層２２を高温で形成して第一AlN層２１を省略してもよい。
また上記実施形態においてＭＯＣＶＤ装置の具体的な構成は特に限定されない。さらに、III族窒化物半導体の成膜方法はＭＯＣＶＤに限定されず、ＨＶＰＥ（Hydride Vapor Phase Epitaxy：ハイドライド気相成長法）、ＭＢＥ（Molecular Beam Epitaxy：分子線結晶成長法）などの他の成膜方法を採用してもよく、これらの成膜方法においてSi基板中への不純物拡散を同様に抑制することは可能である。
＜実施例１＞
ダミーSi基板を予めＭＯＣＶＤ炉内に設置し、1200℃のH2雰囲気で炉内のベーキングを30分間行い、炉内のクリーニングを実施した後、NH3を導入して1100℃で5分間処理し、TMAをさらに導入して10分間処理し、炉内にAlN被膜を形成した。その後、炉内を降温してダミーSi基板を取り出した。
次に、抵抗率1000Ωcm、面方位（111）のSi基板を用意し、HF及びSC-1で洗浄した後、炉内に投入した。次に炉内温度を1000℃まで昇温した後、炉内にTMA及びNH3をArキャリアガスとともに導入し、Si基板の上面に第一AlN層を10nm成長させた。その際、TMAを先行して１０秒間供給した後、TMAの供給を停止することなくNH3の供給を開始することにより、TMAとNH3を一緒に供給した。次に、TMA及びNH3の供給を供給し続けながら炉内温度を1100℃まで昇温して第二AlN層を90nm成長させた。
次に、TMAの供給を停止し、NH3を供給し続けながら炉内温度を1050℃まで降温した後、Ga源としてのTMG（トリメチルガリウム）を供給して第二AlN層の上面にGaN層を1um成長させた。こうして、Si基板上に第一AlN層、第二AlN層、GaN層が順に積層された実施例１のIII族窒化物半導体基板を得た。
＜実施例２＞
炉内にAlN被膜を形成する際にTMA及びNH3を交互に供給する手法を用いた点以外は実施例１と同じ条件でIII族窒化物半導体基板を製造した。詳細には、1200℃の炉内にTMAをArキャリアガスとともに3秒間導入し、NH3をArキャリアガスとともに6秒間導入する工程を５０回繰り返して、AlN被膜を形成した。その後、Si基板上に第一AlN層、第二AlN層、GaN層を順に形成することにより、実施例２のIII族窒化物半導体基板を得た。
＜実施例３＞
AlNバッファ層を成長させる際にTMAを先行して導入し、TMAの導入を一時停止してNH3のみを導入した後、TMAとNH3の両方を供給した点以外は実施例２と同じ条件でIII族窒化物半導体基板を製造した。詳細には、1000℃まで昇温した炉内にTMAを先行して10秒間供給し、TMAの供給を一時停止してNH3のみを20秒間供給した後、TMAの供給を再開してTMAとNH3を一緒に供給した。こうして実施例３のIII族窒化物半導体基板を得た。
＜実施例４＞
AlNバッファ層を形成する際に第一AlN層を600℃の低温で成長させた後、第二AlN層を1100℃の高温で成長させた点以外は実施例３と同じ条件でIII族窒化物半導体基板を製造した。詳細には、600℃の炉内にTMA及びNH3をArキャリアガスとともに導入し、Si基板の上面に第一AlN層を10nm成長させた。その際、TMAを先行して導入し、TMAの導入を一時停止してNH3のみを導入した後、TMAとNH3の両方を供給した。その後、TMA及びNH3を供給し続けながら炉内温度を1100℃まで昇温し、第一AlN層の上面に第二AlN層を90nm成長させた。
＜実施例５＞
Si基板上にSiO2からなるストライプ状のマスクパターンを形成した後、AlNバッファ層及びGaN層を順に積層した点以外は実施例２と同じ条件でIII族窒化物半導体基板を製造した。詳細には、Si基板の全面を厚さ100nmのSiO2多結晶膜で覆った後、ライン幅及びスペース幅がともに1umのストライプ形状にパターニングしてSi基板の表面を部分的に露出させた。その後、マスクパターンが形成されたSi基板上に第一AlN層、第二AlN層、GaN層を順に形成することにより、実施例５のIII族窒化物半導体基板を得た。
＜比較例１＞
炉内にAlN被膜を形成しなかった点以外は実施例１と同じ条件で比較例１のIII族窒化物半導体基板を製造した。炉内にAlN被膜を形成しないため、ダミーSi基板も使用しなかった。
以上のプロセスにより製造された実施例１〜５及び比較例１によるIII族窒化物半導体基板のSi基板の表面のGa濃度、Al濃度及びキャリア濃度を評価した。Si基板の表面のGa及びAlの濃度はSIMS（Secondary Ion Mass Spectrometry：二次イオン質量分析法）により評価した。またキャリア濃度はGa濃度とAl濃度の合計とした。
図９は、実施例１〜５及び比較例１のIII族窒化物半導体基板の評価結果をまとめた表であり、特に比較例１の結果を基準とする相対値である。
図９に示すように、AlN被膜を形成した炉内で製造した実施例１のIII族窒化物半導体基板におけるSi基板の表面のAl濃度は100、Ga濃度は10、キャリア濃度は55となった。またAlN被膜の形成時にAl原料及びN原料を交互に供給した実施例２におけるAl濃度は100、Ga濃度は1、キャリア濃度は51となり、実施例１よりもGa濃度が良好な結果となった。
また、AlNバッファ層の形成時にTMAの導入を一時停止してNH3のみを導入した実施例３におけるAl濃度は10、Ga濃度は1、キャリア濃度は6となり、実施例２よりもAl濃度が良好な結果となった。
第一AlN層を600℃の低温で成長させた実施例４におけるAl濃度は1、Ga濃度は1、キャリア濃度は1となり、実施例３よりもAl濃度がさらに良好な結果となった。さらに、Si基板上にマスクパターンを形成した実施例５におけるAl濃度は1、Ga濃度は1、キャリア濃度は1となり、実施例４と同様に良好な結果となった。
１，２ III族窒化物半導体基板
１０ Si基板
２０ AlNバッファ層
２１ 第一AlN層
２２ 第二AlN層
３０ III族窒化物半導体層
５０ マスクパターン
１００ ＭＯＣＶＤ装置
１０１ サセプタ
１０２ 炉（チャンバー）
１０３ ヒーター
１０４ 回転軸
１０５ ガスインレット
１０６ ガスアウトレット
１０８ AlN被膜
Ｄ ダミーSi基板
Ｅ III-V族堆積物
Ｗ ウェーハ

Claims (22)

  1. 炉内にAlN被膜を形成する工程と、
    前記AlN被膜に覆われた前記炉内にSi基板を投入して前記Si基板上にAlNバッファ層を形成する工程と、
    前記AlNバッファ層上にIII族窒化物半導体層を形成する工程とを備え、
    前記AlN被膜の形成温度が1100〜1200℃であることを特徴とするIII族窒化物半導体基板の製造方法。
  2. 前記AlN被膜は、炉内面又は炉内部材に付着する堆積物を被覆する、請求項１に記載のIII族窒化物半導体基板の製造方法。
  3. 前記AlN被膜の形成時間が1〜30分である、請求項１又は２に記載のIII族窒化物半導体基板の製造方法。
  4. 前記AlN被膜を形成する工程は、前記炉内にAl原料とN原料とを交互に繰り返し導入する、請求項１乃至３のいずれか一項に記載のIII族窒化物半導体基板の製造方法。
  5. 前記Al原料及び前記N原料をそれぞれ導入する際の1回当たりの時間が0.5〜10秒である、請求項４に記載のIII族窒化物半導体基板の製造方法。
  6. 前記繰り返し回数が5〜200回である、請求項４又は５に記載のIII族窒化物半導体基板の製造方法。
  7. 前記AlN被膜を形成する前に、前記炉内を水素含有雰囲気でクリーニングする工程をさらに備える、請求項１乃至６のいずれか一項に記載のIII族窒化物半導体基板の製造方法。
  8. 前記AlN被膜を形成する前に、前記炉内にダミーSi基板を投入する工程と、
    前記炉内に前記Si基板を投入する前に、前記炉内から前記ダミーSi基板を取り出す工程とをさらに備える、請求項１乃至７のいずれか一項に記載のIII族窒化物半導体基板の製造方法。
  9. 前記III族窒化物半導体層は、GaN層を含む、請求項１乃至８のいずれか一項に記載のIII族窒化物半導体基板の製造方法。
  10. 前記AlNバッファ層の成長温度が400〜1200℃である、請求項１乃至９のいずれか一項に記載のIII族窒化物半導体基板の製造方法。
  11. 前記AlNバッファ層を形成する工程は、
    400〜800℃の成長温度で第一AlN層を成長させる工程と、
    前記第一AlN層上に900〜1200℃の成長温度で第二AlN層を成長させる工程とを含む、請求項１乃至１０のいずれか一項に記載のIII族窒化物半導体基板の製造方法。
  12. 前記AlNバッファ層を形成する工程は、
    前記炉内にAl原料とN原料を導入する際に、前記N原料よりも先に前記Al原料を導入する、請求項１乃至１１のいずれか一項に記載のIII族窒化物半導体基板の製造方法。
  13. 前記AlNバッファ層の形成を開始する前に前記炉内を昇温する工程、前記AlNバッファ層を形成する工程、及び前記III族窒化物半導体層を形成する工程の少なくとも一つにおいて、前記炉内の雰囲気ガスがArガスである、請求項１乃至１２のいずれか一項に記載のIII族窒化物半導体基板の製造方法。
  14. 前記AlNバッファ層を形成する工程は、
    前記炉内にAl原料とN原料を導入する際に、
    前記N原料を供給することなく前記Al原料を供給し、
    前記Al原料の供給を一時停止して前記N原料の供給を開始し、
    前記Al原料の供給を再開して前記Al原料と前記N原料の両方を供給する、請求項１乃至１３のいずれか一項に記載のIII族窒化物半導体基板の製造方法。
  15. 前記Al原料の供給を一時停止して前記N原料を供給する時間が1〜180秒である、請求項１４に記載のIII族窒化物半導体基板の製造方法。
  16. 前記AlNバッファ層を形成する前に、前記Si基板の表面の一部が露出するように前記Si基板上にマスクパターンを形成する工程をさらに備え、
    前記AlNバッファ層は、前記マスクパターンが形成された前記Si基板上に形成される、請求項１乃至１５のいずれか一項に記載のIII族窒化物半導体基板の製造方法。
  17. 前記Si基板の露出面積に対する前記マスクパターンによる被覆面積の割合が0.5〜10である、請求項１６に記載のIII族窒化物半導体基板の製造方法。
  18. 前記マスクパターンがストライプパターンであり、前記ストライプパターンのライン幅が0.1〜2umである、請求項１６又は１７に記載のIII族窒化物半導体基板の製造方法。
  19. 前記マスクパターンは多結晶又はアモルファスからなる、請求項１６乃至１８のいずれか一項に記載のIII族窒化物半導体基板の製造方法。
  20. 前記マスクパターンはSiO2又はSiNXからなる、請求項１６乃至１９のいずれか一項に記載のIII族窒化物半導体基板の製造方法。
  21. 前記マスクパターンの厚さが5〜300nmである、請求項１６乃至２０のいずれか一項に記載のIII族窒化物半導体基板の製造方法。
  22. 前記AlNバッファ層の厚さが10〜300nmである、請求項１６乃至２１のいずれか一項に記載のIII族窒化物半導体基板の製造方法。
JP2020521042A 2018-05-23 2019-03-05 Ｉｉｉ族窒化物半導体基板の製造方法 Active JP6962463B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018098761 2018-05-23
JP2018098761 2018-05-23
PCT/JP2019/008670 WO2019225112A1 (ja) 2018-05-23 2019-03-05 Ｉｉｉ族窒化物半導体基板及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2019225112A1 JPWO2019225112A1 (ja) 2021-05-27
JP6962463B2 true JP6962463B2 (ja) 2021-11-05

Family

ID=68617067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020521042A Active JP6962463B2 (ja) 2018-05-23 2019-03-05 Ｉｉｉ族窒化物半導体基板の製造方法

Country Status (7)

Country Link
US (1) US20210210340A1 (ja)
EP (1) EP3799110A4 (ja)
JP (1) JP6962463B2 (ja)
KR (1) KR102513206B1 (ja)
CN (1) CN112470260B (ja)
TW (1) TWI749310B (ja)
WO (1) WO2019225112A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7394082B2 (ja) * 2021-02-19 2023-12-07 日機装株式会社 ウエハの製造方法及びサセプタ

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3663722B2 (ja) * 1996-03-05 2005-06-22 昭和電工株式会社 化合物半導体成長層及びその製造方法
JP3139445B2 (ja) 1997-03-13 2001-02-26 日本電気株式会社 ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜
JPH10312917A (ja) 1997-05-12 1998-11-24 Rohm Co Ltd チップ抵抗器の製造方法
JP2000173929A (ja) * 1998-12-03 2000-06-23 Mitsubishi Cable Ind Ltd ＧａＮ系結晶成長用基板およびその用途
JP4209097B2 (ja) * 2001-05-24 2009-01-14 日本碍子株式会社 半導体受光素子
JP4679810B2 (ja) 2003-08-27 2011-05-11 日本碍子株式会社 エピタキシャル基板、半導体積層構造、エピタキシャル基板の製造方法、およびエピタキシャル基板表面におけるピット発生抑制方法
JP2011071323A (ja) * 2009-09-25 2011-04-07 Koito Mfg Co Ltd 半導体素子および半導体素子の製造方法
FR2959597B1 (fr) * 2010-04-30 2012-10-12 Commissariat Energie Atomique Procede pour obtenir une couche d'aln a flancs sensiblement verticaux
JP5668339B2 (ja) 2010-06-30 2015-02-12 住友電気工業株式会社 半導体装置の製造方法
JP5552923B2 (ja) * 2010-06-30 2014-07-16 住友電気工業株式会社 半導体装置およびその製造方法
JP5665463B2 (ja) * 2010-09-30 2015-02-04 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体素子製造用基板およびｉｉｉ族窒化物半導体自立基板またはｉｉｉ族窒化物半導体素子の製造方法
US9691939B2 (en) * 2011-10-10 2017-06-27 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
US20130140525A1 (en) * 2011-12-01 2013-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Gallium nitride growth method on silicon substrate
JP5881560B2 (ja) * 2012-08-30 2016-03-09 株式会社東芝 半導体発光装置及びその製造方法
WO2014038634A1 (ja) * 2012-09-07 2014-03-13 三菱化学株式会社 エピタキシャルウエハ及びその製造方法
KR102145205B1 (ko) * 2014-04-25 2020-08-19 삼성전자주식회사 반도체 소자 제조방법 및 증착 장치의 유지보수방법
JP2016072287A (ja) * 2014-09-26 2016-05-09 沖電気工業株式会社 窒化アルミニウム層形成方法、窒化物半導体装置製造方法、窒化アルミニウム層形成最適条件決定方法、及び窒化アルミニウムの半導体構造
WO2016132746A1 (ja) * 2015-02-20 2016-08-25 国立大学法人名古屋大学 薄膜基板と半導体装置とこれらの製造方法および成膜装置および成膜方法およびＧａＮテンプレート
JP6499493B2 (ja) * 2015-04-10 2019-04-10 株式会社ニューフレアテクノロジー 気相成長方法
JP2018107155A (ja) * 2016-12-22 2018-07-05 株式会社ニューフレアテクノロジー 気相成長装置の制御方法
WO2019123763A1 (ja) * 2017-12-19 2019-06-27 株式会社Sumco Ｉｉｉ族窒化物半導体基板の製造方法

Also Published As

Publication number Publication date
EP3799110A4 (en) 2022-01-26
KR102513206B1 (ko) 2023-03-23
EP3799110A1 (en) 2021-03-31
TWI749310B (zh) 2021-12-11
KR20210003229A (ko) 2021-01-11
US20210210340A1 (en) 2021-07-08
TW202003894A (zh) 2020-01-16
CN112470260B (zh) 2024-05-14
CN112470260A (zh) 2021-03-09
JPWO2019225112A1 (ja) 2021-05-27
WO2019225112A1 (ja) 2019-11-28

Similar Documents

Publication Publication Date Title
JP5445694B2 (ja) エピタキシャル炭化珪素単結晶基板の製造方法
US20130005118A1 (en) Formation of iii-v materials using mocvd with chlorine cleans operations
US10978294B2 (en) Semi-insulating crystal, N-type semiconductor crystal and P-type semiconductor crystal
US8722526B2 (en) Growing of gallium-nitrade layer on silicon substrate
KR20150124025A (ko) 질화물 단결정 성장방법 및 질화물 반도체 소자 제조방법
JP2011023677A (ja) 化合物半導体エピタキシャルウェハおよびその製造方法
JP2004311913A (ja) 窒化物系半導体エピタキシャル基板、その製造方法、及びｈｅｍｔ用基板
JP2004111848A (ja) サファイア基板とそれを用いたエピタキシャル基板およびその製造方法
TWI699462B (zh) Iii族氮化物半導體基板的製造方法
JP6962463B2 (ja) Ｉｉｉ族窒化物半導体基板の製造方法
JP5045955B2 (ja) Ｉｉｉ族窒化物半導体自立基板
JP3654307B2 (ja) 半導体装置の製造方法
JP2005183524A (ja) エピタキシャル基板、エピタキシャル基板の製造方法および転位低減方法
JPH11243229A (ja) 半導体発光素子、およびその製造方法
JP2005203418A (ja) 窒化物系化合物半導体基板及びその製造方法
JP2005005723A (ja) 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ
TW201338199A (zh) 氮化物半導體的製造方法
JP2001253794A (ja) 半導体バルク単結晶の製造方法
KR101006701B1 (ko) 금속실리사이드 시드층에 의한 단결정 박막 및 그 제조방법
JP2024042982A (ja) 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法
JPH10149992A (ja) 薄膜成長装置及びこれを用いた窒化ガリウム系化合物半導体の製造方法
KR100626868B1 (ko) 저 전위밀도를 가지는 질화갈륨(ＧａＮ)막 및 그 형성방법
JP5182396B2 (ja) 窒化物半導体自立基板及び発光装置
TW202022174A (zh) 用於製造磊晶塗覆的半導體晶圓的方法
JP2005033132A (ja) ＧａＮ基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201111

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210914

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210927

R150 Certificate of patent or registration of utility model

Ref document number: 6962463

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150