TWI749310B - Iii族氮化物半導體基板的製造方法 - Google Patents

Iii族氮化物半導體基板的製造方法 Download PDF

Info

Publication number
TWI749310B
TWI749310B TW108112292A TW108112292A TWI749310B TW I749310 B TWI749310 B TW I749310B TW 108112292 A TW108112292 A TW 108112292A TW 108112292 A TW108112292 A TW 108112292A TW I749310 B TWI749310 B TW I749310B
Authority
TW
Taiwan
Prior art keywords
nitride semiconductor
group iii
manufacturing
aln
semiconductor substrate
Prior art date
Application number
TW108112292A
Other languages
English (en)
Other versions
TW202003894A (zh
Inventor
松本光二
小野敏昭
天野浩
本田善央
Original Assignee
日商Ｓｕｍｃｏ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商Ｓｕｍｃｏ股份有限公司 filed Critical 日商Ｓｕｍｃｏ股份有限公司
Publication of TW202003894A publication Critical patent/TW202003894A/zh
Application granted granted Critical
Publication of TWI749310B publication Critical patent/TWI749310B/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4404—Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45502—Flow conditions in reaction chamber
    • C23C16/45504—Laminar flow
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/08—Reaction chambers; Selection of materials therefor
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C30B25/165—Controlling or regulating the flow of the reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Fluid Mechanics (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

在Si基板上經由AlN緩衝層生長III族氮化物半導體層之際，抑制III族原料擴散至Si基板中。 根據本發明的III族氮化物半導體基板的製造方法，包括爐內形成AlN塗膜的步驟(S12)、投入Si基板至AlN塗膜覆蓋的爐內在上述Si基板上形成AlN緩衝層的步驟(S13、S14A、S14B)以及在AlN緩衝層上形成III族氮化物半導體層的步驟(S15)。

Description

III族氮化物半導體基板的製造方法
本發明，係關於III族氮化物半導體基板及其製造方法，特別有關於在Si基板上經由AlN(氮化鋁)緩衝層形成III族氮化物半導體層的半導體基板的製造方法。
GaN(氮化鎵)代表的III族氮化物半導體，比起其它半導體，因為能帶隙、絕緣破壞電場強度大，飽和電子移動度高，是用作LED(發光二極體)、LD(雷射二極體)等的光元件或功率半導體元件的理想材料。
現在的製造技術，因為以低成本製造III族氮化物半導體的塊狀單結晶很困難，一般是在藍寶石、碳化矽(SiC)、矽(Si)等的單結晶基板上異質磊晶生長III族氮化物半導體的方法。特別是最近使用以低成本可製造大口徑高品質的塊狀單結晶的Si(矽)基板，進行試驗量產III族氮化物半導體。
異質基板上磊晶生長III族氮化物半導體時，通常由於基板材料與III族氮化物半導體材料的格子不匹配，III族氮化物半導體層中產生很多位錯。例如，在藍寶石基板上形成膜的GaN層表面的位錯密度是5×108/cm2(平方厘米)，Si(矽)基板上形成膜的GaN層表面的位錯密度是1×109~1×1010/cm2(平方厘米)。如此的III族氮化物半導體層中的位錯，如果是LED的話，發光效率下降，如果是功率半導體元件的話，成為漏電流的原因。
為了降低III族氮化物半導體層的位錯密度，實行在基板上經由緩衝層形成III族氮化物半導體層。例如專利文件1中記載，接著熱清洗及氮化處理，以950℃生長AlN緩衝層，其次再以1230℃生長AlN緩衝層後，生長III族氮化物半導體層。
專利文件2中記載，半導體裝置的製造方法，具有為了抑制AlN層表面的坑狀缺陷產生，在包含氫的空氣中熱清洗矽基板表面的步驟；先供給Al原料後，透過再供給N原料，在矽基板上利用第1V/III原料比生長第一AlN層的步驟；第一AlN層上利用比第1V/III原料比大的第2V/III原料比生長第二AlN層的步驟；以及在第二AlN層上生長GaN半導體層的步驟。
專利文件3中記載，為了得到即使使用格子常數、膨脹係數不同的異質基板進行磊晶生長，對基板、磊晶生長層的歪斜或缺陷也很少產生，還有即使生長厚膜也難以混入裂縫的磊晶生長層，使用以SiO2等構成的光罩限制生長區域的基板，以磊晶生長形成III-V族化合物半導體膜的刻面(facet)構造，直到覆蓋光罩為止擴展刻面構造，完全埋入刻面(facet)構造，最後形成具有平坦面的III-V族化合物半導體生長層。
[先行技術文件] [專利文件]
[專利文件1]日本專利公開第2005-072409號公報
[專利文件2]日本專利公開第2012-15305號公報
[專利文件3]日本專利公開平成10年第312917號公報
為了使AlN緩衝層的結晶性良好，理想是在900℃以上的高溫下生長AlN。但是，如此的高溫下生長AlN時，MOCVD(有機金屬化學氣相沉積)爐等的結晶生長爐的內面或爐內元件上殘留的堆積物分解，Ga或In(銦)等的III族元素飛散，附著至Si基板的表面。又，Al原料或附著至表面的III族元素擴散至Si基板中，由於作用為p型摻雜物，有Si基板的表面電阻率下降的問題。又，也成為Si基板上形成的元件的漏電流路徑、寄生電容增加的原因。
專利文件1中記載的方法中，因為最初以900℃以上的溫度生長AlN，III族元素擴散至Si基板中，Si基板的表面電阻率下降。又，專利文件1中，以使用藍寶石基板或SiC基板作為前提，形成AlN緩衝層前以高溫供給NH3氣體進行基板的氮化處理。但是，以Si基板進行同樣的氮化處理時，Si基板全面形成非晶氮化矽，不能生長結晶性良好的AlN。
專利文件2中記載的方法，第一AlN層的生長開始時首先只供給Al原料，其次邊維持Al原料的供給，邊與Al原料一起供給N原料。因此，有過剩的Al容易擴散至Si基板中的問題。
專利文件3中記載的製造方法，制止由於熱膨脹係數差及格子常數差產生的裂縫，可以抑制缺陷的導入。但是，因為形成光罩前在Si基板上形成III-V族化合物半導體膜，III-V族化合物半導體膜的形成步驟中爐內殘留的Ga、In等的III族元素飛來擴散至Si基板中。因此，Si基板表面的電阻率下降。
本發明有鑑於上述狀況而形成，本發明的目的，在於提供Si基板上生長III族氮化合物半導體層之際，可以抑制III族元素擴散至Si基板中的III族氮化合物半導體基板的製造方法。又，本發明的目的，在於提供表面電阻率高的Si基板上形成III族氮化合物半導體層的半導體基板。
為了解決上述課題，根據本發明的第1側面的III族氮化合物半導 體基板的製造方法，其特徵在於包括爐內形成AlN塗膜的步驟、投入Si基板至上述AlN塗膜覆蓋的上述爐內在上述Si基板上形成AlN緩衝層的步驟以及在上述AlN緩衝層上形成III族氮化物半導體層的步驟。
根據本發明，可以抑制爐內殘留的Ga、In在AlN緩衝層的形成步驟中飛散附著至Si基板上並擴散至Si基板中。因此，可以抑制Ga、In的擴散引起的Si基板的表面電阻率下降。
本發明中，上述AlN塗膜的形成溫度理想是1000~1400℃，上述AlN塗膜的形成時間理想是1~30分。因此，不降低生產性而可以均勻形成AlN塗膜。
本發明中，形成上述AlN塗膜的步驟，理想是交互重複導入Al原料與N原料至上述爐內。在此情況中，每1次分別導入上述Al原料與上述N原料之際的時間理想是0.5~10秒。又，上述重複次數理想是5~200次。藉此，可以均勻形成AlN塗膜。
根據本發明的III族氮化合物半導體基板的製造方法，理想是更包括，在形成上述AlN塗膜前，以含氫空氣清洗上述爐內的步驟。盡可能除去爐內殘留的III-V族堆積物後，藉由以AlN覆蓋爐內，可以提高抑制Ga、In引起的Si基板污染的效果。
根據本發明的III族氮化合物半導體基板的製造方法，理想是更包括，在形成上述AlN塗膜前，投入仿(dummy)Si基板至上述爐內的步驟；以及投入上述Si基板至上述爐內前，從上述爐內取出上述仿Si基板的步驟。因此，可以防止爐內的Si基板的設置區域中形成AlN塗膜的情況。
本發明中，上述III族氮化合物半導體層，理想是包含GaN層。藉此，可以製造在Si基板上經由AlN緩衝層形成GaN層的半導體基板。
本發明中，上述AlN緩衝層的生長溫度理想是400~1200℃，更 理想是400~800℃。藉此，AlN緩衝層的形成步驟中可以抑制III族元素擴散至Si基板中。
本發明中，形成上述AlN緩衝層的步驟，理想是包含以400~800℃的生長溫度生長第一AlN層的步驟；以及在上述第一AlN層上以900~1200℃的生長溫度生長第二AlN層的步驟。藉此，AlN緩衝層的形成步驟中抑制III族元素擴散至Si基板中的同時，可以形成良質的AlN緩衝層。
本發明中，形成上述AlN緩衝層的步驟，上述爐內導入Al原料與N原料之際，理想是比上述N原料先導入上述Al原料。藉此，可以抑制Si基板氮化而AlN的結晶性惡化。
開始形成上述AlN緩衝層前升溫上述爐內的步驟、形成上述AlN緩衝層的步驟以及形成上述III族氮化物半導體層的步驟的至少一個中，上述爐內的空氣氣體理想是Ar(氬)氣體。由於載子氣體為Ar，比H2載子氣體在生長中爐內的III族堆積物較難分解，又與N2氣體不同，Si基板10的表面也沒氮化。因此，形成膜的III族氮化物半導體層30的結晶性變良好，也可以抑制III族元素擴散至Si基板10中。
又，根據本發明的第二側面的III族氮化物半導體基板的製造方法，包括在Si基板上形成AlN緩衝層的步驟以及在上述AlN緩衝層上形成III族氮物半導體層的步驟，其特徵在於形成上述AlN緩衝層的步驟，投入上述Si基板的爐內不供給N原料而供給Al原料，暫時停止上述Al原料的供給並開始上述N原料的供給，再開始上述Al原料的供給並供給上述N原料與上述Al原料兩方。
根據本發明，供給Al原料至爐內後，透過導入N原料，可以抑制Si基板的表面氮化。又，N原料的供給開始時，因為暫時停止Al原料的供給，可以防止過剩供給Al。因此，可以抑制Al擴散引起的Si基板表面的電阻率下降。
本發明中，暫時停止上述Al原料的供給並供給上述N原料的時間 理想是1~180秒，特別理想是3~60秒。藉此，不降低生產性而可以抑制Al原料的供給過剩。
本發明中，上述AlN緩衝層的生長溫度理想是400~1200℃，特別理想是400~800℃。藉此，AlN緩衝層的形成步驟中可以抑制III族元素擴散至Si基板中。
又，根據本發明的第三側面的III族氮化物半導體基板的製造方法，其特徵在於包括，為了露出Si基板表面的一部分，在上述Si基板上形成光罩圖案的步驟；形成上述光罩圖案的上述Si基板上形成AlN緩衝層的步驟；以及在上述AlN緩衝層上形成III族氮化物半導體層的步驟。
根據本發明，由於以光罩圖案覆蓋Si基板，可以抑制III族元素擴散至Si基板中。因此，可以抑制III族元素的擴散引起的Si基板表面的電阻率下降。
本發明中，對於上述Si基板的露出面積的上述光罩的覆蓋面積比例理想是0.5~10。在此情況中，上述光罩圖案例如是條狀圖案，上述條狀圖案的線寬理想是0.1~2um。藉此，確保III族氮化物半導體層的表面平坦度的同時，可以抑制III族元素擴散至Si基板中。
本發明中，上述光罩圖案理想是由多結晶或非晶構成，由SiO2或SiNX構成更理想。又，上述光罩圖案厚度理想是5~300nm(毫微米)，上述AlN緩衝層的厚度理想是10~300nm。藉此，確保III族氮化物半導體層的表面平坦度的同時，可以抑制III族元素擴散至Si基板中。
本發明中，上述Si基板表面的電阻率理想是500Ωcm以上。藉此，可以提供適合的III族氮化物半導體基板作為Si基板表面的電阻率高且漏電流路徑、寄生電容少的功率半導體或高頻半導體元件的材料。
還有，根據本發明的第四側面的III族氮化物半導體基板，包括Si基板、在上述Si基板上形成的AlN緩衝層以及在上述AlN緩衝層上形成的III族氮 化物半導體層，其特徵在於連接上述AlN緩衝層的上述Si基板的表面電阻率在500Ωcm以上。根據本發明，可以提供適合的III族氮化物半導體基板作為Si基板表面的電阻率高且漏電流路徑、寄生電容少的功率半導體或高頻半導體元件的材料。
這樣，根據本發明，可以提供可抑制III族元素擴散至Si基板中引起的Si基板表面電阻率下降之III族氮化物半導體基板的製造方法。又，根據本發明，可以提供表面電阻率高的Si基板上形成III族氮化物半導體層的半導體基板。
1、2:III族氮化物半導體基板
10:Si基板
20:AlN緩衝層
21:第一AlN層
22:第二AlN層
30:III族氮化物半導體層
50:光罩圖案
100:MOCVD裝置
101:基座
102:爐(密室)
103:加熱器
104:旋轉軸
105:氣體入口
106:氣體出口
108:AlN塗膜
D:仿Si基板
E:III-V族堆積物
W:晶圓
[第1圖]係顯示利用本發明第1實施形態的III族氮化物半導體基板的製造方法製造的III族氮化物半導體基板的構造大致剖面圖；[第2圖]係概略顯示III族氮化物半導體形成膜使用的MOCVD裝置的構成剖面圖；[第3圖]係用以說明第1實施形態的III族氮化物半導體基板的製造方法的流程圖；[第4圖]係用以說明第1實施形態的III族氮化物半導體基板的製造步驟圖，且是MOCVD裝置的大致剖面圖；[第5圖]係顯示第一AlN層形成時NH3及TMA(三甲基鋁)的供給時序的一例的序列圖；[第6圖]係用以說明本發明第2實施形態的III族氮化物半導體基板的製造方法圖，特別在第一AlN層形成時NH3及TMA的供給時序的一例的序列圖；[第7圖]係顯示利用本發明第3實施形態的III族氮化物半導體基板的製造方法製造的III族氮化物半導體基板的構造圖，(a)是大致側面剖面圖，(b)是沿著(a)的X-X線的平面剖面圖； [第8圖]係用以說明第3實施形態的III族氮化物半導體基板的製造方法的流程圖。
以下，邊參照附加圖面，邊詳細說明本發明理想的實施形態。
第1圖係顯示利用本發明第1實施形態的III族氮化物半導體基板的製造方法製造的III族氮化物半導體基板的構造大致剖面圖。
如第1圖所示，此III族氮化物半導體基板1，具有在Si基板10上依序積層AlN緩衝層20及III族氮化物半導體層30的構造。Si基板10的電阻率在500Ωcm以上，理想是1000Ωcm以上。又，Si基板10的面方位理想是(111)面，但其它面方位也可以。
AlN緩衝層20係用以緩和Si基板10與III族氮化物半導體層30之間的格子間不匹配的層。AlN緩衝層20的厚度理想是30~200nm。AlN緩衝層20的厚度比30nm薄時不能得到結晶性良好的AlN緩衝層20，比200nm厚時，AlN緩衝層20中變得容易產生裂縫。
AlN緩衝層20，理想是具有依序積層第一AlN層21及第二AlN層22的二層構造。第一AlN層21以400~1000℃，理想是400~800℃的低溫生長的層，第二AlN層22以900~1200℃的高溫生長的層。第一AlN層21的厚度理想是0.4~100nm，而0.4~50nm特別理想。第一AlN層21的厚度比0.4nm薄時，不能抑制III族元素擴散至Si基板10中，比100nm厚時，AlN的結晶性惡化，其上形成的III族氮化物半導體層30的結晶性變差。
III族氮化物半導體層30，以III族元素的Al、In、Ga中至少1個與N的混晶構成的層，代表性的III族氮化物半導體是GaN。III族氮化物半導體層30是GaInN層及GaN層依序積層的多層構造也可以。III族氮化物半導體層30的厚度 不特別限定，例如可以為1um。
第2圖係概略顯示III族氮化物半導體形成膜使用的MOCVD裝置的構成剖面圖。
如第2圖所示，MOCVD裝置100，係根據MOCVD(有機金屬化學氣相沉積法)用以生長III族氮化物半導體的裝置，支撐晶圓W的基座101、收容基座101的爐102(密室)、配置在基座101下方且加熱設定在基座101上的晶圓W的加熱器103、旋轉基座101的同時旋轉晶圓W的旋轉軸104、用以供給載子氣體或原料氣體至爐內的氣體入口105、以及吸引爐內的空氣氣體用以排氣的氣體出口106。氣體出口106夾住基座101與氣體入口105位於相反側，氣體入口105對晶圓W從橫方向噴吹氣體，爐內如箭頭所示形成與晶圓W平行的氣體流路。加熱器的溫度、旋轉軸的旋轉速度、從氣體入口105供給爐內的載子氣體或原料氣體的流量等，由未圖示的控制部控制。
第3圖係用以說明第1實施形態的III族氮化物半導體基板的製造方法的流程圖。又，第4圖係用以說明第1實施形態的III族氮化物半導體基板的製造步驟圖，且是MOCVD裝置的大致剖面圖。
如第3圖所示，III族氮化物半導體基板1的製造中，首先實施MOCVD裝置100的爐102內的清洗(步驟S11)。爐102內的清洗係透過高溫的爐內導入包含H2的吹掃氣體除去爐內殘留物。爐102內殘留包含上次以前的步驟導入的Ga、In等的III族元素的堆積物，不除去殘留物的話，其堆積量漸漸變多，堆積物成為微粒附著在Si基板10上，之後生長的半導體表面上產生凹坑。微粒特性惡化等，分解的III族元素擴散至Si基板10中。Si基板10中擴散的III族元素成為p型摻雜物，Si基板10的表面近旁產生載子，降低電阻率。又，Si基板10的表面近旁產生的載子引起通過Si基板10的漏電流，高頻元件的話成為寄生電容。但是，實施爐102內的清洗，由於除去堆積物，可以抑制III族元素擴散至Si基板10中。 因此，可以維持連接至AlN緩衝層20的Si基板10表面的電阻率在500Ωcm以上。
爐102內的清洗中爐內溫度理想是1000~1400℃。比1000℃低時，分解III-V族堆積物的效果低，比1400℃高時，因為必須採用對應高溫的爐內構件，裝置成本變高。除去III-V族堆積物的時間只要配合之前的成膜處理時間調節即可。
其次，如第4圖所示，爐102內形成AlN塗膜108(步驟S12)。如上述，MOCVD裝置100的爐102內以含有H2的空氣烘烤，可以某程度除去爐102內殘留的III-V族堆積物E，但不能完全除去，爐102內稍微留下III-V族堆積物E。包含Ga、In的III-V族堆積物E在800℃左右容易分解，排出Ga、In至爐內，但因為AlN直到1200℃左右不分解，AlN塗膜108的成膜步驟中，不從III-V族堆積物排出Al。於是，爐102內烤氫盡可能排出包含Ga、In的III-V族堆積物後，由於附著至爐內面或爐內構件的III-V族堆積物E以AlN塗膜108覆蓋，可以抑制Ga、In擴散至Si基板10。
AlN塗膜108的形成步驟中，隨著H2載子氣體一起導入Al原料的TMA(三甲基鋁)以及N原料的NH3至爐102內。此時的爐內溫度理想是1000~1400℃，特別理想是1100~1200℃。爐內溫度比1000℃低時爐內不能堆積良質的AlN，為了以後述的AlN緩衝層20形成時的溫度分解AlN塗膜108，Al擴散至Si基板10中。另一方面，爐內溫度比1400℃高溫時，因為必須採用對應高溫的爐內構件，裝置成本變高。
AlN塗膜108的形成時間理想是1~30分。AlN的形成時間比1分短時，覆蓋III-V族堆積物E的效果低，比30分長時，不只是生產性下降，還有爐內的AlN附著量變多，成膜時成為微粒的原因。
AlN塗膜108的形成步驟中，理想是間歇性導入NH3，交互複數次重複TMA與NH3的導入特別理想。同時流出TMA與NH3時，因為TMA與NH3的 反應速度快，AlN塗膜108的厚度分布不均變大。但是，由於交互流出TMA與NH3，爐102內可以以AlN塗膜108均勻覆蓋。TMA的供給時間及NH3的供給時間理想是分別0.5~10秒。TMA的供給時間比0.5秒短時，爐內Al不充分遍布，AlN塗膜的厚度分布不均變大。另一方面，TMA的供給時間比10秒長時，生長表面上產生Al滴液(droplet)，成為微粒的原因。NH3的供給時間比0.5秒短時，Al滴液在生長表面上殘留，成為微粒的原因。NH3的供給時間即使長也沒特別有問題，但生產性惡化。
交互重複TMA與NH3的導入時的重複次數，理想是5~200次。重複次數比5次少時，爐內不能形成充分的AlN膜，引起Ga、In的分解。重複次數比比100次多時，爐內的AlN塗膜變太厚，由於剝落，成為微粒的原因。
AlN塗膜108的形成步驟中，理想是爐102內先投入仿Si基板D。特別在不降低爐內溫度連續進行爐內清洗到爐內的AlN塗膜時，開始爐內清洗前理想是先設置仿Si基板D在爐102內。不設置仿Si基板D在爐102內時，爐102內的Si基板10的設置區域即基座101上也形成AlN塗膜108。基座101上的AlN塗膜108使基座101的熱傳導性惡化，由於Si基板10的溫度(成膜溫度)變化，成膜步驟的再現性惡化。但是，設置仿Si基板D在爐102內時，可以防止基座101上形成AlN塗膜108的情況。
其次，準備Si基板10，以HF以及SC-1預先洗淨後，投入爐102內(步驟S13)。此時的Si基板10的電阻率理想在1000Ωcm以上。
其次，Si基板10上形成AlN緩衝層20(步驟S14A、S14B)。AlN緩衝層20的形成，400~1200℃的爐內導入Ar載子氣體的同時也載入TMA與NH3，在Si基板10的表面上生長第一AlN層21(步驟S14A)。第一AlN層21的生長溫度理想是400~1000℃，特別理想是400~800℃。生長溫度比400℃低時，AlN的結晶性惡化，影響之後的III族氮化物半導體材料的結晶性，比1000℃高時，抑制III 族元素擴散至Si基板10的效果小。第一AlN層21的生長溫度在800℃以下的話，可以充分提高抑制III族元素擴散至Si基板10的效果。
第5圖係顯示第一AlN層21形成時NH3及TMA(三甲基鋁)的供給時序的一例的序列圖。
如第5圖所示，第一AlN層21的形成開始時，理想是比NH3先供給TMA，理想是從TMA的供給開始，經過一定時間後，開始NH3的供給，再一起供給TMA及NH3。先供給NH3時，Si基板10的表面與NH3反應氮化，不能生長結晶性佳的AlN。特別在Si基板10的面內溫度分布不均勻時，Si基板10的表面變粗，之後形成的AlN的結晶性惡化。但是，透過比NH3先供給TMA，可以解決那樣的問題。
比NH3先供給TMA時，TMA分解的Al原子在Si基板10全面遍及1~10原子層，理想是比NH3先供給TMA3~30秒。Al原子層比1原子層薄時，Si基板10與NH3反應氮化，導致AlN的結晶性惡化。另一方面，Al原子層比10原子層厚時，Si基板10的表面上產生Al液滴，進行Si的合金化，Al合金化的Si基板上AlN的結晶性惡化。
其次，第一AlN層21上形成第二AlN層22(步驟S14B)。第二AlN層22的形成中，升溫爐內溫度。升溫之際即使中斷原料供給也沒關係，但考慮生產性的話，邊供給原料邊升溫較理想。第二AlN層22的生長溫度理想是900~1200℃。生長溫度比900℃低時，不能得到結晶性佳的AlN，又通常的裝置，不能對應比1200℃高的溫度中的結晶生長。
其次，第二AlN層22上形成III族氮化物半導體層30(步驟S15)。III族氮化物半導體層30的形成，首先停止TMA的供給，取代為與NH3一起供給III族原料，生長III族氮化物半導體層30。III族氮化物半導體層30的生長溫度理想是900~1200℃。生長溫度比900℃低時，不能得到結晶性佳的III族氮化物半導 體層，根據上述，完成Si基板10上依序形成第一AlN層21、第二AlN層22以及III族氮化物半導體層30的III族氮化物半導體基板1。
Si基板10上經由AlN緩衝層20生長III族氮化物半導體層30的步驟中，因為結晶性良好，從其生長初期以900℃以上的高溫生長AlN緩衝層20時，Si基板10與Al原料或爐內殘留的Ga、In等反應，III族擴散至Si基板10中，Si基板10的表面電阻率下降。但是，第一AlN層21最初以400~1000℃的低溫薄生長後，以900~1200℃的高溫生長第二AlN層22時，可以制止Si基板與III族元素的反應。藉此，可以維持連接AlN緩衝層20的Si基板10的表面電阻率在500Ωcm以上。
從上述的AlN緩衝層20的形成到III族氮化物半導體層30的形成的一連串步驟中至少一部分，理想是在Ar氣體空氣的爐102內實施。因此，例如，開始AlN緩衝層20的形成前，從導入Ar載子氣體至爐102內後開始升溫也可以，還有在Ar氣體空氣的爐102內實行III族氮化物半導體層30的形成也可以。由於使載子氣體為Ar，比起H2載子氣體在生長中爐內的III族堆積物較難分解，還有與N2氣體不同，也不氮化Si基板10的表面。藉此，形成膜的III族氮化物半導體層30的結晶性變良好，可以抑制III族元素擴散至Si基板10中。
如以上說明，根據本實施形態的III族氮化物半導體基板1的製造方法，開始Si基板10上生長III族氮化物半導體的步驟前，實行爐內的烘烤，某程度除去包含爐內殘留的Ga、In的III族堆積物後，透過形成爐內面及爐內構件難以熱分解的AlN塗膜，可以抑制Ga、In引起的Si基板污染。
第6圖係用以說明本發明第2實施形態的III族氮化物半導體基板的製造方法圖，特別在第一AlN層形成時NH3及TMA的供給時序的一例的序列圖。
如第6圖所示，根據本實施形態的III族氮化物半導體基板1的製造方法的特徵，在於具有AlN緩衝層20(第一AlN層21)的形成開始時，不供給NH3 而供給TMA之步驟S21；暫時停止TMA的供給並開始NH3的供給之步驟S22；再開始TMA的供給並供給TMA及NH3兩方的供給之步驟S23。
如第5圖所示，不中斷TMA的供給而開始NH3的供給時，TMA的供給變得過剩，Si基板10表面上Al殘留。殘留的Al，在AlN緩衝層20的形成中擴散至Si基板10中。但是，NH3的供給開始後一定時間停止TMA的供給時，因為表面上殘留的Al氮化，可以抑制Al擴散至Si基板10中。
供給NH3的時間理想是1~180秒，特別理想是3~60秒。比1秒短時，不充分產生Al的氮化，剩下的Al擴散至Si基板中。只供給NH3的時間，比180秒長也沒特別的問題，但生產性惡化。之後，隨著NH3一起供給TMA，生長AlN直到既定的厚度。
直到隨著NH3開始一起供給TMA為止的溫度理想是400~1200℃，特別理想是400~800℃。生長溫度比400℃低時不能得到結晶性佳的AlN，比1200℃高時，只流出TMA的步驟中Al容易擴散至Si基板中。
如以上說明，由於NH3的供給開始後一定時間停止TMA的供給，可以抑制Al原料過剩引起的Al擴散至Si基板中。
第7圖係顯示利用本發明第3實施形態的III族氮化物半導體基板的製造方法製造的III族氮化物半導體基板的構造圖，(a)是大致側面剖面圖，(b)是沿著(a)的X-X線的平面剖面圖。
如第7(a)及(b)圖所示，此III族氮化物半導體基板2的特徵在於不只在Si基板10上依序積層AlN緩衝層20及III族氮化物半導體層30，還在Si基板10與AlN緩衝層20之間設置光罩圖案50。其它的構成與第1實施形態的III族氮化物半導體基板1相同。
光罩圖案50理想是以多結晶或非晶的SiO2或SiNX構成。又如第7(b)所示，本實施形態的光罩圖案50以平面所視形成條狀。但是，光罩圖案50的 形狀只要Si基板10表面離散露出就不特別限制，格子形狀或六角形狀等也可以。使光罩圖案50為條狀圖案時，線寬及間隔寬理想是0.1~2um。
對於Si基板10的露出面積的光罩圖案50的覆蓋面積比例，理想是0.5~10。此覆蓋率比0.5小時，Si基板露出的部分多，抑制III族元素擴散至Si基板10中的效果低。另一方面，覆蓋面積的比例比10大時，Si基板露出的部分小，從那部分生長的GaN不能充分往橫方向成長，表面的平坦化困難。
第8圖係用以說明第3實施形態的III族氮化物半導體基板的製造方法的流程圖。
如第8圖所示，III族氮化物半導體基板2的製造，依序實施首先清洗MOCVD裝置的爐內的步驟(步驟S11)以及爐內形成AlN塗膜的步驟(步驟S12)。但是，本實施形態中，這些步驟不是必須的，例如可以省略AlN塗膜的步驟也可以。
其次，準備Si基板10，在Si基板10上形成光罩圖案50(步驟S31)。光罩圖案50，使用熱擴散爐等，在Si基板10的主面全面形成SiO2膜後，以微影成像及乾蝕刻，透過圖案化為條狀可以形成SiO2膜。
之後，形成光罩圖案50的Si基板10預先以SC-1洗淨後，投入MOCVD爐內(步驟S13)，依序形成AlN緩衝層20及III族氮化物半導體層30(步驟S14A、S14B、S15)。根據上述，完成第7圖所示的III族氮化物半導體基板2。
本實施形態中，AlN緩衝層20的厚度理想是10~300nm。AlN的厚度比10nm薄時，其上生長III族氮化物半導體層30之際，因為在光罩圖案50上生長大的結晶核，III族氮化物半導體層30的平坦化困難。另一方面，比300nm厚時，III族氮化物半導體層30的表面容易產生裂縫。
如以上的說明，根據本實施形態的III族氮化物半導體基板2的製造方法，以光罩圖案50覆蓋Si基板10後，因為形成AlN緩衝層20，可以抑制III族 元素擴散至Si基板10中。因此，可以抑制III族元素擴散引起的Si基板10的表面電阻率下降，可以維持Si基板10的表面電阻率在500Ωcm以上。
以上，說明本發明理想的實施形態，但本發明不限定於上述實施形態，在不脫離本發明的主旨的範圍內可以作各種變更，當然那些變更也包括在本發明的範圍內。
例如，可以適當組合上述第1~第3的實施形態的III族氮化物半導體基板的製造方法。因此，例如，組合AlN緩衝層20形成時暫時停止Al原料的供給並開始N原料供給的第2實施形態與Si基板10上經由光罩圖案50形成AlN緩衝層20的第3實施例也可以。又，第2及第3實施形態中，第1實施形態的特徵之以AlN塗膜覆蓋爐內不是必須，省略AlN塗膜的形成步驟也可以。
又，上述第1~第3的實施形態的III族氮化物半導體基板的製造方法中，AlN緩衝層20形成時以低溫形成第一AlN層21後，以高溫形成第二AlN層22，但一開始就以高溫形成第二AlN層22，省略第一AlN層21也可以。
又，上述實施形態中MOCVD裝置的具體構成不特別限定。還有，III族氮化物半導體的成膜方法不限定於MOCVD，採用HVPE(Hydride Vapor Phase Epitaxy：氫化物氣相磊晶法)、MBE(Molecular Beam Epitaxy：分子束磊晶法)等其它成膜方法也可以，這些成膜方法中，可以同樣抑制不純物擴散至Si基板中。
<實施例1>
預先設置仿Si基板在MOCVD爐內，在1200℃的H2空氣中進行爐內的烘烤30分鐘，實施爐內的清洗後，導入NH3以1100℃處理5分鐘，再導入TMA處理10分鐘，爐內形成AlN塗膜。之後，使爐內降溫，取出仿Si基板。
其次，準備電阻率1000Ωcm、面方位(111)的Si基板，用HF及SC-1洗淨後，投入爐內。其次爐內溫度升溫至1000℃後，爐內導入Ar載子氣體的同 時也導入TMA及NH3，Si基板的上表面生長第一AlN層10nm。其時，先實行供給TMA10秒後，不停止TMA的供給，開始NH3的供給，藉此一起供給TMA與NH3。其次，邊繼續供給TMA及NH3的供給，邊將爐內溫度升溫至1100℃，使第二AlN層生長90nm。
其次，停止TMA的供給，邊繼續供給NH3，邊將爐內溫度降溫至1050℃後，供給作為Ga源的TMG(三甲基鎵)，在第二AlN層的上表面生長GaN層1um。於是，得到Si基板上依序積層第一AlN層、第二AlN層、GaN層的實施例1的III族氮化物半導體基板。
<實施例2>
爐內形成AlN塗膜之際，使用交互供給TMA及NH3的手法之外，以與實施例1相同的條件製造III族氮化物半導體基板。詳細說來，導入Ar載子氣體的同時導入TMA至1200℃的爐內3秒，重複50次導入Ar載子氣體的同時導入NH3 6秒的步驟，形成AlN塗膜。之後，透過在Si基板上依序形成第一AlN層、第二AlN層、GaN層，得到實施例2的III族氮化物半導體基板。
<實施例3>
生長AlN緩衝層之際，先實行導入TMA，暫時停止TMA的導入，只導入NH3後，供給TMA與NH3兩方之外，以與實施例2相同的條件製造III族氮化物半導體基板。詳細說來，先實行供給TMA10秒至升溫至1000℃的爐內，暫時停止TMA的供給，只供給NH3 20秒後，再開始TMA的供給，一起供給TMA與NH3。這樣得到實施例3的III族氮化物半導體基板。
<實施例4>
形成AlN緩衝層之際，以600℃的低溫生長第一AlN層後，以1100℃的高溫生長第二AlN層之外，以與實施例3相同的條件製造III族氮化物半導體基板。詳細說來，導入Ar載子氣體的同時導入TMA及NH3至600℃的爐內，在Si基板的上 表面生長第一AlN層10nm。其時，先實行導入TMA，暫時停止TMA的導入，只導入NH3後，供給TMA與NH3兩方。之後，邊繼續供給TMA與NH3，邊升溫爐內溫度至1100℃，在第一AlN層的上表面生長第二AlN層90nm。
<實施例5>
Si基板上形成SiO2構成的條狀光罩圖案後，依序積層AlN緩衝層及GaN層之外，以與實施例2相同的條件製造III族氮化物半導體基板。詳細說來，Si基板全面以厚度100nm的SiO2多結晶膜覆蓋後，線寬及間隔寬都圖案化為1um的條狀，部分露出Si基板的表面。之後，透過在形成光罩圖案的Si基板上依序形成第一AlN層、第二AlN層、GaN層，得到實施例5的III族氮化物半導體基板。
<比較例1>
除了爐內不形成AlN塗膜之外，以與實施例1相同條件製造比較例1的III族氮化物半導體基板。因為爐內不形成AlN塗膜，也不使用仿Si基板。
評估根據以上的步驟製造的實施例1~5及比較例1的III族氮化物半導體基板的Si基板表面的Ga濃度、Al濃度及載子濃度。Si基板表面的Ga及Al的濃度根據SIMS(Secondary Ion Mass Spectrometry：二次離子質譜法)評估。又，載子濃度是合計Ga濃度與Al濃度。
表1係歸納實施例1~5及全較例1的III族氮化物半導體基板的評價結果表，特別以比較例1的結果為基準的相對值。
[表1]
Figure 108112292-A0305-02-0021-10
如表1所示，形成AlN塗膜的爐內製造的實施例1的III族氮化物半導體基板中的Si基板表面成為Al濃度100、Ga濃度10、載子濃度55。又，AlN塗膜形成時，交互供給Al原料及N原料的實施例2中成為Al濃度100、Ga濃度1、載子濃度51，比起實施例1，Ga濃度成為良好的結果。
又，AlN緩衝層形成時，暫時停止TMA的導入只導入NH3的實施例3中成為Al濃度10、Ga濃度1、載子濃度6，比起實施例2，Al濃度也成為良好的結果。
第一AlN層以低溫600℃生長的實施例4中成為Al濃度1、Ga濃度1、載子濃度1，比起實施例3，Al濃度更成為良好的結果。又，Si基板上形成光罩圖案的實施例5中成為Al濃度1、Ga濃度1、載子濃度1，與實施例4同樣成為良好的結果。
S11‧‧‧清洗爐內
S12‧‧‧爐內形成AlN塗膜
S13‧‧‧爐內投入Si基板10
S14A‧‧‧Si基板10上以400~1000℃形成第一AlN層21
S14B‧‧‧第一AlN層21上以900~1200℃形成第二AlN層22
S15‧‧‧第二AlN層22上形成III族氮化物半導體層30

Claims (40)

  1. 一種III族氮化物半導體基板的製造方法，其特徵在於：包括：爐內形成AlN塗膜的步驟；投入Si基板至上述AlN塗膜覆蓋的上述爐內，在上述Si基板上形成AlN緩衝層的步驟；以及在上述AlN緩衝層上形成III族氮化物半導體層的步驟，其中，上述AlN塗膜的形成溫度是1000~1400℃。
  2. 如申請專利範圍第1項所述的III族氮化物半導體基板的製造方法，其中，上述AlN塗膜的形成時間是1~30分。
  3. 如申請專利範圍第1項所述的III族氮化物半導體基板的製造方法，其中，形成上述AlN塗膜的步驟，交互重複導入Al原料與N原料至上述爐內。
  4. 如申請專利範圍第2項所述的III族氮化物半導體基板的製造方法，其中，形成上述AlN塗膜的步驟，交互重複導入Al原料與N原料至上述爐內。
  5. 如申請專利範圍第3或4項所述的III族氮化物半導體基板的製造方法，其中，每1次分別導入上述Al原料與上述N原料之際的時間是0.5~10秒。
  6. 如申請專利範圍第3或4項所述的III族氮化物半導體基板的製造方法，其中，上述重複次數是5~200次。
  7. 如申請專利範圍第5項所述的III族氮化物半導體基板的製造方 法，其中，上述重複次數是5~200次。
  8. 如申請專利範圍第1~4項中任一項所述的III族氮化物半導體基板的製造方法，更包括：在形成上述AlN塗膜前，以含氫空氣清洗上述爐內的步驟。
  9. 如申請專利範圍第1~4項中任一項所述的III族氮化物半導體基板的製造方法，更包括：在形成上述AlN塗膜前，投入仿(dummy)Si基板至上述爐內的步驟；以及投入上述Si基板至上述爐內前，從上述爐內取出上述仿Si基板的步驟。
  10. 如申請專利範圍第1~4項中任一項所述的III族氮化物半導體基板的製造方法，其中，上述III族氮化合物半導體層，包含GaN層。
  11. 如申請專利範圍第1~4項中任一項所述的III族氮化物半導體基板的製造方法，其中，上述AlN緩衝層的生長溫度是400~1200℃。
  12. 如申請專利範圍第1~4項中任一項所述的III族氮化物半導體基板的製造方法，其中，形成上述AlN緩衝層的步驟，包括：以400~800℃的生長溫度生長第一AlN層的步驟；以及在上述第一AlN層上以900~1200℃的生長溫度生長第二AlN層的步驟。
  13. 如申請專利範圍第1~4項中任一項所述的III族氮化物半導體基板的製造方法，其中，形成上述AlN緩衝層的步驟，在上述爐內導入Al原料與N原料之際，比上述N原料先導入上述Al原料。
  14. 如申請專利範圍第1~4項中任一項所述的III族氮化物半導體基板的製造方法，其中，開始形成上述AlN緩衝層前升溫上述爐內的步驟、形成上述AlN緩衝層的步驟以及形成上述III族氮化物半導體層的步驟的至少一個中，上述爐內的空氣氣體是Ar(氬)氣體。
  15. 如申請專利範圍第1~4項中任一項所述的III族氮化物半導體基板的製造方法，其中，形成上述AlN緩衝層的步驟，在上述爐內導入Al原料與N原料之際，不供給上述N原料而供給上述Al原料，暫時停止上述Al原料的供給並開始上述N原料的供給，再開始上述Al原料的供給並供給上述N原料與上述Al原料兩方。
  16. 如申請專利範圍第15項所述的III族氮化物半導體基板的製造方法，其中，暫時停止上述Al原料的供給並供給上述N原料的時間是1~180秒。
  17. 如申請專利範圍第1~4項中任一項所述的III族氮化物半導體基板的製造方法，更包括；形成上述AlN緩衝層前，為了露出上述Si基板表面的一部分，在上述Si基板上形成光罩圖案的步驟；其中，上述AlN緩衝層，在形成上述光罩圖案的上述Si基板上形成。
  18. 如申請專利範圍第17項所述的III族氮化物半導體基板的製造方法，其中，對於上述Si基板的露出面積的上述光罩的覆蓋面積比例是0.5~10。
  19. 如申請專利範圍第17項所述的III族氮化物半導體基板的製造 方法，其中，上述光罩圖案是條狀圖案，且上述條狀圖案的線寬是0.1~2um。
  20. 如申請專利範圍第18項所述的III族氮化物半導體基板的製造方法，其中，上述光罩圖案是條狀圖案，且上述條狀圖案的線寬是0.1~2um。
  21. 如申請專利範圍第17項所述的III族氮化物半導體基板的製造方法，其中，上述光罩圖案由多結晶或非晶構成。
  22. 如申請專利範圍第17項所述的III族氮化物半導體基板的製造方法，其中，上述光罩圖案由SiO2或SiNX構成。
  23. 如申請專利範圍第21項所述的III族氮化物半導體基板的製造方法，其中，上述光罩圖案由SiO2或SiNX構成。
  24. 如申請專利範圍第17項所述的III族氮化物半導體基板的製造方法，其中，上述光罩圖案厚度是5~300nm(毫微米)。
  25. 如申請專利範圍第17項所述的III族氮化物半導體基板的製造方法，其中，上述AlN緩衝層的厚度是10~300nm。
  26. 一種III族氮化物半導體基板的製造方法，包括：爐內形成AlN塗膜的步驟；投入Si基板至上述AlN塗膜覆蓋的上述爐內，在Si基板上形成AlN緩衝層的步驟；以及 在上述AlN緩衝層上形成III族氮物半導體層的步驟；其特徵在於：形成上述AlN緩衝層的步驟，投入上述Si基板的爐內不供給N原料而供給Al原料，暫時停止上述Al原料的供給並開始上述N原料的供給，再開始上述Al原料的供給並供給上述N原料與上述Al原料兩方，其中，上述AlN塗膜的形成溫度是1000~1400℃。
  27. 如申請專利範圍第26項所述的III族氮化物半導體基板的製造方法，其中，暫時停止上述Al原料的供給並供給上述N原料的時間是1~180秒。
  28. 如申請專利範圍第27項所述的III族氮化物半導體基板的製造方法，其中，暫時停止上述Al原料的供給並供給上述N原料的時間是3~60秒。
  29. 如申請專利範圍第26~28項中任一項所述的III族氮化物半導體基板的製造方法，其中，上述AlN緩衝層的生長溫度是400~1200℃。
  30. 如申請專利範圍第26~28項中任一項所述的III族氮化物半導體基板的製造方法，其中，上述AlN緩衝層的生長溫度是400~800℃。
  31. 一種III族氮化物半導體基板的製造方法，包括；為了露出Si基板表面的一部分，在上述Si基板上形成光罩圖案的步驟；爐內形成AlN塗膜的步驟；投入Si基板至上述AlN塗膜覆蓋的上述爐內，在形成上述光罩圖案的上述Si基板上，形成AlN緩衝層的步驟；以及 上述AlN緩衝層上，形成III族氮化物半導體層的步驟，其中，上述AlN塗膜的形成溫度是1000~1400℃。
  32. 如申請專利範圍第31項所述的III族氮化物半導體基板的製造方法，其中，對於上述Si基板的露出面積的上述光罩的覆蓋面積比例是0.5~10。
  33. 如申請專利範圍第31項所述的III族氮化物半導體基板的製造方法，其中，上述光罩圖案是條狀圖案，且上述條狀圖案的線寬是0.1~2um。
  34. 如申請專利範圍第32項所述的III族氮化物半導體基板的製造方法，其中，上述光罩圖案是條狀圖案，且上述條狀圖案的線寬是0.1~2um。
  35. 如申請專利範圍第31~34項中任一項所述的III族氮化物半導體基板的製造方法，其中，上述光罩圖案由多結晶或非晶構成。
  36. 如申請專利範圍第31~34項中任一項所述的III族氮化物半導體基板的製造方法，其中，上述光罩圖案由SiO2或SiNX構成。
  37. 如申請專利範圍第35項所述的III族氮化物半導體基板的製造方法，其中，上述光罩圖案由SiO2或SiNX構成。
  38. 如申請專利範圍第31~34項中任一項所述的III族氮化物半導體基板的製造方法，其中，上述光罩圖案厚度是5~300nm(毫微米)。
  39. 如申請專利範圍第31~34項中任一項所述的III族氮化物半導 體基板的製造方法，其中，上述AlN緩衝層的厚度是10~300nm。
  40. 如申請專利範圍第31~34項中任一項所述的III族氮化物半導體基板的製造方法，其中，上述Si基板表面的電阻率在500Ωcm以上。
TW108112292A 2018-05-23 2019-04-09 Iii族氮化物半導體基板的製造方法 TWI749310B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018098761 2018-05-23
JP2018-098761 2018-05-23

Publications (2)

Publication Number Publication Date
TW202003894A TW202003894A (zh) 2020-01-16
TWI749310B true TWI749310B (zh) 2021-12-11

Family

ID=68617067

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108112292A TWI749310B (zh) 2018-05-23 2019-04-09 Iii族氮化物半導體基板的製造方法

Country Status (7)

Country Link
US (1) US20210210340A1 (zh)
EP (1) EP3799110A4 (zh)
JP (1) JP6962463B2 (zh)
KR (1) KR102513206B1 (zh)
CN (1) CN112470260B (zh)
TW (1) TWI749310B (zh)
WO (1) WO2019225112A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7394082B2 (ja) * 2021-02-19 2023-12-07 日機装株式会社 ウエハの製造方法及びサセプタ

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3663722B2 (ja) * 1996-03-05 2005-06-22 昭和電工株式会社 化合物半導体成長層及びその製造方法
JP3139445B2 (ja) 1997-03-13 2001-02-26 日本電気株式会社 ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜
JPH10312917A (ja) 1997-05-12 1998-11-24 Rohm Co Ltd チップ抵抗器の製造方法
JP2000173929A (ja) * 1998-12-03 2000-06-23 Mitsubishi Cable Ind Ltd ＧａＮ系結晶成長用基板およびその用途
JP4209097B2 (ja) * 2001-05-24 2009-01-14 日本碍子株式会社 半導体受光素子
JP4679810B2 (ja) 2003-08-27 2011-05-11 日本碍子株式会社 エピタキシャル基板、半導体積層構造、エピタキシャル基板の製造方法、およびエピタキシャル基板表面におけるピット発生抑制方法
JP2011071323A (ja) * 2009-09-25 2011-04-07 Koito Mfg Co Ltd 半導体素子および半導体素子の製造方法
FR2959597B1 (fr) * 2010-04-30 2012-10-12 Commissariat Energie Atomique Procede pour obtenir une couche d'aln a flancs sensiblement verticaux
JP5668339B2 (ja) 2010-06-30 2015-02-12 住友電気工業株式会社 半導体装置の製造方法
JP5552923B2 (ja) * 2010-06-30 2014-07-16 住友電気工業株式会社 半導体装置およびその製造方法
JP5665463B2 (ja) * 2010-09-30 2015-02-04 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体素子製造用基板およびｉｉｉ族窒化物半導体自立基板またはｉｉｉ族窒化物半導体素子の製造方法
US9691939B2 (en) * 2011-10-10 2017-06-27 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
US20130140525A1 (en) * 2011-12-01 2013-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Gallium nitride growth method on silicon substrate
JP5881560B2 (ja) * 2012-08-30 2016-03-09 株式会社東芝 半導体発光装置及びその製造方法
WO2014038634A1 (ja) * 2012-09-07 2014-03-13 三菱化学株式会社 エピタキシャルウエハ及びその製造方法
KR102145205B1 (ko) * 2014-04-25 2020-08-19 삼성전자주식회사 반도체 소자 제조방법 및 증착 장치의 유지보수방법
JP2016072287A (ja) * 2014-09-26 2016-05-09 沖電気工業株式会社 窒化アルミニウム層形成方法、窒化物半導体装置製造方法、窒化アルミニウム層形成最適条件決定方法、及び窒化アルミニウムの半導体構造
WO2016132746A1 (ja) * 2015-02-20 2016-08-25 国立大学法人名古屋大学 薄膜基板と半導体装置とこれらの製造方法および成膜装置および成膜方法およびＧａＮテンプレート
JP6499493B2 (ja) * 2015-04-10 2019-04-10 株式会社ニューフレアテクノロジー 気相成長方法
JP2018107155A (ja) * 2016-12-22 2018-07-05 株式会社ニューフレアテクノロジー 気相成長装置の制御方法
WO2019123763A1 (ja) * 2017-12-19 2019-06-27 株式会社Sumco Ｉｉｉ族窒化物半導体基板の製造方法

Also Published As

Publication number Publication date
EP3799110A4 (en) 2022-01-26
KR102513206B1 (ko) 2023-03-23
JP6962463B2 (ja) 2021-11-05
EP3799110A1 (en) 2021-03-31
KR20210003229A (ko) 2021-01-11
US20210210340A1 (en) 2021-07-08
TW202003894A (zh) 2020-01-16
CN112470260B (zh) 2024-05-14
CN112470260A (zh) 2021-03-09
JPWO2019225112A1 (ja) 2021-05-27
WO2019225112A1 (ja) 2019-11-28

Similar Documents

Publication Publication Date Title
EP1997125B1 (en) Growth method using nanocolumn compliant layers and hvpe for producing high quality compound semiconductor materials
JP4589283B2 (ja) エピタキシャルシリコンウェハの製造方法
US8274087B2 (en) Nitride semiconductor substrate and manufacturing method of the same
US20070045662A1 (en) Substrate for film growth of group iii nitrides, method of manufacturing the same, and semiconductor device using the same
US20130005118A1 (en) Formation of iii-v materials using mocvd with chlorine cleans operations
JP2004311913A (ja) 窒化物系半導体エピタキシャル基板、その製造方法、及びｈｅｍｔ用基板
US20240071756A1 (en) Method for manufacturing group iii nitride semiconductor substrate
JP2004111848A (ja) サファイア基板とそれを用いたエピタキシャル基板およびその製造方法
TWI749310B (zh) Iii族氮化物半導體基板的製造方法
CN111341645B (zh) 氮化铝半导体薄膜的制作方法及其结构
US8318612B2 (en) Methods for improving the quality of group III-nitride materials and structures produced by the methods
JP2003332234A (ja) 窒化層を有するサファイア基板およびその製造方法
JPH11274079A (ja) 半導体装置およびその製造方法
JP2010248022A (ja) Ｉｉｉ族窒化物半導体自立基板
JP7044309B2 (ja) 窒化物半導体テンプレートおよび窒化物半導体デバイス
JPH11243229A (ja) 半導体発光素子、およびその製造方法
JPH08264455A (ja) 半導体装置及びその製造方法
JP3956343B2 (ja) 半導体装置の製造方法
JP2001253794A (ja) 半導体バルク単結晶の製造方法
KR101006701B1 (ko) 금속실리사이드 시드층에 의한 단결정 박막 및 그 제조방법
JP2003171200A (ja) 化合物半導体の結晶成長法、及び化合物半導体装置
WO2024004576A1 (ja) Ｉｉｉ族窒化物基板およびその製造方法
TW202022174A (zh) 用於製造磊晶塗覆的半導體晶圓的方法
JP2012121772A (ja) 窒化物半導体基板の製造方法
KR20100042736A (ko) 금속실리사이드 시드층에 의한 단결정 박막 및 그 제조방법