CN102832108A - 一种在碳化硅电力电子器件制造中实现亚微米级工艺线宽的方法 - Google Patents

Abstract

本发明公开一种在碳化硅电力电子器件制造中实现亚微米级工艺线宽的方法，该方法包括以下步骤：a、取一碳化硅半导体薄膜；b、在碳化硅半导体薄膜上生长一硅薄膜层；c、在硅薄膜层上采用光刻技术获得硅薄膜图案；d、对样品进行氧化，并通过控制氧化时间使多个分离的硅薄膜向两侧扩张，令硅薄膜图案两侧加宽到一定值后形成亚微米线宽的氧化硅薄膜，并可作为碳化硅电力电子器件制造中的掩膜层。本发明通过控制氧化温度和时间等条件，可以精确控制硅薄膜经氧化后的宽度可增加0.01μm-10μm，令氧化硅薄膜之间的间隙可以精确控制到0.1μm甚至更小的量级，以实现碳化硅电力电子器件制造中亚微米工艺线宽。

Description

一种在碳化硅电力电子器件制造中实现亚微米级工艺线宽的方法

技术领域：

本发明涉及半导体技术领域，特指一种在碳化硅电力电子器件制造中实现亚微米级工艺线宽的方法。

背景技术：

碳化硅（SiC）是一种重要的宽带隙半导体材料，在高温、高频和大功率器件等领域有着巨大的应用潜力。和传统的硅（Si）材料相比，SiC拥有明显的优势，比如，其禁带宽度是Si的3倍，饱和电子漂移速率是Si的2.5倍，击穿电场是Si的10倍。除了以上优点外，SiC还是众多化合物半导体中唯一一种可以自身形成氧化物（SiO₂）的化合物半导体，而SiO₂本身又是半导体器件制备工艺中最常用的绝缘介质材料，因而SiC材料可以与传统的Si器件制备工艺相兼容。SiC功率金属-氧化物-半导体场效应晶体管（MOSFET）便是体现上述SiC优越性能的典型器件。传统的Si基MOSFET由于其在较高电压下有着很大的导通电阻，往往无法在大功率领域使用。

由于现在商业化的碳化硅晶圆多为4英寸，在4英寸的微电子工艺生产线上紫外线曝光光刻工艺精度难以实现亚微米量级的工艺线宽，而电子束曝光光刻工艺对材料表面有损伤，影响器件性能。而购置先进的光刻设备需要大额投资，不能满足实际需求。

发明内容：

本发明的目的在于克服现有技术的不足，提供一种在碳化硅电力电子器件制造中实现亚微米级工艺线宽的方法。

为了解决上述技术问题，本发明采用了下述技术方案：该方法包括以下步骤：a、取一碳化硅半导体薄膜；b、在碳化硅半导体薄膜上生长一硅薄膜层；c、采用光刻技术在硅薄膜层上形成硅薄膜图案；d、对上述光刻后的硅薄膜层进行氧化，使硅薄膜图案的边缘向两侧扩张，令硅薄膜图案沿其边缘向两侧加宽后形成亚微米线宽的图案化的氧化硅薄膜，并作为碳化硅电力电子器件制造中的掩膜层。

进一步而言，上述技术方案中，所述碳化硅半导体薄膜的材料为4H-SiC、6H-SiC、3C-SiC中的任意一种，且该碳化硅半导体薄膜厚度为1μm-800μm，其掺杂浓度为1×10¹⁴-5×10²⁰cm_-3。

进一步而言，上述技术方案中，所述生长硅薄膜层的方法是采用等离子体增强化学气相沉积方法、高温氧化方法、常压化学气相沉积方法、低压化学气相沉积方法中的一种，所得到的硅薄膜层的晶型为单晶硅或多晶硅或无定形硅，且硅薄膜层的厚度为0.01μm-20μm。

进一步而言，上述技术方案中，所述的光刻技术是湿法或干法刻蚀技术。

进一步而言，上述技术方案中，所述硅薄膜图案为叉指状，或平行长条状，或正方形台面状，或上述形状的组合形状，该硅薄膜图案中刻蚀的宽度为1-100μm，刻蚀深度与硅薄膜层的厚度相同，为0.1μm-20μm。

进一步而言，上述技术方案中，所述硅薄膜图案为正方形台面状时，其宽度为1μm-100μm。或者，所述硅薄膜图案为平行长条状或叉指状时，其未刻蚀部分的长度为1μm-200μm。

进一步而言，上述技术方案中，所述硅薄膜图案进行氧化所采用的氧化工艺为：干氧或湿氧氧化工艺，其中，氧化温度为700℃-1300℃，氧化硅薄膜厚度为0.01μm-50μm。

进一步而言，上述技术方案中，所述硅薄膜图案进行氧化的时间为：250-350分钟。

采用上述技术方案后，本发明与现有技术相比较具有如下有益效果：本发明采用碳化硅半导体薄膜上生长硅薄膜层，该硅薄膜层经刻蚀后形成硅薄膜图案，并在硅薄膜图案上进行氧化工艺处理，通过控制氧化温度和时间等条件，可以精确控制硅薄膜图案经氧化后的宽度，通常其宽度可增加0.01μm-10μm，令硅薄膜图案经氧化后形成的氧化硅薄膜间的间隙可以精确控制到0.1μm甚至更小的量级，通过上述方法使碳化硅电力电子器件制造中亚微米工艺线宽得以实现。另外，本发明还具有工艺简单、成本低廉等优点。

附图说明：

图1是本发明的步骤示意图；

附图标记说明：

10碳化硅半导体薄膜    11硅薄膜层

12硅薄膜图案          13氧化硅薄膜

具体实施方式：

下面结合具体实施例和附图对本发明进一步说明。

参见图1所示，一种在碳化硅电力电子器件制造中实现亚微米级工艺线宽的方法，该方法包括以下步骤：

a、取一碳化硅半导体薄膜10该碳化硅半导体薄膜10的材料为4H-SiC和6H-SiC、3C-SiC中的任意一种，薄膜厚度为1μm-800μm，其掺杂浓度为1×10¹⁴-5×10²⁰cm^-3。

b、在碳化硅半导体薄膜10上生长一硅薄膜层11；所述生长硅薄膜层11的方法是采用等离子体增强化学气相沉积方法、高温氧化方法、常压化学气相沉积方法和低压化学气相沉积方法中的一种，其中，硅薄膜层11的晶型为单晶硅或多晶硅或无定形硅，且硅薄膜层11的厚度为0.01μm-20μm。

c、在硅薄膜层11上采用光刻技术获得的硅薄膜图案12；该硅薄膜图案12为叉指状或平行长条状或正方形台面状或其组合形状，该硅薄膜图案12间形成的刻蚀部分的宽度为1-100μm，刻蚀深度为0.1μm-20μm（与硅薄膜层11的厚度相同）；所述硅薄膜12为正方形台面状时，其宽度为1μm-100μm；所述硅薄膜12为平行长条状或叉指状时，其未刻蚀部分的长度为1μm-200μm；所述的光刻技术是湿法或干法刻蚀技术。

d、对样品进行氧化，并通过控制氧化时间使多个分离的硅薄膜图案12沿其边缘向两侧扩张，令硅薄膜图案12两侧加宽到一定值后形成亚微米线宽的图案化的氧化硅薄膜13，并可作为碳化硅电力电子器件制造中的掩膜层；所述的氧化工艺为干氧或湿氧氧化工艺，其中，氧化温度为700℃-1300℃，氧化的时间为：250-350分钟。最终得到的氧化硅薄膜13的厚度为0.01μm-50μm。

实施例一

所述碳化硅半导体薄膜10的材料为N型4H-SiC（0001）偏8°晶片，厚度为390μm，其掺杂浓度为1×10¹⁶cm^-3，其中，该碳化硅半导体薄膜10需要进行标准RCA清洗，RCA是一种最普遍使用的湿式化学清洗法。

所述生长硅薄膜层11的方法是采用等离子体增强化学气相沉积方法，其中，硅薄膜层11的晶型为多晶硅，且硅薄膜层11的厚度为0.7μm。

所述的光刻技术是干法刻蚀技术，所述硅薄膜图案12为平行长条状，硅薄膜图案12间的刻蚀宽度S为2μm，刻蚀深度H为0.7μm，其未刻蚀部分的宽度W为2μm，其未刻蚀部分长度L为5μm。

对样品进行氧化，将样品放入管式氧化炉中，在氮气环境中升温至1090℃，通入过水后的湿氧气，进行湿氧氧化300分钟，氧化层厚度约为1.6μm。根据理论计算可以得出，0.7μm厚的硅全部氧化成二氧化硅后，厚度会变为1.6μm，即硅薄膜图案12经氧化后，其每侧加宽的宽度为0.9μm，令硅薄膜图案12经氧化后的氧化硅薄膜13的间隙变为0.2μm，实现亚微米级线宽，氧化过程结束，关闭氧化炉电源，等氧化炉降温后再取出样品。

实施例二

本实施例与上述实施例一类似，所不同的是，本实施例二氧化温度为1300℃，氧化时间为250分钟，氧化层厚度约为1.5μm。硅薄膜图案12经氧化后，其每侧加宽的宽度为0.8μm，令硅薄膜图案12经氧化后的氧化硅薄膜13的间隙变为0.4μm。

当然，以上所述仅为本发明的具体实施例而已，并非来限制本发明实施范围，凡依本发明申请专利范围所述构造、特征及原理所做的等效变化或修饰，均应包括于本发明申请专利范围内。

Claims (9)

1.一种在碳化硅电力电子器件制造中实现亚微米级工艺线宽的方法，其特征在于：该方法包括以下步骤：

a、取一碳化硅半导体薄膜（10）；

b、在碳化硅半导体薄膜（10）上生长一硅薄膜层（11）；

c、采用光刻技术在硅薄膜层（11）上形成硅薄膜图案（12）；

d、对上述光刻后的硅薄膜层（11）进行氧化，使硅薄膜图案（12）的边缘向两侧扩张，令硅薄膜图案（12）沿其边缘向两侧加宽后形成亚微米线宽的图案化的氧化硅薄膜（13），并作为碳化硅电力电子器件制造中的掩膜层。

2.根据权利要求1所述的一种在碳化硅电力电子器件制造中实现亚微米级工艺线宽的方法，其特征在于：所述碳化硅半导体薄膜（10）的材料为4H-SiC、6H-SiC、3C-SiC中的任意一种，且该碳化硅半导体薄膜（10）厚度为1μm-800μm，其掺杂浓度为1×10¹⁴-5×10²⁰cm^-3。

3.根据权利要求1所述的一种在碳化硅电力电子器件制造中实现亚微米级工艺线宽的方法，其特征在于：所述生长硅薄膜层（11）的方法是采用等离子体增强化学气相沉积方法、高温氧化方法、常压化学气相沉积方法、低压化学气相沉积方法中的一种，所得到的硅薄膜层（11）的晶型为单晶硅或多晶硅或无定形硅，且硅薄膜层（11）的厚度为0.01μm-20μm。

4.根据权利要求1所述的一种在碳化硅电力电子器件制造中实现亚微米级工艺线宽的方法，其特征在于：所述的光刻技术是湿法或干法刻蚀技术。

5.根据权利要求3所述的一种在碳化硅电力电子器件制造中实现亚微米级工艺线宽的方法，其特征在于：所述硅薄膜图案（12）为叉指状，或平行长条状，或正方形台面状，或上述形状的组合形状，该硅薄膜图案（12）中刻蚀的宽度为1-100μm，刻蚀深度与硅薄膜层（11）的厚度相同，为0.1μm-20μm。

6.根据权利要求5所述的一种在碳化硅电力电子器件制造中实现亚微米级工艺线宽的方法，其特征在于：所述硅薄膜图案（12）为正方形台面状时，其宽度为1μm-100μm。

7.根据权利要求5所述的一种在碳化硅电力电子器件制造中实现亚微米级工艺线宽的方法，其特征在于：所述硅薄膜图案（12）为平行长条状或叉指状时，其未刻蚀部分的长度为1μm-200μm。

8.根据权利要求1-7中任意一项所述的一种在碳化硅电力电子器件制造中实现亚微米级工艺线宽的方法，其特征在于：所述硅薄膜层（11）进行氧化所采用的氧化工艺为：干氧或湿氧氧化工艺，其中，氧化温度为700℃-1300℃，氧化硅薄膜（13）厚度为0.01μm-50μm。

9.根据权利要求8所述的一种在碳化硅电力电子器件制造中实现亚微米级工艺线宽的方法，其特征在于：所述硅薄膜层（11）进行氧化的时间为：250-350分钟。

Images