JP5990145B2 - グラフェン製造方法 - Google Patents

グラフェン製造方法 Download PDF

Info

Publication number
JP5990145B2
JP5990145B2 JP2013179150A JP2013179150A JP5990145B2 JP 5990145 B2 JP5990145 B2 JP 5990145B2 JP 2013179150 A JP2013179150 A JP 2013179150A JP 2013179150 A JP2013179150 A JP 2013179150A JP 5990145 B2 JP5990145 B2 JP 5990145B2
Authority
JP
Japan
Prior art keywords
graphene
buffer layer
sic substrate
sic
hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013179150A
Other languages
English (en)
Other versions
JP2015048258A (ja
Inventor
真一 田邉
真一 田邉
裕一 原田
裕一 原田
真琴 高村
真琴 高村
博之 影島
博之 影島
日比野 浩樹
浩樹 日比野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2013179150A priority Critical patent/JP5990145B2/ja
Publication of JP2015048258A publication Critical patent/JP2015048258A/ja
Application granted granted Critical
Publication of JP5990145B2 publication Critical patent/JP5990145B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Hall/Mr Elements (AREA)
  • Carbon And Carbon Compounds (AREA)

Description

本発明は、電子デバイスのチャネルとして使用されるグラフェンを製造するグラフェン製造法に関する。
グラフェンは、sp2結合した炭素原子が、二次元的な結合を持つ厚さ1原子層シート構造の材料である。また、グラフェンは、シリコンなどの通常の半導体とは異なった線形な分散関係であるバンド構造をフェルミ準位近傍で有し、高移動度であることが特徴である。このことから、グラフェンは、高周波トランジスタのチャネルとしての応用が期待されている。
グラフェンを産業で扱うには、高移動度なグラフェンを大きな面積で製造する製造方法の確立が不可欠である。一般的なグラフェン製造方法は、グラファイトを基板上に押し付け、基板表面に一層から数層のグラフェンを転写している(非特許文献1参照)。この方法で得られるグラフェンの大きさ(面積)は、一般的には数十角平方マイクロメートルである。このため、ウエハスケールの大きな面積でグラフェンを製造という産業応用には不向きである。
また、炭化シリコン(SiC)を熱分解することによってSiC表面にグラフェンを作製する技術がある。このグラフェン製造技術は、大面積グラフェン製造法として注目されている。例えば、Ar雰囲気中でSiC(0001)を熱分解すれば、グラフェンが制御よく成長できる(非特許文献2参照)。しかし、非特許文献2で得られるグラフェンは、バッファー層がグラフェンとSiCの間に存在し、このバッファー層を含む基板がグラフェンと相互作用することで、室温付近の温度でグラフェンの移動度低下をもたらす。なお、バッファー層は、炭素原子のみで構成され、グラフェンとほぼ同じ構造を持つが、一部がSiCのシリコン(Si)と結合しているため、グラフェンと同じ性質を示さない絶縁性の層である。
これに対し、上述したバッファー層を、水素インタカレーションすることで、水素終端したグラフェンとする技術がある(非特許文献3参照)。水素インタカレーションは、水素雰囲気中の加熱によってバッファー層とSiCの結合を切断し、SiCを水素終端し、バッファー層をグラフェンに転換する技術である。このようにして形成された水素終端したSiC(0001)上のグラフェンは、グラフェンとSiCの界面にバッファー層が無いため、室温でも高移動度が期待される。
特開2011−124371号公報
K. S. Novoselov et al. , "Electric Field Effect in Atomically Thin Carbon Films", SCIENCE, vol.306, pp.666-669, 2004. K. V. Emstev et al. , "Towards wafer-size graphene layers by atmospheric pressure graphitization of silicon carbide", Nature Materials, vol. 8, pp.203-207, 2009. C. Riedl et al. , "Quasi-Free-Standing Epitaxial Graphene on SiC Obtained by Hydrogen Intercalation", Physical Review Letters, vol.103, 246804, 2009. S. Tanabe et al. , "Quantum Hall Effect and Carrier Scattering in Quasi-Free-Standing Monolayer Graphene", Applied Physics Express Letters, vol.5, 125101, 2012. M. D. Groner et al. , "Low-Temperature Al2O3 Atomic Layer Deposition", Chemistry of Materials, vol.16, pp.639-645, 2004. S. Adam et al. , "A self-consistent theory for graphene transport", Proceedings of the National Academy of Sciences of the United States of America, vol.104, no.47, pp.18392-18397, 2007. S. Fratini and F. Guinea, "Substrate-limited electron dynamics in graphene", Physical Review B, vol.77, 195415, 2008.
しかしながら、上述したような水素インタカレーションによる、水素終端したSiC(0001)上のグラフェン周囲には、荷電不純物が多く存在し、この不純物に起因したキャリア散乱が、移動度を制限するという問題がある(非特許文献4)。
本発明は、以上のような問題点を解消するためになされたものであり、SiC上に形成したグラフェンにおける不純物の濃度が低下する状態に制御できるようにすることを目的とする。
本発明に係るグラフェン製造方法は、例えばアルゴン雰囲気中でSiC基板を加熱することで、SiC基板の表面上に、炭素原子のみから構成されてグラフェンと同じハニカム構造を有して一部がSiC基板のシリコン原子と共有結合をしている炭素の一原子層から構成されたバッファー層を形成するバッファー層形成工程と、SiC基板およびバッファー層を水素雰囲気中で加熱した状態で、バッファー層とSiC基板との間にインタカラントとしての水素を導入してバッファー層とSiC基板のシリコン原子との共有結合を切断し、水素が共有結合の切断により生じた炭素原子とは結合せず共有結合の切断により生じたシリコン原子と結合するインタカレーションを施すことで、バッファー層をグラフェンに転換するグラフェン形成工程とを備え、グラフェン形成工程では、SiC基板およびバッファー層を加熱する温度によりグラフェンの荷電不純物である界面不純物濃度が低下する状態に界面不純物の濃度を制御する。
請求項1記載のグラフェン製造方法において、グラフェン形成工程では、SiC基板およびバッファー層を加熱する温度の最高到達温度を、700〜800℃の範囲のいずれかの温度とすればよい
以上説明したことにより、本発明によれば、SiC上に形成したグラフェンにおける不純物の濃度が低下する状態に制御できるようになるという優れた効果が得られる。
図1Aは、本発明の実施の形態におけるグラフェン製造方法を説明する途中工程の状態を示す構成図である。 図1Bは、本発明の実施の形態におけるグラフェン製造方法を説明する途中工程の状態を示す構成図である。 図1Cは、本発明の実施の形態におけるグラフェン製造方法を説明する途中工程の状態を示す構成図である。 図2Aは、グラフェンをチャネルとしたホール素子の作製を説明する途中工程の状態を示す構成図である。 図2Bは、グラフェンをチャネルとしたホール素子の作製を説明する途中工程の状態を示す構成図である。 図2Cは、グラフェンをチャネルとしたホール素子の作製を説明する途中工程の状態を示す構成図である。 図2Dは、グラフェンをチャネルとしたホール素子の作製を説明する途中工程の状態を示す構成図である。 図2Eは、グラフェンをチャネルとしたホール素子の作製を説明する途中工程の状態を示す構成図である。 図3は、図2A〜図2Eを用いて説明したホール素子の−271℃における電気伝導率のキャリア(正孔)濃度依存性を測定した結果を示す特性図である。 図4は、図2A〜図2Eを用いて説明したホール素子における正孔濃度のゲート電圧依存性を示す特性図である。 図5は、水素によるインタカレーションによりバッファー層をグラフェンに転換する時の加熱温度と、得られたグラフェンより作製したホール素子を用いた測定により求められるグラフェンにおける不純物濃度との関係を示す特性図である。
以下、本発明の実施の形態について図1A〜図1Cを参照して説明する。図1A〜図1Cは、本発明の実施の形態におけるグラフェン製造方法を説明する途中工程の状態を示す構成図である。
まず、図1Aに示すように、主表面の面方位が(0001)とされたSiC基板101を用意する。SiC基板101は、例えば、4H−SiC(0001)(米国、Cree社製)を10mm角に切り出して作製すればよい。
次に、図1Bに示すように、SiC基板101の表面にバッファー層102を形成する。例えば、SiC基板101を、圧力を3333Pa(=25Torr)とした水素ガス中で約1500℃に加熱した後、圧力を79993Pa(=600Torr)としたアルゴンガス中で約1650℃に加熱する。この加熱処理により、SiC基板101の全体にバッファー層102が形成できる。バッファー層102は、炭素原子のみから構成され、グラフェンと同様にハニカム構造を有しており、かつ一部の炭素原子121が、SiC基板101のSi原子111と共有結合をしている状態である。バッファー層102を構成する炭素原子121と結合していないSi原子111は、共有結合をしていないダングリングボンド112を備える状態となる。
次に、バッファー層102を形成したSiC基板101を、圧力を101324.72Pa(=760Torr)とした水素ガス中(水素雰囲気中)で、700℃に加熱する。ここで、室温(25℃程度)から8℃/1分で昇温させて設定した温度(700℃)とし、この温度の状態を1時間保持する。次いで、1時間保持した後、約5℃/minで降温する。なお、昇温の状態、および設定した温度の保持時間は、得られるグラフェンにおける不純物濃度の制御において重要な因子であり、得られるグラフェンにおける不純物の状態の測定結果を参照することで、適宜に設定することが重要である。
上述した加熱処理により、バッファー層102とSiC基板101との間にインタカラントとしての水素を導入してバッファー層102とSiC基板101のSi原子111との共有結合を切断し、水素が共有結合の切断により生じた炭素原子とは結合せず共有結合の切断により生じたSi原子と結合するインタカレーションを施す。このインタカレーションにより、バッファー層102を、図1Cに示すように、グラフェン103に転換する(グラフェン形成工程)。SiC基板101の表面のSi原子111は、水素原子113で終端された状態となる。
ここで、上述した加熱処理によりバッファー層102をグラフェン103に転換する工程(グラフェン形成工程)において、SiC基板101およびバッファー層102を加熱する温度により、形成されるグラフェン103の界面不純物濃度が低下する状態に界面不純物の濃度を制御する。界面不純物濃度は、グラフェン103とSiC基板101との間に存在する不純物濃度である。このように界面不純物濃度を低下する状態に制御すれば、グラフェン103の周囲の不純物濃度を低下する状態に制御できる。この結果、実施の形態によれば、SiC上に形成したグラフェン周囲の不純物の濃度が低下する状態にグラフェン周囲の不純物の濃度を制御できるようになる。
以下、上述したような加熱処理により、SiC上に形成したグラフェンの界面不純物濃度が制御できることについて説明する。以下では、上記グラフェンを用いたホール素子を作製し、作製したホール素子の特性のキャリア濃度依存性を調査した。
まず、ホール素子の作製について図2A〜図2Eを用いて説明する。図2A〜図2Eは、グラフェンをチャネルとしたホール素子の作製を説明する途中工程の状態を示す構成図である。図2A〜図2Eにおいて、(a)は平面を示し、(b)は断面を示している。
まず、図2Aに示すように、SiC基板201の上に、所定のパターンとしたグラフェンパターン202を形成する。例えば、前述同様にすることで、SiC基板201の上にグラフェンを形成する。次いで、形成したグラフェンの上に、フォトレジストをスピンコートし、これらをホットプレートを用いてプリベークして塗布したレジスト層より溶剤を除去する。次いで、形成したレジスト層に、露光および現像処理を施し、ホールバー形状のレジストパターンを形成する。上述したような公知のリソグラフィー技術によりレジストパターンを形成したら、このレジストパターンをマスクとしてグラフェンを選択的にドライエッチングする。この後、レジストパターンを除去すれば、図2Aに示すように、グラフェンパターン202が形成できる。
次に、図2Bに示すように、形成したグラフェンパターン202に接続する電極203を形成する。電極203は、Crから構成された層厚5nmの下部電極層203aと、Auから構成された層厚200nmの上部電極層203bとから構成されている。
電極203の形成例について説明すると、まず、電極203を形成する箇所に開口を備えるレジストパターンを、公知のリソグラフィー技術により、グラフェンパターン202が形成されているSiC基板201の上に形成する。次いで、形成したレジストパターンの上より、例えば真空蒸着法(抵抗加熱蒸着)によりCrを厚さ5nm堆積し、次いで電子線蒸着法によりAuを厚さ200nm堆積する。この後、レジストパターンをアセトンなどを用いて除去(リフトオフ)すれば、開口部に堆積された金属が残り、前述した構成の電極203が形成される。
次に、図2Cに示すように、グラフェンパターン202および電極203を覆う状態に、SiC基板201の上に絶縁層204を形成する。絶縁層204は、例えば、Alを酸化することで形成した下層と、公知の原子層堆積法で形成したAl23からなる上層とから構成すればよい。例えば、電子線蒸着法によりAlを厚さ1nm程度堆積し、これを自然酸化させる。次いで、原子層堆積法により、トリメチルアルミニウムやトリエチルアルミニウムなどのアルミニウム原料および酸化剤ガスを交互に供給して1原子層ずつAl23の層を形成し、これを繰り返すことでAl23を厚さ20nm程度堆積する。
グラフェンの表面は疎水性であるため、上述したような原子層堆積法では、原料分子がグラフェン表面に吸着し難く、直接成長させることが容易ではない。このため、前もって、Alを堆積してこれを酸化させておき、この上に原子層堆積法で所定の厚さまでAl23を形成する。なお、グラフェンの表面を修飾しておく方法もある(特許文献1参照)。
次に、図2Dに示すように、ゲート電極205を形成する。例えば、ゲート電極205を形成する箇所に開口を備えるレジストパターンを、公知のリソグラフィー技術により絶縁層204の上に形成する。次いで、形成したレジストパターンの上より、例えば真空蒸着法によりCrを厚さ5nm堆積し、次いで電子線蒸着法によりAuを厚さ200nm堆積する。この後、レジストパターンをアセトンなどを用いて除去(リフトオフ)すれば、開口部に堆積された金属が残り、図2Dに示すようなゲート電極205が形成される。
この後、図2Eに示すように、電極203に到達する開口206を絶縁層204に形成する。例えば、よく知られた表面研磨法や、ドライエッチング法などにより開口206を形成すればよい。これらのことにより、ホールバー形状のグラフェンパターン202によるチャネルから構成されたトップゲート型のホール素子が得られる。
次に、上述したホール素子を用いて測定した結果、および測定結果より求められる不純物濃度の値について説明する。まず、上述したホール素子の−271℃における電気伝導率のキャリア(正孔)濃度依存性を測定したところ、図3に示すように直線的な関係になっており、キャリアが主に不純物で散乱される時の振る舞いと一致する(非特許文献6参照)。
理論的に、不純物散乱では電気伝導率σは、以下の式で記述される(非特許文献6参照)。
上記式において、eは電子素量、hはプランク定数、nimpは不純物濃度、nはキャリア濃度である。また、Cは、SiCの比誘電率9.7(非特許文献7参照)と、実験結果から求めたAl23の比誘電率6.5を非参考文献6の5式に代入して求まる定数であり、Cは約52と求まった。なお、Al23の誘電率は、図4に示すようにホール効果から見積もったnとゲート電圧Vgの依存性を、以下の式でフィッティングすることで求めた。図4において、直線がフィッティングの結果である。
上記式において、ε0は、真空の誘電率、εrは、Al23の比誘電率、eは電子素量、dはAl23の厚さ(25nm)、Vcnp(2.3V)は電荷中性点におけるゲート電圧である。以上から、700℃における不純物濃度は3.6×1012cm2と見積もられる。
次に、水素によるインタカレーションによりバッファー層をグラフェンに転換する時の加熱温度と、得られたグラフェンより作製したホール素子を用いた測定により求められるグラフェンにおける不純物濃度との関係について、図5を用いて説明する。この関係を求めるにあたり、上記加熱温度を600℃,700℃,800℃,950℃として形成したグラフェンを用い、4種類のホール素子を作製し、各々について前述したように不純物濃度を求める。
図5に示すように、不純物濃度は加熱温度によって変化し、700〜800℃の加熱温度で最低となった。つまり、加熱温度を700〜800℃に調整することによって、不純物による散乱を低減できる。
ここで、上述したホール素子の構成では、不純物の起源としてグラフェン/絶縁層の界面、およびグラフェン/SiCの界面が挙げられる。加熱温度を700℃の同条件で異なる基板に作製したグラフェンの不純物濃度の違いは約5%であり、同じ加熱温度であれば異なる基板であっても不純物濃度はほぼ変化しなかった。このことから、図5を用いて説明した加熱温度に依存して変化する不純物濃度の起源は、グラフェン/SiCの界面であり、この界面における不純物濃度の状態が、加熱温度と共に変化したことに起因すると考えられる。
以上説明したように、本発明によれば、水素によるインタカレーションによりバッファー層をグラフェンに転換する時の加熱温度を制御するようにしたので、簡便にグラフェンの不純物濃度の制御を行うことができ、SiC上に形成したグラフェンにおける不純物の濃度が低下する状態に制御できる。上記加熱温度を700〜800℃の範囲とすることで、不純物濃度が最低となるため、この温度領域で加熱を行えば、水素終端したSiC(0001)上のグラフェンの高移動度化に不可欠な不純物数を低減させることが可能となる。これによって、高移動度な水素終端したSiC(0001)上のグラフェンが、製造できるようになる。
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、上述では、加熱における圧力条件を大気圧、加熱時間を1時間として説明したが、これらの条件は適宜調整し得るものであり、本発明の範囲を制限するものではない。
101…SiC基板、102…バッファー層、103…グラフェン、111…Si原子、112…ダングリングボンド、113…水素原子、121…炭素原子。

Claims (2)

  1. SiC基板を加熱することで、前記SiC基板の表面上に、炭素原子のみから構成されてグラフェンと同じハニカム構造を有して一部が前記SiC基板のシリコン原子と共有結合をしている炭素の一原子層から構成されたバッファー層を形成するバッファー層形成工程と、
    前記SiC基板および前記バッファー層を水素雰囲気中で加熱した状態で、前記バッファー層と前記SiC基板との間にインタカラントとしての水素を導入して前記バッファー層と前記SiC基板のシリコン原子との共有結合を切断し、前記水素が前記共有結合の切断により生じた炭素原子とは結合せず前記共有結合の切断により生じたシリコン原子と結合するインタカレーションを施すことで、前記バッファー層をグラフェンに転換するグラフェン形成工程と
    を備え、
    前記グラフェン形成工程では、前記SiC基板および前記バッファー層を加熱する温度により前記グラフェンの荷電不純物である界面不純物濃度が低下する状態に前記界面不純物の濃度を制御することを特徴とするグラフェン製造方法。
  2. 請求項1記載のグラフェン製造方法において、
    前記グラフェン形成工程では、前記SiC基板および前記バッファー層を加熱する温度の最高到達温度を、700〜800℃の範囲のいずれかの温度とすることを特徴とするグラフェン製造方法。
JP2013179150A 2013-08-30 2013-08-30 グラフェン製造方法 Active JP5990145B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013179150A JP5990145B2 (ja) 2013-08-30 2013-08-30 グラフェン製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013179150A JP5990145B2 (ja) 2013-08-30 2013-08-30 グラフェン製造方法

Publications (2)

Publication Number Publication Date
JP2015048258A JP2015048258A (ja) 2015-03-16
JP5990145B2 true JP5990145B2 (ja) 2016-09-07

Family

ID=52698563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013179150A Active JP5990145B2 (ja) 2013-08-30 2013-08-30 グラフェン製造方法

Country Status (1)

Country Link
JP (1) JP5990145B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6560594B2 (ja) 2015-11-06 2019-08-14 住友電気工業株式会社 積層体および電子素子
JP6676972B2 (ja) * 2016-01-12 2020-04-08 株式会社デンソー 磁気センサ
US10083831B2 (en) 2016-03-10 2018-09-25 Sumitomo Electric Industries, Ltd. Substrate and electronic device
JP2017193158A (ja) * 2016-04-19 2017-10-26 住友電気工業株式会社 積層体および電子素子
US10580869B2 (en) 2016-04-19 2020-03-03 Sumitomo Electric Industries, Ltd. Stacked body including graphene film and electronic device including graphene film
US10529807B2 (en) 2016-04-19 2020-01-07 Sumitomo Electric Industries, Ltd. Stacked body and electronic device
WO2017188382A1 (ja) * 2016-04-27 2017-11-02 学校法人関西学院 グラフェン前駆体付きSiC基板の製造方法及びSiC基板の表面処理方法
CN108217636B (zh) * 2017-12-22 2021-03-23 中国电子科技集团公司第五十五研究所 一种工艺气体辅助的石墨烯氢插入层生长方法
US11884546B2 (en) 2019-01-28 2024-01-30 Sumitomo Electric Industries, Ltd. Multilayer body and electronic device
DE112022004996T5 (de) * 2021-10-21 2024-08-01 Paragraf Limited Verfahren zur Herstellung eines Vorproduktes für eine elektronische Vorrichtung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2952471A1 (fr) * 2009-11-09 2011-05-13 Commissariat Energie Atomique Graphene epitaxie sur sic, ayant un gap ouvert et une mobilite comparable a celle du graphene standard a gap nul
JP5644175B2 (ja) * 2010-04-27 2014-12-24 和人 山内 SiC基板へのグラフェン成膜方法
JP5571502B2 (ja) * 2010-08-17 2014-08-13 日本電信電話株式会社 グラフェン膜の製造方法およびグラフェン膜の層数を均一化する方法
JP5689828B2 (ja) * 2012-02-01 2015-03-25 日本電信電話株式会社 グラフェンpn接合の製造方法

Also Published As

Publication number Publication date
JP2015048258A (ja) 2015-03-16

Similar Documents

Publication Publication Date Title
JP5990145B2 (ja) グラフェン製造方法
US8288190B2 (en) Methods of making heterojunction devices
JP5109648B2 (ja) 層状炭素構造体の製造方法および半導体装置の製造方法
Kang et al. Direct growth of doping controlled monolayer WSe 2 by selenium-phosphorus substitution
Kang et al. Characteristics of CVD graphene nanoribbon formed by a ZnO nanowire hardmask
JP6158153B2 (ja) 半導体装置及びその製造方法
Silly et al. Electronic and structural properties of graphene-based metal-semiconducting heterostructures engineered by silicon intercalation
Tsai et al. Scalable graphene synthesised by plasma-assisted selective reaction on silicon carbide for device applications
Tomer et al. Intrinsic inhomogeneity in barrier height at monolayer graphene/SiC Schottky junction
CN103903973B (zh) 利用旋涂液态金属种子层在石墨烯上生长高k介质的方法
JP2018035051A (ja) SiC構造体およびその製造方法並びに半導体装置
WO2011027585A1 (ja) グラフェン基板、グラフェン電子デバイス及びそれらの製造方法
Chuang et al. Local anodic oxidation kinetics of chemical vapor deposition graphene supported on a thin oxide buffered silicon template
Kim et al. Logic inverter implemented with CVD-assembled graphene FET on hexagonal boron nitride
Juan et al. Electron field emission enhancement of hybrid Cu/CuO nanowires fabricated by rapid thermal reduction of CuO nanowires
JP6675945B2 (ja) グラフェントランジスタおよびその製造方法
JP6730598B2 (ja) 半導体装置
KR20110014847A (ko) 그라핀 제조방법 및 그라핀층을 포함하는 적층구조물
JP2013232557A (ja) 炭化珪素半導体素子の製造方法
JP6905188B2 (ja) 半導体装置及びその製造方法
CN112522783A (zh) 具有过渡金属硫化物薄膜的结构的制备方法及结构
US20150194308A1 (en) Method for realizing monoatomic layers of crystalline silicium upon a substrate of crystalline "beta" - silicium nitride
US11651958B2 (en) Two-dimensional material device and method for manufacturing same
JP5763597B2 (ja) グラフェンの製造方法
KR20200007246A (ko) 도체-반도체 측면 이종접합구조, 이들의 제조방법, 이를 포함하는 스위칭 소자 및 이차원 전도성 박막의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150803

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160812

R150 Certificate of patent or registration of utility model

Ref document number: 5990145

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150