JP5571502B2 - グラフェン膜の製造方法およびグラフェン膜の層数を均一化する方法 - Google Patents

グラフェン膜の製造方法およびグラフェン膜の層数を均一化する方法 Download PDF

Info

Publication number
JP5571502B2
JP5571502B2 JP2010182088A JP2010182088A JP5571502B2 JP 5571502 B2 JP5571502 B2 JP 5571502B2 JP 2010182088 A JP2010182088 A JP 2010182088A JP 2010182088 A JP2010182088 A JP 2010182088A JP 5571502 B2 JP5571502 B2 JP 5571502B2
Authority
JP
Japan
Prior art keywords
graphene film
graphene
substrate
layers
sic substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010182088A
Other languages
English (en)
Other versions
JP2012041219A (ja
Inventor
浩樹 日比野
悟 田中
好人 萩原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2010182088A priority Critical patent/JP5571502B2/ja
Publication of JP2012041219A publication Critical patent/JP2012041219A/ja
Application granted granted Critical
Publication of JP5571502B2 publication Critical patent/JP5571502B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Carbon And Carbon Compounds (AREA)

Description

本発明は、グラフェン膜の製造方法およびグラフェン膜の層数を均一化する方法に関し、特に、基板の上に層数が均一化されて形成されたグラフェン膜の製造方法および基板の上に形成されたグラフェン膜の層数を均一化する方法に関する。
従来、単層や複数層から成るグラフェン膜の製造方法としては、グラファイトからテープを用いて劈開して引き剥がすことで薄層化するという方法を採るのが一般的であった。しかしながら、この方法は簡単ではあるものの、原料となるグラファイトの品質に大きく左右されてしまうという問題がある。また、サンプルサイズがほぼ100μm以下に制約される上、特定の層数のグラフェン膜を得る収率が低いという問題もあった。
これに対し、高品質・大面積なグラフェン膜を得る手法として金属基板の上に化学気相成長(CVD)法によって形成するという試みもなされている。しかしながら、CVD法では、高品質の金属基板を用いる必要があるためコストがかさむという問題があった。また、金属基板は導電性を有するため、電子デバイスの製造に応用するためには、金属基板の上に形成したグラフェン膜を他の絶縁性基板へ転写する必要があった。
このような事情を踏まえると、シリコンカーバイド(SiC)基板を真空あるいはガス雰囲気中において高温処理する方法(以下、「SiC表面分解法」という)が有効であると考えられている(たとえば、非特許文献1参照)。これは、SiC基板を加熱してその表面あるシリコン原子を優先的に脱離させると、SiC基板の表面に残った炭素原子が自発的にSiC基板に対してエピタキシャルな関係をもつグラフェン膜を形成する現象を利用している。
しかしながら、SiC表面分解法によって形成されたグラフェン膜では、その層数に空間的なバラツキが生じることが知られている(たとえば、非特許文献2参照)。この層数のバラツキは電子デバイスの開発や物性を探索する上での障害となってしまう。そこで、このようなグラフェン膜の層数に空間的なバラツキが生じるのを防ぐため、これまでに種々の研究・報告がなされている。
まず、アルゴンガス雰囲気中やシランガス雰囲気中では、より均一な単層グラフェンが形成できることが報告されている(たとえば、非特許文献3,4参照)。
また、SiC表面分解法で一般的に用いられている、面指数が低指数結晶方位にほぼ一致したジャスト基板を使わずに、面方位を低指数面から意図的にずらした傾斜SiC基板(その傾斜角は、たとえば4°など)を用い、表面にナノメートルオーダーの周期構造を形成した後にグラフェン膜を形成すると、層数に空間的なバラツキが生じるのを抑制できることも報告されている(たとえば、非特許文献5参照)。
A. J. van Bommel, J. E. Crombeen, and A. van Tooren, Surf. Sci. 48, 463 (1975). H. Hibino, H. Kageshima, F. Maeda, M. Nagase, Y. Kobayashi, and H. Yamaguchi, Phys. Rev. B 77, 075413 (2008). K. V. Emtsev, A. Bostwick, K. Horn, J. Jobst, G. L. Kellogg, L. Ley, J. L. McChesney, T. Ohta, S. A. Reshanov, J. Rohrl, E. Rotenberg, A. K. Schmid, D. Waldmann, H. B. Weber, and T. Seyller, Nature Mater. 8, 203 (2009). R. M. Tromp and J. B. Hannon, Phys. Rev. Lett. 102, 106104 (2009). S. Takana, K. Morita, and H. Hibino, Phys. Rev. B 81, 041406(R) (2010). C. Riedl, C. Coletti, T. Iwasaki, A. A. Zakharov, and U. Starke, Phys. Rev. Lett. 103, 246804 (2009). T. Ohta, A. Bostwick, T. Seyller, K. Horn, and E. Rotenberg, Science 313, 951 (2006).
しかしながら、上述したいずれの方法を採用したとしても、グラフェン膜の層数に空間的なバラツキが生じるのを完全になくすことは難しい。グラフェン膜の層数を均一に保ちながらグラフェン膜を成長させるよう条件を調整するのは非常に困難であるためである。
本発明は上述した課題に鑑みてなされたものであり、グラフェン膜の層数をより均一化することを目的とする。
本発明に係るグラフェン膜の製造方法は、基板上に複数の層から成るグラフェン膜を形成する第1の工程と、前記グラフェン膜を水素ガス雰囲気中で所定の温度に加熱する処理のみで前記グラフェン膜のうち前記基板を部分的に覆う層のエッジの炭素原子を前記水素ガスとの化学反応により前記基板を部分的に覆う層を選択的にエッチングする第2の工程とを備えることを特徴とする
ここで、前記第2の工程は、圧力1×105Pa(1atm)、温度700〜1300℃において行なわれるものとしてもよい。
また、前記基板は、SiCから成るSiC基板であり、前記第1の工程は、SiC表面分解法を用いて前記SiC基板の上に複数の層から成るグラフェン膜を形成するものとしてもよい。この際、前記第2の工程の後に、前記SiC基板を真空中で温度900℃以上に加熱する第3工程をさらに備えるものとしてもよい。
本発明に係るグラフェン膜の層数を均一化する方法は、基板上に形成された複数の層から成るグラフェン膜の層数を均一化する方法であって、前記グラフェン膜のうち前記基板を部分的に覆う層のエッジを水素ガス雰囲気中で所定の温度に加熱する処理のみで前記エッジの炭素原子を前記水素ガスとの化学反応により前記基板を部分的に覆う層を選択的にエッチングして除去し前記グラフェン膜のうち前記基板の全面を覆う層を残すことを特徴とする。
ここで、前記エッチングは、圧力1×105Pa(1atm)、温度700〜1300℃において行なわれるものとしてもよい。
本発明に係るグラフェン膜の製造方法およびグラフェン膜の層数を均一化する方法によれば、基板の上に形成されたグラフェン膜を水素ガス雰囲気中で所定の温度に加熱してエッチングしている。ここで、グラフェン膜は、炭素原子同士の結合がある部分では水素ガスと反応しにくいのに対し、その炭素原子同士の結合がないエッジでは水素ガスと反応しやすいという特徴がある。このため、水素ガス雰囲気中でエッチングすることにより、グラフェン膜のうち基板を部分的に覆う層をそのエッジから選択的にエッチングすることができ、グラフェン膜のうち基板を全体的に覆う層を残しておくことによってグラフェン膜の層数を均一化することができる。
また、グラフェン膜を形成する工程とは別の、グラフェン膜をエッチングする工程によってグラフェン膜の層数を均一化している。このため、様々な方法で形成されたグラフェン膜に応用できる。
さらに、SiC基板を用いてグラフェン膜を製造したときには、SiC基板の上に形成されたグラフェン膜を水素ガス雰囲気中で所定の温度に加熱してエッチングした後に、SiC基板を真空中で温度900℃以上に加熱する工程をさらに施すことにより、SiC基板の表面に吸着された水素原子を脱離させることができる。この場合、グラフェン膜の最下層はSiC基板に含まれるシリコン原子と結合し、グラフェンとしての性質を示さなくなる。これは、形成したグラフェン膜から所望の性質を引き出すのに役立つ。
本発明の実施の形態に係るグラフェン膜の製造方法においSiC基板の表面上に表面分解法を用いてグラフェン膜を形成する工程を示す工程図である。 本発明の実施の形態に係るグラフェン膜の製造方法においてSiC基板の表面上に形成されたグラフェン膜の層数を均一化する工程を示す工程図である。 本発明の実施の形態に係るグラフェン膜の製造方法においてSiC基板に形成されたグラフェンをLEEMによって撮影した写真である。 本発明の実施例1に係るグラフェン膜の製造方法において水素処理前のサンプルの表面をAFMにより撮影した写真である。 本発明の実施例1に係るグラフェン膜の製造方法において水素処理後のサンプルの表面をAFMにより撮影した写真である。
次に、本発明の実施の形態を図面に基づいて説明する。
[実施の形態]
本発明の実施の形態に係るグラフェン膜の製造方法を説明する。
本発明の実施の形態は、SiC基板の表面上にSiC表面分解法を用いてグラフェン膜を形成する工程と、形成したグラフェン膜の層数を均一化する工程という二つの工程から構成される。
はじめに、図1を参照しながら、SiC基板の表面上にSiC表面分解法を用いてグラフェン膜を形成する工程を説明する。
なお、本実施の形態では、SiC表面分解法を用いて説明するが、SiC表面分解法を採用することの利点としては、汎用化しつつある高品質・大面積のSiC基板を使用できること、処理が簡単であること、品質のよいグラフェン膜を形成できること、SiCは比較的バンドギャップが大きいためSiC基板上に形成したグラフェン膜を他の基板に転写せずにそのまま電子デバイス材料として利用できることなどが挙げられる。
まず、図1(a)に示すように、傾斜SiC(0001)基板100を用意する。ここで、SiC基板100の表面102は、√3×√3の周期性を有する構造となっている。
次いで、用意したSiC基板100を、圧力1×10−6Pa以下の超高真空中で1060℃で約1分間にわたって加熱する。すると、SiC基板100内のシリコン原子が脱離し、6√3×6√3の周期性を有する構造の領域(グラフェン膜104)が、図1(b)に示すように、主に原子レベルの段差(以下「ステップ」という)の近傍に現れる。このようにして形成された単層のグラフェン膜104は、通常のグラフェンとほぼ同じ構造をもつものの、SiC基板100に含まれるシリコン原子と強く結合するためグラフェンとしての特異な性質は示さず、バッファー層といわれる。
なお、SiC基板100に含まれるシリコン原子を脱離させてグラフェン膜104を形成する条件は、上述したものに限られず、様々な圧力、ガス雰囲気中で形成することができる。たとえば、圧力5Torr(667Pa)以下の真空中では1000℃以上に加熱し、圧力5Torr(667Pa)以上のアルゴンガス雰囲気中では1600℃以上に加熱することによってグラフェン膜104を形成することができる。グラフェン膜104の形成速度は圧力と温度に依存するため、所望の層数に応じて、圧力、加熱温度、加熱する時間を適宜調節すればよい。
引き続いてSiC基板100を加熱すると、SiC基板100に含まれるシリコンの脱離が進行することによってグラフェン膜104の領域が拡大し、図1(c)に示すように、SiC基板100は単層のグラフェン膜104によって全面が覆われた状態となる。
これは、SiC基板100が単層のグラフェン膜104(バッファー層)によって覆われた状態、すなわちSiC基板100のシリコン原子が単層のグラフェン膜104(バッファー層)と結合した状態が非常に安定していることに基づいた現象である。
また、ステップ近傍においても単層のグラフェン膜104(バッファー層)がカーペットのように弾性的に変形することによって、SiC基板100の全面を覆うことができる。
さらに、SiC基板100を加熱し続けると、バッファー層とSiC基板100との界面にあったシリコン原子が脱離し、図1(d)に示すように、2層目となるグラフェンが核形成されていく。
ここで、グラフェン膜104のうち2層のグラフェンから成る領域では、図1(d)において点線で示した深い層は、SiC基板100に含まれるシリコン原子と結合してバッファー層となるため、グラフェンとしての性質を発揮しない。これに対し、図1(d)において実線で示した表面側の層は、下層のバッファー層を介することによってSiC基板100に含まれるシリコン原子との結合が遮断されるため、グラフェンとしての性質を発揮することができる。
そして、SiC基板100を加熱し続けると、バッファー層とSiC基板100との界面にあるシリコン原子の脱離がさらに進行する。この結果、図1(e)に示すように、グラフェン膜104は、その領域によってグラフェンが2〜4層と、異なる層数で積層した構造となる。このように多数のグラフェンが積層されたときでも、グラフェン膜104の層のうち図1(e)で点線で示した最も深くにある層のみSiC基板100に含まれるシリコン原子と結合してバッファー層となる。このため、グラフェン膜104の領域のうちN層のグラフェンからなる領域であっても、最も深くにある層はシリコン原子と結合してグラフェンとしての性質を示さないため、実質的に、(N−1)層のグラフェンとしての物性を示すことになる。
ところで、上述したように、SiC基板100を加熱し続けると、SiC基板100に含まれるシリコン原子が脱離して複数層から成るグラフェン膜104を形成することができる。ところが、こうして形成したグラフェン膜104の層数には空間的なバラツキが生じてしまう。色々な場所で核形成した2層目のグラフェンが成長し、これらが完全につながった後に3層目のグラフェンが形成されていくのなら、層数が均一化されたグラフェン膜を得ることができる。しかしながら、実際には、2層目が完全に連続的になる前に3層目のグラフェンが核形成してしまうため、グラフェン膜104の層数に空間的なバラツキが生じてしまうのである。このような現象は、より多層のグラフェン膜においても同様に生じてしまうため、グラフェン膜の層数に空間的なバラツキが生じるのは避けられない。
これに対し、SiC基板100に形成されるグラフェン膜104の層のうち表面側の層は、常にバッファー層を経由して成長するため、エッジを形成せずに完全につながっている。また、ステップ部位においてもカーペットのように弾性的に変形することにより、SiC基板100の表面全体を覆うという特徴を有している。
このため、SiC基板100の表面に形成されたグラフェン膜104の層のうち、SiC基板100の表面側を全体的に覆う層の下に存在し、SiC基板100を部分的に覆う層を選択的に除去することができれば、基板上には完全に均一な層数のグラフェン膜のみを残し、層数が均一化されたグラフェン膜を形成することができる。このように層数が均一化されたグラフェン膜を形成できれば、デバイスへの応用や物性の探索にも役立つと考えられる。
以下、SiC基板100の表面に形成されたグラフェン膜104の層のうち、SiC基板100を部分的に覆う層のみを選択的に除去して層数を均一化する工程を説明する。
図2は、本発明の実施の形態に係るグラフェン膜の製造方法においてSiC基板の表面上に形成されたグラフェン膜の層数を均一化する工程を示す工程図である。
まず、複数の層からなるグラフェン膜104が表面上に形成されたSiC基板100を、水素ガス雰囲気中で600〜900℃で加熱する水素処理を行なう。こうすると、バッファー層とSiC基板100に含まれるシリコン原子との間の結合を水素原子が切断するとともに、この水素原子がSiC基板100の界面にあるシリコン原子と反応し、図2(f)に示すように、SiC基板100のうちグラフェン膜104との界面に水素原子を吸着した水素吸着層106が形成される(たとえば、非特許文献6参照)。
この際、グラフェン膜104の最も深いところにある層(バッファー層)と、SiC基板100の界面にあるシリコン原子との間の結合が水素原子により切断されるため、グラフェン膜104の最も深いところにある層はグラフェンとしての性質を示すようになる。
なお、このような状態のSiC基板100を真空中で加熱すると、水素吸着層106に含まれる水素原子が脱離し、この結果、グラフェン膜104の層のうち最も深い箇所に形成された層がSiC基板100に含まれるシリコン原子と再結合してバッファー層に変化する。
ところで、グラフェンは非常に安定した物質であり、欠陥やダングリングボンドがなければ、水素ガス雰囲気中において1000℃以上の高温でも熱力学的に安定に存在することができる。しかしながら、図2(f)に示すように、グラフェン膜104のうち界面近傍に形成される層は不連続となってエッジを有し、不安定な状態となっていると考えられる。
図3は、SiC基板100に形成されたグラフェンを低エネルギー電子顕微鏡(LEEM:Low Energy Electron Microscope)によって撮影した写真である。
図3に示すLEEM写真から、エッジは比較的高い密度で存在し、また、1ミクロン以下という細かなスケールで分布していることが確かめられた。
このようなグラフェン膜104のエッジでは、炭素原子同士のsp2結合が切断されているので、炭素原子はエネルギー的に高く、不安定な状態となっている。このため、SiC基板100を水素ガス雰囲気中で加熱すると、エッジにおいては下記の式(1)に示す化学反応が発生し、グラフェン中の炭素原子を昇華させ、このグラフェンをエッジからエッチングすることができる。
(エッジにおける化学反応)
C + 2H2 → CH4 (1)
そこで、SiC基板100を水素ガス雰囲気中で加熱する条件を選べば、グラフェン膜104のうちSiC基板100全面を覆う層を残しておきながらグラフェン膜104のうち部分的にSiC基板100を覆う層をそのエッジから選択的にエッチングすることができる。このため、図2(g)〜図2(i)に示すように、グラフェン膜104のうち部分的にSiC基板100を覆う層を選択的にエッチングにより除去し、最終的には層数が均一化されたグラフェン膜104を得ることができる。
なお、グラフェン膜104のうち部分的にSiC基板100を覆うものをエッジからエッチングにより除去するための典型的な条件の一つとして、1×105Pa(1atm)の水素ガス雰囲気中では、加熱温度を700〜1300℃に設定すればよい。これは、700℃以下の低温では水素ガスの分解が起こりにくく、エッチングが非常に遅くなってしまい、また、1300℃以上の高温ではグラフェンがエッジ以外からもエッチングされてしまうためである。
以上説明した本発明の実施の形態に係るグラフェン膜の製造方法によれば、SiC基板100の上に形成されたグラフェン膜104を水素ガス雰囲気中でエッチングすることにより、グラフェン膜104を構成する層のうちSiC基板100を部分的に覆うものを、そのエッジから選択的にエッチングすることができる。このため、グラフェン膜104の層のうちSiC基板100を全体的に覆うものだけを残しておくことができ、グラフェン膜104の層数を均一化することができる。
なお、上述した実施の形態では、SiC基板100の表面上にグラフェンを形成する方法としてSiC表面分解法を例にとったが、グラフェンを形成する方法には依存せず、SiC基板100の上に複数の層から成るグラフェン膜を形成できるのであれば、たとえば炭素原子を分子線蒸着してグラフェンを形成する手法等を用いてもよい。
また、上述した実施の形態では、均一な2層から成るグラフェン膜104を形成しているが、2層に限られず、3層や4層など他の層数から成るグラフェン膜を形成することもできる。
さらに、上述した実施の形態では、SiC基板100の界面に水素原子を吸着した水素原子吸着層106が形成されているが、SiC基板100を真空中で、たとえば900℃以上に加熱することにより、水素原子吸着層106に含まれる水素原子を脱離させてもよい。こうすれば、グラフェン膜104の層のうち最下層のものがSiC基板100のシリコン原子と結合してバッファー層となり、グラフェンとしての性質を示さなくなるので、グラフェン膜104から所望の性質を引き出すのに役立つ。
[実施例1]
次に、本発明の実施例1を図面に基づいて説明する。本発明の実施例1は層数が均一化されたグラフェン膜の製造方法に関する。
はじめに、傾斜SiC(0001)基板を超高真空中で加熱して表面のシリコン原子を脱離させることにより、傾斜SiC基板の表面にグラフェン膜を形成した。
具体的には、傾斜SiC(0001)基板を超高真空中に導入した後、基板に電流を流すことにより1600℃で5秒間にわたって加熱した。
図4は、このようにして傾斜SiC基板の表面に形成したグラフェン膜を原子間力顕微鏡(AFM:Atomic Force Microscope)によって撮影した写真である。図4において、比較的暗い領域が2層のグラフェンから成る領域であり、比較的明るい領域が3層のグラフェンから成る領域である。図4から、このようにして傾斜SiC基板の表面に形成されたグラフェン膜では、2層の領域と3層の領域とがほぼ同じ割合で混在していることが分かった。上述したように、2層グラフェンが表面を覆っており、その下に3層目のグラフェンが部分的に分布していることが分かる。
次に、このようにして得られたサンプルを水素ガス雰囲気中で加熱する水素処理を行なった。
具体的には、水素ガスを1×10−33/minの流量で供給し、1×105Pa(1atm)に保った加熱炉内で、同サンプルを700℃で30分にわたって加熱した。
図5は、水素処理後のサンプルの表面をAFMにより撮影した写真である。図5において、比較的明るい領域が2層のグラフェンから成る領域であり、比較的暗い領域が3層のグラフェンから成る領域である。ここで、図4の水素処理前に撮影した写真と比較するとコントラストが反転しているが、これはAFMの探針の状態や基板の水素化に依存する変化であり、本質的な変化ではない。
図5と図4とを見比べると、水素処理後では、水素処理を行なう前に比べて3層のグラフェンから成る領域の面積が減少していることが確かめられた。これは3層目にあるグラフェン膜が、水素処理の際にエッチングにより削られたことを示している。このため、さらに長時間にわたって水素処理を行なうと最終的には3層のグラフェンから成る領域は消滅し、この結果、基板全体に2層のグラフェン層が均一に分布するグラフェン膜が得られるものと思われる。
なお、このSiC基板を真空中で900℃以上に加熱し、SiC基板から水素を脱離させれば、2層目にあるグラフェン層がSiC基板に含まれるシリコン原子と結合してバッファー層となるため、1層の性質をもつグラフェン膜が得られる。ここで、傾斜SiC基板を1000℃以上の温度で加熱する場合には、傾斜SiC基板に含まれるシリコン原子が脱離して新たなグラフェン層が形成されないよう加熱時間を比較的短くしておけばよい。
[実施例2]
次に、本発明の実施例2について説明する。本発明の実施例2は、2層の均一化されたグラフェン膜をチャネルとして用いたトランジスタの製造方法に関する。
はじめに、SiC基板の上に3層の均一化されたグラフェン膜を形成する。
具体的な手順としては、まず、半絶縁性を有し、傾斜のないジャストのSiC(0001)基板に対し、超高真空中で、電子線を照射することによって約1350℃の温度で1分間にわたって加熱し、3層のグラフェンから成る領域と4層のグラフェンから成る領域とが混在したグラフェン膜を形成する。
次いで、実施例1と同様の手順で、水素処理を行ない、4層目のグラフェンをエッチングにより除去すれば、3層の均一化されたグラフェン膜を作製することができる。
次いで、SiC基板の界面の水素を脱離させてグラフェン膜のうち最下層のグラフェンをバッファー層にする。
具体的な手順としては、まず、SiC基板を真空中で900℃以上に加熱し、界面の水素を脱離させる。すると、グラフェン膜の層のうち最も深いところにある層がSiC基板に含まれるシリコン原子と結合してバッファー層となる。これにより、実際には3層のグラフェンからなるものの、2層のグラフェンとしての性質を有するグラフェン膜が得られるのである。この際、1000℃以上の温度に加熱する場合は、SIC基板上に新たなグラフェン膜が形成されないよう加熱時間を短くすればよい。
続いて、SiC基板の上に形成したグラフェン膜をチャネル形状に加工する。
具体的には、まず、この基板上にフォトレジストを塗布した後、塗布したフォトレジストをフォトリソグラフィーによりトランジスタのチャネル形状が残るよう露光する。
続いて、酸素プラズマを用いたドライエッチングにより、グラフェン膜のうちフォトレジストで保護されておらず露出している領域を除去する。
この後、フォトレジストを洗浄して取り除くと、チャネル形状に加工されたグラフェン膜がSiC基板の表面に現れる。
次いで、チャネルに接触するソース電極およびドレイン電極を形成する。
具体的な手順としては、まず、SiC基板の上に全面にわたってフォトレジストを塗布し、フォトリソグラフィーによりソース電極およびドレイン電極が形成される領域、すなわちチャネルの両端に位置する領域のみが露出するようパターニングを行なう。
続いて、金属(たとえば、クロムおよび金など)をSiC基板の上に全体にわたって蒸着した後、ソース電極およびドレイン電極となる領域以外の領域に蒸着した金属をリフトオフによって除去する。
これにより、ソース電極およびドレイン電極を形成することができる。
続いて、チャネル部分の中央付近の上部にゲート電極を形成してトランジスタを完成させる。
具体的な手順としては、まず、SiC基板の上に全体にわたって絶縁膜(たとえば、SiO2等)を堆積する。
次いで、堆積した絶縁膜の上にフォトレジストを塗布し、フォトリソグラフィーにより、ゲート電極が形成される領域のみが露出するようパターニングを行なう。
続いて、金属(たとえば、クロムおよび金など)をSiC基板の上全体に蒸着させた後、ゲート電極が形成される領域以外の領域に蒸着した金属をリフトオフにより除去する。
これにより、ゲート電極を形成することができ、本発明の実施例2に係るトランジスタが得られる。
上述した本発明の実施例2のトランジスタでは、チャネルとして2層のグラフェンとしての性質を有するグラフェン膜を備えている。ここで、2層としての性質をもつグラフェン膜は、SiC基板との相互作用によりバンドギャップを有することが知られている(たとえば、非特許文献7参照)。このため、2層のグラフェン膜をチャネルとして用いた本発明の実施例2に係るトランジスタでは、ソース電極とドレイン電極との間に流れる電流を、ゲート電極に印加した電圧により大きく変調でき、良好なトランジスタ特性が得られるのである。
本発明はグラフェン膜の製造業などに利用可能である。
100…SiC基板、102…表面、104…グラフェン膜、106…水素吸着層。

Claims (6)

  1. 基板上に複数の層から成るグラフェン膜を形成する第1の工程と、
    前記グラフェン膜を水素ガス雰囲気中で所定の温度に加熱する処理のみで前記グラフェン膜のうち前記基板を部分的に覆う層のエッジの炭素原子を前記水素ガスとの化学反応により前記基板を部分的に覆う層を選択的にエッチングする第2の工程と
    を備えることを特徴とするグラフェン膜の製造方法。
  2. 前記第2の工程は、圧力1×105Pa、温度700〜1300℃において行なわれる
    ことを特徴とする請求項1に記載のグラフェン膜の製造方法。
  3. 請求項1または2に記載のグラフェン膜の製造方法において、
    前記基板は、SiCから成るSiC基板であり、
    前記第1の工程は、SiC表面分解法を用いて前記SiC基板の上に複数の層から成るグラフェン膜を形成する
    ことを特徴とするグラフェン膜の製造方法。
  4. 前記第2の工程の後に、前記SiC基板を真空中で温度900℃以上に加熱する第3工程をさらに備える
    ことを特徴とする請求項3に記載のグラフェン膜の製造方法。
  5. 基板上に形成された複数の層から成るグラフェン膜の層数を均一化する方法であって、
    前記グラフェン膜のうち前記基板を部分的に覆う層のエッジを水素ガス雰囲気中で所定の温度に加熱する処理のみで前記エッジの炭素原子を前記水素ガスとの化学反応により前記基板を部分的に覆う層を選択的にエッチングして除去し前記グラフェン膜のうち前記基板の全面を覆う層を残す
    ことを特徴とするグラフェン膜の層数を均一化する方法。
  6. 前記エッチングは、圧力1×105Pa、温度700〜1300℃において行なわれる
    ことを特徴とする請求項5に記載のグラフェン膜の層数を均一化する方法。
JP2010182088A 2010-08-17 2010-08-17 グラフェン膜の製造方法およびグラフェン膜の層数を均一化する方法 Active JP5571502B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010182088A JP5571502B2 (ja) 2010-08-17 2010-08-17 グラフェン膜の製造方法およびグラフェン膜の層数を均一化する方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010182088A JP5571502B2 (ja) 2010-08-17 2010-08-17 グラフェン膜の製造方法およびグラフェン膜の層数を均一化する方法

Publications (2)

Publication Number Publication Date
JP2012041219A JP2012041219A (ja) 2012-03-01
JP5571502B2 true JP5571502B2 (ja) 2014-08-13

Family

ID=45897953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010182088A Active JP5571502B2 (ja) 2010-08-17 2010-08-17 グラフェン膜の製造方法およびグラフェン膜の層数を均一化する方法

Country Status (1)

Country Link
JP (1) JP5571502B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013242214A (ja) * 2012-05-21 2013-12-05 Nippon Telegr & Teleph Corp <Ntt> 電気化学測定用電極
WO2013191347A1 (ko) * 2012-06-19 2013-12-27 에스 알 씨 주식회사 연속 그래핀 제조장치
KR101984694B1 (ko) * 2012-07-12 2019-05-31 삼성전자주식회사 실리콘 카바이드 웨이퍼 상의 단일층 그래핀의 제조방법
JP5763597B2 (ja) * 2012-07-23 2015-08-12 日本電信電話株式会社 グラフェンの製造方法
KR101984697B1 (ko) 2012-12-21 2019-05-31 삼성전자주식회사 그래핀 구조체, 이를 포함한 그래핀 소자 및 그 제조 방법
JP5882928B2 (ja) * 2013-02-26 2016-03-09 日本電信電話株式会社 グラフェンの作製方法
JP5990145B2 (ja) * 2013-08-30 2016-09-07 日本電信電話株式会社 グラフェン製造方法
CN106856164A (zh) * 2016-12-29 2017-06-16 苏州纳维科技有限公司 外延用图形化衬底及其制作方法
JP2018127370A (ja) * 2017-02-06 2018-08-16 東京エレクトロン株式会社 グラフェン層の平坦化方法
CN109852944B (zh) * 2019-01-25 2020-08-04 中国科学院半导体研究所 基于微波等离子体化学气相沉积的石墨烯制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5186831B2 (ja) * 2007-08-09 2013-04-24 富士通株式会社 グラフェンを用いた電子デバイスの製造方法
JP5137066B2 (ja) * 2007-09-10 2013-02-06 国立大学法人福井大学 グラフェンシートの製造方法
WO2011027585A1 (ja) * 2009-09-04 2011-03-10 並木精密宝石株式会社 グラフェン基板、グラフェン電子デバイス及びそれらの製造方法
US8808810B2 (en) * 2009-12-15 2014-08-19 Guardian Industries Corp. Large area deposition of graphene on substrates, and products including the same
JP5644175B2 (ja) * 2010-04-27 2014-12-24 和人 山内 SiC基板へのグラフェン成膜方法

Also Published As

Publication number Publication date
JP2012041219A (ja) 2012-03-01

Similar Documents

Publication Publication Date Title
JP5571502B2 (ja) グラフェン膜の製造方法およびグラフェン膜の層数を均一化する方法
US8501531B2 (en) Method of forming graphene on a surface
Mishra et al. Graphene growth on silicon carbide: A review
JP5245385B2 (ja) グラフェンシートの製造方法、半導体装置の製造方法および半導体装置
Xuan et al. Atomic-layer-deposited nanostructures for graphene-based nanoelectronics
JP5708493B2 (ja) 半導体装置及びその製造方法
JP5816981B2 (ja) グラフェン膜成長の制御方法
JP3804594B2 (ja) 触媒担持基板およびそれを用いたカーボンナノチューブの成長方法ならびにカーボンナノチューブを用いたトランジスタ
US9035281B2 (en) Graphene device and method of fabricating a graphene device
JP4988330B2 (ja) 窒素ドーピングされた単層カーボンナノチューブの製造方法
US20120021224A1 (en) Graphene/graphene oxide platelet composite membranes and methods and devices thereof
FR2982853A1 (fr) Procede de fabrication de film de graphene
JP5029603B2 (ja) カーボンナノチューブの製造方法
Li et al. Nickel particle–enabled width-controlled growth of bilayer molybdenum disulfide nanoribbons
US9337275B2 (en) Electrical contact for graphene part
Jung et al. Direct growth of graphene nanomesh using a Au nano-network as a metal catalyst via chemical vapor deposition
JP5671896B2 (ja) 半導体装置及びその製造方法
Park et al. Quasi-free-standing graphene monolayer on a Ni crystal through spontaneous Na intercalation
JP5825683B2 (ja) 半導体装置の製造方法
WO2011027585A1 (ja) グラフェン基板、グラフェン電子デバイス及びそれらの製造方法
Dai et al. Spatial confinement approach using ni to modulate local carbon supply for the growth of uniform transfer-free graphene monolayers
Fasoli et al. Fabrication of graphene nanoribbons via nanowire lithography
Minami et al. Improvements in graphene growth on 4H-SiC (0001) using plasma induced surface oxidation
JP4487035B2 (ja) ダイヤモンド膜のパターン形成方法
JP2013021149A (ja) グラフェンの合成方法並びに半導体装置及びその製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120213

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120213

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130726

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130726

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130726

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140408

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140624

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140626

R150 Certificate of patent or registration of utility model

Ref document number: 5571502

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150