KR101984694B1 - 실리콘 카바이드 웨이퍼 상의 단일층 그래핀의 제조방법 - Google Patents

실리콘 카바이드 웨이퍼 상의 단일층 그래핀의 제조방법 Download PDF

Info

Publication number
KR101984694B1
KR101984694B1 KR1020120076281A KR20120076281A KR101984694B1 KR 101984694 B1 KR101984694 B1 KR 101984694B1 KR 1020120076281 A KR1020120076281 A KR 1020120076281A KR 20120076281 A KR20120076281 A KR 20120076281A KR 101984694 B1 KR101984694 B1 KR 101984694B1
Authority
KR
South Korea
Prior art keywords
layer
graphene
sic wafer
buffer layer
wafer
Prior art date
Application number
KR1020120076281A
Other languages
English (en)
Other versions
KR20140010520A (ko
Inventor
우윤성
윤선미
신현진
이동욱
최재영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120076281A priority Critical patent/KR101984694B1/ko
Priority to US13/937,563 priority patent/US8890171B2/en
Publication of KR20140010520A publication Critical patent/KR20140010520A/ko
Application granted granted Critical
Publication of KR101984694B1 publication Critical patent/KR101984694B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C01INORGANIC CHEMISTRY
    • C01BNON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00Carbon; Compounds thereof
    • C01B32/15Nano-sized carbon materials
    • C01B32/182Graphene
    • C01B32/184Preparation
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B01PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01JCHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
    • B01J19/00Chemical, physical or physico-chemical processes in general; Their relevant apparatus
    • B01J19/08Processes employing the direct application of electric or wave energy, or particle radiation; Apparatus therefor
    • B01J19/10Processes employing the direct application of electric or wave energy, or particle radiation; Apparatus therefor employing sonic or ultrasonic vibrations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02378Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02527Carbon, e.g. diamond-like carbon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1606Graphene
    • CCHEMISTRY; METALLURGY
    • C01INORGANIC CHEMISTRY
    • C01BNON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B2204/00Structure or properties of graphene
    • C01B2204/02Single layer graphene
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/70Nanostructure
    • Y10S977/734Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.

Abstract

SiC 웨이퍼 상의 단일층 그래핀층의 제조방법이 개시된다. 개시된 제조방법은 SiC 웨이퍼 상에 복수의 그래핀층을 형성하는 단계와, 상기 SiC 웨이퍼 최상층인 탄소로 이루어진 버퍼층으로부터 상기 복수의 그래핀층을 제거하는 단계와, 상기 버퍼층을 단일층 그래핀으로 변환하는 단계를 포함한다.

Description

실리콘 카바이드 웨이퍼 상의 단일층 그래핀의 제조방법{Method of fabricating single-layer graphene}
SiC 웨이퍼 전면 상에 단일층의 그래핀을 제조하는 방법에 관한 것이다.
그래핀은 탄소 원자들로 이루어진 육방정계(hexagonal) 단일층 구조물로서, 구조적/화학적으로 안정하고, 전기적/물리적으로 우수한 특성을 나타낼 수 있다. 예를 들어, 그래핀은 Si 보다 100배 이상 빠른 전하 이동도(∼2×105㎠/Vs)를 가지며, 구리(Cu)보다 100배 이상 큰 전류 밀도(약 108A/㎠)를 갖는다. 특히, 그래핀은 제로 갭 반도체(zero gap semiconductor)로 채널 폭을 10nm 이하로 그래핀 나노리본(graphene nanoribbon: GNR)을 제작하는 경우 크기 효과(size effect)에 의하여 밴드갭이 형성되어 상온에서 작동이 가능한 전계효과 트랜지스터를 제작할 수 있다.
실리콘 카바이드 단결정 기판 상의 그래핀을 이용하여 그래핀 소자를 형성하기 위해서는 SiC 단결정 기판 상에 단일층 그래핀을 형성하여야 한다.
실리콘 카바이드(SiC) 단결정 기판 상에 그래핀층을 형성하기 위해서, 1300℃ 이상의 고온에서 열처리하는 경우, SiC 단결정 표면의 Si가 승화되면서 그래핀층이 SiC 단결정 기판의 표면에 형성된다. 그러나, 이 때의 그래핀층은 단일층의 그래핀층과, 멀티층(multilayer)의 그래핀층이 혼재한다. 특히, SiC 기판에 계단 부분이 형성된 경우, 이 계단 부분에서 멀티층 그래핀이 쉽게 형성된다. 따라서, 종래의 방법으로 단일층 그래핀을 SiC 웨이퍼 전면에 형성하는 것은 어렵다.
SiC 웨이퍼 상에 단일층의 그래핀층을 제조하는 방법을 제공한다.
본 발명의 실시예에 따른 SiC 웨이퍼 상의 단일층 그래핀층의 제조방법은:
SiC 웨이퍼 상에 복수의 그래핀층을 형성하는 단계;
상기 SiC 웨이퍼 최상층인 탄소로 이루어진 버퍼층으로부터 상기 복수의 그래핀층을 제거하는 단계; 및
상기 버퍼층을 단일층 그래핀으로 변환하는 단계;를 포함한다.
상기 복수의 그래핀층 형성 단계는, 상기 SiC 웨이퍼의 실리콘을 승화시키는 단계를 포함할 수 있다.
일 국면에 따르면, 상기 복수의 그래핀층의 제거 단계는,
상기 복수의 그래핀층 사이 및 상기 복수의 그리핀층 및 상기 버퍼층 사이로 산 또는 알칼리 금속을 삽입시키는 단계; 및
상기 복수의 그래핀층을 초음파 또는 접착부재로 제거하는 단계;를 포함한다.
상기 산 삽입은 상기 SiC 웨이퍼를 황산-질산이 80:20 몰 비로 혼합된 용액에 침잠시키는 단계일 수 있다.
알칼리 금속 삽입 단계는,
알칼리 금속을 승화시켜서 상기 알칼리 금속 원자를 삽입시키는 단계일 수 있다.
상기 알칼리 금속은 리튬, 칼륨, 루비늄, 세슘으로 이루어진 그룹에서 선택된 적어도 하나의 금속일 수 있다.
상기 변환단계는 상기 SiC 웨이퍼를 수소 또는 리튬 개스 분위기에서 열처리하여 상기 버퍼층과 결합된 실리콘과 실리콘-수소 결합 또는 리튬-실리콘 결합을 시켜서 상기 버퍼층을 단일층 그래핀으로 만드는 단계일 수 있다.
다른 국면에 따르면, 상기 복수의 그래핀층의 제거 단계는,
상기 복수의 그래핀층 상으로 금속 접착층을 형성하는 단계;
상기 금속 접착층 상으로 폴리머 지지부재를 형성하는 단계; 및
상기 폴리머 지지부재를 상기 금속 접착층에 대해서 상기 웨이퍼와 마주보는 방향으로 당기는 단계;를 포함한다.
상기 금속 접착층은 니켈, 코발트, 금, 구리, 팔라듐, 티타늄, 크롬 으로 이루어진 그룹에서 선택된 적어도 하나의 물질로 이루어질 수 있다.
상기 금속 접착층은 10nm ~ 1000nm 두께로 형성될 수 있다.
상기 폴리머 지지부재는 50 ~ 500㎛ 두께로 형성될 수 있다.
본 발명의 실시예에 따르면, 웨이퍼 상의 최상층에 탄소로 이루어진 버퍼층을 형성한 다음, 버퍼층 상의 멀티층 그래핀을 제거하면, 웨이퍼의 최상층에는 버퍼층 만 남는다. 이 버퍼층을 단일층 그래핀으로 변환하면, 웨이퍼 전면에 균일하게 분포된 단일층 그래핀을 제조할 수 있다.
웨이퍼 상의 단일층 그래핀의 특성을 이용하면 웨이퍼 상에 그래핀 전계효과 트랜지스터 어레이를 제조할 수 있다.
도 1은 본 발명의 실시예에 따른 SiC 웨이퍼 상에 단일층 그래핀을 제조하는 방법을 개략적으로 설명하는 흐름도이다.
도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 SiC 웨이퍼 상에 단일층 그래핀을 제조하는 방법을 개략적으로 설명하는 도면이다.
도 3은 본 발명의 다른 실시예에 따른 SiC 웨이퍼 상에 단일층 그래핀을 제조하는 방법을 설명하는 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 도면에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 각 구성요소의 크기나 두께는 설명의 편의를 위하여 과장되어 있을 수 있다. 이하에서 "상" 또는 "위"라는 용어는 어떤 층 위에 직접 접촉되어 배치된 경우뿐만 아니라 접촉되지 않고 떨어져 위에 배치되는 경우, 다른 층을 사이에 두고 위에 배치되는 경우 등을 포함할 수 있다.
도 1은 본 발명의 실시예에 따른 SiC 웨이퍼 상에 단일층 그래핀을 제조하는 방법을 개략적으로 설명하는 흐름도이다.
도 1을 참조하면, SiC 단결정 웨이퍼(이하에서는 SiC 웨이퍼로 칭한다)를 준비한다(제110 단계). SiC 웨이퍼는 4인치 직경을 가질 수 있다. 본 발명은 이에 한정되지 않으며, 4인치 이상의 SiC 웨이퍼를 사용할 수 있다.
SiC 웨이퍼 상에 멀티층 그래핀을 형성한다(제120 단계). SiC 웨이퍼를 10-9 torr 압력, 1300 ℃ 이상에서 대략 5~60분 열처리하면, SiC 웨이퍼에서 위에 있는 Si 이 승화하면서, SiC 웨이퍼 상에 멀티층 그래핀이 형성된다. 멀티층 그래핀에서 그래핀층의 수는 열처리 조건에 따라 달라질 수 있다. 멀티층 그래핀은 탄소-실리콘 사이의 시그마 본딩이 깨지면서 대략 3-4층의 탄소층이 재배열되어서 단일층 그래핀을 형성한다. 이러한 승화과정이 계속되면서 멀티층 그래핀이 형성된다.
한편, SiC 웨이퍼에서 멀티층 그래핀과 접촉하는 최상층은 탄소로 이루어져 있으며, 그 아래의 실리콘과의 공유결합으로 결합력이 상대적으로 강하나, 그래핀층의 전기적 고유 특성을 가지지 않는다. 이 층을 이하에서는 버퍼층이라 칭한다.
이어서, 버퍼층과의 결합력이 약한 멀티층 그래핀을 SiC 웨이퍼로부터 떼어낸다 (제130 단계).
이어서, 버퍼층을 단일층 그래핀으로 전환한다 (제140 단계). 버퍼층은 그 아래의 실리콘과 공유결합을 하고 있다. 웨이퍼를 수소 또는 실리콘 개스 분위기에서 열처리하면 상기 버퍼층과 결합된 실리콘과 수소가 실리콘-수소 결합을 하며, 실리콘 개스를 사용하는 경우 버퍼층과 결합된 실리콘과 실리콘 개스가 실리콘-실리콘 결합을 하므로, 상기 버퍼층은 실리콘과의 공유결합이 깨지며, 따라서, 상기 버퍼층은 그래핀 특성을 가진 단일층 그래핀으로 된다.
도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 SiC 웨이퍼(210) 상에 단일층 그래핀을 제조하는 방법을 개략적으로 설명하는 도면이다.
도 2a를 참조하면, SiC 웨이퍼(210)를 준비한다. SiC 웨이퍼(210)는 4인치 웨이퍼(210)일 수 있다. 본 발명은 4인치 웨이퍼에 한정되지는 않는다. 예컨대, 6인치 이상의 SiC 웨이퍼를 사용할 수도 있다.
SiC 웨이퍼(210)를 10-9 torr 압력 이하, 1300 ℃ 이상의 챔버(미도시)에서 대략 5~60분 열처리하면, SiC 웨이퍼(210)에서 위에 있는 Si 이 승화하면서, SiC 웨이퍼(210) 상에 멀티층 그래핀(230)이 형성된다. 멀티층 그래핀(230)에서 그래핀층의 수는 열처리 조건에 따라 달라질 수 있다. 멀티층 그래핀(230)은 복수의 그래핀층으로도 칭한다. 도 2a에서는 편의상 3개의 그래핀층(231~233)을 도시하였다.
한편, SiC 웨이퍼(210)에서 멀티층 그래핀(230)과 접촉하는 최상층은 탄소로 이루어져 있으나, 그 아래의 실리콘과의 공유결합으로 결합력이 상대적으로 강하며, 그래핀층의 고유 특성을 가지지 않는다. 이 층을 버퍼층(220)이라 칭한다.
도 2b를 참조하면, 복수의 그래핀층(230) 사이, 버퍼층(220) 및 그래핀층(231) 사이에 화학적 물질(240)을 삽입(intercalation)하여 버퍼층(220) 및 복수의 그래핀층(230)의 결합력을 약화시킨다.
SiC 웨이퍼(210)를 산 용액, 예컨대 황산-질산이 80:20 몰 비로 혼합된 용액에 대략 2-3 시간 담그면, 황산 및 질산 혼합용액이 버퍼층(220) 및 그래핀층(231) 사이 및 그래핀층들(230) 사이로 질산이온과 황산이온으로 이루어진 화학적 물질(240)이 스며들어가며, 따라서, 그래핀층들(230)과 버퍼층(220) 사이의 결합력이 약해진다.
황산-질산 혼합용액 대신에 HNO3, H2SO43, HClO4, Cl2O7, SbCl5, SbF5, Br2, AlCl3, FeCl3, AsF5 등을 사용하여 그래핀층(231)과 버퍼층(220) 사이에 이온 상태로 삽입할 수 있다.
한편, 알칼리 금속 원자를 그래핀층과 버퍼층(220) 사이에 삽입할 수도 있다. 알칼리 금속으로는 리튬, 칼륨, 루비늄, 세슘 등을 사용할 수 있다. 알칼리 금속 원소를 삽입하기 위해서, 알칼리 금속을 승화시킬 수 있다. 시간이 경과함에 따라 승화된 알칼리 금속이 버퍼층(220) 및 그래핀층(230) 사이로 삽입된다.
도 2c를 참조하면, 버퍼층(220) 위의 멀티층 그래핀(230)을 버퍼층(220)으로부터 떼어낸다. SiC 웨이퍼(210)를 초음파 장치(미도시)가 배치된 용액에 담그고, 대략 10~20kHz의 초음파를 대략 30분 사용하면, 공동(空洞)현상으로 생성되는 거품 진동에 의해 생기는 소용돌이 유동에 의해 결합력이 약한 멀티층 그래핀(230)이 버퍼층(220)으로부터 이탈된다.
다른 방법으로 멀티층 그래핀(230) 위에 접착 부재, 예컨대 PDMS (polydimethylsiloxane) 또는 테이프를 접착시킨 후 접착부재를 SiC 웨이퍼(210)와 마주보는 방향으로 들어내면 접착부재에 부착된 그래핀층이 떨어진다. 이 과정을 반복하면 멀티층 그래핀(230)이 모두 버퍼층(220)으로부터 이격된다.
버퍼층(220) 위로 그래핀층이 형성되지 않은 것을 확인하기 위해서는 라만 스펙트로미터를 사용할 수 있다. 라만 스펙트럼에서 그래핀 피크인 2D 피크의 존재여부를 확인한다. 멀티층 그래핀(230)의 층수가 낮아짐에 따라서 그래핀층의 압축 스트레인(compressivco strain)이 감소하며, 이에 따라 2D 피크의 파수(wave number)가 감소되는 방향으로 이동한다. 2D 피크가 없으면 멀티층 그래핀(230)이 모두 버퍼층(220)으로부터 이격된 것으로 판단할 수 있다.
도 2d를 참조하면, 버퍼층(220)은 그 아래의 실리콘과 공유결합을 하고 있다. SiC 웨이퍼(210)를 대략 600~1000℃에서 수소 분위기의 챔버에 배치하면 수소가 버퍼층(220)과 결합하고 있는 실리콘과 결합하게 되며 이에 따라 버퍼층(220) 및 실리콘 사이의 공유결합이 깨지면서 버퍼층(220)은 그래핀 특성을 가진 단일층 그래핀으로 된다.
한편, 수소뿐만 아니라 리튬을 승화시켜서 버퍼층(220)의 공유결합을 깰 수 있다. 즉, 리튬을 승화시켜서 리튬이 버퍼층(220)과 결합하고 있는 실리콘과 결합하게 되며, 이에 따라 버퍼층(220) 및 실리콘 사이의 공유결합이 깨지면서 버퍼층(220)은 그래핀 특성을 가진 단일층 그래핀으로 된다.
상술한 실시예에 따르면, SiC 웨이퍼(210) 상의 최상층에 탄소로 이루어진 버퍼층(220)을 형성한 다음, 버퍼층(220) 상의 멀티층 그래핀(230)을 제거하면, SiC 웨이퍼(210)의 최상층에는 버퍼층(220) 만 남는다. 이 버퍼층(220)을 단일층 그래핀으로 변환하면, SiC 웨이퍼(210) 전면에 균일하게 분포된 단일층 그래핀을 제조할 수 있다.
도 3은 본 발명의 다른 실시예에 따른 SiC 웨이퍼 상에 단일층 그래핀을 제조하는 방법을 설명하는 도면이다.
SiC 웨이퍼(210) 상에 버퍼층(220) 및 멀티층 그래핀(230)을 형성하는 방법은 전술한 실시예에서 잘 알 수 있으므로 상세한 설명은 생략한다.
도 3을 참조하면, 멀티층 그래핀(230) 위로 금속 접착층을 형성한다. 금속 접착층은 대략 10nm ~ 1000nm 두께로 형성할 수 있다. 금속 접착층은 멀티층 그래핀(230)과의 접착성을 위해서 얇게 형성된다. 금속 접착층은 니켈, 코발트, 금, 구리, 팔라듐, 티타늄, 크롬 등으로 형성할 수 있다. 금속 접착층은 도금(plating), 증발(evaporation), 스퍼터링(sputtering), CVD(chemical vapor deposition), ALD(atomic layer deposition) 등 다양한 방법으로 형성할 수 있다.
이어서, 금속 접착층 위로 스핀코팅 방법으로 폴리머 지지부재를 형성한다. 폴리머 지지부재는 대략 50 ~ 500㎛ 두께로 형성될 수 있다. 폴리머 지지부재는 금속 접착층을 지지하도록 금속 접착층 보다 두껍게 형성된다. 폴리머 지지부재는 일 예로 PDMS로 형성될 수 있다.
폴리머 지지부재를 버퍼층(220)을 기준으로 SiC 웨이퍼(210)와 마주보는 방향으로 힘을 가하면, 폴리머 지지부재에 접착된 금속 접착층 및 그래핀층이 버퍼층(220)으로부터 이격된다. 이러한 과정에서 그래핀층은 1~수층의 그래핀층이 이탈된다.
금속 접착층 증착 및 폴리머 지지부재 코팅공정을 반복하면 멀티층 그래핀(230)을 버퍼층(220)으로부터 완전하게 떼어낼 수 있다.
버퍼층(220) 위로 그래핀층이 형성되지 않은 것을 확인하기 위해서는 라만 스펙트로미터를 사용할 수 있다. 라만 스펙트럼에서 그래핀 피크인 2D 피크의 존재여부를 확인한다. 멀티층 그래핀(230)의 층수가 낮아짐에 따라서 그래핀층의 압축 스트레인(compressivco strain)이 감소하며, 이에 따라 2D 피크의 파수(wave number)가 감소되는 방향으로 이동한다. 2D 피크가 없으면 멀티층 그래핀(230)이 모두 버퍼층(220)으로부터 이격된 것으로 판단할 수 있다.
버퍼층(220)을 단일층 그래핀으로 전환하는 공정은 전술한 실시예로부터 잘 알 수 있으므로 상세한 설명은 생략한다.
본 발명의 실시예에 따르면, SiC 웨이퍼 상의 최상층에 탄소로 이루어진 버퍼층을 형성한 다음, 버퍼층 상의 멀티층 그래핀(230)을 제거하면, SiC 웨이퍼의 최상층에는 버퍼층 만 남는다. 이 버퍼층을 단일층 그래핀으로 변환하면, SiC 웨이퍼 전면에 균일하게 분포된 단일층 그래핀을 제조할 수 있다.
SiC 웨이퍼 상의 단일층 그래핀의 패터닝을 통해서 그래핀 채널을 형성할 수그래있으며, 이 채널 위로 당업자에게 잘 알려진 방법으로 탑게이트 전계효과 트랜지스터를 작성할 수 있으며, 상세한 설명은 생략한다. 한편, 단일층 그래핀으로 복수의 채널을 형성하고 그 위에 복수의 전계효과 트랜지스터를 형성하여 전계효과 트랜지스터 어레이를 제조할 수 있다.
이상에서 첨부된 도면을 참조하여 설명된 본 발명의 실시예들은 예시적인 것에 불과하며, 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능함을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호범위는 첨부된 특허청구범위에 의해서만 정해져야 할 것이다.
210: SiC 웨이퍼 220: 버퍼층
222: 단일층 그래핀 230: 멀티층 그래핀
240: 화학적 물질

Claims (13)

  1. SiC 웨이퍼 상에 복수의 그래핀층을 형성하는 단계;
    상기 SiC 웨이퍼 최상층인 탄소로 이루어진 버퍼층으로부터 상기 복수의 그래핀층을 제거하는 단계; 및
    상기 버퍼층을 단일층 그래핀으로 변환하는 단계;를 포함하는 SiC 웨이퍼 상의 단일층 그래핀층의 제조방법.
  2. 제 1 항에 있어서,
    상기 복수의 그래핀층 형성 단계는, 상기 SiC 웨이퍼의 실리콘을 승화시키는 단계를 포함하는 SiC 웨이퍼 상의 단일층 그래핀의 제조방법.
  3. 제 2 항에 있어서,
    상기 복수의 그래핀층의 제거 단계는,
    상기 복수의 그래핀층 사이 및 상기 복수의 그리핀층 및 상기 버퍼층 사이로 산 또는 알칼리 금속을 삽입시키는 단계; 및
    상기 복수의 그래핀층을 초음파 또는 접착부재로 제거하는 단계;를 포함하는 SiC 웨이퍼 상의 단일층 그래핀의 제조방법.
  4. 제 3 항에 있어서,
    상기 산 삽입은 상기 SiC 웨이퍼를 황산-질산이 80:20 몰 비로 혼합된 용액에 침잠시키는 단계인 SiC 웨이퍼 상의 단일층 그래핀의 제조방법.
  5. 제 3 항에 있어서, 알칼리 금속 삽입 단계는,
    알칼리 금속을 승화시켜서 알칼리 금속 원자를 삽입시키는 SiC 웨이퍼 상의 단일층 그래핀의 제조방법.
  6. 제 5 항에 있어서,
    상기 알칼리 금속은 리튬, 칼륨, 루비늄, 세슘으로 이루어진 그룹에서 선택된 적어도 하나의 금속인 SiC 웨이퍼 상의 단일층 그래핀의 제조방법.
  7. 제 1 항에 있어서,
    상기 변환단계는 상기 SiC 웨이퍼를 수소 또는 리튬 개스 분위기에서 열처리하여 상기 버퍼층과 결합된 실리콘과 실리콘-수소 결합 또는 리튬-실리콘 결합을 시켜서 상기 버퍼층을 단일층 그래핀으로 만드는 SiC 웨이퍼 상의 단일층 그래핀의 제조방법.
  8. 제 2 항에 있어서,
    상기 복수의 그래핀층의 제거 단계는,
    상기 복수의 그래핀층 상으로 금속 접착층을 형성하는 단계;
    상기 금속 접착층 상으로 폴리머 지지부재를 형성하는 단계; 및
    상기 폴리머 지지부재를 상기 금속 접착층에 대해서 상기 웨이퍼와 마주보는 방향으로 당기는 단계;를 포함하는 SiC 웨이퍼 상의 단일층 그래핀의 제조방법.
  9. 제 8 항에 있어서,
    상기 금속 접착층은 니켈, 코발트, 금, 구리, 팔라듐, 티타늄, 크롬으로 이루어진 그룹에서 선택된 적어도 하나의 물질로 이루어진 SiC 웨이퍼 상의 단일층 그래핀의 제조방법.
  10. 제 8 항에 있어서,
    상기 금속 접착층은 10nm ~ 1000nm 두께로 형성되는 SiC 웨이퍼 상의 단일층 그래핀의 제조방법.
  11. 제 8 항에 있어서,
    상기 폴리머 지지부재는 50 ~ 500㎛ 두께로 형성되는 SiC 웨이퍼 상의 단일층 그래핀의 제조방법.
  12. 제 1 항 내지 제 11 항 중 선택된 어느 한 항에 기재된 제조방법으로 제조된, SiC 웨이퍼 전면에 형성된 단일층 그래핀을 포함하는 SiC 웨이퍼.
  13. 제 12 항의 상기 SiC 웨이퍼 상의 상기 단일층 그래핀을 채널들로 이용하며, 상기 채널들은 상기 단일층 그래핀을 패터닝한 전계효과 트랜지스터 어레이.
KR1020120076281A 2012-07-12 2012-07-12 실리콘 카바이드 웨이퍼 상의 단일층 그래핀의 제조방법 KR101984694B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120076281A KR101984694B1 (ko) 2012-07-12 2012-07-12 실리콘 카바이드 웨이퍼 상의 단일층 그래핀의 제조방법
US13/937,563 US8890171B2 (en) 2012-07-12 2013-07-09 Method of fabricating single-layer graphene

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120076281A KR101984694B1 (ko) 2012-07-12 2012-07-12 실리콘 카바이드 웨이퍼 상의 단일층 그래핀의 제조방법

Publications (2)

Publication Number Publication Date
KR20140010520A KR20140010520A (ko) 2014-01-27
KR101984694B1 true KR101984694B1 (ko) 2019-05-31

Family

ID=49913217

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120076281A KR101984694B1 (ko) 2012-07-12 2012-07-12 실리콘 카바이드 웨이퍼 상의 단일층 그래핀의 제조방법

Country Status (2)

Country Link
US (1) US8890171B2 (ko)
KR (1) KR101984694B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9337275B2 (en) * 2014-01-28 2016-05-10 Infineon Technologies Ag Electrical contact for graphene part
JP6241318B2 (ja) * 2014-02-28 2017-12-06 富士通株式会社 グラフェン膜の製造方法及び半導体装置の製造方法
KR20150121590A (ko) * 2014-04-21 2015-10-29 이윤택 그래핀의 제조방법 및 그래핀 원자층이 식각되는 그래핀 제조방법 및 웨이퍼결합방법을 구비하는 그래핀 굽힘 트랜지스터, 및 그래핀 굽힘 트랜지스터
KR102266615B1 (ko) 2014-11-17 2021-06-21 삼성전자주식회사 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그 제조 방법
KR102522012B1 (ko) * 2015-12-23 2023-04-13 삼성전자주식회사 전도성 소자 및 이를 포함하는 전자 소자
CN106910725B (zh) * 2016-05-09 2019-11-05 苏州能讯高能半导体有限公司 一种半导体芯片的封装结构
CN109950131B (zh) * 2019-02-28 2021-09-14 天津大学 以非极性晶面SiC为衬底的单层石墨烯及可控生长方法
CN114214725A (zh) * 2021-12-16 2022-03-22 山东大学 一种基于碳化硅单晶衬底制备近自由态单层石墨烯的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010265126A (ja) 2009-05-12 2010-11-25 Kwansei Gakuin 単結晶SiC基板、エピタキシャル成長層付き単結晶SiC基板、SiC基板、炭素供給フィード基板及び炭素ナノ材料付きSiC基板
JP2011006265A (ja) * 2009-06-23 2011-01-13 Oki Data Corp グラフェン層の剥離方法、グラフェンウエハの製造方法、グラフェンウエハ、及び、グラフェン素子の製造方法
JP2012041219A (ja) 2010-08-17 2012-03-01 Nippon Telegr & Teleph Corp <Ntt> グラフェン膜の製造方法およびグラフェン膜の層数を均一化する方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5388136B2 (ja) * 2008-03-10 2014-01-15 国立大学法人東北大学 グラフェンまたはグラファイト薄膜、その製造方法、薄膜構造および電子デバイス
KR101245001B1 (ko) * 2008-08-28 2013-03-18 고쿠리츠 다이가쿠 호우징 나고야 다이가쿠 그래핀/SiC 복합 재료의 제조 방법 및 그것에 의해 얻어지는 그래핀/SiC 복합 재료
KR101652788B1 (ko) * 2009-02-17 2016-09-09 삼성전자주식회사 층간 화합물 함유 그라펜 시트 및 그의 제조방법
KR20100130863A (ko) 2009-06-04 2010-12-14 한국과학기술원 전자소자를 위한 그래핀 층 형성방법
US8187955B2 (en) * 2009-08-24 2012-05-29 International Business Machines Corporation Graphene growth on a carbon-containing semiconductor layer
FR2952471A1 (fr) * 2009-11-09 2011-05-13 Commissariat Energie Atomique Graphene epitaxie sur sic, ayant un gap ouvert et une mobilite comparable a celle du graphene standard a gap nul
JP5644175B2 (ja) 2010-04-27 2014-12-24 和人 山内 SiC基板へのグラフェン成膜方法
US9281385B2 (en) 2010-06-18 2016-03-08 Samsung Electronics Co., Ltd. Semiconducting graphene composition, and electrical device including the same
KR20120000338A (ko) 2010-06-25 2012-01-02 삼성전자주식회사 그라펜 층수 제어방법
JP5499980B2 (ja) 2010-08-02 2014-05-21 富士電機株式会社 グラフェン薄膜の製造方法
CN103378236B (zh) * 2012-04-25 2017-04-05 清华大学 具有微构造的外延结构体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010265126A (ja) 2009-05-12 2010-11-25 Kwansei Gakuin 単結晶SiC基板、エピタキシャル成長層付き単結晶SiC基板、SiC基板、炭素供給フィード基板及び炭素ナノ材料付きSiC基板
JP2011006265A (ja) * 2009-06-23 2011-01-13 Oki Data Corp グラフェン層の剥離方法、グラフェンウエハの製造方法、グラフェンウエハ、及び、グラフェン素子の製造方法
JP2012041219A (ja) 2010-08-17 2012-03-01 Nippon Telegr & Teleph Corp <Ntt> グラフェン膜の製造方法およびグラフェン膜の層数を均一化する方法

Also Published As

Publication number Publication date
KR20140010520A (ko) 2014-01-27
US20140014970A1 (en) 2014-01-16
US8890171B2 (en) 2014-11-18

Similar Documents

Publication Publication Date Title
KR101984694B1 (ko) 실리콘 카바이드 웨이퍼 상의 단일층 그래핀의 제조방법
JP6567208B2 (ja) 基板上の窒化ホウ素およびグラフェンの直接および連続形成
US9355842B2 (en) Direct and sequential formation of monolayers of boron nitride and graphene on substrates
Kang et al. Inking elastomeric stamps with micro‐patterned, single layer graphene to create high‐performance OFETs
US9343533B2 (en) Direct formation of graphene on semiconductor substrates
US8158200B2 (en) Methods of forming graphene/(multilayer) boron nitride for electronic device applications
US8426309B2 (en) Graphene nanoelectric device fabrication
JP4954853B2 (ja) 2つの固体材料の分子接着界面における結晶欠陥および/または応力場の顕在化プロセス
US9196478B2 (en) Graphene transferring methods, device manufacturing method using the same, and substrate structures including graphene
US9337275B2 (en) Electrical contact for graphene part
US9105480B2 (en) Methods for the fabrication of graphene nanoribbon arrays using block copolymer lithography
JP6749942B2 (ja) 分極した強誘電ポリマーを使用するcvdグラフェンの無欠陥直接乾式剥離
US9825182B2 (en) Method of intercalating insulating layer between metal and graphene layer and method of fabricating semiconductor device using the intercalation method
CN110885078B (zh) 使用化学气相沉积的多层石墨烯及其制造方法
KR101802601B1 (ko) 기능화된 그래핀 구조체, 및 그 제조 방법
JP6675945B2 (ja) グラフェントランジスタおよびその製造方法
EP2867391A1 (en) Method for realizing monoatomic layers of crystalline silicium upon a substrate of crystalline &#34;beta&#34; - silicium nitride
JP2016201403A (ja) 六方晶窒化ホウ素への異方性エッチング方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant