KR101802601B1 - 기능화된 그래핀 구조체, 및 그 제조 방법 - Google Patents

기능화된 그래핀 구조체, 및 그 제조 방법 Download PDF

Info

Publication number
KR101802601B1
KR101802601B1 KR1020150147652A KR20150147652A KR101802601B1 KR 101802601 B1 KR101802601 B1 KR 101802601B1 KR 1020150147652 A KR1020150147652 A KR 1020150147652A KR 20150147652 A KR20150147652 A KR 20150147652A KR 101802601 B1 KR101802601 B1 KR 101802601B1
Authority
KR
South Korea
Prior art keywords
layer
graphene
organic linker
dopant
graphene layer
Prior art date
Application number
KR1020150147652A
Other languages
English (en)
Other versions
KR20170047483A (ko
Inventor
성명모
한규석
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020150147652A priority Critical patent/KR101802601B1/ko
Priority to PCT/KR2016/011870 priority patent/WO2017069549A1/ko
Publication of KR20170047483A publication Critical patent/KR20170047483A/ko
Application granted granted Critical
Publication of KR101802601B1 publication Critical patent/KR101802601B1/ko
Priority to US15/958,538 priority patent/US10643847B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/041—Making n- or p-doped regions
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • C01B32/194—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0209—Pretreatment of the material to be coated by heating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/407—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/04—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings of inorganic non-metallic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2006/00—Physical properties of inorganic compounds
    • C01P2006/40—Electric properties
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2006/00—Physical properties of inorganic compounds
    • C01P2006/60—Optical properties, e.g. expressed in CIELAB-values
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Thin Film Transistor (AREA)
  • Nanotechnology (AREA)

Abstract

그래핀 층을 갖는 기판을 준비하는 단계, 상기 그래핀 층 상에 유기 링커(organic linker)를 제공하여, 유기 링커 층을 형성하는 단계, 및 상기 유기 링커 층 상에 금속을 포함하는 도펀트(dopant) 물질을 제공하여, 도펀트 층(dopant layer)을 형성하는 단계를 포함하되, 상기 유기 링커 층 및 상기 도펀트 층은 인-시츄(in-situ)로 형성되는 것을 포함하는 기능화된 그래핀 구조체의 제조 방법이 제공될 수 있다.

Description

기능화된 그래핀 구조체, 및 그 제조 방법{Functionalized graphene structures and method for manufacturing same}
본 발명은 기능화된 그래핀 구조체 및 그 제조 방법에 관련된 것으로, 보다 상세하게는, 그래핀 층 상의 유기 링커 층, 및 상기 유기 링커 층 상의 도펀트 층을 포함하는 기능화된 그래핀 구조체의 제조 방법과 관련된 것이다.
그래핀은 강도, 열전도율, 전자이동도 등 여러 가지 특징이 현존하는 물질 중 가장 뛰어난 소재이다. 이에 따라, 디스플레이, 이차전지, 태양전지, 자동차 및 조명 등 다양한 분야에 응용되어 관련 산업의 성장을 견인할 전략적 핵심소재로 인식되어, 그래핀을 상용화하기 위한 기술이 많은 관심을 받고 있다.
따라서, 기계적 박리법, 화학적 박리법, 박리-재삽입-팽창법, 화학 증기 증착법, 에피택시 합성법, 화학적 합성법 등을 이용하여, 그래핀 고유의 우수한 특성을 보유하기 위한 기술 개발이 활발히 진행되고 있다.
예를 들어, 대한민국 특허 공개 공보 KR20130009070A (출원인: 국립대학법인 울산과학기술대학교산학협력단, 출원번호 KR20110069886A)에는, 공기, 메탄, 에탄, 일산화탄소, 이산화탄소 등의 하나 이상의 기체 성상의 외부 분위기 물질의 존재 하에서 그래파이트를 기계적으로 분쇄하여, 가장자리가 기능화된 그래파이트의 제조에 관한 것으로, 기능기의 가장자리가 기능화된 그래파이트의 총 중량을 기준으로 0.01 내지 50중량%인 것을 포함함으로써, 그래파이트 가장자리에 붙어있는 기능기의 종류 및 정도가 확인 가능하여, 가장자리가 기능화된 그래파이트를 이용한 2차 반응의 예측이 가능하고, 종래의 산화 그래파이트보다 물리적 및 전기적 특성이 우수한 가장자리가 기능화된 그래파이트를 제조하는 방법이 개시되어 있다.
우수한 전기적 및 물리적 특성을 갖는 그래핀을 다이오드, 센서, 트랜지스터 등의 전자 소자에 적용하기 위해, 그래핀의 전기적 및 물리적 특성을 용이하게 조절할 수 있는 그래핀 구조체에 대한 연구가 필요한 실정이다.
대한민국 특허 공개 공보 KR20130009070A
본 발명이 해결하고자 하는 일 기술적 과제는, 전기적 특성이 조절된 기능화된 그래핀 구조체, 및 그 제조 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 다른 기술적 과제는, 물리적 특성이 조절된 기능화된 그래핀 구조체, 및 그 제조 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 전자이동도가 향상된 기능화된 그래핀 구조체, 및 그 제조 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 광학적 특성이 향상된 기능화된 그래핀 구조체, 및 그 제조 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 공기 안정성이 향상된 기능화된 그래핀 구조체, 및 그 제조 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 공정 시간 및 공정 비용이 감소된 기능화된 그래핀 구조체, 및 그 제조 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 기술적 과제는 상술된 것에 제한되지 않는다.
상술된 기술적 과제를 해결하기 위해, 본 발명은 기능화된 그래핀 구조체의 제조 방법을 제공한다.
일 실시 예에 따르면, 상기 기능화된 그래핀 구조체의 제조 방법은, 그래핀 층을 갖는 기판을 준비하는 단계, 상기 그래핀 층 상에 유기 링커(organic linker)를 제공하여, 유기 링커 층을 형성하는 단계, 및 상기 유기 링커 층 상에 금속을 포함하는 도펀트(dopant) 물질을 제공하여, 도펀트 층(dopant layer)을 형성하는 단계를 포함하되, 상기 유기 링커 층 및 상기 도펀트 층은 인-시츄(in-situ)로 형성되는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 그래핀 층은, 상기 유기 링커 층에 의해 기능화되어, 상기 도펀트 층이 상기 그래핀 층 상에 콘포말하게(conformally) 형성되는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 유기 링커는, 티올기(thiol group) 및 하이드록실기(hydroxyl group)를 갖는 방향족 원소(aromatic element)인 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 유기 링커는, 4MP(4-mercaptophenol) 인 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 유기 링커의 티올기가 포함하는 황(S) 및 하이드록실기가 포함하는 산소(O)는, 상기 도펀트 층이 포함하는 상기 금속과 결합하는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 기판은, 상기 그래핀 층이 제공된 제1 부분, 및 상기 그래핀 층이 제공되지 않은 제2 부분을 포함하고, 상기 그래핀 층 상에 상기 유기 링커를 제공하는 단계는,상기 그래핀 층 및 상기 제2 부분 상에 상기 유기 링커 층이 형성되는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 제2 부분 상에 제공된 상기 유기 링커 층은, 원자층 증착법(Atomic Layer Deposition, ALD) 에 의해 상기 유기 링커 층 상에 상기 도펀트 물질을 제공하기 전, 퍼지 공정(purge process)에 의해 제거되고, 상기 그래핀 층 상의 상기 유기 링커 층은 잔존되는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 금속을 포함하는 도펀트 물질은, 아연을 포함하는 도펀트 물질인 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 도펀트 층을 형성하는 단계는, 상기 도펀트 층의 두께를 옹스트롱(angstrom)의 단위로 조절하는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 그래핀 층 상에 상기 유기 링커를 제공하는 시간이 증가함에 따라, 상기 도펀트 층의 물에 대한 접촉각(contact angle)이 감소하는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 그래핀 층 상에 상기 유기 링커를 제공하는 시간이 증가함에 따라, 상기 도펀트 층의 UV에 대한 흡광도(absorbance)가 증가하는 것을 포함할 수 있다.
상술된 기술적 과제를 해결하기 위해, 본 발명은 기능화된 그래핀 구조체를 제공한다.
일 실시 예에 따르면, 상기 기능화된 그래핀 구조체는, 기판, 상기 기판 상의 그래핀 층, 상기 그래핀 층 상에 배치되고, 상기 그래핀 층과 파이-파이 결합(π-π interaction)을 갖는 유기 링커 층, 및 상기 유기 링커 층 상의 도펀트 층을 포함할 수 있다.
일 실시 예에 따르면, 상기 유기 링커 층은, 상기 그래핀 층 및 상기 도펀트 층 사이에 선택적으로(selectively) 제공되는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 기판은, 상기 그래핀 층이 제공되는 제1 부분, 및 상기 그래핀 층이 제공되지 않는 제2 부분을 포함하고, 상기 도펀트 층은, 상기 기판의 상기 제1 부분, 및 상기 제2 부분 상에 제공되는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 도펀트 층의 두께에 따라서, 페르미 레벨(Fermi level)이 조절되는 것을 포함할 수 있다.
본 발명의 실시 예에 따르면, 상기 그래핀 층 상에 π-π 결합에 의해 상기 유기 링커 층을 형성한 후, 상기 유기 링커 층 상에 금속을 포함하는 도펀트 층을 형성하여 상기 기능화된 그래핀 구조체를 제조할 수 있다. 상기 기능화된 그래핀 구조체의 경우, 상기 그래핀 층 내 결함을 최소화하고, 상기 그래핀 층 상에 상기 도펀트 층이 콘포말하게(conformally) 형성함으로써, 상기 그래핀 층의 전하 캐리어 이동도가 감소되는 현상, 및 상기 도펀트 층의 표면적의 거칠기가 커지는 현상을 방지할 수 있다. 또한, 상기 기능화된 그래핀 구조체를 이용하여 공기 안정성이 뛰어나고, 상기 그래핀 층의 전기적 특성이 유지되는 상기 그래핀 TFT의 제작이 가능하다. 또한, 상기 도펀트 층을 원자층 증착법에 의해 형성되므로, 상기 도펀트 층의 두께를 옹스트롱의 단위로 조절 가능하다. 이에 따라, 상기 도펀트 층의 두께를 조절함으로써, 상기 그래핀 층의 전기적 특성을 용이하게 조절하는 방법을 제공할 수 있다.
도 1은 본 발명의 실시 예에 따른 기능화된 그래핀 구조체의 제조 방법을 설명하기 위한 순서도이다.
도 2는 본 발명의 실시 예에 따른 기능화된 그래핀 구조체의 제조 방법에서 그래핀 층을 갖는 기판을 준비하는 단계를 설명하기 위한 도면이다.
도 3은 본 발명의 실시 예에 따른 기능화된 그래핀 구조체의 제조 방법에서 유기 링커 층을 형성하는 단계를 설명하기 위한 도면이다.
도 4는 본 발명의 실시 예에 따른 기능화된 그래핀 구조체의 그래핀 층과 유기 링커 층 사이의 π-π 결합을 설명하기 위한 도면이다.
도 5는 본 발명의 실시 예에 따른 기능화된 그래핀 구조체의 제조 방법에서 퍼지 공정에 의해 그래핀 층에 제공되지 않은 기판 상에 형성된 유기 링커 층이 제거되는 것을 설명하기 위한 도면이다.
도 6은 본 발명의 실시 예에 따른 기능화된 그래핀 구조체의 제조 방법에서 도펀트 층을 형성하는 단계를 설명하기 위한 도면이다.
도 7은 유기 링커 층이 형성되지 않은 그래핀 층 상에 도펀트 층이 형성된 경우의 그래핀 구조체의 AFM 이미지들이다.
도 8은 유기 링커 층이 형성된 그래핀 층 상에 도펀트 층이 형성된 기능화된 그래핀 구조체인 경우의 AFM 이미지들이다.
도 9는 유기 링커 층이 형성된 그래핀 구조체, 기능화된 그래핀 구조체의 XPS 그래프이다.
도 10은 유기 링커 층이 형성되지 않은 그래핀 구조체, 유기 링커 층이 형성된 그래핀 구조체, 및 기능화된 그래핀 구조체의 XPS 그래프이다.
도 11은 상기 유기 링커 층이 형성되지 않은 그래핀 구조체, 상기 유기 링커 층이 형성된 그래핀 구조체, 및 상기 기능화된 그래핀 구조체의 Raman spectra 그래프이다.
도 12는 유기 링커 층이 형성되지 않은 그래핀 구조체, 유기 링커 층이 형성된 그래핀 구조체, 및 기능화된 그래핀 구조체의 Raman spectra에서의 I2D/IG 을 나타낸 그래프이다.
도 13은 본 발명의 실시 예에 따른 기능화된 그래핀 구조체의 도펀트 층 두께가 0nm, 1nm, 2nm, 4nm, 6nm, 9nm인 경우, 그래핀 TFT의 transfer curve 그래프이다.
도 14는 본 발명의 실시 예에 따른 기능화된 그래핀 구조체의 도펀트 층 두께가 1.8nm, 2nm, 2.2nm인 경우, 그래핀 TFT의 transfer curve 그래프이다.
도 15는 유기 링커 층이 형성된 그래핀 구조체를 이용하여 제작된 그래핀 TFT의 transfer curve 그래프이다.
도 16은 기능화된 그래핀 구조체의 도펀트 층 두께에 따른 홀 농도(hole concentration) 및 전자 농도(electron concentration)을 나타낸 그래프이다.
도 17은 기능화된 그래핀 구조체의 도펀트 층 두께에 따른 홀 이동도(hole mobility) 및 전자 이동도(electron mobility)을 나타낸 그래프이다.
도 18은 유기 링커 표면 처리 시간에 따른 기능화된 그래핀 구조체의 AFM 이미지들이다.
도 19는 유기 링커 표면 처리 시간에 따른 그래핀 층의 물 접촉각(contact angle) 및 유기 링커 표면 처리 시간에 따른 기능화된 그래핀 구조체의 UV-VIS 흡광도를 나타낸 그래프이다.
도 20은 그래핀 TFT의 시간경과에 따른 게이트 전압(VG)에 대한 드레인 전류(ID)를 나타낸 그래프이다.
도 21은 그래핀 TFT의 시간경과에 따른 전자 이동도(electron mobility) 및 VDirac를 나타낸 그래프이다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명할 것이다. 그러나 본 발명의 기술적 사상은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화 될 수도 있다. 오히려, 여기서 소개되는 실시 예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
또한, 본 명세서의 다양한 실시 예 들에서 제1, 제2, 제3 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시 예에 제 1 구성요소로 언급된 것이 다른 실시 예에서는 제 2 구성요소로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시 예도 포함한다. 또한, 본 명세서에서 '및/또는'은 전후에 나열한 구성요소들 중 적어도 하나를 포함하는 의미로 사용되었다.
명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함한다. 또한, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 구성요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 구성요소 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 배제하는 것으로 이해되어서는 안 된다.
또한, 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다.
도 1은 본 발명의 실시 예에 따른 기능화된 그래핀 구조체의 제조 방법을 설명하기 위한 순서도이고, 도 2 내지 도 6은 본 발명의 실시 예에 따른 기능화된 그래핀 구조체의 제조 방법을 설명하기 위한 도면들이다.
도 1 및 도 2를 참조하면, 그래핀 층(200)을 갖는 기판(100)이 준비된다(S100). 상기 기판(100)은, 상기 그래핀 층(200)이 제공된 제1 부분(100a), 및 상기 그래핀 층(200)이 제공되지 않은 제2 부분(100b)을 포함할 수 있다. 구체적으로, 상기 기판(100)은, 상기 그래핀 층(200)이 형성된 상기 제1 부분(100a)과 상기 그래핀 층(200)이 형성되지 않아 상기 기판(100)의 상부면이 노출된 상기 제2 부분(100b)을 포함할 수 있다.
예를 들어, scotch tape method에 의해, 상기 기판(100) 상에 상기 그래핀 층(200)이 선택적으로 제공될 수 있다. kish graphite가 접착성의 테이프에 의해, 기계적으로 절단되어, 상기 테이프의 접착면 상에 monolayer graphene flakes가 수득될 수 있다. 상기 테이프의 상기 접착면 상에 접착된 상기 monolayer graphene flakes는, 상기 기판(100) 상으로 옮겨질 수 있다. 이에 따라, 상기 monolayer graphene flakes(그래핀 층(200))가 상기 기판(100) 상에 제공된 상기 제1 부분(100a) 및 상기 monolayer graphene flakes(그래핀 층(200))가 상기 기판(100) 상에 제공되지 않은 상기 제2 부분(100b)을 포함하는 상기 기판(100)이 준비될 수 있다. 이와 같이, 상기 scotch tape method에 의해, 상기 기판(100) 상에 상기 그래핀 층(200)이 선택적으로 제공되는 경우, 상기 그래핀 층(200) 표면 상에 생성된 접착성 테이프의 잔류물질 및/또는 오염물질을 제거하기 위해, 상기 그래핀 층(200)을 갖는 기판(100)은, 아르곤 가스(Ar gas) 환경 하에서 350℃의 온도로 1 시간 동안 어닐링(annealing)될 수 있다.
또는, 상술된 바와 달리, 다른 예를 들어, 상기 그래핀층(200)은 화학 기상 증착법(CVD)으로 상기 기판(100) 상에 제공될 수 있다.
일 실시 예에 따르면, 상기 기판(100)은, 실리콘계 기판일 수 있다. 예를 들어, 상기 기판(100)은, SiO2/p+Si 웨이퍼 일 수 있다. 또는, 다른 실시 예에 따르면, 상기 기판(100)은, 화합물 반도체 기판, 유리 기판, 플라스틱 기판, 또는 금속 기판일 수 있다. 상기 기판(100)은 플렉시블 할 수 있다.
도 1, 도 3 및 도 4를 참조하면, 상기 그래핀 층(200) 상에 유기 링커(organic linker)가 제공되어, 유기 링커 층(organic linker layer, 300)이 형성될 수 있다(S200). 구체적으로, 상기 유기 링커 층(300)은, 원자층 증착법(Atomic Layer Deposition, ALD) 챔버 내에서 기상 증착(vapor deposition) 공정에 의해, 상기 그래핀 층(200) 상에 형성될 수 있다. 상기 유기 링커 층(300)은, 상기 그래핀 층(200) 및 상기 그래핀 층(200)이 제공되지 않은 상기 제2 부분(100b) 상에 형성될 수 있다.
상기 유기 링커는, 티올기(thiol group) 및 하이드록실기(hydroxyl group)를 갖는 방향족 원소(aromatic element)일 수 있다. 일 실시 예에 따르면, 상기 유기 링커는, 4MP(4-mercaptophenol)일 수 있다. 이 경우, 상기 유기 링커인 4MP(4-mercaptophenol)의 기상 증착 온도는 85℃일 수 있다. 또한, 다른 실시 예에 따르면, 상기 유기 링커는, aromatic ring을 포함하는 alcohol류, carboxylic acid류 중 어느 하나일 수 있다.
상기 그래핀 층(200)과 상기 유기 링커 층(300) 사이에 π-π 결합이 형성될 수 있다. 상기 π-π 결합은, 비교적 강한 원자간의 화학 결합과는 달리, 판형의 고리구조들 사이에 형성되는 비교적 약한 분자간의 화학 결합이다. 구체적으로, 상기 판형의 고리구조에는 pi orbital의 전자가 존재할 수 있다. 상기 pi orbital의 전자의 힘에 의해, 상기 판형의 고리구조들은 서로 평평하게 쌓여, 비교적 약하게 결합(pi-conjugation)될 수 있다. 상기 그래핀 층(200)은, 탄소 나노물질의 동소체로서, 2차원의 벌집모양의 고리구조가 판형으로 밀집되어 있는 구조이다. 상기 4MP로 형성된 상기 유기 링커 층(300)은, 도 1 및 도 3을 참조하여 설명된 것과 같이, 티올기(thiol group) 및 하이드록실기(hydroxyl group)를 갖는 방향족 원소(aromatic element)로, 고리구조가 판형으로 밀집되어 있는 구조이다. 이에 따라, 도 4에 도시된 바와 같이, 판형의 고리구조를 갖는 상기 그래핀 층(200)과 판형의 고리구조를 갖는 상기 유기 링커 층(300) 사이에 상기 pi-conjugation에 의한 상기 π-π 결합이 형성될 수 있다. 다시 말해서, 상기 그래핀 층(200)과 상기 유기 링커 층(300) 사이에 형성된 π-π 결합에 의해, 상기 그래핀 층(200) 상에 상기 유기 링커 층(300)이 평평하게 쌓인 구조를 형성할 수 있다(π-π stacking). 이에 따라, 비파과적인 방법으로, 상기 그래핀 층(200) 상에 상기 유기 링커 층(300)이 형성되어, 상기 그래핀 층(200)이 기능화 될 수 있다. 구체적으로, 상기 그래핀 층(200)의 벌집모양 결정구조가 파괴되는 것을 방지하여, 상기 그래핀 층(200) 상에 도펀트 물질이 제공되는 경우, 상기 결정구조 내 결함(defects)이 생성되는 것을 방지할 수 있다. 이에 따라, 상기 그래핀 층(200) 내 결함에 의해 전하 캐리어 이동도(charge carrier mobility)가 감소되는 것을 방지할 수 있다. 또한, 상기 그래핀 층(200) 표면 거칠기 값이 증가하는 것을 방지할 수 있다.
이와 달리, 상기 그래핀 층(200)이 제공되지 않은 상기 제2 부분(100b)과 상기 유기 링커 층(300) 사이에는 단순한 물리적 흡착(physical adsorption)이 형성될 수 있다. 상기 그래핀 층(200)이 제공되지 않은 상기 제2 부분(100b)은, 상기 기판(100)의 상부면으로, 전술된 바와 같이, 상기 실리콘계 기판의 상부면일 수 있다. 상기 실리콘계 기판은, 상기 유기 링커 층(300)과 π-π 결합을 형성할 수 있는 상기 판형의 고리구조를 갖지 않는다. 이에 따라, 상기 그래핀 층(200)이 제공되지 않은 상기 제2 부분(100b)과 상기 유기 링커 층(300) 사이에는 상기 π-π 결합이 형성될 수 없다.
도 5를 참조하면, 상기 기판(100) 상에 상기 그래핀 층(200)이 제공되지 않은 상기 제2 부분(100b) 상에 형성된 상기 유기 링커 층(300)은 제거될 수 있다. 구체적으로, 상기 제2 부분(100b) 상에 형성된 상기 유기 링커 층(300)은, 상기 ALD 챔버 내에서 원자층 증착법(Atomic Layer Deposition, ALD)에 의해 상기 유기 링커 층(300) 상에 도펀트(dopant) 물질이 제공되기 전, 퍼지 공정(purge process)에 의해 용이하게 제거될 수 있다. 또한, 상기 퍼지 공정에 의해, 상기 기상 증착 공정에 의해 생성되어 상기 ALD 챔버 내에 잔존하는 증기 형태의 상기 4MP가 제거될 수 있다. 예를 들어, 상기 퍼지 공정에 사용되는 퍼지 가스(purge gas)는, 아르곤 가스(Ar gas)일 수 있다. 또한, 예를 들어, 상기 퍼지 공정이 수행되는 시간은, 10초일 수 있다.
이와 달리, 상기 그래핀 층(200) 상의 상기 유기 링커 층(300)은, 상기 그래핀 층(200)과 상기 π-π 결합을 형성하고 있으므로, 상기 원자층 증착법의 상기 퍼지 공정에 의해 제거되지 않을 수 있다. 다시 말해서, 상기 유기 링커 층(300) 상에 상기 도펀트 물질이 제공되기 전, 상기 원자층 증착법에 의한 상기 퍼지 공정에 의해, 상기 제2 부분(100b) 상에 제공된 상기 유기 링커 층(300)은 제거되고, 상기 그래핀 층(200) 상의 상기 유기 링커 층(300)은 잔존될 수 있다.
도 1 및 도 6을 참조하면, 상기 유기 링커 층(300) 상에 상기 금속을 포함하는 도펀트(dopant) 물질이 제공되어, 도펀트 층(dopant layer)이 형성될 수 있다(S300). 상기 유기 링커 층(300) 및 상기 도펀트 층(400)은 인-시츄(in-situ)로 형성될 수 있다. 상기 ALD 챔버 내에서 상기 기상 증착 공정에 의해 상기 유기 링커 층(300)이 형성된 후, 상기 원자층 증착법에 의해 상기 도펀트 층(400)이 연속적으로 형성될 수 있다. 이에 따라, 공정이 간소화되어, 공정 시간 및 공정 비용이 감소될 수 있다. 예를 들어, 증기 형태의 상기 4MP가 상기 ALD 챔버 내로 공급되는 시간은 10초일 수 있다. 일 실시 예에 따르면, 상기 그래핀 층(200) 상에 상기 유기 링커를 제공하는 시간이 증가함에 따라, 상기 도펀트 층(400)의 물에 대한 접촉각(contact angle)이 감소하고, 상기 도펀트 층(400)의 UV에 대한 흡광도(absorbance)가 증가할 수 있다.
상기 유기 링커의 상기 티올기가 포함하는 황(S) 및 하이드록실기가 포함하는 산소(O)는, 상기 도펀트 층(400)에 포함된 상기 금속과 결합될 수 있다. 이와 같이, 상기 유기 링커의 황(S) 및 산소(O)가 상기 도펀트 층(400)의 상기 금속과 화학적으로 결합함으로써, 상기 유기 링커 층(300) 상에 상기 도펀트 층(400)이 안정되게 형성될 수 있다.
뿐만 아니라, 상기 그래핀 층(200)상에 상기 유기 링커 층(300)이 평평하게 쌓인 구조로 인해, 상기 유기 링커 층(300) 상에 상기 도펀트 층(400)은, 콘포말하게(conformally) 형성될 수 있다. 또한, 상술된 바와 같이, 상기 유기 링커의 황(S)과 상기 도펀트층(400)의 상기 금속이 결합될 수 있다. 이로 인해, 상기 그래핀 층(200)의 공기 안정성(air stability)이 향상될 수 있다. 일 실시 예에 따르면, 상기 금속을 포함하는 도펀트 물질은, 아연 금속을 포함하는 아연 산화물일 수 있다. 또는, 다른 실시 예에 따르면, 상기 금속을 포함하는 도펀트 물질은, 전이금속 산화물(ZnO, TiO2, SnO2, MoO3, Fe2O3, IGZO(Indium Gallium Zinc Oxide), NiO, CoO, FeO, MnO, Cu2O, CdO), 전이금속 황화물(ZnS, Sb2S3, SnS, NiS, WS2, MoS2, TiS2, Cu2S, CdS), 금속(Cu, Ni, W, Mo, Ru, Ag) 중 어느 하나일 수 있다.
상기 원자층 증착법에 의해, 상기 유기 링커 층(300) 상에 상기 도펀트 층(400)을 형성하는 단계는, 상기 도펀트 물질의 전구체(precursor)를 상기 ALD 챔버 내로 공급하는 단계, 상기 ALD 챔버 내의 잔존된 상기 도펀트 물질의 상기 전구체를 제거하기 위해 상기 ALD 챔버 내부를 퍼지하는 단계, 상기 도펀트 물질의 반응체(reactant)를 상기 ALD 챔버 내로 공급하는 단계, 및 상기 ALD 챔버 내에 잔존된 상기 도펀트 물질의 상기 반응체를 제거하기 위해 상기 ALD 챔버 내부를 퍼지하는 단계를 포함할 수 있다. 상기 도펀트 물질의 전구체를 상기 ALD 챔버 내로 공급하는 단계, 상기 ALD 챔버 내의 잔존된 상기 도펀트 물질의 상기 전구체를 제거하기 위해 상기 ALD 챔버 내부를 퍼지하는 단계, 상기 도펀트 물질의 반응체(reactant)를 상기 ALD 챔버 내로 공급하는 단계, 및 상기 ALD 챔버 내에 잔존된 상기 도펀트 물질의 상기 반응체를 제거하기 위해 상기 ALD 챔버 내부를 퍼지하는 단계가 하나의 단위 공정으로 정의될 수 있다. 상기 단위 공정의 반복 수행 횟수가 조절되어, 상기 유기 링커 층(300) 상에 형성되는 상기 도펀트 층(400)의 두께가 조절될 수 있다. 상기 도펀트 층(400)의 두께는, 옹스트롱(nanometer)의 단위로 조절될 수 있다.
일 실시 예에 따르면, 상기 금속을 포함하는 도펀트 물질이 아연 산화물인 경우, 상기 도펀트 물질의 상기 전구체는 diethyl zinc(DEZ)이고, 상기 도펀트 물질의 상기 반응체는 deionized water(H2O)일 수 있다.
상기 도펀트 층(400)에 포함된 상기 금속에 의해, 상기 그랜핀 층(200)이 도핑될 수 있다. 구체적으로, 상기 금속이 상술된 바와 같이 아연 금속인 경우, 상기 그래핀 층(200)은 n 도핑될 수 있다. 본 발명의 실시 예에 따르면, 상기 도펀트 층(400)의 두께를 조절하여, 상기 그래핀 층(200)의 도핑 레벨이 조절될 수 있다. 이에 따라, 상기 그래핀 층(200)의 페르미 레벨(Fermi level)이 조절될 수 있다. 구체적으로, 상기 도펀트 층(400)의 두께가 두꺼울수록, 페르미 레벨(Fermi level)이 증가될 수 있다. 또한, 상술된 바와 같이, 상기 도펀트 층(400)의 두께가 옹스트롱 단위로 조절되어, 상기 그래핀 층(200)의 도핑 레벨이 정밀하게 조절될 수 있다. 이에 따라, 정밀한 전기적 특성의 조절이 가능한 기능화된 그래핀 구조체, 및 그 제조 방법이 제공될 수 있다.
상술된 본 발명의 실시 예와 달리, 그래핀의 전기적 특성을 조절하기 위해, 그래핀의 탄소(C) 원소를 붕소(B), 질소(N), 인(P) 등의 원소로 대체하는 경우, 그래핀의 벌집모양 결정구조가 파괴되고, 상기 결정구조 내 결함(defects)이 생성되어, 그래핀의 전하 캐리어 이동도가 감소하는 단점이 있다. 또한, 그래핀의 전기적 특성을 조절하기 위해, 그래핀의 표면 상에 유기 분자, 폴리머, 나노입자, 금속 박막, 무기 박막 등의 기능성 막을 형성하는 경우, 그래핀의 벌집모양 결정구조를 파괴하지 않는 장점이 있으나, 상기 기능성 막은 공기에 취약하고, 불안정하고, 그래핀 상에 콘포말하게(conformally) 형성되지 않아 거친 표면적을 갖는다. 이로 인해, 공기 중의 산소 및/또는 수분을 흡수하여 상기 그래핀의 전기적 특성이 저하되고, 신뢰성이 떨어지는 문제점이 있다.
하지만, 상술된 바와 같이, 본 발명의 실시 예에 따르면, 그래핀 층(200) 상에 유기 링커 층(300)을 형성한 후, 상기 유기 링커 층(300) 상에 상기 금속을 포함하는 도펀트 층(400)을 형성할 수 있다. π-π 결합에 의해 상기 그래핀 층(200) 상에 상기 유기 링커 층(300)이 형성되므로, 상기 그래핀 층(200)의 벌집모양 결정구조가 파괴되어 상기 결정구조 내 결함이 생성되는 것을 방지한다. 또한, 상기 그래핀 층(200) 상에 상기 도펀트 층(400)이 콘포말하게(conformally) 형성될 수 있다. 이와 같이, 상기 그래핀 층(200) 상에 상기 유기 링커 층(300)을 형성함으로써, 상기 그래핀 층(200) 상에 상기 도펀트 층(400)이 형성되었음에도 불구하고, 상기 그래핀 층(200)의 전하 캐리어 이동도가 감소되는 현상, 및 상기 도펀트 층(400)의 표면적의 거칠기가 커지는 현상을 방지할 수 있다. 또한, 이에 따라, 상기 그래핀 층(200)의 공기 안정성이 증가하여, 상기 그래핀 층(200)의 전기적 특성이 저하되는 것을 최소화하고, 신뢰성을 향상시킬 수 있다.
또한, 상기 그래핀 층(200) 상에, 인-시츄(in-situ)로 상기 유기 링커 층(300) 및 상기 도펀트 층(400)이 형성되기 때문에, 제조 공정이 간소화되어, 공정 시간 및 공정 비용을 감소시킬 수 있다. 뿐만 아니라, 상기 도펀트 층(400)이 원자층 증착법(ALD)에 의해 형성되므로, 상기 ALD 단위 공정 수행 횟수를 조절하여, 상기 도펀트 층(400)의 두께를 옹스트롱의 단위로 조절 가능할 수 있다. 이에 따라, 상기 도펀트 층(400)의 두께를 조절함으로써, 상기 그래핀 층(200)의 전기적 특성을 용이하게 조절할 수 있다.
이하, 상술된 본 발명의 실시 예에 따라 제조된 기능화된 그래핀 구조체에 대한 특성 평가 결과가 설명된다.
도 7은 유기 링커 층이 형성되지 않은 그래핀 층 상에 도펀트 층이 형성된 경우의 그래핀 구조체의 AFM 이미지들이다. 구체적으로, 도 7의 (a)는 유기 링커 층이 형성되지 않은 그래핀 구조체의 AFM 이미지이고, 도 7의 (b)는 유기 링커 층이 형성되지 않은 그래핀 구조체 상에 도펀트 층이 형성된 경우의 AFM 이미지이다.
도 8은 유기 링커 층이 형성된 그래핀 층 상에 도펀트 층이 형성된 기능화된 그래핀 구조체인 경우의 AFM 이미지들이다. 구체적으로, 도 8의 (a)는 유기 링커 층이 형성되지 않은 그래핀 구조체의 AFM 이미지이고, 도 8의 (b)는 기능화된 그래핀 구조체의 AFM 이미지이다.
Scotch tape method에 의해, kish graphite로부터 기계적 절단되어 분리된 grapheme flakes를 300nm 두께의 SiO2/p+Si 웨이퍼 기판 상에 형성하여, 그래핀 층이 제공된 제1 부분, 및 그래핀 층이 제공되지 않은 제2 부분을 포함하는 그래핀 층을 갖는 기판을 제조하였다. 상기 그래핀 층 표면 상에 생성된 접착성 테이프의 잔류물질 및/또는 오염물질을 제거하기 위해, 상기 그래핀 층을 갖는 기판을 아르곤 가스(Ar gas) 환경 하에서 350℃의 온도로 1 시간 동안 어닐링(annealing) 하였다. 원자층 증착법(ALD) 챔버 내에 제조된 상기 그래핀 층을 갖는 기판을 배치한 후, 기상 증착 공정을 통해, 유기 링커인 4MP를 상기 그래핀 층 상에 증착시켜, 상기 그래핀 층 상에 유기 링커 층을 형성하였다. 상기 기상 증착 공정에서 상기 4MP가 증기화되는 온도는 85℃이고, 증기 형태의 상기 4MP가 상기 ALD 챔버 내에 제공되는 시간은 10초이다.
상기 그래핀 층 상에 상기 유기 링커 층을 형성한 후, 아르곤 가스(Ar gas)를 이용하여, 상기 ALD 챔버 내를 퍼지(purge)시켜, 상기 ALD 챔버 내에 잔존하는 증기 형태의 상기 4MP와 상기 그래핀 층이 제공되지 않은 제2 부분 상에 형성된 상기 유기 링커 층을 제거하였다. 상기 4MP가 형성된 상기 그래핀 층 상에 상기 ALD 공정에 의해, 도펀트 층을 형성하여, 상기 기능화된 그래핀 구조체를 제조하였다. 상기 도펀트 층을 형성하기 위해, 상기 ALD 챔버에 제공되는 상기 도펀트 물질(ZnO)의 전구체로 diethyl zinc(DEZ), 반응체로 deionized water(H2O)를 사용하였다. 상기 도펀트 물질의 상기 전구체가 증기화되는 온도는 25℃이다. 상기 ALD 공정에서, 상기 ALD 챔버 내부로 DEZ를 공급하는 단계(2초), 아르곤 가스를 이용한 퍼지 단계(60초), H2O를 공급하는 단계(2초), 및 아르곤 가스를 이용한 퍼지 단계(90초)를 하나의 단위 공정(1cycle)으로 하여, 상기 단위 공정의 반복 수행 횟수를 조절하여, 상기 도펀트 층의 두께를 조절하였다. 상기 ALD의 상기 단위 공정(cycle) 1회 수행 시, 상기 4MP가 형성된 상기 그래핀 층 상에 상기 도펀트 층이 성장되는 속도는 1Å/cycle이다.
AFM(Atomic Force Microscope) 기기를 이용하여, 유기 링커 층이 형성되지 않은 그래핀 층 상에 도펀트 층이 형성된 그래핀 구조체와 유기 링커 층이 형성된 그래핀 층 상에 도펀트 층이 형성된 기능화된 그래핀 구조체의 표면 형상 이미지를 측정하였다.
도 7의 (a) 및 (b)를 참조하면, 유기 링커 층이 형성되지 않은 그래핀 층 상에 도펀트 층이 형성된 그래핀 구조체의 경우, 상기 그래핀 층이 제공된 상기 기판의 상기 제1 부분, 및 상기 그래핀 층이 제공되지 않은 상기 기판의 제2 부분의 표면 형상 높이가 동일하게 증가하지 않은 것을 확인하였다. 상기 그래핀 층이 제공되지 않은 상기 기판의 상기 제2 부분 대비 상기 그래핀 층이 제공된 상기 기판의 상기 제1 부분에 해당되는 상기 그래핀 구조체의 높이가 더 낮은 것을 확인하였다. 이로부터, 상기 유기 링커 층이 형성되지 않은 상기 그래핀 층 상에는 상기 도펀트 층의 형성이 어렵다는 것을 알 수 있었다.
도 8의 (a) 및 (b)를 참조하면, 기능화된 그래핀 구조체의 경우, 상기 그래핀 층이 제공되지 않은 상기 기판의 상기 제1 부분, 및 상기 그래핀 층이 제공된 상기 기판의 상기 제2 부분의 표면 형상 높이가 동일하게 증가하는 것을 확인하였다. 이로부터, 상기 유기 링커 층에 의해 상기 그래핀 층이 기능화되어, 상기 기판의 상기 제2 부분에 상기 도펀트 층이 형성되는 것과 동일하게 상기 그래핀 층 상에 상기 도펀트 층이 용이하게 형성되는 것을 알 수 있었다.
도 9는 유기 링커 층이 형성된 그래핀 구조체, 기능화된 그래핀 구조체의 XPS 그래프이다. 구체적으로, 도 9의 (a)는 유기 링커 층이 형성된 그래핀 구조체의 XPS 그래프이고, 도 9의 (b), (c), 및 (d)는 기능화된 그래핀 구조체의 XPS 그래프이다.
XPS(X-ray Photoelectron Spectroscopy) 기기를 이용하여, 상기 유기 링커 층이 형성된 그래핀 구조체, 및 상기 기능화된 그래핀 구조체 내부 원자의 결합 에너지(binding energy)에 따른 발광 강도(intensity)를 측정하였다.
도 9의 (a)를 참조하면, 상기 유기 링커 층이 형성된 그래핀 구조체의 경우, 상기 유기 링커인 4MP의 티올기(thiol group)가 포함하는 황(S)에 해당되는 발광 강도 피크(peak)가 S2p1/2 (164.96 eV) 및 S2p3/2 (163.85 eV) 결합 에너지 값에서 나타나는 것을 확인하였다. 이로부터, 상기 그래핀 층 상에 상기 유기 링커 층이 형성된 것을 확인하였다.
도 9의 (b), (c), 및 (d)를 참조하면, 상기 기능화된 그래핀 구조체의 경우, 도 9의 (a)를 참조하여 설명된 것과 같이, S2p1/2 (164.96 eV) 및 S2p3/2 (163.85 eV) 결합 에너지 값에서 나타났던 상기 4MP의 황(S)에 해당되는 발광 강도 피크가 보다 낮은 결합 에너지 값(~162eV)으로 shift되는 것을 확인하였다. 상기 4MP의 황(S)에 해당되는 발광 강도 피크가 보다 낮은 결합 에너지 값으로 shift되는 것은, 상기 4MP의 황(S)과 상기 도펀트 층을 구성하는 ZnO의 상호작용에 의한 결과로 판단된다.
도 10은 유기 링커 층이 형성되지 않은 그래핀 구조체, 유기 링커 층이 형성된 그래핀 구조체, 및 기능화된 그래핀 구조체의 XPS 그래프이다.
도 7 및 도 8을 참조하여 설명된 것과 같이, 유기 링커 층이 형성되지 않은 그래핀 구조체, 유기 링커 층이 형성된 그래핀 구조체, 및 도펀트 층의 두께(2nm, 4nm, 6nm)가 다른 기능화된 그래핀 구조체를 제조하였다.
XPS(X-ray Photoelectron Spectroscopy) 기기를 이용하여, 유기 링커 층이 형성되지 않은 그래핀 구조체, 유기 링커 층이 형성된 그래핀 구조체, 및 도펀트 층의 두께(2nm, 4nm, 6nm)가 다른 기능화된 그래핀 구조체 내부 원자의 결합 에너지(binding energy)에 따른 발광 강도(intensity)를 측정하였다.
도 10의 (a)를 참조하면, 상기 유기 링커 층이 형성되지 않은 그래핀 구조체는, 도 9를 참조하여 설명된 것과 같이, S2p1/2 (164.96 eV) 및 S2p3/2 (163.85 eV) 결합 에너지 값에서 상기 4MP의 황(S)에 해당되는 발광 강도 피크가 나타나지 않는 것을 확인하였다.
반면, 상기 유기 링커 층이 형성된 그래핀 구조체의 경우, 상기 4MP의 황(S)에 해당되는 발광 강도 피크가 나타나는 결합 에너지 값과 유사한 약 164eV 결합 에너지 값에서 발광 강도 피크가 나타나는 것을 확인하였다. 이로부터, 상기 그래핀 층 상에 상기 유기 링커 층이 형성된 것을 확인하였다.
또한, 상기 기능화된 그래핀 구조체의 경우, 도 9를 참조하여 설명된 것과 같이, 상기 4MP의 황(S)과 상기 도펀트 층을 구성하는 상기 도펀트 물질인 ZnO의 상호작용에 의해, 상기 4MP의 황(S)에 해당되는 발광 강도 피크가 보다 낮은 결합 에너지 값으로 shift되어, 약 162eV 결합 에너지 값에서 발광 강도 피크가 나타나는 것을 확인하였다.
도 10의 (b)를 참조하면, 상기 유기 링커 층이 형성된 그래핀 구조체의 상기 그래핀 층의 탄소(C) 원소에 해당되는 피크인 C1s 발광 강도 피크(284.40eV)가 상기 유기 링커 층이 형성되지 않은 그래핀 구조체의 C1s 발광 강도 피크(284.45eV) 대비 보다 낮은 결합 에너지 값에서 나타나는 것을 확인하였다. 상기 유기 링커 층이 형성된 그래핀 구조체의 C1s 발광 강도 피크가 상기 유기 링커 층이 형성되지 않은 그래핀 구조체의 C1s 발광 강도 피크보다 보다 낮은 결합 에너지 값으로 shift되는 것은, 상기 유기 링커인 상기 4MP에 의한 상기 그래핀 층의 P 도핑에 의한 결과로 판단된다.
또한, 상기 기능화된 그래핀 구조체의 경우, 상기 그래핀 층 상에 형성된 상기 도펀트 층의 두께가 0nm, 2nm, 4nm, 6nm로 증가함에 따라, 상기 그래핀 층의 C1s 발광 강도 피크가 나타나는 결합 에너지 값이 각각 284.40eV, 284.55eV, 284.7eV, 284.95eV로 증가하는 것을 확인하였다. 이와 같이, 상기 그래핀 층 상에 형성된 상기 도펀트 층의 두께가 증가함에 따라, 상기 그래핀 층의 C1s 발광 강도 피크가 나타나는 결합 에너지 값이 증가하는 것은, 상기 도펀트 층의 ZnO로부터 상기 그래핀 층으로 전자 공여(electron donation)가 발생하여 나타난 결과로 판단된다. 또한, 이러한 상기 그래핀 층의 N 도핑은, 상기 그래핀 층의 페르미 레벨(Fermi level)을 증가시킬 것으로 판단된다.
도 10의 (c)를 참조하면, 상기 유기 링커 층이 형성되지 않은 그래핀 구조체, 상기 유기 링커 층이 형성된 그래핀 구조체, 및 상기 기능화된 그래핀 구조체 모두 상기 SiO2/p+Si 웨이퍼 기판의 실리콘(Si)에 해당되는 피크인 Si2p 발광 강도 피크가 나타나는 결합 에너지 값에 차이가 없는 것을 확인하였다. 상기 유기 링커 층이 형성되지 않은 그래핀 구조체, 상기 유기 링커 층이 형성된 그래핀 구조체, 및 상기 기능화된 그래핀 구조체에서의 전하 이동(charge transfer)의 대부분은, 상기 그래핀 층의 그래핀과 상기 도펀트 층의 ZnO 사이에서 발생하여 나타난 결과로 판단된다.
도 11은 상기 유기 링커 층이 형성되지 않은 그래핀 구조체, 상기 유기 링커 층이 형성된 그래핀 구조체, 및 상기 기능화된 그래핀 구조체의 Raman spectra 그래프이다.
도 7 및 도 8을 참조하여 설명된 것과 같이, 상기 유기 링커 층이 형성되지 않은 그래핀 구조체, 상기 유기 링커 층이 형성된 그래핀 구조체, 및 상기 도펀트 층의 두께(2nm, 4nm, 6nm)가 다른 상기 기능화된 그래핀 구조체를 제조하였다.
라만 분광기(Raman spectrograph)를 이용하여, 상기 유기 링커 층이 형성되지 않은 그래핀 구조체, 상기 유기 링커 층이 형성된 그래핀 구조체, 및 상기 기능화된 그래핀 구조체의 Raman shift 값에 따른 발광 강도 피크 값을 측정하였다.
도 11을 참조하면, 상기 도펀트 층의 두께가 2nm인 상기 기능화된 그래핀 구조체의 상기 그래핀 층의 그래핀의 carrier 농도를 나타내는 G 피크의 발광 강도 피크 값(1586.8)로 가장 작은 것을 확인하였다. 이는, 공기 중의 수분 및 산소, 또는 상기 SiO2/p+Si 웨이퍼 기판의 상기 SiO2 표면 상의 charge impurities에 의한 상기 그래핀 층의 P 도핑에 의해 나타난 결과로 판단된다.
또한, 상기 유기 링커 층이 형성된 그래핀 구조체의 경우, 그래핀을 나타내는 G 피크와 결함(defects)을 나타내는 D 피크가 상기 유기 링커 층이 증착되지 않은 그래핀 구조체보다 upshift되는 것을 확인하였다. 이는, 도 10을 참조하여 설명된 것과 같이, 상기 4MP로부터 상기 그래핀 층으로 hole transfer(P 도핑)가 발생하여 나타난 결과로 판단된다.
또한, 상기 그래핀 층 상에 형성된 상기 도펀트 층의 두께가 증가함에 따라, 상기 기능화된 그래핀 구조체의 G 피크는 증가하고, D 피크는 감소하는 것을 확인하였다. 이는, 상기 도펀트 층의 ZnO으로부터 상기 그래핀 층의 그래핀으로 전자 도핑(electron doping, N 도핑)이 발생하고, 상기 그래핀 층 상에 형성되는 상기 도펀트 층의 두께가 증가함에 따라, 전자의 농도가 증가하여 나타난 결과로 판단된다.
도 12는 유기 링커 층이 형성되지 않은 그래핀 구조체, 유기 링커 층이 형성된 그래핀 구조체, 및 기능화된 그래핀 구조체의 Raman spectra에서의 I2D/IG 을 나타낸 그래프이다.
도 11의 결과로부터, 상기 유기 링커 층이 형성되지 않은 그래핀 구조체, 상기 유기 링커 층이 형성된 그래핀 구조체, 및 상기 기능화된 그래핀 구조체의 G피크 값과 D피크 값의 비를 산출하였다.
도 12를 참조하면, 도 11을 참조하여 설명된 것과 같이, 상기 도펀트 층의 두께가 2nm인 상기 기능화된 그래핀 구조체의 G 피크의 발광 강도 피크 값(1586.8)로 가장 작기 때문에, I2D/IG 값이 가장 큰 것을 확인하였다. 또한, 상기 그래핀 층 상에 형성된 상기 도펀트 층의 두께가 증가함에 따라, G 피크 값은 증가하고, D 피크 값은 감소하기 때문에, I2D/IG 값이 감소하는 것을 확인하였다.
도 13 및 도 14는 상기 기능화된 그래핀 구조체의 도펀트 층 두께 증가에 따른 그래핀 TFT의 transfer curve 그래프이다. 구체적으로, 도 13은 본 발명의 실시 예에 따른 기능화된 그래핀 구조체의 도펀트 층 두께가 0nm, 1nm, 2nm, 4nm, 6nm, 9nm인 경우, 그래핀 TFT의 transfer curve 그래프이다. 도 14는 본 발명의 실시 예에 따른 기능화된 그래핀 구조체의 도펀트 층 두께가 1.8nm, 2nm, 2.2nm인 경우, 그래핀 TFT의 transfer curve 그래프이다.
상기 기능화된 그래핀 구조체를 제조하되, 소스 및 드레인 전극으로 Ti/Au를 사용하여 그래핀 TFT를 제작하였다. 상기 그래핀 TFT를 상기 ALD 챔버 내에 배치한 후, 상기 기상 증착 공정을 통해, 상기 그래핀 층 상에 상기 유기 링커인 상기 4MP를 증착하고, 상기 ALD 공정을 이용하여, 상기 4MP가 증착된 상기 그래핀 층 상에 상기 도펀트 층의 두께(0nm, 1nm, 1.8nm, 2nm, 2.2nm, 4nm, 6nm, 9nm)를 달리하여 형성하였다. 도 7 및 도 8을 참조하여 설명된 것과 같이, 기계적으로 절단되어 분리된 graphene flakes(그래핀 층)를 채널로 사용하였다. 상기 그래핀 TFT의 드레인 전압(ID)은 0.1V로 일정하게 유지하고, 게이트 전압(VG) 값을 측정하였다.
아래 [식 1]을 이용하여, 상기 그래핀 TFT의 상기 그래핀 층의 페르미 레벨(Fermi level) 값(Ef)을 산출하였다. VDirac(DPs)은 상기 그래핀 TFT의 transfer curve로부터 측정된 값이고, Vf는 Fermi viscosity 값(5.28eVÅ)이고, Cox는 게이트 용량(gate capacitance) 값(1.15x10-8Fcm-2)이고, e는 elementary charge 값(1.6x10-19C)이고, VG는 상기 그래핀 TFT의 VG 측정값이다.
[식 1]
Ef=ħVf (πCox(VG- VDirac)/e)1/2
도 13을 참조하면, 상기 도펀트 층의 두께가 0nm인 경우(유기 링커 층이 형성된 그래핀 구조체), 그래핀 TFT의 VG 값은 22V인 것을 확인하였다. 이는, 도 11을 참조하여 설명된 것과 같이, 상기 그래핀 층의 P 도핑에 의한 결과로 판단된다. 또한, 상기 도펀트 층의 두께가 1nm, 2nm, 4nm, 6nm, 9nm로 증가함에 따라, VG 값이 8V, 0V, -15.8V, -28V, -28,8V로 감소하는 것을 확인하였다. 상기 도펀트 층의 두께가 증가할수록, 상기 그래핀 TFT의 VG 값(DP voltage값)이 감소하는 것을 알 수 있었다. 이는, 상기 도펀트 층의 두께가 증가할수록, 상기 그래핀 TFT의 VG 값이 감소하는 것은, 상기 도펀트 층의 ZnO에 의한 상기 그래핀 층의 N 도핑에 의한 결과로 판단된다. 이로부터, 상기 도펀트 층의 두께를 조절함으로써, 상기 그래핀 층의 N 도핑의 정도를 조절하여 상기 그래핀 TFT의 전기적 특성을 조절하는 것이 가능한 것을 알 수 있었다.
도 14를 참조하면, 상기 도펀트 층의 두께가 1.8nm, 2nm, 2.2nm로 증가함에 따라, VG 값이 V, 1V, 0, -1V로 감소하는 것을 확인하였다. 상기 도펀트 층의 두께의 증가분이 작은 경우에도, 상기 그래핀 TFT의 전기적 특성이 조절되는 것을 알 수 있었다.
도 15는 유기 링커 층이 형성된 그래핀 구조체를 이용하여 제작된 그래핀 TFT의 transfer curve 그래프이다.
상기 유기 링커 층이 형성되지 않은 그래핀 구조체, 및 상기 유기 링커 층이 형성된 그래핀 구조체를 제작한 후, 도 13 및 도 14를 참조하여 설명된 것과 같이, 상기 그래핀 층 상에 상기 소스 및 드레인 전극을 형성하여, 그래핀 TFT를 제작하였다. 상기 그래핀 TFT의 드레인 전압은 0.1V로 일정하게 유지하고, VG 값을 측정하였다.
도 15를 참조하면, 상기 유기 링커 층이 형성된 그래핀 구조체를 이용하여 제작된 상기 그래핀 TFT의 VG 값이 상기 유기 링커 층이 형성되지 않은 그래핀 구조체를 이용하여 제작된 상기 TFT의 VG 값보다 큰 것을 확인하였다. 이는, 도 11을 참조하여 설명된 것과 같이, 상기 그래핀 층의 P 도핑에 의한 결과로 판단된다.
도 16은 기능화된 그래핀 구조체의 도펀트 층 두께에 따른 홀 농도(hole concentration) 및 전자 농도(electron concentration)을 나타낸 그래프이다.
도 16을 참조하면, 상기 도펀트 층의 두께가 0nm, 1nm, 1.8nm로 증가함에 따라, 상기 기능화된 그래핀 구조체의 상기 그래핀 층의 홀 농도는, 1.58x1012cm-2, 5.76x1011cm-2, 7.2x1010cm-2로 감소하는 것을 확인하였다. 또한, 상기 도펀트 층의 두께가 2.2nm에서 6nm로 증가함에 따라, 상기 기능화된 그래핀 구조체의 상기 그래핀 층의 전자 농도는, 7x1010cm-2에서 2.07x1012cm-2로 증가하는 것을 확인하였다. 상기 도펀트 층의 두께가 9nm인 경우, 상기 도펀트 층의 두께가 6nm인 경우와, 상기 그래핀 층의 전자 농도가 동일하게 유지되는 것을 확인하였다. 이로부터, 상기 기능화된 그래핀 구조체의 상기 도펀트 층의 두께를 조절함으로써, 상기 그래핀 층의 도핑 타입(doping type)을 결정할 수 있고, 상기 그래핀 층의 상기 홀 농도 및 상기 전자 농도를 조절할 수 있다는 것을 알 수 있었다.
도 17은 기능화된 그래핀 구조체의 도펀트 층 두께에 따른 홀 이동도(hole mobility) 및 전자 이동도(electron mobility)을 나타낸 그래프이다.
도 17을 참조하면, 상기 도펀트 층의 두께가 증가함에 따라, 상기 기능화된 그래핀 구조체의 상기 그래핀 층의 홀 이동도는 감소하고, 전자 이동도는 증가하는 것을 확인하였다. 단, 상기 도펀트 층의 두께가 9nm인 경우의 상기 그래핀 층의 홀 이동도 및 전자 이동도는, 상기 도펀트 층의 두께가 6nm인 경우의 상기 그래핀 층의 홀 이동도 및 전자 이동도와 동일하게 유지되는 것을 확인하였다.
도 18은 유기 링커 표면 처리 시간에 따른 기능화된 그래핀 구조체의 AFM 이미지들이다. 구체적으로, 도 18의 (a), (b), (c), (d), 및 (e)는 그래핀 층 상의 유기 링커 표면 처리 시간이 각각 0초, 1초, 3초, 5초, 및 10초인 경우, 기능화된 그래핀 구조체의 AFM 이미지들이다.
300nm의 SiO2가 형성된 p+Si 기판 상에 Graphene Square®로부터 수득한 CVD graphene film(그래핀 층)를 형성시켰다. 상기 그래핀 층 상에 상기 유기 링커 표면 처리 시간(0초, 1초, 3초, 5초, 10초)을 달리하여, 상기 유기 링커인 상기 4MP가 증착된 상기 그래핀 층을 제조하였다. 상기 ALD 공정을 50cycles 수행하여, 상기 4MP가 증착된 상기 그래핀 층 상에 상기 도펀트 층을 형성하여, 상기 기능화된 그래핀 구조체를 제조하였다.
AFM(Atomic Force Microscope) 기기를 이용하여, 상기 유기 링커 표면 처리 시간을 달리하여 제조된 상기 기능화된 그래핀 구조체의 표면 형상 이미지를 측정하였다.
도 18을 참조하면, 상기 그래핀 층 상에 상기 유기 링커 표면 처리한 시간이 증가할수록, 상기 기능화된 그래핀 구조체의 표면이 깨끗한 것을 확인하였다. 이로부터, 상기 그래핀 층에 대한 상기 유기 링커 표면 처리 시간이 증가할수록, 상기 그래핀 층이 기능화 되어, 상기 그래핀 층 상에 상기 도펀트 층이 콘포말하게(conformally) 형성되는 것을 알 수 있었다.
도 19는 유기 링커 표면 처리 시간에 따른 그래핀 층의 물 접촉각(contact angle) 및 유기 링커 표면 처리 시간에 따른 기능화된 그래핀 구조체의 UV-VIS 흡광도를 나타낸 그래프이다.
도 18을 참조하여 설명된 것과 같이, 상기 상기 4MP가 증착된 상기 그래핀 층을 제조한 후, 물에 대한 접촉각을 측정하였다. 또한, 상기 4MP가 증착된 상기 그래핀 층에 상기 ALD 공정을 50cycles 수행하여, 상기 기능화된 그래핀 구조체를 제조여, 상기 유기 링커 표면 처리 시간에 따른 UV-VIS 흡광도를 측정하였다.
도 19를 참조하면, 상기 유기 링커 표면 처리 시간이 증가할수록, 상기 4MP가 증착된 상기 그래핀 층의 물에 대한 접촉각이 감소하는 것을 확인하였다. 상기 유기 링커 표면 처리 시간이 증가할수록, 상기 4MP가 증착된 상기 그래핀 층의 표면에 상기 4MP의 활성화기(-OH, -SH)가 증가하여, 상기 그래핀 층의 표면 에너지가 증가하여 나타난 결과로 판단된다. 또한, 상기 유기 링커 처리 시간이 10초인 경우의 물 접촉각과 상기 유기 링커 처리 시간이 20초인 경우의 물 접촉각에 상기 그래핀 층의 물에 대한 접촉각에 변화가 없는 것을 확인하였다.
도 19에서 알 수 있듯이, 상기 유기 링커 표면 처리 시간이 증가할수록, 상기 기능화된 그래핀 구조체의 UV-VIS 흡광도가 증가하는 것을 확인하였다. 또한, 상기 유기 링커 표면 처리 시간이 10초인 경우의 UV-VIS 흡광도와 상기 유기 링커 표면 처리 시간이 20초인 경우의 UV-VIS 흡광도에 변화가 없는 것을 확인하였다. 이로부터, 상기 유기 링커 표면 처리 시간이 10초 이상인 경우, 상기 기능화된 그래핀 구조체의 UV 흡광도(UV absorbance)가 saturation되는 것을 알 수 있었다. 또한, 상기 그래핀 층 표면의 전면에 상기 도펀트 층을 콘포멀하게(conformally) 형성하기 위해, 상기 4MP에 의한 상기 그래핀 층의 기능화가 완전하게 이루어진 것을 알 수 있었다.
도 20 및 도 21은 기능화된 그래핀 구조체를 이용하여 제작한 그래핀 TFT의 공기 중 안정성 테스트 결과를 나타낸 그래프이다. 구체적으로, 도 20은 그래핀 TFT의 시간경과에 따른 게이트 전압(VG)에 대한 드레인 전류(ID)를 나타낸 그래프이고, 도 21은 그래핀 TFT의 시간경과에 따른 전자 이동도(electron mobility) 및 VDirac를 나타낸 그래프이다.
도 13 및 도 14를 참조하여 설명된 것과 같이, 상기 기능화된 그래핀 구조체에 소스 및 드레인 전극을 형성하여 상기 그래핀 TFT를 제작하였다. 단, 상기 기능화된 그래핀 구조체의 상기 4MP가 증착된 상기 그래핀 층 상에 형성된 상기 도펀트 층의 두께는 6nm이다. 상기 그래핀 TFT의 공기 중 안정성을 확인하기 위하여, 60일 동안 상기 그래핀 TFT의 전압(VG)에 대한 드레인 전류(ID)를 측정하였다. 또한, 60일 동안 상기 그래핀 TFT의 전자 이동도(electron mobility) 및 VDirac 값을 측정하였다.
도 20을 참조하면, 30일이 경과하는 동안, 상기 그래핀 TFT의 게이트 전압(VG)에 대한 드레인 전류(ID) 값에 큰 변화가 없는 것을 확인하였다.
도 21에서 알 수 있듯이, 30일이 경과하는 동안, 상기 그래핀 TFT의 전자 이동도는, 4720cm2V-1s-1에서 4350cm2V-1s-1로 소폭 감소하고, 30일이 경과하는 동안, 상기 그래핀 TFT의 VDirac 값은 -30.4V에서 -27.6V로 소폭 증가하는 것을 확인하였다.
도 20 및 도 21의 결과로부터, 상기 4MP의 증착에 의해 기능화된 상기 그래핀 층 상에 무기물질인 ZnO로 형성된 상기 도펀트 층이 콘포멀하게, 그리고 밀도 있게 형성되어, 상기 기능화된 그래핀 구조체를 이용하여 제작된 상기 그래핀 구조체의 공기 중 안정성이 향상되어, 적어도 30일 동안 상기 그래핀 TFT의 전기적 특성이 큰 변화 없이 유지되는 것을 확인하였다.
이와 같이, 상기 그래핀 층 상에 π-π 결합에 의해 상기 유기 링커 층을 형성한 후, 상기 유기 링커 층 상에 상기 금속을 포함하는 도펀트 층을 형성하여 상기 기능화된 그래핀 구조체를 제조할 수 있다. 상기 기능화된 그래핀 구조체의 경우, 상기 그래핀 층 내 결함을 최소화하고, 상기 그래핀 층 상에 상기 도펀트 층이 콘포말하게(conformally) 형성함으로써, 상기 그래핀 층의 전하 캐리어 이동도가 감소되는 현상, 및 상기 도펀트 층의 표면적의 거칠기가 커지는 현상을 방지할 수 있다. 또한, 상기 기능화된 그래핀 구조체를 이용하여 공기 안정성이 뛰어나고, 상기 그래핀 층의 전기적 특성이 유지되는 상기 그래핀 TFT의 제작이 가능하다. 또한, 상기 도펀트 층을 원자층 증착법에 의해 형성되므로, 상기 도펀트 층의 두께를 옹스트롱의 단위로 조절 가능하다. 이에 따라, 상기 도펀트 층의 두께를 조절함으로써, 상기 그래핀 층의 전기적 특성을 용이하게 조절하는 방법을 제공할 수 있다.
이상, 본 발명을 바람직한 실시 예를 사용하여 상세히 설명하였으나, 본 발명의 범위는 특정 실시 예에 한정되는 것은 아니며, 첨부된 특허청구범위에 의하여 해석되어야 할 것이다. 또한, 이 기술분야에서 통상의 지식을 습득한 자라면, 본 발명의 범위에서 벗어나지 않으면서도 많은 수정과 변형이 가능함을 이해하여야 할 것이다.
100: 기판
100a: 그래핀이 제공된 기판의 제1 부분
100b: 그래핀이 제공되지 않은 기판의 제2 부분
200: 그래핀 층
300: 유기 링커 층
400: 도펀트 층

Claims (16)

  1. 그래핀 층을 갖는 기판을 준비하는 단계;
    상기 그래핀 층 상에 유기 링커(organic linker)를 제공하여, 유기 링커 층을 형성하는 단계; 및
    상기 유기 링커 층 상에 금속을 포함하는 도펀트(dopant) 물질을 제공하여, 도펀트 층(dopant layer)을 형성하는 단계를 포함하되,
    상기 유기 링커 층 및 상기 도펀트 층은 인-시츄(in-situ) 진공 공정으로 형성되는 것을 포함하는 기능화된 그래핀 구조체의 제조 방법.
  2. 제1 항에 있어서,
    상기 그래핀 층은, 상기 유기 링커 층에 의해 기능화되어, 상기 도펀트 층이 상기 그래핀 층 상에 콘포말하게(conformally) 형성되는 것을 포함하는 기능화된 그래핀 구조체의 제조 방법.
  3. 제1 항에 있어서,
    상기 유기 링커는, 티올기(thiol group) 및 하이드록실기(hydroxyl group)를 갖는 방향족 원소(aromatic element)인 것을 포함하는 기능화된 그래핀 구조체의 제조 방법.
  4. 제3 항에 있어서,
    상기 유기 링커는, 4MP(4-mercaptophenol) 인 것을 포함하는 기능화된 그래핀 구조체의 제조 방법.
  5. 제3 항에 있어서,
    상기 유기 링커의 티올기가 포함하는 황(S) 및 하이드록실기가 포함하는 산소(O)는, 상기 도펀트 층이 포함하는 상기 금속과 결합하는 것을 포함하는 기능화된 그래핀 구조체의 제조 방법.
  6. 제1 항에 있어서,
    상기 기판은, 상기 그래핀 층이 제공된 제1 부분, 및 상기 그래핀 층이 제공되지 않은 제2 부분을 포함하고,
    상기 그래핀 층 상에 상기 유기 링커를 제공하는 단계는,
    상기 그래핀 층 및 상기 제2 부분 상에 상기 유기 링커 층이 형성되는 것을 포함하는 기능화된 그래핀 구조체의 제조 방법.
  7. 제6 항에 있어서,
    상기 제2 부분 상에 제공된 상기 유기 링커 층은, 원자층 증착법(Atomic Layer Deposition, ALD) 에 의해 상기 유기 링커 층 상에 상기 도펀트 물질을 제공하기 전, 퍼지 공정(purge process)에 의해 제거되고, 상기 그래핀 층 상의 상기 유기 링커 층은 잔존되는 것을 포함하는 기능화된 그래핀 구조체의 제조 방법.
  8. 제1 항에 있어서,
    상기 금속을 포함하는 도펀트 물질은, 아연 금속을 포함하는 기능화된 그래핀 구조체의 제조 방법.
  9. 제1 항에 있어서,
    상기 도펀트 층을 형성하는 단계는,
    상기 도펀트 층의 두께를 옹스트롱(angstrom)의 단위로 조절하는 것을 포함하는 기능화된 그래핀 구조체의 제조 방법.
  10. 제1 항에 있어서,
    상기 그래핀 층 상에 상기 유기 링커를 제공하는 시간이 증가함에 따라, 상기 도펀트 층의 물에 대한 접촉각(contact angle)이 감소하는 것을 포함하는 기능화된 그래핀 구조체의 제조 방법.
  11. 제1 항에 있어서,
    상기 그래핀 층 상에 상기 유기 링커를 제공하는 시간이 증가함에 따라, 상기 도펀트 층의 UV에 대한 흡광도(absorbance)가 증가하는 것을 포함하는 기능화된 그래핀 구조체의 제조 방법.
  12. 기판;
    상기 기판 상의 그래핀 층;
    상기 그래핀 층 상에 배치되고, 상기 그래핀 층과 파이-파이 결합(π-π interaction)을 갖는 유기 링커 층; 및
    상기 유기 링커 층 상의 도펀트 층을 포함하되,
    상기 유기 링커 층은 티올기(thiol group) 및 하이드록실기(hydroxyl group)를 갖는 방향족 원소(aromatic element)를 포함하는 기능화된 그래핀 구조체.
  13. 제12 항에 있어서,
    상기 유기 링커 층은, 상기 그래핀 층 및 상기 도펀트 층 사이에 선택적으로(selectively) 제공되는 것을 포함하는 기능화된 그래핀 구조체.
  14. 제13 항에 있어서,
    상기 기판은, 상기 그래핀 층이 제공되는 제1 부분, 및 상기 그래핀 층이 제공되지 않는 제2 부분을 포함하고,
    상기 도펀트 층은, 상기 기판의 상기 제1 부분, 및 상기 제2 부분 상에 제공되는 것을 포함하는 기능화된 그래핀 구조체.
  15. 제12 항에 있어서,
    상기 도펀트 층의 두께에 따라서, 페르미 레벨(Fermi level)이 조절되는 것을 포함하는 기능화된 그래핀 구조체.
  16. 제12 항에 있어서,
    상기 티올기 및 하이드록실기를 갖는 방향족 원소는, 4MP(4-mercaptophenol)인 것을 포함하는 기능화된 그래핀 구조체.
KR1020150147652A 2015-10-22 2015-10-22 기능화된 그래핀 구조체, 및 그 제조 방법 KR101802601B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150147652A KR101802601B1 (ko) 2015-10-22 2015-10-22 기능화된 그래핀 구조체, 및 그 제조 방법
PCT/KR2016/011870 WO2017069549A1 (ko) 2015-10-22 2016-10-21 기능화된 그래핀 구조체, 및 그 제조 방법
US15/958,538 US10643847B2 (en) 2015-10-22 2018-04-20 Functionalized graphene structure and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150147652A KR101802601B1 (ko) 2015-10-22 2015-10-22 기능화된 그래핀 구조체, 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20170047483A KR20170047483A (ko) 2017-05-08
KR101802601B1 true KR101802601B1 (ko) 2017-11-30

Family

ID=58557312

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150147652A KR101802601B1 (ko) 2015-10-22 2015-10-22 기능화된 그래핀 구조체, 및 그 제조 방법

Country Status (3)

Country Link
US (1) US10643847B2 (ko)
KR (1) KR101802601B1 (ko)
WO (1) WO2017069549A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210088300A (ko) * 2020-01-06 2021-07-14 삼성전자주식회사 그래핀 구조체 및 그 형성 방법
WO2021168441A1 (en) * 2020-02-21 2021-08-26 Culvert Engineering Solutions, Llc Graphene-based chemical sensing device and system
CN111883417B (zh) * 2020-07-27 2021-07-06 长江存储科技有限责任公司 一种三维存储器的制造方法
CN114410329B (zh) * 2022-02-10 2022-10-28 山西沁新能源集团股份有限公司 具有杂化碳的高碳焦及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101400976B1 (ko) * 2012-05-16 2014-05-28 성균관대학교산학협력단 환원된 그래핀 산화물 층을 포함하는 바이오 센서

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8481421B2 (en) 2007-07-25 2013-07-09 California Institute Of Technology Functional anchors connecting graphene-like carbon to metal
US20100258786A1 (en) 2009-04-09 2010-10-14 Northwestern University Self-assembled organic monolayers on graphene and methods of making and using
KR101660413B1 (ko) * 2009-11-02 2016-09-28 삼성전자주식회사 그라펜 및 유기공액분자의 적층 구조체 및 그의 제조방법
WO2012108371A1 (ja) 2011-02-09 2012-08-16 株式会社インキュベーション・アライアンス 多層グラフェン被覆基板の製造方法
KR101275636B1 (ko) * 2011-08-30 2013-06-17 전자부품연구원 도핑 폴리머층을 포함하는 그래핀 기반 적층체
US9632542B2 (en) * 2013-05-02 2017-04-25 The Boeing Company Touch screens comprising graphene layers

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101400976B1 (ko) * 2012-05-16 2014-05-28 성균관대학교산학협력단 환원된 그래핀 산화물 층을 포함하는 바이오 센서

Also Published As

Publication number Publication date
KR20170047483A (ko) 2017-05-08
WO2017069549A1 (ko) 2017-04-27
US10643847B2 (en) 2020-05-05
US20180247816A1 (en) 2018-08-30

Similar Documents

Publication Publication Date Title
Zeng et al. Exploring two-dimensional materials toward the next-generation circuits: from monomer design to assembly control
Pham et al. Recent advances in doping of molybdenum disulfide: industrial applications and future prospects
Kim et al. Atomic layer etching mechanism of MoS2 for nanodevices
Bertolazzi et al. Molecular chemistry approaches for tuning the properties of two-dimensional transition metal dichalcogenides
CN106328708B (zh) 包括二维材料结构的装置及形成该二维材料结构的方法
KR102360025B1 (ko) 비정질 탄소원자층의 형성방법 및 비정질 탄소원자층을 포함하는 전자소자
US8927969B2 (en) Doped graphene electronic materials
US8735985B2 (en) Doped graphene electronic materials
O'Brien et al. Transition metal dichalcogenide growth via close proximity precursor supply
TWI789380B (zh) 具有二維側邊異質結構之半導體裝置及其製造方法
US8685843B2 (en) Direct growth of graphene on substrates
US8278643B2 (en) Doped graphene electronic materials
US10319589B2 (en) High performance thin films from solution processible two-dimensional nanoplates
KR101219769B1 (ko) 탄소 나노구조물 패턴 및 이의 제조 방법, 그리고 탄소 나노구조물 박막 트랜지스터 및 그의 제조 방법
KR101802601B1 (ko) 기능화된 그래핀 구조체, 및 그 제조 방법
US8426842B2 (en) Doped graphene electronic materials
KR101174670B1 (ko) 그래핀 기반 소자에 응용 할 수 있는 패턴된 그래핀의 제조방법
Lu et al. Self-limiting growth of high-quality 2D monolayer MoS2 by direct sulfurization using precursor-soluble substrates for advanced field-effect transistors and photodetectors
CN110885078B (zh) 使用化学气相沉积的多层石墨烯及其制造方法
Choi et al. Synthesis of large-area tungsten disulfide films on pre-reduced tungsten suboxide substrates
US20200357635A1 (en) Large-scale synthesis of 2d semiconductors by epitaxial phase conversion
Lam et al. Morphotaxy of layered van der Waals materials
WO2014030534A1 (ja) グラフェン積層体およびその製造方法
US8455981B2 (en) Doped graphene electronic materials
Giannazzo et al. Integration of 2D Materials for Electronics Applications

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant