KR102360025B1 - 비정질 탄소원자층의 형성방법 및 비정질 탄소원자층을 포함하는 전자소자 - Google Patents

비정질 탄소원자층의 형성방법 및 비정질 탄소원자층을 포함하는 전자소자 Download PDF

Info

Publication number
KR102360025B1
KR102360025B1 KR1020140140165A KR20140140165A KR102360025B1 KR 102360025 B1 KR102360025 B1 KR 102360025B1 KR 1020140140165 A KR1020140140165 A KR 1020140140165A KR 20140140165 A KR20140140165 A KR 20140140165A KR 102360025 B1 KR102360025 B1 KR 102360025B1
Authority
KR
South Korea
Prior art keywords
amorphous carbon
layer
substrate
carbon atomic
atomic layer
Prior art date
Application number
KR1020140140165A
Other languages
English (en)
Other versions
KR20160044977A (ko
Inventor
주원제
김언정
황성우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140140165A priority Critical patent/KR102360025B1/ko
Priority to US14/714,902 priority patent/US9991017B2/en
Publication of KR20160044977A publication Critical patent/KR20160044977A/ko
Application granted granted Critical
Publication of KR102360025B1 publication Critical patent/KR102360025B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/04—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of carbon-silicon compounds, carbon or silicon
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • C01B32/184—Preparation
    • C01B32/186—Preparation by chemical vapour deposition [CVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Thin Film Transistor (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Analytical Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Electrochemistry (AREA)

Abstract

비정질 탄소원자층의 형성방법 및 비정질 탄소원자층을 포함하는 전자소자가 개시된다. 개시된 비정질 탄소원자층의 형성방법은 화학기상증착법(CVD)를 이용하여 게르마늄(Ge) 기판의 표면에 비정질 탄소원자층을 형성한다. 여기서, 반응 챔버 내에 주입되는 반응 가스는 탄소함유 가스와 수소 가스를 포함하고, 상기 반응 챔버 내에서 상기 수소 가스의 분압(partial pressure)은 1~30 Torr가 될 수 있다.

Description

비정질 탄소원자층의 형성방법 및 비정질 탄소원자층을 포함하는 전자소자{Method for forming amorphous carbon monolayer and electronic device having the amorphous carbon monolayer}
비정질 탄소원자층에 관한 것으로, 상세하게는 비정질 탄소원자층을 형성하는 방법과 이러한 비정질 탄소원자층을 포함하는 전자소자에 관한 것이다.
최근에는 나노 전자학(nanoelectronics), 광 전자학(optoelectronics), 화학 센서 등과 같은 다양한 분야에 응용이 가능한 그래핀에 대한 연구가 활발하게 이루어지고 있다. 그래핀은 탄소원자들이 2차원적으로 연결되어 육각형 벌집(hexagonal honeycomb) 구조를 가지는 결정성(crystalline) 물질로서, 원자 크기 수준의 매우 얇은 두께를 가지고 있다. 그래핀은 실리콘(Si)에 비해 높은 전기 이동도 및 우수한 열특성을 가지며, 화학적으로 안정하고, 표면적이 넓다는 장점을 가지고 있다. 그래핀은 화학기상증착법(CVD; Chemical Vapor Deposition)에 의해 합성하거나, 또는 그라파이트(graphite)를 한 겹씩 떼어냄으로써 얻어질 수 있다.
비정질 탄소원자층을 형성하는 방법과 이러한 비정질 탄소원자층을 포함하는 전자소자를 제공한다.
일 측면에 있어서,
화학기상증착(CVD)을 이용하여 게르마늄(Ge) 기판의 표면에 비정질 탄소원자층(amorphous carbon monolayer)을 형성하는 방법에 있어서,
반응 챔버 내에 주입되는 반응 가스는 탄소함유 가스와 수소 가스를 포함하고, 상기 반응 챔버 내에서 상기 수소 가스의 분압(partial pressure)은 1~30 Torr인 비정질 탄소원자층의 형성방법이 제공된다.
상기 수소 가스에 대한 상기 탄소함유 가스의 부피비는 0.05 이상이 될 수 있다. 그리고, 상기 반응 챔버 내의 공정 온도는 850℃ ~ 937℃가 될 수 있다. 상기 반응 챔버 내에는 예를 들면, Ar 또는 N2를 포함하는 불활성 가스(inert gas)가 주입될 수 있다.
상기 게르마늄(Ge) 기판은 지지 기판 상에 마련되어 있을 수 있다. 여기서, 지지 기판은 Si wafer을 포함할 수 있다. 또한, 지지 기판은 SiO2, Al2O3, GaN, Quartz 또는 게르마늄 산화물을 포함할 수도 있다.
상기 CVD 공정에 의해 형성된 비정질 탄소원자층에서, sp2-결합 탄소 원자들(sp2-bonded carbon atoms)에 대한 sp3-결합 탄소 원자들의 비율은 0.2 이하가 될 수 있다.
다른 측면에 있어서,
기판;
상기 기판 상에 마련되는 비정질 탄소원자층;
상기 기판 상에서 상기 비정질 탄소원자층의 양측에 마련되는 소스 및 드레인 전극;
상기 비정질 탄소원자층 상에 마련되는 절연층; 및
상기 산화물층 상에 마련되는 게이트 전극;을 포함하는 트랜지스터 소자가 제공된다.
상기 비정질 탄소원자층층은 채널층(channel layer)이 될 수 있다.
또한, 상기 기판과 상기 비정질 탄소원자층 사이에 채널층이 마련될 수 있다. 여기서, 상기 채널층은 그래핀을 포함할 수 있다. 그리고, 상기 비정질 탄소원자층과 상기 절연층은 게이트 절연층을 구성할 수 있다.
상기 기판의 표면은 절연물로 표면처리되어 있을 수 있다.
다른 측면에 있어서,
서로 이격되게 마련되는 제1 및 제2 전극; 및
상기 제1 및 제2 전극을 연결하도록 마련되어 특정 가스에 대한 가스 흡착판 역할을 하는 비정질 탄소원자층;을 포함하는 가스 센서가 제공된다.
상기 제1 및 제2 전극에 전류를 인가하여 상기 비정질 탄소원자층을 가열함으로써 상기 비정질 탄소원자층에 흡착된 가스를 제거할 수 있다.
다른 측면에 있어서,
기판;
상기 기판 상에 마련되는 적어도 하나의 비정질 탄소원자층; 및
상기 기판 상에 마련되는 적어도 하나의 그래핀층;을 포함하는 투명 전극 구조체가 제공된다.
상기 기판 상에 상기 적어도 하나의 비정질 탄소원자층과 상기 적어도 하나의 그래핀층이 순차적으로 적층되거나 또는 상기 기판 상에 상기 적어도 하나의 그래핀층과 상기 적어도 하나의 비정질 탄소원자층이 순차적으로 적층될 수 있다.
상기 적어도 하나의 비정질 탄소원자층은 상기 복수의 그래핀층 사이에 적층되거나 또는 상기 적어도 하나의 그래핀층은 상기 복수의 비정질 탄소원자층 사이에 적층될 수 있다. 상기 복수의 비정질 탄소원자층과 상기 복수의 그래핀층은 서로 교대로 적층될 수 있다.
실시예에 의하면, CVD 공정에서 수소 가스의 분압, 수소 가스에 대한 탄소함유 가스의 비율 등을 제어함으로써 게르마늄(Ge) 기판의 전 표면에 비정질 구조를 가지며, 2차원 형태의 단일 탄소원자층으로 이루어진 비정질 탄소원자층을 형성할 수 있다. 그리고, 이렇게 성장된 비정질 탄소원자층은 그래핀과 마찬가지로 대부분이 sp2-결합 탄소 원자들로 이루어져 있으므로 우수한 광학적 및 전기적 특성을 가질 수 있다. 이러한 비정질 탄소원자층은 트랜지스터 소자에 적용되어 구동 전압 및 구동 전력을 낮출 수 있고, 또한 가스 센서에 적용되어 특정 가스를 흡착할 수 있다. 또한, 비정질 탄소원자층은 우수한 전기전도 특성을 가지는 투명 전극에도 적용될 수 있다. 이외에도, 비정질 탄소원자층은 배터리 전극이나 또는 전자 소자를 외부로부터 보호하는 보호층 등과 같은 다양한 전자 분야에 응용될 수 있다.
도 1은 CVD 공정에 의해 게르마늄(Ge) 기판의 표면에 성장되고 있는 그래핀의 성장 초기 모습을 찍은 SEM 사진이다.
도 2는 CVD 공정에서 수소 가스의 분압(partial pressure)에 따라 성장된 비정질 탄소 원자층의 직경 변화를 도시한 것이다.
도 3a 내지 도 3d는 CVD 공정에서 수소 가스의 분압이 각각 1Torr, 10Torr, 30Torr 및 50Torr 인 경우에 성장된 비정질 탄소 원자층을 찍은 SEM 사진들이다.
도 4는 CVD 공정에 의해 게르마늄(Ge) 기판의 전 표면에 성장된 그래핀과 비정질 탄소 원자층의 라만(Raman) 분석 결과를 나타낸 것이다.
도 5는 CVD 공정에 의해 게르마늄(Ge) 기판의 전 표면에 성장된 그래핀과 비정질 탄소 원자층의 광투과도를 나타낸 것이다.
도 6a는 HOPG(Highly Oriented Pyrolytic Graphite)의 XPS(X-ray Photoelectron Spectroscopy) 분석 결과를 도시한 것이다.
도 6b는 CVD 공정에 의해 성장된 그래핀의 XPS 분석 결과를 도시한 것이다.
도 6c는 CVD 공정에 의해 성장된 비정질 탄소원자층의 XPS 분석 결과를 도시한 것이다.
도 7은 CVD 공정에 의해 게르마늄(Ge) 기판의 표면에 성장된 비정질 탄소원자층의 단면을 찍은 HR-TEM 사진이다.
도 8a는 CVD 공정에 의해 게르마늄(Ge) 기판의 표면에 성장된 그래핀의 SAED(Selected Area Electron Diffaction) 패턴을 도시한 것이다.
도 8b는 그래핀의 HR-TEM 사진을 도시한 것이다.
도 8c는 SAED 패턴의 마스크 필터링(mask filtering)을 통해 얻어진 그래핀의 Filtered HR-TEM 사진을 도시한 것이다.
도 9a는 CVD 공정에 의해 구리(Cu) 기판의 표면에 성장된 복층 구조의 비정질 탄소막(amorphous carbon film)의 SAED 패턴을 도시한 것이다.
도 9b는 비정질 탄소막의 HR-TEM 사진을 도시한 것이다.
도 9c는 SAED 패턴의 마스크 필터링(mask filtering)을 통해 얻어진 비정질 탄소막의 Filtered HR-TEM 사진을 도시한 것이다.
도 10a는 CVD 공정에 의해 게르마늄(Ge) 기판의 표면에 성장된 비정질 탄소원자층(ACM)의 SAED 패턴을 도시한 것이다.
도 10b는 비정질 탄소원자층의 HR-TEM 사진을 도시한 것이다.
도 10c는 SAED 패턴의 마스크 필터링(mask filtering)을 통해 얻어진 비정질 탄소원자층의 Filtered HR-TEM 사진을 도시한 것이다.
도 11은 예시적인 실시예에 따른 트랜지스터 소자를 도시한 도시한 것이다.
도 12a는 게르마늄(Ge) 기판에 성장된 비정질 탄소원자층의 표면에 증착된 Al2O3층을 찍은 SEM 사진이다.
도 12b는 게르마늄(Ge) 기판에 성장된 그래핀의 표면에 증착된 Al2O3층을 찍은 SEM 사진이다.
도 12c는 구리(Cu) 기판에 성장된 그래핀의 표면에 증착된 Al2O3층을 찍은 SEM 사진이다.
도 13은 다른 예시적인 실시예에 따른 트랜지스터 소자를 도시한 것이다.
도 14는 또 다른 예시적인 실시예에 따른 가스 센서를 도시한 것이다.
도 15a 내지 도 15d는 또 다른 예시적인 실시예에 따른 투명 전극 구조체의 예시들을 도시한 것이다.
도 16은 그래핀층, 비정질 탄소원자층 및 그래핀층과 비정질 탄소원자층의 복합층에 대한 전기전도 특성을 비교하여 도시한 것이다.
이하, 첨부된 도면을 참조하여 실시예를 상세히 설명한다. 도면에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 각 구성요소의 크기나 두께는 설명의 명료성을 위하여 과장되어 있을 수 있다. 또한, 소정의 물질층이 기판이나 다른 층 상에 존재한다고 설명될 때, 그 물질층은 기판이나 다른 층에 직접 접하면서 존재할 수도 있고, 그 사이에 다른 제3의 층이 존재할 수도 있다. 그리고, 아래의 실시예에서 각 층을 이루는 물질은 예시적인 것이므로, 이외에 다른 물질이 사용될 수도 있다.
화학기상증착(CVD; Chemical Vapor Deposition)을 이용한 그래핀의 합성에서, 성장 기판(growth substrate)은 반응 가스에 반응성을 제공하는 촉매 역할을 하고, 그래핀의 육각형 벌집(hexagonal honeycomb) 구조를 잘 형성할 수 있도록 도와주는 격자(lattice) 구조를 제공하는 역할을 한다. CVD 방법으로 고품질의 그래핀을 성장시킬 수 있는 성장 기판으로 일반적으로 구리(Cu), 니켈(Ni), 백금(Pt) 등과 같은 전이 금속(transition metal) 기판이 많이 사용되고 있다. 특히, 전이 금속 기판 중에서 탄소 원자의 고온 용해도가 낮아서 단일층(single layer) 합성이 용이한 구리(Cu) 기판이 가장 많이 사용되고 있다.
한편, CVD 공정에서 전이 금속 기판의 표면에 그래핀의 합성 온도(예를 들면, 대략 1000℃ 정도) 보다 대략 500℃ 이상 낮추어 성장을 수행하게 되면 탄소 원자들이 에너지가 가장 안정화된 육각형 벌집 구조를 가지지 못한 상태에서 서로 결합하게 되고, 비정질의 랜덤(random) 구조를 가지는 비정질 탄소막(amorphous carbon film)이 성장될 수 있다. 이렇게 성장된 비정질 탄소막은 복수개의 탄소원자들이 적층된 복층(multi-layer) 구조를 가지게 된다.
최근에는 그래핀의 성장 기판으로 게르마늄(Ge) 기판을 사용하는 방안이 연구되고 있다. CVD 공정을 이용하여 게르마늄(Ge) 기판의 표면에 그래핀을 성장시키는 방법은 다음과 같다. 반응 챔버 내에 메탄(CH4) 가스와 같은 탄소함유 가스와 수소가스를 주입한 다음, 반응 챔버를 소정 온도로 가열한다. 이에 따라, 고온의 게르마늄(Ge) 기판의 표면 위에서 열분해를 통한 화학 반응이 일어남으로써 게르마늄(Ge) 기판의 표면에 그래핀이 성장하게 된다. 여기서, 게르마늄(Ge) 기판의 표면이 탄소함유 가스와 수소 가스의 반응성을 제공하는 촉매 역할을 하게 되고, 이에 따라 게르마늄(Ge) 기판의 표면에서만 탄소간 결합이 발생함으로써 그래핀이 형성된다.
게르마늄(Ge) 기판은 Ⅳ족 반도체 기판으로서 전이 금속 기판에 비하여 상당히 높은 격자 상수(lattice constant)를 가지고 있고, 이러한 게르마늄(Ge) 기판의 격자 상수는 그래핀의 격자 상수와는 큰 차이를 가지고 있다. 즉, 게르마늄(Ge) 기판은 그래핀과 커다란 격자 불일치(lattice mismatching) 조건을 가지고 있다. 이러한 게르마늄(Ge) 기판의 격자 불일치 조건은 결정성이 우수한 그래핀을 합성하는데에는 단점으로 작용하기 때문에 게르마늄(Ge) 기판을 이용하여 그래핀을 성장시키기 위해서는 성장 속도를 상당히 느리게 제어해야 고품질의 그래핀을 얻을 수 있다.
CVD 공정에서 그래핀의 성장 속도를 결정하는 변수는 공정 온도, 탄소함유 가스의 종류, 공정 압력 등을 들 수 있다. 게르마늄(Ge) 기판을 성장 기판으로 사용하는 경우에는 공정 온도의 변화하지 않고 그래핀과 후술하는 비정질 탄소 원자층을 모두 합성할 수 있다.
'비정질 탄소 원자층(ACM; Amorphous Carbon Monolayer)'이라 함은 비정질의 랜덤(random)한 구조를 가지며, 2차원 형태의 단일 탄소원자층으로 이루어진 물질층을 의미한다. 이러한 비정질 탄소 원자층은 때로는 '비정질 그래핀(amorphous grapheme)'으로 불리기도 한다. 그래핀은 탄소원자들이 2차원적으로 연결되어 육각형 벌집(hexagonal honeycomb) 구조를 가지는 결정성(crystalline) 물질로서, 단일층 또는 복층 구조를 가진다. 이에 반해, 비정질 탄소 원자층은 탄소원자들이 랜덤한 형태로 연결되어 비정질 물질로서, 단일층 구조를 갖는다는 점에서 그래핀과는 다르다. 또한, 전술한 바와 같이 전이 금속 기판의 표면에 낮은 온도에서 합성한 비정질 탄소막은 비정질 물질이지만 벌크(bulk) 구조를 가진다는 점에서 단일층 구조를 가지는 비정질 탄소원자층과는 다르다.
공정 온도로 결정성을 제어하는 경우에는 탄소함유 가스의 분자에서 탈수소 과정이 불완전한 상태에서 분자간 결합이 진행되므로 sp3-결합 탄소원자들(sp3-bonded carbon atoms)의 양이 증가하게 된다. 이러한 sp3-결합 탄소원자들을 포함하는 물질은 π-결합(π-bond)을 가지고 있지 않기 때문에 전기 전도도, 전하 이동도, 광흡수, 광전자 발생 등과 같은 특성을 가지지 못한다. 따라서, CVD 공정으로 게르마늄(Ge) 기판을 성장 기판으로 사용하여 성정된 비정질 탄소원자층은 그래핀과 마찬가지로 고유한 전기적 광학적 기능을 발현시키기 위해서는 sp2-결합 탄소원자들의 비율이 높은 것이 바람직하다. 후술하는 바와 같이, 그래핀과 격차 불일치가 큰 게르마늄(Ge) 기판을 성장 기판으로 사용하여 CVD 공정에 의해 비정질 탄소원자층을 효과적으로 합성할 수 있다.
도 1은 CVD 공정에 의해 게르마늄(Ge) 기판의 표면에 성장되고 있는 그래핀의 성장 초기 모습을 찍은 SEM(Scanning Electron Microscopy) 사진이다. 여기서, 성장 기판으로 사용된 게르마늄(Ge) 기판은 (100) 결정면을 가지고 있다.
도 1을 참조하면, 성장 초기에는 밝은 영역이 어두운 영역으로 둘러싸인 아일랜드들(island)이 성장하고 있는 것을 알 수 있다. 도 1에서 어두운 영역은 그래핀을 나타내며, 이러한 그래핀으로 둘러싸인 가운데의 밝은 영역은 라만 스펙트럼(Raman Spectrum) 분석이나 HR-TEM(High Resolution-Transmission Electron Microscopy) 분석을 통해 비정질 탄소원자층(ACM; amorphous carbon monolayer)으로 확인되었다. 이러한 비정질 탄소원자층 및 그래핀의 성장 거동을 제어하기 위해 CVD 공정 조건에 따른 영향을 조사한 결과, 반응 챔버 내에 주입되는 반응 가스의 압력에 의해 비정질 탄소원자층 및 그래핀의 성장이 가장 크게 영향을 받았다. 구체적으로, 게르마늄(Ge) 기판의 표면에 그래핀을 성장시키기 위한 CVD 공정에서, 반응 챔버 내에는 메탄(CH4) 가스 등과 같은 탄소함유 가스와 수소 가스를 포함하는 반응 가스가 주입된다. 여기서, 반응 챔버 내에 주입되는 수소 가스의 분압(partial pressure)이 비정질 탄소원자층 및 그래핀의 성장 거동에 가장 크게 영향을 주게 된다.
도 2는 CVD 공정에서 수소 가스의 분압(partial pressure)에 따라 성장된 비정질 탄소 원자층의 직경 변화를 도시한 것이다. 여기서, 성장 기판으로는 (100) 결정면을 가지는 게르마늄(Ge) 기판이 사용되었다.
도 2를 참조하면, 수소 가스에 대한 메탄 가스의 부피비(CH4/H2 volumne ratio)를 일정하게 한 상태에서, 수소 가스의 분압이 대략 10 ~ 20 Torr 정도의 낮은 범위에서는 수소 가스의 분압이 증가함에 따라 비정질 탄소 원자층의 성장이 급격하게 증가함을 알 수 있다. 그리고, 수소 가스의 분압이 특정값 이상에서는 수소 가스의 분압이 증가함에 따라 비정질 탄소 원자층의 성장이 줄어들게 되고, 수소 가스의 분압이 대략 70 Torr 이상에서는 비정질 탄소 원자층이 성장되지 않는 것을 알 수 있다.
도 3a 내지 도 3d는 CVD 공정에서 수소 가스의 분압이 각각 1Torr, 10Torr, 30Torr 및 50Torr 인 경우에 성장된 비정질 탄소 원자층을 찍은 SEM 사진들이다. 도 3a 내지 도 3d를 참조하면, 수소 가스의 분압이 1Torr에서 10Torr로 증가하는 경우에는 비정질 탄소원자층의 크기도 증가하였으나, 수소 가스의 분압이 30Torr 및 50Torr로 더 커진 경우에는 오히려 비정질 탄소원자층의 크기는 감소되었음을 알 수 있다.
반응 챔버 내에 주입되는 메탄 가스와 같은 탄소함유 가스는 그래핀의 성장에 필요한 탄소를 제공하는 역할을 한다. 그리고, 반응 챔버 내에 주입되는 수소 가스는 게르마늄(Ge) 기판의 표면 위에서 메탄 가스의 탈수소화를 도와주는 역할을 하는 동시에 성장 초기에 형성되는 그래핀 아일랜드의 가장자리 부분에서 탄소를 제거하는 에칭 역할을 하게 된다. 따라서, 수소 가스의 분압이 커짐에 따라 수소 가스가 탄소를 에칭하는 역할이 더욱 활성화되고, 이에 따라 상대적으로 에칭이 쉽게 되는 비정질 탄소원자층의 성장이 억제될 수 있다. 따라서, 수소 가스의 분압이 70 Torr 이상과 같이 높아지게 되면 비정질 탄소원자층은 형성되지 않고 그래핀만 성장할 수 있다. 한편, 비정질 탄소원자층의 성장이 활발한 20 Torr 이하의 수소 가스의 분압에서는 비정질 탄소원자층의 성장이 주로 일어나게 되므로 게르마늄(Ge) 기판의 전 표면에 본 실시예에 따른 비정질 탄소원자층 만을 형성할 수 있다. 이때, 공정 온도는 예를 들면, 게르마늄(Ge)의 녹는점(937℃) 이하의 온도가 될 수 있지만, 이에 한정되지는 않는다.
이상과 같이, CVD 공정에서 공정 조건(특히, 수소 가스의 분압)을 조절하게 되면 게르마늄(Ge) 기판의 표면에 비정질 구조를 가지며, 2차원 형태의 단일 탄소원자층으로 이루어진 본 실시예에 따른 비정질 탄소원자층을 성장시킬 수 있다. 이를 구체적으로 설명하면 다음과 같다.
먼저, 게르마늄(Ge) 기판을 준비한다. 여기서, 게르마늄(Ge) 기판은 독립적으로 사용되거나 또는 다른 지지 기판 상에 마련되어 사용될 수도 있다. 이러한 지지 기판으로는 예를 들면 실리콘 웨이퍼(Si wafer)가 사용될 수 있다. 하지만, 이에 한정되는 것은 아니며 지지 기판은 예를 들면, SiO2, Al2O3, GaN, Quartz 또는 게르마늄 산화물 등을 포함할 수도 있다.
다음으로, 반응 챔버 내에 게르마늄(Ge) 기판을 장입한 다음, 이 반응 챔버반응 내에 반응 가스를 주입한다. 반응 가스에는 탄소함유 가스와 수소 가스가 포함될 수 있다. 탄소함유 가스로는 예를 들면 메탄(CH4) 가스가 사용될 수 있으나, 이는 단지 예시적인 것으로, 이외에도 탄소를 포함하는 다른 다양한 가스가 사용될 수 있다. 여기서, 메탄 가스와 같은 탄소함유 가스는 탄소를 제공하는 역할을 하며, 수소 가스는 게르마늄(Ge) 기판의 표면 위에서 탄소함유 가스, 예를 들면 메탄 가스의 탈수소화를 도와주는 역할을 한다.
비정질 탄소원자층을 성장시키기 위한 공정조건으로 반응 챔버 내에 주입되는 수소 가스의 분압은 대략 1~30Torr 정도로 조절될 수 있다. 그리고, 반응 챔버 내에 주입되는 탄소함유 가스와 수소 가스는 소정의 비율을 가질 수 있다. 구체적으로, 수소 가스에 대한 탄소함유 가스의 부피비(volume ratio)는 대략 0.05 이상이 될 수 있다. 또한, 반응 챔버 내에는 예를 들면, 아르곤(Ar) 가스 또는 질소(N2) 가스 등과 같은 불활성 가스(inert gas)가 더 주입될 수 있다.
이어서, 반응 챔버 내부를 소정 온도로 가열한다. 이러한 공정 온도는 예를 들면, 게르마늄(Ge)의 녹는점(937℃) 이하의 온도, 보다 구체적으로는 대략 850℃~937℃ 정도가 될 수 있다. 하지만, 반드시 이에 한정되는 것은 아니다.
이상과 같은 공정 조건들을 이용하여 CVD 공정을 통해 게르마늄(Ge) 기판의 전 표면 상에 비정질 탄소원자층을 균일하게 성장시킬 수 있다. 이렇게 CVD 공정에 의해 형성된 비정질 탄소원자층에서, 후술하는 바와 같이 sp2-결합 탄소 원자들(sp2-bonded carbon atoms)에 대한 sp3-결합 탄소 원자들(sp3-bonded carbon atoms)의 비율이 대략 0.2 이하가 될 수 있다. 이와 같이, 비정질 탄소원자층에서 sp3-결합 탄소 원자들의 비율이 적기 때문에 비정질 탄소원자층은 그래핀과 마찬가지로 고유한 전기적 광학적 기능을 발현시킬 수 있다.
도 4는 CVD 공정에 의해 게르마늄(Ge) 기판의 전 표면에 성장된 그래핀과 비정질 탄소원자층의 라만(Raman) 분석 결과를 나타낸 것이다.
그래핀을 게르마늄(Ge) 기판의 전 표면에 성장시키기 위해서, 수소 가스의 분압은 90Torr, 공정 온도는 920℃로 하여 5시간 동안 성장시켰다. 그리고, 메탄 가스와 수소 가스는 각각 5sccm 및 500sccm 의 속도로 반응 챔버 내에 주입하였으며, 수소 가스에 대한 메탄 가스의 부피비는 0.01로 하였다. 그리고, 비정질 탄소원자층을 게르마늄(Ge) 기판의 전 표면에 성장시키기 위해서, 수소 가스의 분압은 4Torr, 공정 온도는 920℃로 하여 그래핀에 비해 빠른 시간 내에 성장시켰다. 그리고, 메탄 가스와 수소 가스는 각각 3sccm 및 15sccm 의 속도로 반응 챔버 내에 주입하였으며, 수소 가스에 대한 메탄 가스의 부피비는 0.2로 하였다. 도 4에 도시된 라만 분석 결과는 게르마늄(Ge) 기판의 전 표면 영역에서 동일하게 나왔으며, 이로부터 그래판과 비정질 탄소원자층은 게르마늄(Ge) 기판의 전 표면 상에 균일하게 성장되었음을 알 수 있다.
도 4에 도시된 라만 분석 결과는 게르마늄(Ge) 기판의 표면에 성장된 그래핀 및 비정질 탄소원자층을 각각 SiO2층이 표면에 형성된 실리콘 웨이퍼에 전사한 다음 측정된 결과를 나타낸 것이다. 전사 공정은 일반적으로 알려진 방법으로서 다음과 같은 방법이 사용되었다. 이하에서는 그래핀의 경우를 예로 들어 설명한다. 먼저, 게르마늄(Ge) 기판의 표면에 성장된 그래핀 상에 Au를 30nm의 두께로 증착한 다음, 그 위에 PMMA(poly(methylmethacrylate))를 클로로포름(chloroform)에 용해시킨 용액을 스핀코팅 법으로 대략 100nm 두께로 코팅한 후 건조시킨다. 그리고, 이를 H2O2, HCl 및 HF의 혼합 용액 위에 올려 놓게 되면 게르마늄(Ge) 기판이 용해되어 제거된다. 이후, PMMA층/Au층/그래핀을 DI water(deionized water)에 세척한 다음, 이를 SiO2층이 표면에 형성된 실리콘 웨이퍼에 전사한다. 이어서, 아세톤 용액을 이용하여 PMMA층 제거하고, Au etchant를 이용하여 Au층을 제거한 다음, DI water를 이용한 세척과정을 거치면 전사 과정에 완료된다.
도 4를 참조하면, 그래핀의 경우에는 전형적인 라만 피크(Raman peak)를 보여준다. 구체적으로, 2D-band(2700 cm-1)가 G-band(1580 cm-1)에 비하여 5배 정도 높은 값을 나타냄으로써 탄소 원자들 사이의 π-결합에 의한 공명 특성이 우수하게 나타나고 있음을 보여주고 있으며, 또한 단일층으로 형성되었음을 알 수 있다. 그리고, 구조적 결함을 나타내는 D-band(대략 1350 cm-1)가 G-band와 대비하여 그 비율이 대략 0.04 정도로 기존이 전이 금속 기판을 이용하여 합성된 그래핀에 비하여 매우 양호한 특성을 보여주고 있다. 그리고, 비정질 탄소원자층(ACM)의 경우에는 결정성이 없기 때문에 그래핀에 비해 2D-band의 크기가 크게 감소하였으며, D-band의 크기는 상대적으로 증가하였음을 알 수 있다.
도 5는 CVD 공정에 의해 게르마늄(Ge) 기판의 전 표면에 성장된 그래핀과 비정질 탄소원자층의 광투과도를 나타낸 것이다. 도 5에 도시된 결과는 게르마늄(Ge) 기판의 표면에 성장된 그래핀 및 비정질 탄소원자층을 각각 Quartz 기판에 전사한 다음 측정된 결과를 나타낸 것이다. 여기서, 그래핀 및 비정질 탄소원자층의 성장 방법 및 전사 공정은 전술한 도 4의 경우와 동일하다.
도 5를 참조하면, 그래핀의 경우 가시광선 영역에서는 광투과도가 대략 97% 정도를 나타냈으며, 파장이 450nm 이하의 자외선 영역에서는 광투과도가 가시광선 영역에 비해 약간 감소하는 경향을 나타냈다. 한편, 비정질 탄소원자층의 경우 가시광선 영역에서는 그래핀과 거의 유사한 광투과도를 나타내었으나, 자외선 영역에서는 파장이 짧아질수록 광투과도가 급격히 감소하는 것을 보여주었다. 이것은 비정질 탄소원자층이 그래핀에 비해 상대적으로 많은 결함(defect)으로 가지고 있기 때문에 비정질 탄소원자층에서는 공기 중에 있는 탄소함유 가스, 예를 들면 탄화수소(hydrocarbon) 가스의 흡착이 더 많이 발생되었기 때문으로 이해될 수 있다. 하지만, 파장이 450nm 이상의 가시광선 영역에서는 비정질 탄소원자층이 그래핀과 거의 유사한 광투과도를 나타내고 있으므로, 게르마늄(Ge) 기판의 표면에 성장된 비정질 탄소원자층은 그래핀과 마찬가지로 단일층을 가진다는 것을 알 수 있다.
도 6a는 HOPG(Highly Oriented Pyrolytic Graphite)의 XPS(X-ray Photoelectron Spectroscopy) 분석 결과를 도시한 것이다. 그리고, 6b는 CVD 공정에 의해 성장된 그래핀의 XPS 분석 결과를 도시한 것이며, 도 6c는 CVD 공정에 의해 성장된 비정질 탄소원자층의 XPS 분석 결과를 도시한 것이다. 도 6a 내지 도 6c에 도시된 C 1s는 탄소원자 1s orbital의 전자 상태를 의미한다. 여기서, sp2-결합 탄소 원자들(sp2-bonded carbon atoms)에 대한 sp3-결합 탄소 원자들(sp3-bonded carbon atoms)의 비율을 정량적으로 분석하기 위해 doniach-sunjic model 및 voigt model을 바탕으로 피팅(fitting)을 실시하였다.
도 6a를 참조하면, HOPG는 모두 sp2-결합 탄소 원자들로 이루어져 있음을 알 수 있다. 그리고, 6b를 참조하면, CVD 공정에 의해 성장된 그래핀의 경우에는 sp2-결합 탄소 원자들에 대한 sp3-결합 탄소 원자들의 비율이 8.4%(즉, 0.084) 정도로 측정되었다. 또한, 6c를 참조하면, CVD 공정에 의해 성장된 비정질 탄소원자층의 경우에는 sp2-결합 탄소 원자들에 대한 sp3-결합 탄소 원자들의 비율이 10.8%(즉, 0.108) 정도로 측정되었다. HOPG의 경우에는 일반적인 CVD 공정온도(예를 들면, 대략 1000℃ 정도)에 비해 훨씬 높은 온도(예를 들면, 2500℃ 이상)에서 합성되기 때문에 결정성이 우수하고 결함이 없으므로 HOPG는 sp2-결합 탄소 원자들로만 이루어진다. 그러나, CVD 공정에 의해 성장된 그래핀의 경우에는 HOPG에 비해 공정온도가 낮고 또한 외부 환경으로부터 표면이 오염됨으로써 sp3-결합 탄소 원자들이 나타날 수 있다. CVD 공정에 의해 성장된 비정질 탄소원자층의 경우에는 CVD 공정에 의해 성장된 그래핀에 비하여 sp2-결합 탄소 원자들에 대한 sp3-결합 탄소 원자들의 비율이 대략 2% 만 증가하였으므로, CVD 공정에 의해 성장된 비정질 탄소원자층은 CVD 공정에 의해 성장된 그래핀과 마찬가지로 대부분 sp2-결합 탄소 원자들로 이루어진다는 것을 알 수 있다.
도 7은 CVD 공정에 의해 게르마늄(Ge) 기판의 표면에 성장된 비정질 탄소원자층의 단면을 찍은 HR-TEM 사진이다. 도 7을 참조하면, 게르마늄(Ge) 기판의 표면에 단일층의 비정질 탄소원자층이 형성되었음을 알 수 있다. 도 7에서 비정질 탄소원자층을 덮고 있는 비정질 탄소(amorphous carbon)는 단면 HR-TEM 용 시편을 제작하기 위해서는 추가로 증착된 것이다.
도 8a는 CVD 공정에 의해 게르마늄(Ge) 기판의 표면에 성장된 그래핀의 SAED(Selected Area Electron Diffaction) 패턴을 도시한 것이며, 도 8b는 그래핀의 HR-TEM 사진을 도시한 것이다. 그리고, 도 8c는 SAED 패턴의 마스크 필터링(mask filtering)을 통해 얻어진 그래핀의 Filtered HR-TEM 사진을 도시한 것이다. 도 9a는 CVD 공정에 의해 구리(Cu) 기판의 표면에 성장된 복층 구조의 비정질 탄소막(amorphous carbon film)의 SAED 패턴을 도시한 것이며, 도 9b는 비정질 탄소막의 HR-TEM 사진을 도시한 것이다. 그리고, 도 9c는 SAED 패턴의 마스크 필터링(mask filtering)을 통해 얻어진 비정질 탄소막의 Filtered HR-TEM 사진을 도시한 것이다. 도 10a는 CVD 공정에 의해 게르마늄(Ge) 기판의 표면에 성장된 비정질 탄소원자층(ACM)의 SAED 패턴을 도시한 것이며, 도 10b는 비정질 탄소원자층의 HR-TEM 사진을 도시한 것이다. 그리고, 도 10c는 SAED 패턴의 마스크 필터링(mask filtering)을 통해 얻어진 비정질 탄소원자층의 Filtered HR-TEM 사진을 도시한 것이다.
도 8c, 도 9c 및 도 10c를 비교하면 도 10c에 도시된 비정질 탄소원자층의 Filtered HR-TEM 사진은 도 9c에 도시된 비정질 탄소막의 Filtered HR-TEM 사진과 매우 유사하며, 도 8c에 도시된 그래핀의 Filtered HR-TEM 사진와는 크게 다르다. 따라서, 본 실시예에 따른 비정질 탄소원자층은 비정질 탄소막과 같은 비정질의 랜덤(random)한 구조를 가졌다는 것을 알 수 있다.
이상과 같이, CVD 공정에서 수소 가스의 분압, 수소 가스에 대한 탄소함유 가스의 비율 등을 제어함으로써 게르마늄(Ge) 기판의 전 표면에 비정질 구조를 가지며, 2차원 형태의 단일 탄소원자층으로 이루어진 비정질 탄소원자층을 형성할 수 있다. 그리고, 이렇게 성장된 비정질 탄소원자층은 그래핀과 마찬가지로 대부분이 sp2-결합 탄소 원자들로 이루어져 있으므로 우수한 광학적 및 전기적 특성을 가질 수 있다. 이러한 비정질 탄소원자층은 다양한 전자 분야에 응용될 수 있다.
도 11은 예시적인 실시예에 따른 트랜지스터 소자를 도시한 도시한 것이다.
도 11을 참조하면, 트랜지스터 소자(100)는 기판(110)과, 이 기판(110)에 마련되는 채널층(130)과, 채널층(130)의 양측에 마련되는 소스 전극(121) 및 드레인 전극(122)과, 소스 전극(121)과 드레인 전극(122) 사이의 채널층(130)에 마련되는 게이트 절연층(140)과, 게이트 절연층(140)에 마련되는 게이트 전극(150)을 포함한다.
기판(110)으로는 예를 들면, 실리콘 기판과 같은 반도체 기판이 사용될 수 있으나, 이에 한정되는 것은 아니며 이외에도 다양한 재질의 기판이 사용될 수 있다. 또한, 기판(110)의 상면에는 기판(110)과 채널층(130) 사이의 절연을 위한 것으로, 예를 들면 실리콘 산화물 등과 같은 절연물(112)로 표면처리 되어 있을 수 있다. 한편, 기판(110)이 절연성 물질을 포함하는 경우에는 절연물(112)은 마련되지 않을 수 있다.
기판(110) 상에는 채널층(130)이 마련되어 있다. 여기서, 채널층(130)은 단층 또는 복층 구조의 그래핀을 포함할 수 있다. 이러한 그래핀을 포함하는 채널층(130)의 양측에는 소스 전극(121) 및 드레인 전극(122)이 채널층(130)과 전기적으로 연결되도록 마련되어 있다. 소스 전극(121) 및 드레인 전극(122)은 금속 또는 금속 화합물을 포함할 수 있다. 여기서, 금속은 그래핀으로 이루어진 채널층(130)과 오믹 콘택(ohmic contact)을 형성할 수 있는 물질, 예를 들면, Au, Cu, Ni, Ti, Pt, Ru, Pd 등으로 이루어진 그룹에서 선택된 적어도 하나를 포함할 수 있다. 그리고, 금속 화합물은 예를 들면 도전성 산화물을 포함할 수 있다. 이러한 소스 전극(121) 및 드레인 전극(122)은 단층 또는 복층 구조를 가질 수 있다.
소스 전극(121)과 드레인 전극(122) 사이의 채널층(130)에는 게이트 절연층(140)이 마련되어 있다. 여기서, 게이트 절연층(140)은 채널층(130)에 마련된 비정질 탄소원자층(141)과, 이 비정질 탄소원자층(141)에 마련된 절연층(142)을 포함한다. 여기서, 비정질 탄소원자층(141)은 전술한 바와 같이, 비정질의 랜덤한 구조를 가지며 2차원 형태의 단일 탄소원자층으로 이루어진 물질층을 의미한다. 그리고, 절연층(142)은 다양한 절연물질, 예를 들면. 실리콘 질화물, 실리콘 산화물, 실리콘 질산화물, 알루미늄 산화물, 하프늄 산화물, 절연성 폴리머 등을 포함할 수 있지만, 이에 한정되는 것은 아니다.
게이트 절연층(140)에는 게이트 전극(150)이 마련되어 있다. 게이트 전극(150)은 금속을 포함할 수 있다. 게이트 전극(150)은 소스 전극(121) 및 드레인 전극(122)과 동일한 물질을 포함할 수 있지만, 다른 물질을 포함할 수도 있다. 예를 들면, 게이트 전극(150)은 Au, Cu, Ni, Ti, Pt, Ru, Pd 등으로 이루어진 그룹에서 선택된 적어도 하나를 포함할 수 있지만 이에 한정되는 것은 아니다. 이러한 게이트 전극(150)은 단층 또는 다층 구조를 가질 수 있다.
상기와 같은 구조의 트랜지스터 소자(100)에서, 그래핀으로 이루어진 채널층(130)의 상면에 비정질 탄소원자층(141)이 형성되어 있다. 이러한 비정질 탄소원자층(141)은 절연층(142)과 함께 게이트 절연층의 역할을 하는 동시에 절연층(142)의 균일한 증착을 위한 버퍼층(buffer layer)의 역할을 할 수 있다.
도 12a는 게르마늄(Ge) 기판에 성장된 비정질 탄소원자층의 표면에 증착된 Al2O3층을 찍은 SEM 사진이다. 그리고, 도 12b는 게르마늄(Ge) 기판에 성장된 그래핀의 표면에 증착된 Al2O3층을 찍은 SEM 사진이다. 도 12c는 구리(Cu) 기판에 성장된 그래핀의 표면에 증착된 Al2O3층을 찍은 SEM 사진이다. 도 12a 내지 도 12c에는 비정질 탄소원자층 및 그래핀의 표면에 ALD(Atomic Layer Deposition) 방법으로 Al2O3층을 20nm 두께로 증착한 다음, Al2O3층의 표면을 찍은 SEM 사진이 도시되어 있다.
도 12a를 참조하면, 비정질 탄소원자층의 표면에는 Al2O3층이 매우 균일하게 증착되었음을 알 수 있다. 이에 반해, 도 12b 및 도 12c를 참조하면, 게르마늄(Ge) 기판에 성장된 그래핀의 표면 및 구리(Cu) 기판에 성장된 그래핀의 표면에서는 Al2O3층이 전 표면에 걸쳐 균일하게 증착되지는 않았음을 알 수 있다. 이러한 결과결과로부터 비정질 탄소원자층의 표면에는 Al2O3층 등과 같은 절연층을 균일하게 형성할 수 있음을 알 수 있다. 이와 같이, 그래핀으로 이루어진 채널층(130)에 비정질 탄소원자층(141)을 형성하고, 그 위에 절연층(142)을 형성하게 되면EOT(Equivalent Oxide Thickness)를 감소시킬 수 있으며, 이에 따라 낮은 구동전압 및 낮은 구동전력으로 동작하는 트랜지스터 소자(100)를 구현할 수 있다.
도 13은 다른 예시적인 실시예에 따른 트랜지스터 소자를 도시한 것이다.
도 13을 참조하면, 트랜지스터 소자(200)는 기판(210)과, 이 기판(210)에 마련되는 채널층(230)과, 채널층(230)의 양측에 마련되는 소스 전극(221) 및 드레인 전극(222)과, 소스 전극(221)과 드레인 전극(222) 사이의 채널층(230)에 마련되는 게이트 절연층(240)과, 게이트 절연층(240)에 마련되는 게이트 전극(250)을 포함한다.
기판(210)의 상면에는 기판(210)과 채널층(230) 사이의 절연을 위한 것으로, 예를 들면 실리콘 산화물 등과 같은 절연물(212)로 표면처리 되어 있을 수 있다. 한편, 기판(210)이 절연성 물질을 포함하는 경우에는 절연물(212)은 마련되지 않을 수 있다. 기판(210) 상에는 비정질 탄소원자층으로 이루어진 채널층(230)이 마련되어 있다.
이러한 비정질 탄소원자층으로 이루어진 채널층(230)의 양측에는 소스 전극(221) 및 드레인 전극(222)이 채널층(230)과 전기적으로 연결되도록 마련되어 있다. 그리고, 소스 전극(221)과 드레인 전극(222) 사이의 채널층(230)에는 게이트 절연층(240)이 마련되어 있으며, 게이트 절연층(240)에는 게이트 전극(250)이 마련되어 있다.
상기와 같은 구조의 트랜지스터 소자(200)에서, 채널층(230)을 구성하는 비정질 탄소원자층은 채널 물질의 역할을 하는 동시에 전술한 바와 같이 게이트 절연층(240)의 균일한 증착을 위한 버퍼층의 역할을 할 수 있다. 전술한 바와 같이, 비정질 탄소원자층으로 이루어진 채널층(230)을 형성하고, 그 위에 게이트 절연층(240)을 형성하면 EOT를 감소시킬 수 있으며, 이에 따라, 낮은 구동전압 및 낮은 구동전력으로 동작하는 트랜지스터 소자(200)를 구현할 수 있다.
도 14는 또 다른 예시적인 실시예에 따른 가스 센서를 도시한 것이다.
도 14를 참조하면, 가스 센서(300)는 서로 이격되게 마련되는 제1 및 제2 전극(310,320)과, 제1 전극(310)과 제2 전극(320) 사이에 마련되는 비정질 탄소원자층(330)을 포함한다. 비정질 탄소원자층(330)은 전술한 바와 같이, 비정질의 랜덤한 구조를 가지며 2차원 형태의 단일 탄소원자층으로 이루어진 물질층으로서, 이러한 비정질 탄소원자층(330)은 특정 가스, 예를 들면, 수소(H2)나 산소(O2) 등에 대한 흡착 특성을 가진다. 따라서, 가스 센서(300)에서 비정질 탄소원자층(330)을 특정 가스를 흡착하는 가스 흡착판으로서의 역할을 할 수 있다. 상기와 같은 구조에서, 특정 가스가 비정질 탄소원자층(330)에 흡착되게 되면 제1 및 제2 전극(310,320)을 통해 특정 가스를 감지할 수 있다.
또한, 비정질 탄소원자층(330)에 특정 가스가 흡착된 상태에서, 제1 및 제2 전극(310,320)을 통해 전류를 인가하게 되면 비정질 탄소원자층(330)이 가열되면서 비정질 탄소원자층(330)에 흡착되었던 특정 가스를 제거할 수 있다. 구체적인 예로서, 비정질 탄소원자층(330)에 예를 들어 산소가 흡착된 상태에서 제1 및 제2 전극(310,320)을 통해 전류를 인가하여 비정질 탄소원자층(330)을 소정 온도 이상으로 가열하게 되면 비정질 탄소원자층(330)과 산소 사이에 형성되었던 반데르발스(Van der Waals) 결합이 깨지면서 산소는 비정질 탄소원자층(330)으로부터 제거될 수 있다.
이상과 같이, 본 실시예에 따른 가스 센서(300)에서는 비정질 탄소원자층(330)을 가스 흡착판으로 사용함으로써 특정 가스를 선택적으로 감지할 수 있고, 또한 비정질 탄소원자층(330)의 가열에 의해 흡착된 특정 가스를 제거함으로써 가스 센서(300)를 효과적으로 재활용할 수 있다.
도 15a 내지 도 15d는 또 다른 예시적인 실시예에 따른 투명 전극 구조체의 예시들을 도시한 것이다.
도 15a를 참조하면, 투명 전극 구조체(400)는 기판(410)과, 이 기판(410)에 순차적으로 마련되는 적어도 하나의 그래핀층(420) 및 적어도 하나의 비정질 탄소원자층(430)을 포함한다. 도면에서는 기판(410) 상에 3개의 그래핀층(420)이 적층된 경우가 도시되어 있으나 이는 단지 예시적인 것으로, 기판(410) 상에는 다양한 개수의 그래핀층(420)이 적층될 수 있다. 그리고, 도면에서는 3개의 그래핀층(420) 상에 하나의 비정질 탄소원자층(430)이 적층된 경우가 도시되어 있으나 이는 단지 예시적인 것으로, 그래핀층(420) 상에는 다양한 개수의 비정질 탄소원자층(430)이 적층될 수 있다.
기판(410) 상에 순차적으로 적층된 그래핀층(420) 및 비정질 탄소원자층(430)은 예를 들면 디스플레이 장치나 터치 패널 등에 투명 전극으로 사용될 수 있다. 이와 같이 그래핀층(420)과 비정질 탄소원자층(430)이 적층된 복합층으로 구성된 투명 전극은 후술하는 바와 같이 그래핀층으로만 구성된 투명 전극에 비하여 우수한 전기전도 특성을 가질 수 있다. 이는 비정질 탄소원자층(430)에는 전체적으로 홀도핑(hole doping)이 발생되어 있는데, 이러한 홀도핑이 그래핀층(420)에 전하를 제공함으로써 전기 전도도를 향상시키는 역할을 할 수 있기 때문이다. 한편, 전술한 바와 같이 비정질 탄소원자층(430)의 표면은 우수한 성막 특성(film forming characteristic)을 가지고 있다. 따라서, 도 15a에 도시된 투명 전극 구조체에서는 비정질 탄소원자층(430)의 표면에 예를 들면 절연층 등과 같은 이종 물질층을 균일하게 형성할 수 있으며, 이에 따라 전자 소자를 보다 효과적으로 제작할 수 있다.
도 15b를 참조하면, 투명 전극 구조체(400a)는 기판(410)과, 이 기판(410)에 순차적으로 마련되는 적어도 하나의 비정질 탄소원자층(430) 및 적어도 하나의 그래핀층(420)을 포함한다. 도면에서는 기판(410) 상에 하나의 비정질 탄소원자층(430) 및 3개의 그래핀층(420)이 적층된 경우가 도시되어 있으나 이는 단지 예시적인 것으로, 기판(410) 상에는 다양한 개수의 비정질 탄소원자층(430) 및 그래핀층(420)이 적층될 수 있다. 이러한 비정질 탄소원자층(430)과 그래핀층(420)이 적층된 복합층으로 구성된 투명 전극은 우수한 전기전도 특성을 가질 수 있다.
도 15c를 참조하면, 투명 전극 구조체(400b)는 기판(410)과, 이 기판(410)에 순차적으로 마련되는 적어도 하나의 제1 그래핀층(421), 적어도 하나의 비정질 탄소원자층(430) 및 적어도 하나의 제2 그래핀층(422)을 포함한다. 기판(410) 상에는 다양한 개수의 제1 그래핀층(421), 비정질 탄소원자층(430) 및 제2 그래핀층(422)이 적층될 수 있다. 이러한 제1 그래핀층(421), 비정질 탄소원자층(430) 및 제2 그래핀층(422)이 적층된 복합층으로 구성된 투명 전극은 우수한 전기전도 특성을 가질 수 있다. 한편, 도 15c에 도시되어 있지 않으나, 기판(410) 상에 제1 비정질 탄소원자층, 그래핀층 및 제2 비정질 탄소원자층이 순차적으로 적층되는 것도 가능하다.
도 15d를 참조하면, 투명 전극 구조체(400c)는 기판(410)과, 이 기판(410)에 순차적으로 마련되는 적어도 하나의 제1 비정질 탄소원자층(431), 적어도 하나의 제1 그래핀층(421), 적어도 하나의 제2 비정질 탄소원자층(432) 및 적어도 하나의 제2 그래핀층(422)을 포함한다. 기판(410) 상에는 다양한 개수의 제1 비정질 그래핀층(431), 제1 그래핀층(421), 제2 비정질 탄소원자층(432) 및 제2 그래핀층(422)이 적층될 수 있다. 이러한 제1 비정질 탄소원자층(431), 제1 그래핀층(421), 제2 비정질 탄소원자층(432) 및 제2 그래핀층(422)이 적층된 복합층으로 구성된 투명 전극은 우수한 전기전도 특성을 가질 수 있다. 한편, 도 15d에 도시되어 있지 않으나, 기판(410) 상에 제1 그래핀층, 제1 비정질 탄소원자층, 제2 그래핀층 및 제2 비정질 탄소원자층이 순차적으로 적층되는 것도 가능하다.
도 16은 그래핀층, 비정질 탄소원자층 및 그래핀층과 비정질 탄소원자층의 복합층에 대한 전기전도 특성을 비교하여 도시한 것이다.
도 16을 참조하면, 비정질 탄소원자층는 그래핀층에 비해 전기전도 특성이 낮게 측정되었다. 그러나, 그래핀층에 비정질 탄소원자층이 적층된 복합층의 경우에는 전기전도 특성이 그래핀층에 비해 대략 5배 이상 향상되었다. 일반적으로 그래핀층을 2층으로 적층하게 되면 전기전도 특성이 대략 2배로 향상될 수 있다. 하지만, 그래핀층에 비정질 탄소원자층을 적층하게 되면 그래핀층만을 적층하는 경우에 비해 전기전도 특성이 월등하게 향상될 수 있음을 알 수 있다. 따라서, 도 15a내지 도 15d에 도시된 바와 같이, 적어도 하나의 그래핀층과 적어도 하나의 비정질 탄소원자층이 적층된 복합층은 그래핀층으로만 구성된 경우에 비하여 전기전도 특성이 우수한 투명 전극을 구현할 수 있다.
이상에서는 비정질 탄소원자층이 트랜지스터 소자, 가스 센서 또는 투명 전극에 적용되는 경우가 예시적으로 설명되었다. 그러나, 이에 한정되지 않고 비정질 탄소원자층은 배터리 전극이나 또는 전자 소자를 보호하는 보호층에 적용될 수 있으며, 이외에도 다양한 전자 분야에 응용될 수 있다.
100,200.. 트랜지스터 소자 110,210.. 기판
112,212.. 절연물 121,212.. 소스 전극
122,222.. 드레인 전극 130,230.. 채널층
140,240.. 게이트 절연층 141.. 비정질 탄소원자층
142.. 절연층 150,250.. 게이트 전극
300.. 가스 센서 310.. 제1 전극
320.. 제2 전극 330.. 비정질 탄소원자층
400,400a,400b,400c.. 투명 전극 구조체
410.. 기판 420,421,422.. 그래핀층
430,431,432.. 비정질 탄소원자층

Claims (21)

  1. 화학기상증착(CVD)을 이용하여 게르마늄(Ge) 기판의 표면에 비정질 탄소원자층(amorphous carbon monolayer)을 형성하는 방법에 있어서,
    상기 비정질 탄소원자층은 2차원 형태의 단일 탄소원자층이며,
    반응 챔버 내에 주입되는 반응 가스는 탄소함유 가스와 수소 가스를 포함하고, 상기 반응 챔버 내에서 상기 수소 가스의 분압(partial pressure)은 1~30 Torr이고,
    상기 수소 가스에 대한 상기 탄소함유 가스의 부피비는 0.05 이상이며,
    상기 반응 챔버 내의 공정 온도는 850℃ ~ 937℃인 비정질 탄소원자층의 형성방법.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 반응 챔버 내에는 불활성 가스(inert gas)가 주입되는 비정질 탄소원자층의 형성방법.
  5. 제 4 항에 있어서,
    상기 불활성 가스는 Ar 또는 N2를 포함하는 비정질 탄소원자층의 형성방법.
  6. 제 1 항에 있어서,
    상기 게르마늄(Ge) 기판은 지지 기판 상에 마련되어 있는 비정질 탄소원자층의 형성방법.
  7. 제 6 항에 있어서,
    상기 지지 기판은 Si wafer을 포함하는 비정질 탄소원자층의 형성방법.
  8. 제 6 항에 있어서,
    상기 지지 기판은 SiO2, Al2O3, GaN, Quartz 또는 게르마늄 산화물을 포함하는 비정질 탄소원자층의 형성방법.
  9. 제 1 항에 있어서,
    상기 CVD 공정에 의해 형성된 비정질 탄소원자층에서, sp2-결합 탄소 원자들(sp2-bonded carbon atoms)에 대한 sp3-결합 탄소 원자들(sp3-bonded carbon atoms)의 비율은 0.2 이하인 비정질 탄소원자층의 형성방법.
  10. 기판;
    상기 기판 상에 마련되는 비정질 탄소원자층(amorphous carbon monolayer);
    상기 기판 상에서 상기 비정질 탄소원자층의 양측에 마련되는 소스 및 드레인 전극;
    상기 비정질 탄소원자층 상에 마련되는 절연층; 및
    상기 절연층 상에 마련되는 게이트 전극;을 포함하는 트랜지스터 소자.
  11. 제 10 항에 있어서,
    상기 비정질 탄소원자층은 채널층(channel layer)인 트랜지스터 소자.
  12. 제 10 항에 있어서,
    상기 기판과 상기 비정질 탄소원자층 사이에는 채널층이 마련되는 트랜지스터 소자.
  13. 제 12 항에 있어서,
    상기 채널층은 그래핀을 포함하는 트랜지스터 소자.
  14. 제 13 항에 있어서,
    상기 비정질 탄소원자층과 상기 절연층은 게이트 절연층을 구성하는 트랜지스터 소자.
  15. 제 10 항에 있어서,
    상기 기판의 표면에는 절연물로 표면처리되어 있는 트랜지스터 소자.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 기판;
    상기 기판 상에 마련되는 적어도 하나의 비정질 탄소원자층; 및
    상기 기판 상에 마련되는 적어도 하나의 그래핀층;을 포함하고,
    상기 기판 상에 상기 적어도 하나의 비정질 탄소원자층과 상기 적어도 하나의 그래핀층이 순차적으로 적층되거나 또는 상기 기판 상에 상기 적어도 하나의 그래핀층과 상기 적어도 하나의 비정질 탄소원자층이 순차적으로 적층된 투명 전극 구조체.
  20. 기판;
    상기 기판 상에 마련되는 복수의 비정질 탄소원자층; 및
    상기 기판 상에 마련되는 복수의 그래핀층;을 포함하고,
    상기 복수의 비정질 탄소원자층 중 적어도 하나는 상기 복수의 그래핀층 사이에 적층되거나 또는 상기 복수의 그래핀층 중 적어도 하나는 상기 복수의 비정질 탄소원자층 사이에 적층되는 투명 전극 구조체.
  21. 기판;
    상기 기판 상에 마련되는 복수의 비정질 탄소원자층; 및
    상기 기판 상에 마련되는 복수의 그래핀층;을 포함하고,
    상기 복수의 비정질 탄소원자층과 상기 복수의 그래핀층은 서로 교대로 적층되는 투명 전극 구조체.
KR1020140140165A 2014-10-16 2014-10-16 비정질 탄소원자층의 형성방법 및 비정질 탄소원자층을 포함하는 전자소자 KR102360025B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140140165A KR102360025B1 (ko) 2014-10-16 2014-10-16 비정질 탄소원자층의 형성방법 및 비정질 탄소원자층을 포함하는 전자소자
US14/714,902 US9991017B2 (en) 2014-10-16 2015-05-18 Method of forming amorphous carbon monolayer and electronic device including amorphous carbon monolayer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140140165A KR102360025B1 (ko) 2014-10-16 2014-10-16 비정질 탄소원자층의 형성방법 및 비정질 탄소원자층을 포함하는 전자소자

Publications (2)

Publication Number Publication Date
KR20160044977A KR20160044977A (ko) 2016-04-26
KR102360025B1 true KR102360025B1 (ko) 2022-02-08

Family

ID=55749570

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140140165A KR102360025B1 (ko) 2014-10-16 2014-10-16 비정질 탄소원자층의 형성방법 및 비정질 탄소원자층을 포함하는 전자소자

Country Status (2)

Country Link
US (1) US9991017B2 (ko)
KR (1) KR102360025B1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102402547B1 (ko) * 2015-08-18 2022-05-26 삼성전자주식회사 그래핀 아일랜드들을 포함하는 채널층을 구비한 그래핀 전자소자 및 그 제조방법
JP2019504290A (ja) 2015-10-07 2019-02-14 ザ・リージェンツ・オブ・ザ・ユニバーシティー・オブ・カリフォルニアＴｈｅ Ｒｅｇｅｎｔｓ Ｏｆ Ｔｈｅ Ｕｎｉｖｅｒｓｉｔｙ Ｏｆ Ｃａｌｉｆｏｒｎｉａ グラフェン系マルチモーダルセンサー
US10439093B2 (en) * 2016-04-15 2019-10-08 Arizon Board Of Regents On Behalf Of Arizona State University Antenna-assisted photovoltaic graphene detectors
US11222959B1 (en) * 2016-05-20 2022-01-11 Hrl Laboratories, Llc Metal oxide semiconductor field effect transistor and method of manufacturing same
US10858727B2 (en) 2016-08-19 2020-12-08 Applied Materials, Inc. High density, low stress amorphous carbon film, and process and equipment for its deposition
EP3516453A4 (en) 2016-09-21 2020-05-06 Boe Technology Group Co. Ltd. THIN FILM TRANSISTOR, DISPLAY SUBSTRATE AND DISPLAY PANEL INCLUDING SAME, AND MANUFACTURING METHOD THEREOF
WO2018072103A1 (zh) 2016-10-18 2018-04-26 广东东邦科技有限公司 基于柔性多层石墨烯量子碳基板料的tft结构及制造方法
KR102592145B1 (ko) * 2016-11-02 2023-10-20 삼성전자주식회사 멀티스택 그래핀 구조와 이를 포함하는 디바이스
US10816828B2 (en) 2016-11-02 2020-10-27 Samsung Electronics Co., Ltd. Multi-stack graphene structure and device including the same
US10984830B2 (en) 2017-02-24 2021-04-20 The National University Of Singapore Two dimensional amorphous carbon as overcoat for heat assisted magnetic recording media
US11192788B2 (en) * 2017-02-24 2021-12-07 National University Of Singapore Two-dimensional amorphous carbon coating and methods of growing and differentiating stem cells
KR102422422B1 (ko) * 2017-06-01 2022-07-19 삼성전자주식회사 그래핀을 포함하는 반도체 소자 및 그 제조방법
US10304967B1 (en) * 2018-03-02 2019-05-28 Texas Instruments Incorporated Integration of graphene and boron nitride hetero-structure device over semiconductor layer
JP7217055B2 (ja) * 2018-07-30 2023-02-02 ナショナル ユニバーシティー オブ シンガポール ガス膜および燃料電池の用途のためのプロトン伝導性二次元非晶質炭素フィルム
KR102637107B1 (ko) * 2018-09-18 2024-02-15 삼성전자주식회사 전자 소자 및 그 제조방법
JP7270729B2 (ja) * 2018-11-06 2023-05-10 ナショナル ユニバーシティ オブ シンガポール 熱アシスト磁気記録媒体用オーバーコートとしての２次元アモルファス炭素
JP7178677B2 (ja) * 2019-02-21 2022-11-28 株式会社村田製作所 グラフェントランジスタおよびその製造方法
EP4358645A3 (en) * 2019-03-05 2024-06-26 Kabushiki Kaisha Toshiba Graphene-containing film, production method thereof, graphene-containing film laminate, and photoelectric conversion element
KR20220093094A (ko) * 2019-09-20 2022-07-05 싱가포르국립대학교 하나 또는 그 이상의 단층 비정질막들을 포함하는 전자 장치 및 이를 제조하는 방법
KR20220167795A (ko) * 2020-03-10 2022-12-21 내셔널 유니버시티 오브 싱가포르 씨드층, 씨드층을 포함하는 헤테로구조물, 및 씨드층을 사용하여 재료 층을 형성하는 방법
KR20210157756A (ko) * 2020-06-22 2021-12-29 충남대학교산학협력단 비정질 탄화수소 박막의 패시베이션에 의한 전하 채널층의 전하이동도 향상 방법
US11545558B2 (en) * 2020-09-28 2023-01-03 Paragraf Limited Method of manufacturing a transistor
KR102635203B1 (ko) * 2023-07-06 2024-02-13 호서대학교 산학협력단 고방열 금속 부재 및 이를 포함하는 고방열 다이캐스팅부품

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140106561A1 (en) * 2011-12-09 2014-04-17 Intermolecular, Inc. Graphene Barrier Layers for Interconnects and Methods for Forming the Same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4240706A1 (de) 1992-12-03 1994-06-09 Siemens Ag Oberflächenemittierende Laserdiode
GB9916145D0 (en) 1999-07-10 1999-09-08 Secr Defence Control of polarisation of vertical cavity surface emitting lasers
US6501783B1 (en) 2000-02-24 2002-12-31 Lucent Technologies Inc. Distributed feedback surface plasmon laser
US6400744B1 (en) 2000-02-25 2002-06-04 Lucent Technologies, Inc. Apparatus comprising a quantum cascade laser having improved distributed feedback for single-mode operation
US7820132B2 (en) * 2001-12-14 2010-10-26 Alliance For Sustainable Energy, Llc Hot wire production of single-wall and multi-wall carbon nanotubes
WO2005084172A2 (en) * 2003-10-03 2005-09-15 College Of William & Mary Carbon nanostructures and methods of making and using the same
JP4463569B2 (ja) 2004-01-14 2010-05-19 パナソニック株式会社 レーザ装置
KR100657908B1 (ko) * 2004-11-03 2006-12-14 삼성전자주식회사 분자흡착층을 구비한 메모리 소자
KR100850495B1 (ko) 2007-03-02 2008-08-05 성균관대학교산학협력단 유기 박막 트랜지스터 및 그 제조방법
US8309967B2 (en) * 2007-05-31 2012-11-13 Chien-Min Sung Diamond LED devices and associated methods
WO2010104909A2 (en) 2009-03-10 2010-09-16 President And Fellows Of Harvard College Plasmonic polarizer
US8426309B2 (en) * 2009-09-10 2013-04-23 Lockheed Martin Corporation Graphene nanoelectric device fabrication
WO2011048808A1 (ja) 2009-10-20 2011-04-28 パナソニック株式会社 発光ダイオード素子およびその製造方法
US8624293B2 (en) 2009-12-16 2014-01-07 Sandisk 3D Llc Carbon/tunneling-barrier/carbon diode
KR101758649B1 (ko) 2010-03-31 2017-07-18 삼성전자주식회사 게르마늄층을 이용한 그래핀 제조방법
KR101920721B1 (ko) * 2010-06-04 2018-11-22 삼성전자주식회사 그라펜 나노리본의 제조방법 및 상기 제조방법에 의해 얻어진 그라펜 나노리본
KR20120027713A (ko) 2010-09-13 2012-03-22 삼성전자주식회사 표면 플라즈몬 밴드-에지 레이저
KR20120063164A (ko) 2010-12-07 2012-06-15 삼성전자주식회사 그래핀 구조물 및 그 제조방법
US8848756B2 (en) 2011-09-16 2014-09-30 Samsung Electronics Co., Ltd. Surface plasmon laser
US8361813B1 (en) * 2011-12-09 2013-01-29 Intermolecular, Inc. Method for generating graphene structures
US20150179743A1 (en) * 2013-12-19 2015-06-25 Intermolecular, Inc. Graphene as a Ge Surface Passivation Layer to Control Metal-Semiconductor Junction Resistivity

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140106561A1 (en) * 2011-12-09 2014-04-17 Intermolecular, Inc. Graphene Barrier Layers for Interconnects and Methods for Forming the Same

Also Published As

Publication number Publication date
US9991017B2 (en) 2018-06-05
US20160111180A1 (en) 2016-04-21
KR20160044977A (ko) 2016-04-26

Similar Documents

Publication Publication Date Title
KR102360025B1 (ko) 비정질 탄소원자층의 형성방법 및 비정질 탄소원자층을 포함하는 전자소자
KR101626181B1 (ko) 그라핀 필름의 제어된 성장 방법
US9425406B2 (en) Gas-phase functionalization of surfaces of microelectronic structures
US8354323B2 (en) Doped graphene electronic materials
EP2850032B1 (en) Methods of growing uniform, large-scale, multilayer graphene films
US8563965B2 (en) Doped graphene electronic materials
KR101174670B1 (ko) 그래핀 기반 소자에 응용 할 수 있는 패턴된 그래핀의 제조방법
KR101273695B1 (ko) 그래핀 패턴의 형성방법 및 그래핀 패턴을 갖는 전자소자의 제조방법
TW201111278A (en) Large area deposition and doping of graphene, and products including the same
US20130266729A1 (en) Method for making strip shaped graphene layer
US8426842B2 (en) Doped graphene electronic materials
TW201114940A (en) Debonding and transfer techniques for hetero-epitaxially grown graphene, and products including the same
WO2008156583A1 (en) Gas-phase functionalization of surfaces including carbon-based surfaces
Jin et al. Tuning of undoped ZnO thin film via plasma enhanced atomic layer deposition and its application for an inverted polymer solar cell
KR101564038B1 (ko) 패턴화된 그래핀의 직접 성장 방법
KR101878733B1 (ko) 그래핀 직성장 방법
TWI503276B (zh) 石墨烯薄膜及電晶體的石墨烯通道之製備方法
US8455981B2 (en) Doped graphene electronic materials
KR101466482B1 (ko) 산화 반응성 금속을 이용한 에칭 프리 그래핀 성장 방법
KR101798720B1 (ko) 프리-도핑을 이용한 그래핀의 제조 방법 및 이로부터 제조된 다층 그래핀
KR101802601B1 (ko) 기능화된 그래핀 구조체, 및 그 제조 방법
WO2013125669A1 (ja) グラフェンおよびその製造方法
KR101626776B1 (ko) 벤젠을 이용한 그래핀의 합성 방법
KR20140074097A (ko) 그래핀 제조 방법
KR102270354B1 (ko) 단결정 이종 2차원 물질의 애피택셜 성장 방법 및 적층 구조체

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant