KR20220167795A - 씨드층, 씨드층을 포함하는 헤테로구조물, 및 씨드층을 사용하여 재료 층을 형성하는 방법 - Google Patents

씨드층, 씨드층을 포함하는 헤테로구조물, 및 씨드층을 사용하여 재료 층을 형성하는 방법 Download PDF

Info

Publication number
KR20220167795A
KR20220167795A KR1020227035142A KR20227035142A KR20220167795A KR 20220167795 A KR20220167795 A KR 20220167795A KR 1020227035142 A KR1020227035142 A KR 1020227035142A KR 20227035142 A KR20227035142 A KR 20227035142A KR 20220167795 A KR20220167795 A KR 20220167795A
Authority
KR
South Korea
Prior art keywords
seed layer
layer
substrate
material layer
forming
Prior art date
Application number
KR1020227035142A
Other languages
English (en)
Inventor
바르바로스 외지일마즈
치 탯 토
이르판 하이더 아비디
Original Assignee
내셔널 유니버시티 오브 싱가포르
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 내셔널 유니버시티 오브 싱가포르 filed Critical 내셔널 유니버시티 오브 싱가포르
Publication of KR20220167795A publication Critical patent/KR20220167795A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4418—Methods for making free-standing articles
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/05—Preparation or purification of carbon not covered by groups C01B32/15, C01B32/20, C01B32/25, C01B32/30
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/48—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation
    • C23C16/483—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation using coherent light, UV to IR, e.g. lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02499—Monolayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/074—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a heterojunction with an element of Group IV of the Periodic Table, e.g. ITO/Si, GaAs/Si or CdTe/Si solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/109—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN heterojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/112—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor
    • H01L31/1127—Devices with PN heterojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/112—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor
    • H01L31/113—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor being of the conductor-insulator-semiconductor type, e.g. metal-insulator-semiconductor field-effect transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00—Crystal-structural characteristics
    • C01P2002/02—Amorphous compounds
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00—Crystal-structural characteristics
    • C01P2002/70—Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data
    • C01P2002/77—Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data by unit-cell parameters, atom positions or structure diagrams
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00—Crystal-structural characteristics
    • C01P2002/80—Crystal-structural characteristics defined by measured data other than those specified in group C01P2002/70
    • C01P2002/82—Crystal-structural characteristics defined by measured data other than those specified in group C01P2002/70 by IR- or Raman-data
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2004/00—Particle morphology
    • C01P2004/01—Particle morphology depicted by an image
    • C01P2004/04—Particle morphology depicted by an image obtained by TEM, STEM, STM or AFM
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2006/00—Physical properties of inorganic compounds
    • C01P2006/40—Electric properties
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2006/00—Physical properties of inorganic compounds
    • C01P2006/60—Optical properties, e.g. expressed in CIELAB-values
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02557—Sulfides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02562—Tellurides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Toxicology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

핵형성을 유도하여 재료 층(106)을 형성하기 위한 씨드층(102)이 기재되어 있다. 일 구현예에서, 씨드층(102)은 반 데르 발스(vdW) 상호작용을 통해 씨드층(102)의 표면에 흡착원자들을 본딩하여 재료 층을 형성하기 위한 전위 우물을 형성하기 위해 편재된 전자 상태를 생성하도록 구성된 무질서한 원자 구조물을 갖는 2차원(2D) 단층 비정질 재료 층을 포함하며, 이때 각각의 상기 전위 우물은 상기 씨드층의 표면 상에 흡착원자들을 포획하기 위해 주변 열 에너지보다 크기가 더 큰 위치 에너지를 갖는다. 씨드층을 형성하는 방법, 씨드층(102)을 포함하는 헤테로구조물(100), 씨드층을 포함하는 헤테로구조물을 형성하는 방법(300), 헤테로구조물을 포함하는 디바이스, 및 흡착원자들과 씨드층의 표면 사이의 vdW 상호작용을 향상시키는 방법과 관련된 구현예들도 기재되어 있다. 특정 구현예에서, 2D 단층 비정질 재료 층은 2D 단층 비정질 탄소이다.

Description

씨드층, 씨드층을 포함하는 헤테로구조물, 및 씨드층을 사용하여 재료 층을 형성하는 방법
본 발명은 씨드층(seed layer), 씨드층을 포함하는 헤테로구조물(heterostructure), 및 또한 씨드층을 사용하여 재료 층을 형성하는 방법에 관한 것이다.
이질적인 재료들의 통합은 고성능 반도체 디바이스를 제조하는 데 중요한 측면이다. 예를 들어, 발광 다이오드, 적외선(IR) 센서, 광검출기, 및 태양 전지와 같은 고속의 효율적인 광전자 디바이스는 일반적으로, III-V족(GaAs, GaN, InP 등) 및 II-VI족(CdTe, CdS, ZnS, 산화물 등) 반도체와 실리콘(Si) 마이크로일렉트로닉스의 통합이 필요한 다층 헤테로구조물을 포함한다. 이러한 통합의 장점은 III-V족 또는 II-VI족 재료로부터 달성된 우수한 광전자 특성과 Si와 상보성 금속 산화막 반도체(Complementary Metal Oxide Semiconductor: CMOS) 기술의 경제적 실행 가능성 및 호환성(compatibility)에 기인한다.
이러한 다층 헤테로구조물을 형성하기 위해 사용되는 기존의 기술은 에피택셜 성장(epitaxial growth)이며, 이때 기판 상에서 성장된 물질의 에피층(epilayer)이 하부 기판 물질에 공유 결합된다. 그러나, 이러한 다층 헤테로구조물의 합리적인 품질을 달성하기 위해서는 엄격한 요건이 충족되어야 하므로 보편적 적용에 제한이 있다. 예를 들어, 기존의 에피택셜 성장 방법을 사용한 Si 상의 III-V족 또는 II-VI족 재료의 직접적인 헤테로에피택시(heteroepitaxy)는 일반적으로 Si와 III-V족 또는 II-VI족 재료들 간의 열팽창, 극성 및 격자 불일치로 인해 가능하지 않다.
이를 극복하는 한 가지 방법은 반 데르 발스 에피택시(van der Waals epitaxy: vdWE) 기술을 사용하는 것이다. 반 데르 발스 에피택시(vdWE) 기술은 흡착원자(adatom)와 기판 표면 사이의 비공유 상호작용을 기반으로 한다. 비공유 상호작용은 격자 정렬 요건을 완화하고, 비교적 큰 불일치가 있는 재료들이 서로 성장할 수 있도록 한다. 2차원(2D) 재료의 성장에 대한 호환성으로 인해, vdWE 기술은 최근 반도체 디바이스의 제조를 발전시키는 데 있어 관심 있는 재료 성장 방법이 되었다. 불행히도, 결정질 2D 재료는 통상적으로 이의 표면에 댕글링 본드(dangling bond)가 부족하므로, 후속 에피택셜 성장 동안 흡착원자에 대해 매우 낮은 표면 에너지와 흡착 에너지를 제공한다. 이로 인해 균일하고 변형이 없는 필름을 달성하기 위해 vdWE 기술을 사용하여 헤테로구조물을 성장시키는 것은 어려움이 있으며, 이는 종종 아일랜드형 성장(island-type growth), 낮은 성장률, 및 후속 에피택셜 성장을 위한 결함이 있는 필름을 초래한다. 이는 생성된 디바이스의 디바이스 성능에 의도치 않게 영향을 미친다. 이러한 vdWE 기술에 사용된 약한 vdW 상호작용을 고려할 때 2D 재료에 3차원(3D) 재료를 통합하는 것은 훨씬 더 어렵다. 약한 vdW 상호작용은 일반적인 3D 재료에 의한 2D 재료 표면의 매우 낮은 젖음(wetting)으로 이어져 균일한 평면 필름 대신 불균일하고 변형되며 클러스터된 3D 재료 필름을 형성한다.
따라서, 상기 언급된 문제를 해결하고/하거나 유용한 대안을 제공하는 씨드층, 씨드층을 포함하는 헤테로구조물, 및 씨드층을 사용하여 재료 층을 형성하는 방법을 제공하는 것이 바람직하다. 또한, 다른 바람직한 특징 및 특성은 첨부 도면들 및 본 발명의 배경과 함께 후속하는 상세한 설명 및 첨부된 청구범위로부터 명백해질 것이다.
본 출원의 측면은 씨드층, 씨드층을 형성하는 방법, 씨드층을 포함하는 헤테로구조물, 헤테로구조물을 포함하는 디바이스, 씨드층을 사용하여 재료 층을 형성하는 방법, 및 흡착원자들과 씨드층 표면 사이의 반 데르 발스(vdW) 상호작용을 향상시키는 방법에 관한 것이다.
제1 측면에 따르면, 핵형성(nucleation)을 유도하여 재료 층을 형성하기 위한 씨드층이 제공된다. 씨드층은 반 데르 발스(vdW) 상호작용을 통해 씨드층의 표면에 흡착원자들을 본딩하여 재료 층을 형성하기 위한 전위 우물(electric potential well)을 형성하기 위해 편재된 전자 상태를 생성하도록 구성된 무질서한 원자 구조물을 갖는 2차원(2D) 단층 비정질 재료 층을 포함하며, 이때 각각의 전위 우물은 씨드층의 표면 상에 흡착원자들을 포획하기 위해 주변 열 에너지보다 크기가 더 큰 위치 에너지를 갖는다.
무질서한 원자 구조물을 갖는 2차원(2D) 단층 비정질 재료 층을 포함하는 씨드층을 사용함으로써, 무질서한 원자 구조물에 의해 편재된 전자 상태가 생성되어 전위 우물을 형성하며, 이 전위 우물은 vdW 상호작용을 통해 재료 층의 성장 동안 흡착원자를 흡착하기 위한 고에너지 부위로서 작용한다. 그 결과 흡착원자와 씨드층의 표면 사이의 상호작용이 보다 강해지고, 씨드층 표면 상에서 흡착원자의 핵형성 밀도가 보다 높아지며(예를 들어, 기존의 vdW 에피택시와 비교할 때), 이는 함께 작용하여 균일한 평면 재료 층 성장을 달성하기 위해 씨드층 표면에서 흡착원자의 젖음성(wettability)을 향상시킨다. 더욱이, 씨드층의 무질서한 원자 구조물은 또한 하부 기판과 재료 층 사이의 상호작용을 조절하기 위해 완전한 비정질상에서 나노결정상으로 조정될 수 있으며, 이로써 이 재료 층의 성장을 원격으로 제어하기 위한 유용한 기회를 제공한다. 또한, 재료 층의 성장은 흡착원자와 씨드층 사이의 vdW 상호작용에서 파생되기 때문에, 씨드층은 모든 재료 층이 모든 기판에서 성장할 수 있도록 하는 범용 씨드층으로 기능한다. 또한, 씨드층의 표면과 재료 층 사이의 보다 강한 vdW 상호작용은 성장된 재료 층이 하부 기판으로부터 분리되어 헤테로구조 전자 디바이스의 설계에 유리할 수 있는 독립형 필름(freestanding film)을 생성할 수 있게 한다.
2D 단층 비정질 재료 층은 2D 단층 비정질 탄소를 포함할 수 있다.
씨드층은 550 nm 내지 800 nm의 광 파장에서 98% 초과의 광학 투명도(optical transparency)를 나타낼 수 있다.
씨드층은 실온에서 700℃ 이하, 실온에서 600℃ 이하, 실온에서 500℃ 이하, 실온에서 400℃ 이하, 실온에서 300℃ 이하, 실온에서 200℃ 이하, 실온에서 100℃ 이하, 또는 600℃와 700℃ 사이, 500℃와 700℃ 사이, 400℃와 700℃ 사이, 300℃와 700℃ 사이, 200℃와 700℃ 사이, 100℃와 700℃ 사이, 20℃와 700℃ 사이 또는 700℃의 온도에서 열적으로 안정할 수 있다.
씨드층은 씨드층의 다층 구조물을 형성하기 위해 2D 단층 비정질 재료 층 상에 증착된 2D 단층 비정질 재료의 하나 이상의 추가 층을 포함할 수 있다.
제2 측면에 따르면, 씨드층을 형성하는 방법이 제공되며, 상기 씨드층은 반 데르 발스(vdW) 상호작용을 통해 씨드층의 표면에 흡착원자들을 본딩하여 재료 층을 형성하기 위한 전위 우물을 형성하기 위해 편재된 전자 상태를 생성하도록 구성된 무질서한 원자 구조물을 갖는 2차원(2D) 단층 비정질 재료 층을 포함하며, 이때 각각의 전위 우물은 씨드층의 표면 상에 흡착원자들을 포획하기 위해 주변 열 에너지보다 크기가 더 큰 위치 에너지를 가지며, 상기 방법은 레이저 보조 화학 기상 증착(laser-assisted chemical vapour deposition: LCVD)을 사용하여 기판 상에서 씨드층을 성장시키는 단계를 포함한다.
LCVD는 광분해성 분해 공정을 이용하여 저온에서 다양한 기판(금속, 반도체, 절연체, 유리, 및 폴리머) 상에서 직접 씨드층의 비촉매 성장을 가능하게 한다. 광분해성 분해는 하나 이상의 광자를 사용하여 분자의 화학 반응을 유도하여 분자를 더 단순한 입자들로 분해하는 것을 지칭한다. 이는 많은 이점을 제공한다. 첫째, 레이저 보조 CVD를 사용하면 목적하는 기판에서 씨드층을 직접 성장시킬 수 있으므로 특정 베이스 기판에서만 씨드층 또는 목적하는 물질을 성장시킬 경우에 필요한 일반적으로 실행되는 시간 소모적인 전달 방법(transfer method)을 우회한다. 둘째, 목적하는 기판에서 씨드층을 성장시킬 수 있고, 전달 방법을 우회함으로써, 재료 층의 성장이 동일한 CVD 또는 성장 프로세스에서 제자리에서 형성될 수 있기 때문에 재료 층의 후속 성장을 위해 더 깨끗한 씨드층 표면을 제공한다. 이는 씨드층 표면의 잠재적인 불순물을 감소시켜 씨드층 상에 결함이 없는 균일한 평면 재료 층을 형성할 수 있게 한다. 명확성을 위해, 재료 층의 후속 성장이 LCVD에 제한되지 않는다는 것을 이해해야 한다. 성장 프로세스가 제자리에서 구현될 수 있는 경우에 재료(예를 들어, 2D, 3D 또는 산화물 재료) 층을 형성하기 위한 다른 적합한 성장 프로세스가 사용될 수 있다. 셋째, LCVD 공정은 베이스 기판 상의 씨드층의 저온 성장을 가능하게 하여, 특히 베이스 기판의 재료가 낮은 열 안정성(예를 들어, 300℃ 또는 400℃ 미만의 온도에서 열적으로 안정함)을 갖는 경우, 후속 성장을 위해 베이스 기판 재료의 깨끗한 표면(pristine surface)과 결정도를 유지한다. 넷째, 저온 레이저 보조 CVD 공정은 기존의 반도체 처리 기술과도 호환된다.
제3 측면에 따르면, 기판; 및 기판 상에 형성된 씨드층을 포함하는 헤테로구조물이 제공되며, 상기 씨드층은 반 데르 발스(vdW) 상호작용을 통해 씨드층의 표면에 흡착원자들을 본딩하기 위한 전위 우물을 형성하기 위해 편재된 전자 상태를 생성하도록 구성된 무질서한 원자 구조물을 갖는 2차원(2D) 단층 비정질 재료 층을 포함하며, 이때 각각의 전위 우물은 씨드층의 표면 상에 흡착원자들을 포획하기 위해 주변 열 에너지보다 크기가 더 큰 위치 에너지를 갖는다.
기판은 금속, 반도체, 절연체, 유리, 폴리머, 실리콘(silicon), 탄화규소, 사파이어, III-V족 기판, II-VI족 기판, 또는 산화물 중 하나를 포함할 수 있다.
기판이 결정질 기판인 경우, 씨드층은 결정질 기판의 결정도에 의해 제공되는 효과를 차단(screen)하도록 구성될 수 있다.
헤테로구조물은 씨드층 상에 형성된 재료 층을 포함할 수 있고, 재료 층은 반 데르 발스(vdW) 상호작용을 통해 씨드층의 표면에 재료의 흡착원자들을 본딩시킴으로써 형성된다.
재료 층은 하나 이상의 2D 재료 층을 포함할 수 있고, 2D 재료는 그래핀, 보로핀(borophene), 질화붕소, 페로브스카이트(perovskite), 전이 금속 디칼코게나이드(dichalcogenide), 또는 블랙 포스포린(black phosphorene) 중 하나를 포함한다.
재료 층은 하나 이상의 III-V족 반도체 재료 층을 포함할 수 있다.
III-V족 반도체 재료는 다음 중 하나를 포함할 수 있다: GaAs, GaN, AlN, InP, 및 InN.
재료 층은 하나 이상의 II-VI족 반도체 재료 층을 포함할 수 있다.
II-VI족 반도체 재료는 CdTe, CdS, 및 ZnS 중 하나를 포함할 수 있다.
재료 층은 하나 이상의 산화물 층을 포함할 수 있다.
산화물은 하프늄 산화물, 알루미늄 산화물, 망간 산화물, 페로브스카이트 또는 스피넬 중 하나를 포함할 수 있다.
씨드층은 2D 단층 비정질 탄소를 포함할 수 있다.
제4 측면에 따르면, 전술한 임의의 헤테로구조물을 포함하는 디바이스가 제공된다.
제5 측면에 따르면, 기판 상에 재료 층을 형성하는 방법이 제공된다. 상기 방법은 기판 상에 씨드층을 형성하는 단계 - 상기 씨드층은 반 데르 발스(vdW) 상호작용을 통해 씨드층의 표면에 흡착원자들을 본딩하기 위한 전위 우물을 형성하기 위해 편재된 전자 상태를 생성하도록 구성된 무질서한 원자 구조물을 갖는 2차원(2D) 단층 비정질 재료 층을 포함하며, 이때 각각의 전위 우물은 씨드층의 표면 상에 흡착원자들을 포획하기 위해 주변 열 에너지보다 크기가 더 큰 위치 에너지를 가짐 -; 및 반 데르 발스(vdW) 상호작용을 통해 상기 씨드층의 표면에 상기 재료의 흡착원자들을 본딩시킴으로써 상기 씨드층 상에 상기 재료 층을 형성하는 단계를 포함한다.
상기 방법은 재료의 흡착원자들과 씨드층의 표면 사이의 vdW 상호작용의 강도를 조절하기 위해 2D 단층 비정질 재료 층의 무질서한 원자 구조물을 변화시키는 단계를 포함할 수 있다.
상기 방법은 재료 층 상에 핸들링 층(handling layer)을 형성하는 단계; 및 기판으로부터 씨드층을 분리하여 씨드층 및 재료 층을 포함하는 자립형 필름을 형성하는 단계를 포함할 수 있다.
기판 상에 씨드층을 형성하는 단계는 레이저 보조 화학 기상 증착(LCVD)을 사용하여 기판 상에 씨드층을 성장시키는 것을 포함할 수 있다.
레이저 보조 CVD는 실온(예를 들어, 20℃)과 400℃ 사이, 20℃와 50℃ 사이, 20℃와 100℃ 사이, 20℃와 150℃ 사이, 20℃와 200℃ 사이, 20℃와 300℃ 사이, 100℃와 200℃ 사이, 100℃와 300℃ 사이, 200℃와 300℃ 사이, 200℃와 400℃ 사이, 또는 300℃와 400℃ 사이의 온도에서 수행될 수 있다. 일부 구현예에서, 20℃ 내지 300℃, 또는 20℃ 내지 400℃ 사이의 온도 범위는, 상보성 금속 산화물 반도체(CMOS) 기술이 통상적으로 이러한 온도 범위 내에서 온도 제한이 있다는 점을 감안할 때 산업 공정을 보완하므로 유리할 수 있다. 예를 들어, 박막 재료의 나노미터 크기 영역은 300℃ 또는 400℃ 이상의 고온에 노출되면 손상될 수 있다. 일부 구현예에서, 실온에서 LCVD를 사용하여 씨드층을 성장시키는 것은 LCVD 성장 프로세스에 가열이 필요하지 않기 때문에 유리할 수 있고, 따라서 사용되는 성장 장비에 히터 또는 적절한 열 격리/격납이 장착될 필요가 없을 수 있다. 또한, 씨드층의 LCVD 성장을 위한 가열을 제거하면 에너지 소비도 감소하므로 재료 성장의 전체 비용이 감소시킨다.
제6 측면에 따르면, 씨드층 상에 재료 층을 형성하기 위한 흡착원자들과 씨드층의 표면 사이의 반 데르 발스(vdW) 상호작용을 향상시키는 방법이 제공된다. 씨드층은 2차원(2D) 단층의 층을 포함하고, 상기 방법은 씨드층에 무질서한 원자 구조물을 생성하는 단계를 포함하며, 씨드층의 무질서한 원자 구조물은 vdW 상호작용을 통해 씨드층의 표면에 흡착원자들을 본딩하여 재료 층을 형성하기 위한 전위 우물을 형성하기 위해 편재된 전자 상태를 생성하도록 구성되고, 이때 각각의 전위 우물은 씨드층의 표면 상에 흡착원자들을 포획하기 위해 주변 열 에너지보다 크기가 더 큰 위치 에너지를 갖는다.
한 측면과 관련된 특징들은 다른 측면에 적용될 수 있음을 이해해야 한다. 따라서, 구현예는 무질서한 원자 구조물을 갖는 2차원(2D) 단층 비정질 재료 층을 포함하는 씨드층을 제공하며, 이때 무질서한 원자 구조물에 의해 편재된 전자 상태가 생성되어 vdW 상호작용을 통해 재료 층의 성장 동안 흡착원자를 흡착하기 위한 고에너지 부위로서 작용하는 전위 우물을 형성한다. 그 결과 흡착원자와 씨드층의 표면 사이의 상호작용이 보다 강해지고, 씨드층 표면 상에서 흡착원자의 핵형성 밀도가 보다 높아지며, 이는 함께 작용하여 균일한 평면 재료 층 성장을 달성하기 위해 씨드층 표면에서 흡착원자의 젖음성을 향상시킨다. 더욱이, 씨드층의 무질서한 원자 구조물은 또한 하부 기판과 재료 층 사이의 상호작용을 조절하기 위해 완전한 비정질상에서 나노결정상으로 조정될 수 있으며, 이로써 이 재료 층의 성장을 원격으로 제어하기 위한 유용한 기회를 제공한다. 또한, 씨드층의 표면과 재료 층 사이의 보다 강한 vdW 상호작용은 성장된 재료 층이 하부 기판으로부터 분리되어 헤테로구조 전자 디바이스의 설계에 유리할 수 있는 독립형 필름을 생성할 수 있게 한다.
이제 구현예들은 다음 도면을 참조하여 단지 예로서 설명될 것이며, 여기서:
도 1은 일 구현예에 따른 씨드층을 포함하는 헤테로구조물의 개략적인 구조를 도시하고;
도 2는 일 구현예에 따른 단층 비정질 탄소(MAC)를 포함하는 씨드층의 평면도의 개략도를 보여주며;
도 3은 도 1의 헤테로구조물을 형성하는 방법의 단계들을 보여주는 흐름도를 도시하고;
도 4는 도 1의 헤테로구조물을 사용하여 씨드층 및 재료 층을 포함하는 자립형 필름을 형성하는 방법의 단계들을 보여주는 흐름도를 도시하며;
도 5는 도 4와 관련하여 자립형 필름을 형성하는 방법의 단계들을 보여주는 개략도를 도시하고;
도 6은 일 구현예에 따라 티타늄, 유리, 및 구리와 같은 3가지 구별되는 기판 상에서 성장된 MAC 필름을 촬영한 사진들을 보여주며;
도 7은 도 6의 성장된 MAC 필름의 라만 스펙트럼을 보여주고;
도 8은 일 구현예에 따른 MAC 필름의 격자 구조물 내에서 편재된 변형을 유도하는 MAC 필름 내의 평면외 구조 완화(out-of-plane structural relaxation)의 이론적 시뮬레이션을 보여주는 다이어그램을 보여주며;
도 9는 MAC의 원자 구조에서 편재된 전자 분포를 보여주기 위해 파동 함수의 제곱된 계수와 중첩된 도 8의 이론적 시뮬레이션에 사용된 모델을 보여주고;
도 10은 일 구현예에 따른 MAC의 광 전송 스펙트럼(optical transmission spectrum)의 플롯을 도시하며;
도 11a 및 11b는 일 구현예에 따른 2가지 상이한 구조적 변형을 갖는 씨드층의 주사 투과 전자 현미경(STEM) 이미지를 나타내며, 이때 도 11a는 MAC 필름의 STEM 이미지를 나타내고, 도 11b는 나노결정질 그래핀 필름의 STEM 이미지를 나타내고;
도 12a 및 12b는 일 구현예에 따른 약 700℃에서 온도 처리 전과 후의 MAC의 라만 스펙트럼을 도시하며, 이때 도 12a는 온도 처리 전 MAC의 라만 스펙트럼을 나타내고, 도 12b는 온도 처리 후 MAC의 라만 스펙트럼을 나타내며;
도 13은 온도 처리 후 도 12b의 MAC의 투과 전자 현미경(TEM) 이미지를 보여주고;
도 14는 일 구현예에 따른 기판 상의 씨드층 상에 성장된 2차원(2D) 재료를 포함하는 헤테로구조물의 개략도를 보여주며;
도 15는 일 구현예에 따른 기판 상의 씨드층 상에 성장된 3차원(3D) 재료를 포함하는 헤테로구조물의 개략도를 보여주고;
도 16a, 16b 및 16c는 일 구현예에 따른 3개의 상이한 표면에서 성장된 MoS2의 광학 이미지를 보여주며, 이때 도 16a는 이산화규소(SiO2) 상에서 성장된 MoS2의 광학 이미지를 보여주고, 도 16b는 SiO2 상의 MAC 단층 상에서 성장된 MoS2의 광학 이미지를 보여주며, 도 16c는 SiO2 상의 몇 개의 MAC 층들 상에서 성장된 MoS2의 광학 이미지를 보여주고;
도 17a 및 17b는 일 구현예에 따른 사파이어 기판을 사용하여 성장된 MoS2의 주사 전자 현미경(SEM) 이미지를 보여주며, 이때 도 17a는 사파이어 기판 및 사파이어 기판 상의 MAC 단층 상에서 바로 성장된 MoS2의 SEM 이미지를 보여주고, 도 17b는 사파이어 기판 상의 MAC 단층 상에서 성장된 MoS2의 확대 SEM 이미지를 보여주며;
도 18a 및 18b는 일 구현예에 따른 사파이어 기판을 사용하여 성장된 MoS2의 주사 전자 현미경(SEM) 이미지를 보여주며, 이때 도 18a는 사파이어 기판 및 사파이어 기판 상의 몇 개의 MAC 층들 상에서 바로 성장된 MoS2의 SEM 이미지를 보여주고, 도 18b는 사파이어 기판 상의 몇 개의 MAC 층들 상에서 성장된 MoS2의 확대 SEM 이미지를 보여주며;
도 19는 일 구현예에 따른 SiO2 기판 상의 MAC 단층 상에서 성장된 In2Se3의 원자력 현미경(atomic force microscopy: AFM) 이미지를 보여준다.
예시적인 구현예는 씨드층, 씨드층을 형성하는 방법, 씨드층을 포함하는 헤테로구조물, 헤테로구조물을 포함하는 디바이스, 씨드층을 사용하여 재료 층을 형성하는 방법, 및 흡착원자와 씨드층 표면 사이의 vdW 상호작용을 향상시키는 방법에 관한 것이다.
본 출원에서, 달리 구체적으로 언급되지 않는 한, 단수의 사용은 복수를 포함하는 것으로 이해된다. 본 명세서 및 첨부된 청구범위에 사용된 단수 형태 "a", "an" 및 "the"는 문맥상 달리 명백하게 지시하지 않는 한, 복수의 지시대상을 포함한다는 점에 유의해야 한다. 또한, "포함하는(including)", "포함하는(comprising)" 및 "갖는(having)"이라는 용어와 "포함하다(include)", "포함하다(comprise)", "갖다(have)"와 같은 다른 형태의 사용은 제한적인 것으로 간주되지 않는다.
본 출원에서, 본 명세서에 기재된 디바이스 및/또는 헤테로구조물은 다양한 방향으로 작동될 수 있고, 따라서 다음 설명에서 사용되는 "상부", "베이스", "하부" 등의 용어는 편의를 위해 사용되며, 상대적인 위치 또는 방향에 대한 이해를 돕기 위해 사용되며, 디바이스 및/또는 헤테로구조물의 방향을 제한하려는 의도가 아님이 이해되어야 한다.
본원에 사용된 용어 "및/또는"은 열거된 연관 항목들 중 하나 이상의 임의의 및 모든 조합들을 포함한다.
본 구현예에서, 무질서한 원자 구조물을 갖는 2차원(2D) 단층 비정질 재료 층을 포함하는 씨드층을 사용하여 무질서한 원자 구조물에 의해 편재된 전자 상태가 생성되어 전위 우물을 형성함으로써, 씨드층에는 vdW 상호작용을 통해 재료 층의 성장 동안 흡착원자를 흡착하기 위한 고에너지 부위가 제공된다. 편재된 전자 상태는 2D 단층 비정질 재료 내에서 서로 중첩되도록 확장되지 않은 전자 상태의 분포를 나타낸다. 특히, 무질서한 재료 시스템에서, 이러한 편재된 전자 상태는 서로 충분히 격리되어 있어 2D 단층 비정질 재료의 전기 전도가 없을 수 있다. 2차원 단층 비정질 물질의 편재된 전자 상태에 의해 형성된 전위 우물은 씨드층 표면, 바람직하게는 이러한 전위 우물들의 위치들에서 흡착원자들을 포획하기 위해 이용 가능한 주변 열 에너지보다 크기가 더 큰 위치 에너지를 갖는 트래핑 부위를 나타낸다. 2D 단층 비정질 재료의 무질서한 원자 구조에 의해 생성된 편재된 전자 상태에 의해 형성된 이러한 전위 우물은 흡착원자와 씨드층 표면 사이에 강한 상호작용을 제공하고, 씨드층 표면 상에 흡착원자의 높은 핵형성 밀도를 제공하며, 이는 함께 작용하여 후속하는 균일한 평면 재료 층 성장을 달성하기 위해 씨드층의 표면에서 흡착원자의 젖음성을 향상시킨다. 이 경우, 흡착원자의 젖음성을 향상시키는 것은 흡착원자와 씨드층의 표면 사이의 인력을 향상시켜, 흡착원자들 사이에 끌어당기는 상호작용력보다 이 인력이 더 강하도록 하는 것을 의미한다. 흡착원자의 젖음성을 향상시키면 표면 상에 흡착원자의 클러스터가 형성되는 대신, 씨드층 표면 상에 흡착원자의 균일한 분포가 형성된다. 더욱이, 씨드층의 무질서한 원자 구조물은 또한 하부 기판과 재료 층 사이의 상호작용을 조절하기 위해 완전한 비정질상에서 나노결정상으로 조정될 수 있으며, 이로써 이 재료 층의 성장을 원격으로 제어하기 위한 유용한 기회를 제공한다. 또한, 씨드층의 표면과 재료 층 사이의 강한 vdW 상호작용은 성장된 재료 층이 하부 기판으로부터 분리되어 헤테로구조 전자 디바이스의 설계에 유리할 수 있는 독립형 필름을 생성할 수 있게 한다. 현재 문맥에서, 용어 "비정질 재료"는 결정질 재료에 전형적인 장거리 질서(long-range order)가 결여된 재료를 의미한다. "단층"이라는 용어는 수 옹스트롬(Å)에서 수 나노미터 두께 범위일 수 있는 1원자 두께 층을 의미한다.
도 1은 일 구현예에 따른 헤테로구조물(100)의 개략적인 구조를 도시한다. 헤테로구조물(100)은 기판(104) 상에 형성된 씨드층(102)을 포함한다. 도 1에 도시된 바와 같이, 씨드층(102)은 기판(104) 상에 직접 형성된다(즉, 씨드층(102)은 기판(104)의 상부에 인접하여 형성된다). 기판(104)은 씨드층(102)에 대한 구조적 지지를 제공한다. 헤테로구조물(100)은 또한 씨드층(102) 상에 형성된 재료 층(106)을 포함한다. 재료 층(106)은 임의의 목적하는 재료를 포함하고, 이는 아래의 도 14 및 15와 관련하여 추가로 설명될 것이다. 씨드층(102)은 무질서한 원자 구조를 갖는 2차원(2D) 단층 비정질 재료 층을 포함한다. 무질서한 원자 구조는 반 데르 발스(vdW) 상호작용을 통해 씨드층(102)의 표면에 흡착원자들을 본딩하여 재료 층(106)을 형성하기 위한 전위 우물을 형성하기 위해 편재된 전자 상태를 생성하도록 구성된다. 2D 단층 비정질 재료 층을 포함하는 씨드층(102)은, 씨드층(102)이 흡착원자와 씨드층(102)의 표면 사이의 vdW 상호 작용을 향상시키기 위한 전위 우물을 형성하기 위해 편재된 전자 상태를 생성하는 무질서한 원자 구조물을 갖는 한, 임의의 2D 재료에 의해 형성될 수 있다.
아래 기재된 구현예들에서, 단층 비정질 탄소(MAC)는 씨드층(102)을 위한 예시적인 2D 단층 비정질 재료로서 사용된다. 도 2 내지 도 19는 하나 이상 MAC 층을 씨드층(102)으로 사용하는 것과 관련하여 설명될 것이다. MAC는 그래핀 단층과 유사한 vdW 상호작용을 유지하지만, 평면 내에서 흡착원자를 MAC의 표면에 정렬하기 위한 추진력으로 작용할 수 있는 편재된 전자 상태를 생성하는 무질서한 원자 구조로부터 추가적인 vdW 상호작용을 제공하는 sp2-결합된 탄소 격자로 구성된다. MAC를 씨드층(102)으로 사용하는 경우, 이는 씨드층(102)의 표면 상에서 흡착원자의 보다 높은 표면 젖음성(예를 들어, 그래핀 또는 다른 결정질 2D 재료와 비교하여)을 초래하여 재료 층(106)의 균일하고 평면적인 성장을 가능하게 한다. 이는, 예를 들어 그래핀과 달리, MAC를 다양한 재료 필름의 에피택셜 및/또는 비에피택셜 성장을 위한 씨드층(102)으로서 이상적인 후보로 만든다.
도 2는 MAC를 포함하는 씨드층의 평면도(200)의 개략도를 보여준다. 도 2에서 볼 수 있듯이, MAC는 임의의 결정립계 없이 2차원(2D)의 무질서한 sp2 탄소(C) 원자의 연속 네트워크가 있는 무질서한 원자 배열을 포함한다(균질). 이는 결정립계로 분리된 정렬된 결정 도메인을 포함하는 기존의 다결정 그래핀과 대조된다(비균질). MAC 씨드층(102)에 결정립계가 없기 때문에, 개시된 MAC 씨드층(102)은 매우 강력하므로 굽힘 및 신장(stretching)과 같은 변형이 필요할 수 있는 응용 분야에 적합하다. MAC에서 탄소 고리의 총 개수(즉, 육각형 및 비육각형 탄소 고리의 총 개수)에 대한 육각형 탄소 고리의 비율은 1 미만일 수 있다.
도 3은 도 1의 헤테로구조물(100)을 형성하기 위한 방법(300)의 단계들을 보여주는 흐름도를 도시한다.
단계(302)에서, 씨드층(102)은 기판(104) 상에 형성된다. 본 구현예에서, 씨드층(102)은 단층 비정질 탄소(MAC)를 포함하고, 기판(104)은 사파이어 기판을 포함한다. 본 구현예에서, MAC는 실온에서 전구체(예를 들어, CH4, C2H2 등)로서 탄화수소를 사용하는 레이저 보조 화학 기상 증착(LCVD) 프로세스를 사용하여 형성된다. 수소 가스(H2) 및 아르곤 가스(Ar)도 전구체와 혼합될 수 있다. 이 LCVD 공정에서, 레이저는 광분해성 분해라고 하는 공정에서 전구체 가스를 분해하는 에너지원과 국부 열원으로 기능한다. 본 구현예에서, MAC 씨드층(102)을 생성하기 위한 LCVD 공정은 다음 파라미터들을 사용한다: (i) 공정 가스: C2H2; (ii) 챔버 압력: 2x10-2 mbar; (iii) 레이저 플루언스(laser fluence): 70 mJ/cm; (iv) 성장 시간: 1분; (v) 플라즈마 전력: 5W. LCVD 공정이 본 구현예에서 MAC를 형성하기 위해 사용되지만, LCVD 공정은 또한 다른 구현예에서 비-탄소 기반 씨드층(102)을 형성하기 위해 사용될 수 있다는 것을 이해할 것이다.
상기 예시적인 공정은 성장 프로세스를 위한 성장 챔버 내에서 아세틸렌(C2H2)의 사용을 이용한다. 성장 동안 챔버 내의 가스 압력은 전체에 걸쳐 2x10-2 mbar로 제어된다. 이 가스는 플라즈마 발생기가 있는 상태에서 5W 전력으로 작동한다. 248 nm 엑시머 레이저가 50 Hz의 펄스 주파수와 70 mJ/cm의 플루언스로 사파이어 기판(104)의 표면에 노출될 때 성장이 시작된다. 레이저 노출 시간(즉, 성장 지속 시간)은 기판(104) 상에 연속적인 MAC 씨드층(102)을 얻기 위해 1분으로 설정된다. 이 성장에서 스테이지 히터(stage heater)는 사용되지 않는다. 본 명세서에 개시된 다수의 파라미터들은 전구체로서의 탄화수소, 전구체 혼합물, 광분해성 분해 공정 및 장비에 대한 조정, 온도 조절, 기판 온도 조절, C 값의 변화, 원자층 수의 변화, sp2 대 sp3 비율의 변화, 및 기판(104)에 대한 접착력의 변화를 포함하지만, 이에 제한되지 않는 개시된 MAC 씨드층(102)의 특성을 제어 및/또는 변경하기 위해 조정될 수 있다. 본 구현예에서, MAC 씨드층(102)의 두께는 대략 1 원자층 두께가 되도록 설계된다.
또한, 상기 기재된 바와 같은 씨드층(102)을 형성하기 위한 광분해성 분해 접근법의 사용은 예를 들어, 열적 CVD(TCVD)를 사용하여 2D 재료 필름을 형성하는 전형적인 접근법과 구별된다는 것을 이해해야 한다. 특히, TCVD는 기판의 표면에서 발생하는 흡착원자들의 결합 파괴 및 결합 형성의 화학 반응을 위해 고온 기판을 필요로 한다. 그러나, 이러한 반응이 일어나기 위해 필요한 온도는 통상적으로 2D 재료의 결정화 온도보다 훨씬 더 높다. 이는 기판 표면 상에 2D 재료 필름을 형성하는 데 필요한 최소 성장 온도에서, 기판 표면에 증착된 2D 재료의 원자들이 매우 이동성이 높고(예를 들어, 표면 확산), 자체 재정렬되어 2D 재료를 형성하는 동안 어느 정도 결정화를 유발할 것임을 의미한다. 결과적으로, 형성된 2D 재료 필름은 다양한 정도의 결정도를 갖게 될 것이며, 전적으로 또는 완전히 비정질일 수 없다. 이와 달리, 광분해성 분해 방식을 사용함으로써, 레이저의 에너지는 전구체 가스의 결합을 끊고, 2D 재료의 원자들이 보다 낮은 온도(예를 들어, 실온 또는 결정화 온도 이하의 온도)에서 기판 표면에 증착될 때 후속 2D 재료 필름 형성을 위한 추가 에너지를 제공한다. 따라서, 저온에서 광분해성 분해 방식을 사용함으로써, 2D 재료의 증착된 원자들은 이동성이 적고, 기판 표면에 내려앉은 후 이동할 가능성이 거의 없다. 원자의 원자 운동(표면 확산)의 이러한 제한은 2D 재료의 결정 형성을 방지한다. 따라서, 단층 비정질 필름이 형성될 수 있다.
상기 기재된 바와 같은 MAC 씨드층(102)을 형성하기 위한 광분해성 분해 방법을 사용함으로써, 많은 이점이 제공될 수 있다. 첫째, LCVD에 의해 합성된 MAC 씨드층(102)은 기존의 반도체 처리 기술과 통합될 수 있다. 특히, LCVD는 면적이 넓은 필름의 높은 처리량을 달성할 수 있는 산업적으로 확장 가능한 공정이다. 따라서, 씨드층 형성을 위한 LCVD 공정은 현재의 반도체 공정 기술과 쉽게 통합될 수 있어 상기 공정이 산업적으로 호환되고 확장될 수 있다. 또한, LCVD는 기판(104)의 전체 표면이 60초 이내에 MAC 필름으로 덮일 수 있는 초고속 증착 기술이다. 따라서, LCVD는 널리 사용되는 원자층 증착(ALD) 공정보다 더 효율적이다.
둘째, LCVD를 사용한다는 것은 MAC 씨드층(102)이 실리콘 기반 기술과 호환되는, 300℃ 미만의 낮은 온도(예를 들어 200℃만큼 낮거나 심지어 실온)에서 합성될 수 있다는 것을 의미한다. 또한, 그래핀의 성장과 달리, LCVD를 사용한 MAC 성장의 비용은 약 1000℃의 온도를 필요로 하는 기존 그래핀의 열 화학 기상 증착법에 비해 LCVD 성장에 필요한 에너지가 더 적기 때문에 현저히 낮다. 또한, 합성 온도를 낮추면(예를 들어, 20℃와 150℃ 사이의 온도로) OLED 및 플렉서블 전자 제품에 사용되는 폴리머 기판 상에서 직접 MAC 성장을 가능하게 할 수 있다. 씨드층(102)으로서의 MAC의 저온 성장은 또한 씨드층(102)과 기판(104) 사이의 깨끗하고 매끄러운 계면을 유지하면서 단결정 기판의 격자 또는 표면 재구성의 파괴를 최소화하기 때문에 유리하다.
셋째, LCVD에 의한 MAC의 저온 광분해성 성장의 경우, MAC 씨드층(102)의 직접적인 성장은 다양한 기판(Si, 단결정, 다결정, 금속, 유리, 폴리머 등을 포함함) 상에서 수행될 수 있다. 또한, 씨드층(102) 상의 재료 층(106)의 후속 성장은 MAC 씨드층의 표면과 흡착하는 흡착원자의 vdW 상호작용에 의해 지배되며, 따라서 이 후속 재료 성장에 대한 기판(104)의 역할이 최소화된다. 특히, 하나 이상의 MAC 층은 밑에 있는 기판(104)의 결정 정보를 차단하여 후속 성장 메커니즘을 지배하도록 구성될 수 있다.
단계(304)에서, 재료 층(106)은 씨드층(102) 상에 형성되거나 증착된다. 씨드층(102)의 무질서한 원자 구조에 의해 제공되는 흡착원자와 씨드층(102)의 표면 사이의 보다 강한 vdW 상호작용이 주어지면, 다양한 재료들이 재료 층(106)을 형성하기 위해 사용될 수 있다. 이는 도 14 및 15와 관련하여 추가로 설명된다. 따라서, 재료 층(106)에 사용되는 재료에 따라, 재료 층(106)을 형성하기 위해 다수의 성장 또는 증착 기술들이 사용될 수 있음을 이해할 것이다. 적용될 수 있는 증착 기술들의 예로는 분자 빔 에피택시(MBE), 대기압 CVD(APCVD), 금속 유기 CVD(MOCVD), 플라즈마 강화 CVD(PECVD), 열적 CVD(TCVD) 및 원자층 증착(ALD)을 포함한다. 재료 층(106)을 형성하기 위해 사용되는 상이한 재료들에 관한 구현예는 도 16a 내지 도 19와 관련하여 논의된다.
도 4는 도 1의 헤테로구조물(100)을 사용하여 씨드층(102) 및 재료 층(106)을 포함하는 자립형 필름을 형성하는 방법(400)의 단계들을 보여주는 흐름도를 도시한다.
단계(402)에서, 핸들링 층이 재료 층(106) 상에 형성된다. 다시 말해서, 핸들링 층은 재료 층(106) 상에 그리고 이에 인접하여 형성된다. 핸들링 층은 금속 스트레서 층(metal stressor layer), 가요성 테이프 층, 또는 씨드층(102)과 기판(104) 사이의 접착력에 비해 아래에 있는 재료 층(106)에 보다 강한 접착력을 가질 수 있는 접착 재료 층을 포함한다.
단계(404)에서, 씨드층(102)은 기판(104)으로부터 분리되어 자립형 필름을 형성한다. 이는 기판(104)으로부터 재료 층(106) 및 씨드층(102)을 탈락(exfoliating)시키거나 박리(peeling)하여 자립형 필름을 형성하고, 이어서 재료 층(106)에 형성되거나 부착된 핸들링 층을 제거함으로써 달성된다. 탈락은 기판(104)과의 상호작용과 비교하여 재료 층(106)과의 씨드층(102)의 보다 강한 상호작용에 의해 지배된다. 씨드층(102)과 재료 층(106) 사이의 보다 강한 계면, 및 씨드층(102)과 하부 기판(104)의 비공유 본딩은 자립형 필름이 기판(104)에서 탈락되는 것을 돕는다. 이는 씨드층(102) 및 재료 층(106)을 포함하는 독립형 필름이 예를 들어 유연하고 투명한 광전자 디바이스에 사용하기 위해 분리될 수 있는 한편 기판(104)이 재사용될 수 있기 때문에 유리하다.
도 5는 도 4의 자립형 필름을 형성하기 위한 방법(400)의 단계들을 보여주는 개략도(500)를 도시한다. 본 구현예에서, 2층 MAC는 기판(510) 상에 형성되어 씨드층(512)으로 사용된다. 2층 2D 재료가 재료 층(514)으로서 씨드층(512) 상에 형성된다.
개략도(502)에 도시된 바와 같이, 핸들링 층(516)은 재료 층(514)의 상부에 형성된다. 이는 상기 기재된 단계 402에 대응한다.
개략도(504)에 도시된 바와 같이, 기판(510)으로부터 재료 층(514) 및 씨드층(512)의 탈락 또는 박리는 핸들링 층(516)을 사용하여 수행된다. 분리된 독립 층(518)은 재료 층(514) 및 씨드층(512)을 포함한다.
개략도(506)에 도시된 바와 같이, 핸들링 층(516)은 후속적으로 독립 층(518)으로부터 제거된다. 핸들링 층(516)은, 예를 들어, 다음과 같은 방식으로 제거될 수 있다. 핸들링 층(516)이 금속 스트레서 층인 경우, 핸들링 층(516)을 금속 에천트(etchant)에 침지함으로써 제거될 수 있다. 핸들링 층(516)이 가요성 테이프 층인 경우, 가요성 테이프 층은 각각 테이프를 가열하거나 UV 광에 노출시킴으로써 제거될 수 있는 열 방출 또는 UV 방출 접착제를 포함할 수 있다.
도 6은 티타늄, 유리 및 구리와 같은 3가지 구별되는 기판 상에서 성장된 MAC 필름을 촬영한 사진들(600)을 보여준다. 도 6에 도시된 바와 같이, 사진(602)은 티타늄 기판 상에서 성장된 MAC 필름을 나타내고, 사진(604)은 유리 기판 상에서 성장된 MAC 필름을 나타내며, 사진(606)은 구리 기판 상에서 성장된 MAC 필름을 나타낸다. 적어도 사진(604)으로부터, 증착된 MAC 필름이 가시광선에서 투명하다는 것은 분명하다.
도 7은 도 6의 성장된 MAC 필름의 라만 스펙트럼을 보여준다. 라만 스펙트럼(702)은 유리 기판 상에서 성장된 MAC 필름을 사용하여 얻어지며, 라만 스펙트럼(704)은 티타늄 기판 상에서 성장된 MAC 필름을 사용하여 얻어지고, 라만 스펙트럼(706)은 구리 기판 상에서 성장된 MAC 필름을 사용하여 얻어진다. 도 7의 모든 라만 스펙트럼(702, 704, 706)에 나타난 바와 같이, 결정질 그래핀 단층에 전형적인 2D 피크(약 2700 cm-1에서)가 없다. 이와 달리, 모든 라만 스펙트럼(702, 704, 706)은 광폭 G 피크(708)(약 1600 cm-1에서) 및 D 피크(710)(약 1350 cm-1에서)를 보여준다. D 및 G 피크의 폭 확장(broadening)은 일반적으로 나노결정질 그래핀에서 비정질 필름으로의 전이를 나타낸다.　라만 스펙트럼(702, 704, 706)은 또한 약 0.5 대 1 범위 내의 D/G 비율을 나타낸다. 2D 피크의 부재와 결합된 이 D/G 비율은 MAC의 무질서한 원자 구조를 2D 그래핀 및 다이아몬드 구조와 구별짓는다. 라만 스펙트럼(702, 704, 706)은 또한 이러한 세 가지 구별되는 기판 상에서 성장된 MAC 필름의 성장을 확인시켜 주었다.
도 8은 MAC 필름(802)의 격자 구조에서 편재된 변형을 유도하는 MAC 필름(802) 내의 평면외 구조 완화의 이론적 시뮬레이션을 보여주는 다이어그램(800)을 보여준다. 현재의 이론적 시뮬레이션에서, 모델에서 MAC 필름(802)의 원자들의 원자 좌표는 초기에 평평한 2D 평면에 배열된다. 이들 원자들 사이의 상호작용력을 고려하여, 이들 원자들의 원자 재배열은 3D 공간에서 일어나며, MAC 필름(802)의 원자들의 원자 좌표는 MAC 필름(802)의 구조가 가장 낮은 내부 에너지를 갖는 가장 안정적인 구성에 있는 새로운 평형 위치를 차지한다. 다이어그램(800)에 도시된 바와 같이, 시뮬레이션된 MAC 필름(802)은 단층이고, 약 6.5Å의 두께(804)를 갖는다. MAC 필름(802)의 비정질 또는 무질서한 원자 구조는 편재된 전자 분포를 갖는 변형된 2D 격자를 생성하여 표면에 상대적으로 더 높은 에너지를 제공한다. 이러한 표면은 흡착하는 흡착원자들과 강한 상호작용을 시작하여 균일하고 평면적인 2D 및/또는 3D 재료 필름 형성에 필요한 더 높은 표면 젖음성을 초래한다. 이는 2D 결정질 재료 표면의 고유한 낮은 표면 에너지로 인해 vdW 에피택시를 위해 2D 표면 상에서 3D 재료 필름의 낮은 젖음성을 극복하는 데 도움이 된다.
또한, MAC(802)의 무질서한 원자 배열과 향상된 vdW 상호작용으로 인한 MAC(802)의 더 높은 표면 에너지는 MAC 씨드층에 흡착되는 흡착원자들을 위한 많은 수의 핵형성 부위를 초래한다. 많은 수의 핵형성 부위(또는 더 높은 핵형성 밀도)는 후속 재료 층 성장을 위한 성장 속도 및 온도 요건을 실질적으로 낮출 수 있으므로 성장 프로세스를 보다 에너지 효율적이고 비용 효율적으로 만들 수 있다. 더욱이, MAC(802)(즉, 씨드층)과 재료 층(또는 에피층) 사이의 향상된 vdW 상호작용은 후속 고온 성장 프로세스 동안에도 안정적인 보다 강한 계면을 초래한다. 이는 평면 재료 층의 후속 형성의 균일성을 보장하고, 재료 층의 이러한 후속 성장 동안 섬(island)들 및/또는 클러스터들의 형성을 방지하거나 감소시킨다. 재료 층에서 섬 및/또는 클러스터의 형성은 비평면 활성층 재료 필름을 초래하여 이러한 비평면 재료 층을 사용하여 형성된 후속 디바이스의 디바이스 성능에 해롭다는 점에 유의한다.
도 9는 도 8의 이론적 시뮬레이션에 사용된 모델(900)을 보여준다. 모델(900)은 MAC(802)의 원자 구조에서 편재된 전자 분포(902)를 나타내기 위해 파동 함수의 제곱된 계수로 오버레이된다.
도 9의 모델(900)에 도시된 바와 같이, MAC 필름은 이의 구조에 육각형 및 비육각형 고리들이 혼합된 단일 원자 두께의 탄소 필름이다. 고리들은 서로 완전히 연결되어 있어 크기가 최소한 마이크론 단위인 넓은 면적 필름에서 다각형 네트워크를 형성한다. 탄소 고리의 총 개수(즉, 육각형 및 비육각형 고리의 총 개수)에 대한 육각형 고리의 개수의 비율은 결정도(또는 무정형도(amorphousity))의 척도이며, C. 비육각형은 4원, 5원, 7원, 8원, 9원 고리의 형태이다. 결정질 그래핀에 전형적인 규칙적인 6원 고리(908)와 대조를 이루는 5원 고리(904) 및 7원 고리(906)가 도 9에 도시되어 있다. 개시된 구현예는 0.5 이상, 0.8 이하인 C 값 범위를 뒷받침할 수 있다. 이는 순수한 육각 네트워크의 경우 C = 1인 그래핀과 다르다.
도 10은 일 구현예에 따른 MAC(1002)의 광 전송 스펙트럼의 플롯(1000)을 도시한다.
플롯(1000)은 일련의 광 파장 범위에 걸쳐 MAC(1002)의 광학 투명도를 도시한다. 도 10에 도시된 바와 같이, 광학 투명도는 550 nm의 광 파장에서 약 98.1%이며, 광 파장이 증가함에 따라 투명도가 증가한다. 따라서, 본 발명의 구현예는 550 nm 이상의 파장에서 98% 이상의 광학 투명도를 갖는 MAC를 제공한다. 개시된 MAC는 그래핀과 다르다. 라인(1004)은 그래핀의 광학 투명도에 대한 97.7%의 이론적 한계를 보여준다. 따라서, 적어도 플롯(1000)으로부터, 본 구현예의 MAC(1002)는 약 550 nm 이상의 파장에서 그래핀보다 더 높은 광학 투명도를 나타낸다는 것이 입증된다. 특히 MAC(1002)의 투명도는 단파장(400 nm 미만)에서 급격히 감소하지 않는다. 이는 부분적으로 MAC(1002)가 전달 방법을 사용하지 않고 임의의 기판 상에서 성장될 수 있기 때문에 MAC(1002)의 성장 프로세스에서 덜 오염되기 때문일 수 있다. 가시광선 범위 내에서 MAC의 광학 투명도가 높으므로(550 nm에서 약 98.1%, 파장이 커지면 광학 투명도도 증가) MAC는, 투명 디바이스를 위한 후속 활성 반도체 필름을 형성하기 위한 투명 기판(예를 들어, 유리 또는 적합한 폴리머)의 씨드층으로 이상적인 후보로 된다.
도 11a 및 11b는 일 구현예에 따른 2가지 상이한 구조적 변형을 갖는 씨드층의 주사 투과 전자 현미경(STEM) 이미지(1100, 1110)를 나타내며, 이때 도 11a는 MAC 필름의 STEM 이미지(1100)를 나타내고, 도 11b는 나노결정질 그래핀 필름의 STEM 이미지(1110)를 나타낸다. 도 11b에 나타난 바와 같은 "백색" 클러스터(1112)는 나노결정질 그래핀 필름의 표면에 흡수된 오염물과 관련되어 있으며, 이의 원자 구조의 결정도와 관련이 없다.
합성 조건에 따라, 완전 비정질 층(예를 들어, MAC)에서 나노결정질 sp2-탄소 층(예를 들어, 나노결정질 그래핀 층)에 이르기까지 탄소 기반 씨드층 내에서 원자 구조의 광범위한 변형이 가능하다. 더욱이, 씨드층은 또한 기판 상에 단층에서 다층 스택에 이르기까지 형성될 수 있다. 이러한 구조적 변형은 씨드층과 재료 층(또는 에피층) 사이의 vdW 상호작용을 조정할 수 있고, 성장 동안 재료 층을 형성하기 위해 기판과 흡착원자 사이의 상호작용을 원격으로 조정할 수 있다. 예를 들어, 씨드층의 결정도를 완전한 비정질에서 나노결정으로 조정함으로써, 2D 비정질 씨드층의 무질서한 원자 구조의 전위 우물에 의해 기판의 결정도 효과가 차단되기 때문에 기판과 흡착원자들 사이의 보다 많은 상호작용이 달성될 수 있다.
탄소 기반 씨드층의 결정도를 조정하는 예는 단계(302)와 관련하여 설명된 것과 유사한 레이저 기반 성장 조건을 사용하여 수행될 수 있지만, 단, 예를 들어 메탄 전구체 가스 및 구리 호일 기판을 사용한다. 예를 들어, 도 11b에 도시된 바와 같은 나노결정질 탄소 필름을 형성하기 위해서는, 구리 호일의 온도가 500℃ 내지 600℃ 범위로 설정될 수 있는 반면, 도 11a에 도시된 것과 같은 완전 비정질 필름을 형성하기 위해서는, 구리 호일의 온도가 400℃ 미만으로 설정될 수 있다. 이는 성장 중 기판 온도가 높을수록 결정질 물질이 더 많이 생성되기 때문이다.
도 12a 및 12b는 일 구현예에 따른 약 700℃에서 온도 처리 전과 후의 MAC의 라만 스펙트럼(1200, 1210)을 도시하며, 이때 도 12a는 온도 처리 전 MAC의 라만 스펙트럼(1200)을 나타내고, 도 12b는 온도 처리 후 MAC의 라만 스펙트럼(1210)을 나타낸다.
도 12a는 D 밴드(1204)와 G 밴드(1206)로 피팅된, 온도 처리 전 MAC의 라만 분광법에서 얻은 원시 데이터(1202)를 보여주고, 도 12b는 D 밴드(1214) 및 G 밴드(1216)로 피팅된, 온도 처리 후 MAC의 라만 분광법에서 얻은 원시 데이터(1212)를 보여준다. 라만 스펙트럼(1200, 1210)에 도시된 바와 같이, D 밴드(1204, 1214) 및 G 밴드(1206, 1216)의 형상, 및 이들의 D/G 비율은 유사하다. 이는 약 700℃에서 열처리를 거친 후 MAC의 결정도나 입자 크기에 관찰 가능한 변화가 없음을 확인시켜 준다. 따라서, MAC는 약 700℃의 고온에서 열적으로 안정하며, 이는 MAC를 재료 층의 후속 고온 성장을 위한 안정적인 씨드층으로 만든다. MAC는 약 700℃의 온도에서 열적으로 안정하기 때문에, 700℃ 미만의 모든 온도에서도 열적으로 안정하다는 것이 이해될 것이다.
도 13은 온도 처리 후의 도 12b의 MAC의 투과 전자 현미경(TEM) 이미지(1300)를 보여준다. MAC의 TEM 이미지(1300)는 10 Х 10 nm2의 크기를 가지며, 이때 도 13에서 보여주는 클러스터(1302)는 MAC의 일부 영역을 덮는 오염물이다. 오염 클러스터(1302)는 이 TEM 이미지(1300)를 촬영하기 위해 기판(예를 들어, 구리 호일)에서 TEM 그리드로의 전달 프로세스로 인해 형성될 수 있으며, MAC의 결정도와 관련이 없다. 도 13의 삽입도(1304)는 TEM 이미지(1300)의 푸리에 변환으로, TEM 이미지(1300)의 회절 패턴을 보여준다. 특히, 삽입도(1304)는 각각 나노결정질 그래핀 또는 다결정질 그래핀을 나타내는 샤프 링(sharp ring) 또는 개별 스폿 대신 비정질 할로 링(amorphous halo ring)을 나타낸다.
MAC는 열적으로 안정한 층일 뿐만 아니라, MAC는 또한 높은 열전도도를 나타내어 히트 싱크(heat sink)로 열을 전달하기 위한 활성 반도체 에피층을 포함하는 헤테로구조물에서 열 확산 층으로 기능할 수 있도록 한다. 이는 열 관리가 LED와 같은 박막 디바이스의 필수적인 측면이기 때문에 유리하다. 열을 빠르게 확산시키는 MAC의 능력은 과열 및 디바이스 성능 저하를 방지하는 데 도움이 된다.
도 14는 일 구현예에 따른 기판(1406) 상의 씨드층(1404) 상에서 성장된 2차원(2D) 재료 층(1402)을 포함하는 헤테로구조물(1400)의 개략도를 보여준다. 헤테로구조물(1400)은 도 1에 도시된 헤테로구조물(100)과 유사한 구조를 가지며, 도 3의 방법(300)을 사용하여 형성 또는 제조될 수 있다.
씨드층(1404)은 기판(1406) 상에서 바로 성장된 비정질 2D 재료의 단층(예를 들어, 본 구현예에서 MAC, 그러나 다른 단층 2D 비정질 재료도 사용될 수 있음)을 포함한다. 본 구현예의 기판(1406)은 SiO2를 포함하지만, Si, SiC, 사파이어, III-V족 재료, II-VI족 재료, 산화물 등과 같은 다른 기판도 사용될 수 있다. 기판(1406) 상에서 성장된 씨드층(1404)은 2D 재료 층(1402)의 흡착원자와 씨드층(1404)의 표면 사이의 강한 vdW 상호작용을 사용하여 2D 재료 층(1402)의 후속 성장을 안정화시키는 기능을 한다. 이는 2D 재료 층(1402)의 안정적인 성장을 위해 특수 기판을 사용해야 하는 엄격한 요건을 회피하는 데 유리하다.
도 14는 씨드층(1404)으로서 단층 비정질 탄소(MAC)를 나타내지만, MAC의 다층도 직접 성장 또는 전달 방법에 의해 사용될 수 있다. 성장된 2D 재료 층(1402)은 단층 2D 비정질 필름, 2D 결정질 필름, 그래핀, 블랙 포스포린, 보로펜, 육방정계 질화붕소(hexagonal boron nitride: hBN) 또는 질화붕소, 전이 금속 디칼코게나이드(transition metal dichalcogenide: TMD), 페로브스카이트, 및/또는 인화붕소(BP)의 하나 이상의 층을 포함한다. 2D 재료 층(1402)은 금속 유기 화학 기상 증착(MOCVD), 열 화학 기상 증착(TCVD), 플라즈마 강화 화학 기상 증착(PECVD), 및 원자층 증착(ALD)과 같은 증착 기술을 사용하여 씨드층(1404) 상에서 성장될 수 있다. 2D-2D 복합 구조물(즉, 층(1402, 1404)을 포함하는 자립형 구조물)은 성장 후에 기판(1406)으로부터 분리되어 박막 및 가요성 광전자 디바이스의 제조 공정에 추가로 통합될 수 있는 자립형 스택을 형성할 수 있다.
도 15는 일 구현예에 따른 기판(1506) 상의 씨드층(1504) 상에서 성장된 3차원(3D) 재료 층(1502)을 포함하는 헤테로구조물(1500)의 구조를 보여준다. 헤테로구조물(1500)은 도 1에 도시된 헤테로구조물(100)과 유사한 구조를 가지며, 도 3의 방법(300)을 사용하여 형성 또는 제조될 수 있다. 헤테로구조물(1500)과 헤테로구조물(1400) 사이의 차이점은 씨드층(1504) 상에서 성장된 재료 층(1502)이 헤테로구조물(1400)에 포함된 2D 재료 층(1402)과 달리 3D 재료 층이라는 점이다.
상이한 유형의 3D 재료들 및 사용된 기판들을 포함하는 상이한 구현예들이 아래에 기재되어 있다.
(i) III-V 반도체 평면 박막과 CMOS 호환 기판(예를 들어, Si 또는 Ge)의 통합
이 구현예에서, MAC 층은 Si 또는 Ge 기판(1506) 상에 형성된다. MAC는 기존 증착 기술(예를 들어, MOCVD, TCVD, PECVD, ALD 등)을 사용하여 하나 이상의 III-V 반도체(예를 들어, GaAs, GaN, AlN, InP, InN 등) 층(1502)의 후속 에피택셜 또는 비에피택셜 성장을 위한 씨드층(1504)으로 기능한다. III-V 반도체 재료는 발광 다이오드(LED), 적외선(IR) 센서, 광검출기, 및 기타 광전자 디바이스와 같은 응용 분야의 활성층으로 사용될 수 있다.
ii) II-VI 반도체 박막
II-VI 박막 반도체(예를 들어, CdTe, CdS, ZnS 등)를 임의의 기판(예를 들어, Si, 반도체 재료, 유리, 금속 호일, 폴리머 등) 상에 통합하는 능력은 태양 전지, 광전지, 및 항공우주 응용 분야에 유리하다. 위에서 논의된 바와 같이, vdW 에피택시에 의해 균일한 평면 재료 층을 달성하는 것은 에피택셜 표면 상의 낮은 젖음성으로 인해 어려운 일이다. 본 구현예에서, 씨드층(1504)으로서 기능하는 MAC 층(1504)은 II-VI 반도체의 3D 평면 필름 층(1502)의 에피택셜 또는 비에피택셜 성장을 위해 기판(1506) 상에 형성될 수 있다. 3D II-VI족 반도체 재료 필름의 예로는 CdTe, CdS, 및 ZnS 등이 포함된다.
iii) 산화물 박막
단순 금속 산화물(Hf2O3, Al2O3, MnO 등)과 복합 산화물(페로브스카이트, 스피넬 등)을 포함하는 산화물 박막은 이의 기능적 특성 때문에 다양한 전자, 스핀트로닉(spintronic), 자기전기(magnetoelectric) 및 에너지 저장 디바이스에서 중요한 역할을 한다. 이러한 산화물은 유전체, 압전기, 초전기 등으로 기능할 수 있다. 도 15에 도시된 것과 유사한 방식을 사용하여, 하나 이상의 산화물 층(1502)이 기판(1506) 상의 씨드층(1504)으로서 MAC을 사용하여 증착될 수 있다. 본 출원에서 기판(1506)은 Si, 반도체 재료, 유리, 금속 호일, 폴리머 등과 같은 임의의 모든 기판일 수 있다. 산화물 필름(1502)의 증착된 층은 또한 도 4 및 5와 관련하여 설명된 방법(400)을 사용하여 독립형 막을 얻기 위해 탈락될 수 있다.
도 16a, 16b, 및 16c는 일 구현예에 따른 3가지 상이한 표면 상에서 성장된 MoS2의 광학 이미지(1600, 1610, 1620)를 보여주며, 이때 도 16a는 이산화규소(SiO2) 상에서 성장된 MoS2의 광학 이미지(1600)를 보여주고, 도 16b는 SiO2 상의 단일 MAC 층 상에서 성장된 MoS2의 광학 이미지(1610)를 보여주며, 도 16c는 SiO2 상의 몇 개의 MAC 층들 상에서 성장된 MoS2의 광학 이미지(1620)를 보여준다.
본 구현예에서, MAC는 먼저 도 3의 단계 302와 관련하여 설명된 LCVD 방법을 사용하여 SiO2 기판 상에 성장된다. SiO2 기판 상의 MAC의 성장 조건은 단계 302와 관련하여 사파이어 기판에 대해 설명된 것과 동일하며, 간결함을 위해 여기에서 반복되지 않는다. 하나 이상의 MAC 층은 MoS2 층의 후속 성장을 위한 씨드층 역할을 한다. MoS2 층은 하나 이상의 MAC 층 위에서 열적 CVD에 의해 성장된 2D 재료이다. MoS2 층의 열적 CVD 성장에 대한 파라미터는 다음과 같다: MoO3 + S, 대기압 화학 기상 증착(APCVD), 750℃, 20 sccm Ar, 및 10분 성장 시간.
도 16a, 16b, 및 16c에서 입증된 바와 같이, MoS2의 층은 3가지 상이한 표면(즉, 각각 MAC 없이, 단층 MAC, 및 몇 개의 MAC 층들) 상에서 다르게 성장한다. 도 16a의 광학 이미지(1600)에서 보여주는 바와 같이, SiO2 상에서 성장된 표준 MoS2는 삼각형 결정(1602)을 형성한다. 도 16b의 광학 이미지(1610)는 단일 MAC 층을 씨드층으로 사용하면 불규칙한 모양과 다층 중심을 갖는 MoS2 결정(1612)이 성장함을 보여준다. 도 16c의 광학 이미지(1620)에서 보여주는 바와 같이, 씨드층으로서 몇 개의 MAC 층들을 사용하면 MoS2 결정들의 고밀도 핵형성이 초래된다.
도 17a 및 17b는 일 구현예에 따른 사파이어 기판을 사용하여 성장된 MoS2의 주사 전자 현미경(SEM) 이미지(1702, 1704, 1710)를 보여주며, 이때 도 17a는 각각 사파이어 기판 및 사파이어 기판 상의 MAC 단층 상에서 바로 성장된 MoS2의 SEM 이미지(1702, 1704)를 보여주고, 도 17b는 사파이어 기판 상의 MAC 단층 상에서 성장된 MoS2의 확대 SEM 이미지(1710)를 보여준다. 도 18a 및 18b는 일 구현예에 따른 사파이어 기판을 사용하여 성장된 MoS2의 주사 전자 현미경(SEM) 이미지(1802, 1804, 1810)를 보여주며, 이때 도 18a는 각각 사파이어 기판 및 사파이어 기판 상의 몇 개의 MAC 층들 상에서 바로 성장된 MoS2의 SEM 이미지(1802, 1804)를 보여주고, 도 18b는 사파이어 기판 상의 몇 개의 MAC 층들 상에서 성장된 MoS2의 확대 SEM 이미지(1810)를 보여준다.
본 구현예에서, MAC는 도 3의 단계 302와 관련하여 설명된 LCVD 방법을 사용하여 사파이어 기판 상에서 먼저 성장된다. 하나 이상의 MAC 층은 MoS2 층의 후속 성장을 위한 씨드층 역할을 한다. 사파이어 기판 상의 MAC의 성장 조건은 단계 302와 관련하여 이전에 설명되었으며, 간결함을 위해 여기에서 반복되지 않는다. MoS2 층은 하나 이상의 MAC 층 위에서 열적 CVD에 의해 성장된 2D 재료이다. MoS2 층의 열적 CVD 성장에 대한 파라미터는 다음과 같다: MoO3 + S, 대기압 화학 기상 증착(APCVD), 850℃, 20 sccm Ar, 성장 시간 5분.
도 17a, 17b, 18a 및 18b에서 입증된 바와 같이, MoS2 층은 3가지 상이한 표면(즉, 각각 MAC 없이, 단층 MAC, 및 몇 개의 MAC 층들) 상에서 다르게 성장한다. 도 17a 및 18a의 SEM 이미지(1702 및 1802)에서 각각 보여주는 바와 같이, 사파이어 상에서 성장된 표준 MoS2는 삼각형 결정(1706, 1806)을 형성한다. 도 17b의 SEM 이미지(1710)는, 단일 MAC 층을 씨드층으로 사용하는 경우 삼각형 모양(1712)을 갖는 MoS2 결정의 고밀도 핵형성이 초래됨을 보여준다. 도 18b의 SEM 이미지(1810)에서 보여주는 바와 같이, 몇 개의 MAC 층들을 씨드층으로 사용하는 경우, 수지상 모양(1812)을 갖는 MoS2 결정의 고밀도 핵형성이 초래된다.
도 19는 일 구현예에 따른 SiO2 기판 상의 MAC 단층 상에서 성장된 인듐 셀레나이드(In2Se3)의 원자력 현미경(AFM) 이미지(1900)를 보여준다.
MAC는 먼저 SiO2 기판 상에 성장되거나 전달되며, 이때 MAC는 In2Se3의 후속 성장을 위한 씨드층으로 기능한다. In2Se3은 분자선 에피택시(molecular beam epitaxy: MBE) 기술을 사용하여 MAC 상에서 후속적으로 성장되는 2D 재료이다. 본 구현예에서, In2Se3은 베이스 압력이 약 6 × 10-10 Torr인 MBE 챔버에서 성장되었다. 초순수 In2Se3 분말(99.99%)은 온도가 150℃로 유지되는 전자빔 소스에 의해 가열된 도가니에서 증발되었다. 성장 중 챔버 압력은 약 6 × 10-9 Torr였다.
In2Se3 층은 씨드층으로 단일 MAC 층을 사용할 때 그래핀 상에서 또는 MAC가 없는 SiO2 기판 상에서 직접 In2Se3 층을 성장시키는 것과 비교하여 다르게 성장한다. AFM 이미지(1900)에서 보여주는 바와 같이, 단일 MAC 층을 씨드층으로 사용하여 형성된 In2Se3 결정(1902)은 수 Å(즉, 단층 두께)에서 약 7 nm 두께 범위의 두께로 삼각형 면을 유지한다. 반면에, In2Se3이 SiO2 기판 상의 그래핀 층 상에서 성장되는 경우, 성장된 In2Se3 결정은 삼각형 모양의 단층 두께가 될 것이다. In2Se3이 SiO2 기판 상에서 바로 성장되는 경우, 성장된 In2Se3 결정에는 고도로 무질서한 벌크(3D) 구조물이 있다.
본 발명의 대안적인 구현예는 다음을 포함한다: (i) 씨드층(102)은 비정질 MoS2, 비정질 In2Se3, 비정질 전이 금속 디칼코게나이드, 비정질 블랙 포스포린, 비정질 보로핀, 및 비정질 질화붕소 중 하나 이상으로부터 선택된 2D 비정질 재료의 하나 이상의 층을 포함하고; (ii) 기판(104)은 Si, SiC, 사파이어, III-V족 재료, II-VI족 재료, 산화물 반도체 재료, 유리, 금속 및 폴리머 중 하나로부터 선택되며; (iii) 재료 층(106)은 2D 재료 또는 3D 재료로부터 선택되되, 2D 재료 및 3D 재료의 예는 도 14 및 15와 관련하여 제공되어 있으며; (iv) 재료 층(106)은 LPCVD, APCVD, MOCVD, TCVD, PECVD, MBE 및 ALD와 같은 다양한 증착 기술에 의해 형성될 수 있다.
본 발명의 특정 구현예만이 상세하게 설명되었지만, 첨부된 청구범위에 따라 많은 변형이 가능하다. 예를 들어, 일 구현예와 관련하여 설명된 특징들은 하나 이상의 다른 구현예에 통합될 수 있으며, 그 반대의 경우도 가능하다.

Claims (26)

  1. 핵형성(nucleation)을 유도하여 재료 층을 형성하기 위한 씨드층(seed layer)으로서, 상기 씨드층은 반 데르 발스(van der Waals: vdW) 상호작용을 통해 씨드층의 표면에 흡착원자(adatom)를 본딩하여 재료 층을 형성하기 위한 전위 우물(electric potential well)을 형성하기 위해 편재된 전자 상태를 생성하도록 구성된 무질서한 원자 구조물을 갖는 2차원(2D) 단층 비정질 재료 층을 포함하며, 이때 각각의 상기 전위 우물은 상기 씨드층의 표면 상에 흡착원자들을 포획하기 위해 주변 열 에너지보다 크기가 더 큰 위치 에너지를 갖는 것인, 씨드층.
  2. 제1항에 있어서, 상기 2D 단층 비정질 재료 층은 2D 단층 비정질 탄소를 포함하는 것인, 씨드층.
  3. 제2항에 있어서, 상기 씨드층은 550 nm 내지 800 nm의 광 파장에서 98% 초과의 광학 투명도(optical transparency)를 갖는, 씨드층.
  4. 제2항 또는 제3항에 있어서, 상기 씨드층은 700℃의 온도에서 열적으로 안정한, 씨드층.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 씨드층은 상기 씨드층의 다층 구조물을 형성하기 위해 상기 2D 단층 비정질 재료 층 상에 증착된 2D 단층 비정질 재료의 하나 이상의 추가 층을 더 포함하는, 씨드층.
  6. 씨드층을 형성하는 방법으로서, 상기 씨드층은 반 데르 발스(vdW) 상호작용을 통해 씨드층의 표면에 흡착원자들을 본딩하여 재료 층을 형성하기 위한 전위 우물을 형성하기 위해 편재된 전자 상태를 생성하도록 구성된 무질서한 원자 구조물을 갖는 2차원(2D) 단층 비정질 재료 층을 포함하며, 이때 각각의 상기 전위 우물은 상기 씨드층의 표면 상에 흡착원자들을 포획하기 위해 주변 열 에너지보다 크기가 더 큰 위치 에너지를 가지며, 상기 방법은,
    레이저 보조 화학 기상 증착(laser-assisted chemical vapour deposition: LCVD)을 사용하여 기판 상에서 상기 씨드층을 성장시키는 단계를 포함하는, 방법.
  7. 제6항에 있어서, 상기 LCVD는 20℃ 내지 400℃ 범위의 온도에서 수행되는 것인, 방법.
  8. 기판; 및
    상기 기판 상에 형성된 씨드층을 포함하는 헤테로구조물(heterostructure)로서,
    상기 씨드층은 반 데르 발스(vdW) 상호작용을 통해 씨드층의 표면에 흡착원자들을 본딩하기 위한 전위 우물을 형성하기 위해 편재된 전자 상태를 생성하도록 구성된 무질서한 원자 구조물을 갖는 2차원(2D) 단층 비정질 재료 층을 포함하며, 이때 각각의 전위 우물은 상기 씨드층의 표면 상에 흡착원자들을 포획하기 위해 주변 열 에너지보다 크기가 더 큰 위치 에너지를 갖는 것인, 헤테로구조물.
  9. 제8항에 있어서, 상기 기판은 금속, 반도체, 절연체, 유리, 폴리머, 실리콘(silicon), 탄화규소, 사파이어, III-V족 기판, II-VI족 기판, 또는 산화물 중 하나를 포함하는 것인, 헤테로구조물.
  10. 제8항 또는 제9항에 있어서, 상기 기판은 결정질 기판이고, 상기 씨드층은 상기 결정질 기판의 결정도에 의해 제공되는 효과를 차단(screen)하도록 구성되는 것인, 헤테로구조물.
  11. 제8항 내지 제10항 중 어느 한 항에 있어서, 상기 헤테로구조물은 상기 씨드층 상에 형성된 재료 층을 더 포함하고, 상기 재료 층은 반 데르 발스(vdW) 상호작용을 통해 상기 씨드층의 표면에 상기 재료의 흡착원자들을 본딩시킴으로써 형성되는 것인, 헤테로구조물.
  12. 제11항에 있어서, 상기 재료 층은 하나 이상의 2D 재료 층을 포함하고, 상기 2D 재료는 그래핀, 보로핀(borophene), 질화붕소, 페로브스카이트(perovskite), 전이 금속 디칼코게나이드(dichalcogenide), 또는 블랙 포스포린(black phosphorene) 중 하나를 포함하는 것인, 헤테로구조물.
  13. 제11항에 있어서, 상기 재료 층은 하나 이상의 III-V족 반도체 재료 층을 포함하는 것인, 헤테로구조물.
  14. 제13항에 있어서, 상기 III-V족 반도체 재료는 GaAs, GaN, AlN, InP, 및 InN 중 하나를 포함하는 것인, 헤테로구조물.
  15. 제11항에 있어서, 상기 재료 층은 하나 이상의 II-VI족 반도체 재료 층을 포함하는 것인, 헤테로구조물.
  16. 제15항에 있어서, 상기 II-VI족 반도체 재료는 CdTe, CdS, 및 ZnS 중 하나를 포함하는 것인, 헤테로구조물.
  17. 제11항에 있어서, 상기 재료 층은 하나 이상의 산화물 층을 포함하는 것인, 헤테로구조물.
  18. 제17항에 있어서, 상기 산화물은 하프늄 산화물, 알루미늄 산화물, 망간 산화물, 페로브스카이트, 또는 스피넬 중 하나를 포함하는 것인, 헤테로구조물.
  19. 제8항 내지 제18항 중 어느 한 항에 있어서, 상기 씨드층은 2D 단층 비정질 탄소를 포함하는 것인, 헤테로구조물.
  20. 제8항 내지 제19항 중 어느 한 항에 기재된 헤테로구조물을 포함하는 디바이스.
  21. 기판 상에 재료 층을 형성하는 방법으로서, 상기 방법은,
    상기 기판 상에 씨드층을 형성하는 단계 - 상기 씨드층은 반 데르 발스(vdW) 상호작용을 통해 상기 씨드층의 표면에 흡착원자들을 본딩하기 위한 전위 우물을 형성하기 위해 편재된 전자 상태를 생성하도록 구성된 무질서한 원자 구조물을 갖는 2차원(2D) 단층 비정질 재료 층을 포함하며, 이때 각각의 상기 전위 우물은 상기 씨드층의 표면 상에 흡착원자들을 포획하기 위해 주변 열 에너지보다 크기가 더 큰 위치 에너지를 가짐 -; 및
    반 데르 발스(vdW) 상호작용을 통해 상기 씨드층의 표면에 상기 재료의 흡착원자들을 본딩시킴으로써 상기 씨드층 상에 상기 재료 층을 형성하는 단계를 포함하는, 방법.
  22. 제21항에 있어서, 상기 방법은 상기 재료의 흡착원자들과 상기 씨드층의 표면 사이의 vdW 상호작용의 강도를 조절하기 위해 상기 2D 단층 비정질 재료 층의 무질서한 원자 구조물을 변화시키는 단계를 더 포함하는, 방법.
  23. 제21항 또는 제22항에 있어서, 상기 방법은,
    상기 재료 층 상에 핸들링 층(handling layer)을 형성하는 단계; 및
    상기 기판으로부터 상기 씨드층을 분리하여 상기 씨드층 및 상기 재료 층을 포함하는 자립형 필름(free-standing film)을 형성하는 단계를 더 포함하는, 방법.
  24. 제21항 내지 제23항 중 어느 한 항에 있어서, 상기 기판 상에 씨드층을 형성하는 단계는 레이저 보조 화학 기상 증착(LCVD)을 사용하여 상기 기판 상에 상기 씨드층을 성장시키는 것을 포함하는 것인, 방법.
  25. 제24항에 있어서, 상기 레이저 보조 CVD는 20℃ 내지 400℃의 온도에서 수행되는 것인, 방법.
  26. 2차원(2D) 단층의 층을 포함하는 씨드층 상에 재료 층을 형성하기 위한 씨드층의 표면과 흡착원자들 사이의 반 데르 발스(vdW) 상호작용을 향상시키는 방법으로서, 상기 방법은,
    상기 씨드층에 무질서한 원자 구조물을 형성하는 단계를 포함하며, 상기 씨드층의 무질서한 원자 구조물은 vdW 상호작용을 통해 상기 씨드층의 표면에 상기 흡착원자들을 본딩하여 재료 층을 형성하기 위한 전위 우물을 형성하기 위해 편재된 전자 상태를 생성하도록 구성되고, 이때 각각의 상기 전위 우물은 상기 씨드층의 표면 상에 흡착원자들을 포획하기 위해 주변 열 에너지보다 크기가 더 큰 위치 에너지를 갖는 것인, 방법.
KR1020227035142A 2020-03-10 2021-03-09 씨드층, 씨드층을 포함하는 헤테로구조물, 및 씨드층을 사용하여 재료 층을 형성하는 방법 KR20220167795A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SG10202002196X 2020-03-10
SG10202002196X 2020-03-10
PCT/SG2021/050118 WO2021183050A1 (en) 2020-03-10 2021-03-09 A seed layer, a heterostructure comprising the seed layer and a method of forming a layer of material using the seed layer

Publications (1)

Publication Number Publication Date
KR20220167795A true KR20220167795A (ko) 2022-12-21

Family

ID=77672463

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227035142A KR20220167795A (ko) 2020-03-10 2021-03-09 씨드층, 씨드층을 포함하는 헤테로구조물, 및 씨드층을 사용하여 재료 층을 형성하는 방법

Country Status (6)

Country Link
US (1) US20230154747A1 (ko)
EP (1) EP4118034A4 (ko)
JP (1) JP2023516485A (ko)
KR (1) KR20220167795A (ko)
CN (1) CN115551801A (ko)
WO (1) WO2021183050A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220130448A (ko) * 2021-03-18 2022-09-27 삼성전자주식회사 박막 구조체, 이를 포함하는 반도체 소자 및 박막 구조체 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002009242A2 (en) * 2000-07-21 2002-01-31 Motorola, Inc. Optical structure on compliant substrate
KR100393964B1 (ko) * 2000-12-18 2003-08-06 주식회사 하이닉스반도체 에스램 소자의 게이트 형성 방법
US20030082833A1 (en) * 2001-10-26 2003-05-01 Motorola, Inc. Method for fabricating semiconductor structures utilizing the formation of a compliant substrate
CN1414644A (zh) * 2001-10-26 2003-04-30 中国科学院半导体研究所 一种单/多层异质量子点结构的制作方法
TWI277214B (en) * 2004-12-10 2007-03-21 Innolux Display Corp The method for manufacturing thin film transister
CN104278241B (zh) * 2013-07-02 2017-10-31 中国科学院兰州化学物理研究所 一种具有多环境适应性的薄膜材料的制备技术
KR102360025B1 (ko) * 2014-10-16 2022-02-08 삼성전자주식회사 비정질 탄소원자층의 형성방법 및 비정질 탄소원자층을 포함하는 전자소자
US20170047223A1 (en) * 2015-08-13 2017-02-16 The Regents Of The University Of California Epitaxial growth of gallium arsenide on silicon using a graphene buffer layer
US10984830B2 (en) * 2017-02-24 2021-04-20 The National University Of Singapore Two dimensional amorphous carbon as overcoat for heat assisted magnetic recording media

Also Published As

Publication number Publication date
WO2021183050A1 (en) 2021-09-16
EP4118034A4 (en) 2024-05-01
EP4118034A1 (en) 2023-01-18
US20230154747A1 (en) 2023-05-18
CN115551801A (zh) 2022-12-30
JP2023516485A (ja) 2023-04-19

Similar Documents

Publication Publication Date Title
JP6938468B2 (ja) グラフェンベースの層転写のためのシステム及び方法
TWI477666B (zh) 具有微構造的外延結構體的製備方法
US7960259B2 (en) Semiconductor structure with coincident lattice interlayer
WO2019137059A1 (zh) 生长在铝箔衬底上的氮化铟纳米柱外延片及其制备方法
TW201251111A (en) Semiconductor thin film structure and method of forming the same
Wang et al. Graphene-assisted molecular beam epitaxy of AlN for AlGaN deep-ultraviolet light-emitting diodes
TWI458672B (zh) 具有微構造的外延結構體
US20240153763A1 (en) Systems and methods for growth of silicon carbide over a layer comprising graphene and/or hexagonal boron nitride and related articles
CN107210195B (zh) 包括单晶iiia族氮化物层的半导体晶圆
KR20180117762A (ko) 전이금속 칼코제나이드 이종 접합 박막, 이의 제조 방법 및 이의 제조 장치
JP2002234799A (ja) ＳｉＣ膜の製造方法、及びＳｉＣ多層膜構造の製造方法
KR20220167795A (ko) 씨드층, 씨드층을 포함하는 헤테로구조물, 및 씨드층을 사용하여 재료 층을 형성하는 방법
CN113130296B (zh) 一种六方氮化硼上生长氮化镓的方法
EP3662505A1 (en) Mono- and multilayer silicene prepared by plasma-enhanced chemical vapor deposition
KR102232618B1 (ko) 육방정계 질화붕소 박막의 제조방법 및 그로부터 제조된 박막을 구비하는 광전소자
Yu et al. First-principle calculations of adsorption of Ga (Al, N) adatoms on the graphene for the van-der-Waals epitaxy
CN114277443A (zh) 氮化物单晶薄膜及其制备方法和应用
JP2004307253A (ja) 半導体基板の製造方法
Xu et al. Epitaxy of III-nitrides on two-dimensional materials and its applications
JP2007230810A (ja) 単結晶窒化ガリウム基板の製造方法
US20240021750A1 (en) Epitaxial processing of single-crystalline films on amorphous substrates
KR101169018B1 (ko) 단결정 실리콘 박막 및 이의 제조 방법
Lin et al. Synthesis and Properties of 2D Semiconductors
Maurtua et al. Molecular Beam Epitaxy and Other Large-Scale Methods for Producing Monolayer Transition Metal Dichalcogenides
JP2002261011A (ja) デバイス用多層構造基板