JP2023516485A - シード層、シード層を備えるヘテロ構造、及びシード層を使用して材料層を形成する方法 - Google Patents

シード層、シード層を備えるヘテロ構造、及びシード層を使用して材料層を形成する方法 Download PDF

Info

Publication number
JP2023516485A
JP2023516485A JP2022554483A JP2022554483A JP2023516485A JP 2023516485 A JP2023516485 A JP 2023516485A JP 2022554483 A JP2022554483 A JP 2022554483A JP 2022554483 A JP2022554483 A JP 2022554483A JP 2023516485 A JP2023516485 A JP 2023516485A
Authority
JP
Japan
Prior art keywords
seed layer
layer
substrate
adatoms
heterostructure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022554483A
Other languages
English (en)
Inventor
エチルマズ、バルバロス
タット トー、チー
ハイダー アビディ、イルファン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National University of Singapore
Original Assignee
National University of Singapore
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National University of Singapore filed Critical National University of Singapore
Publication of JP2023516485A publication Critical patent/JP2023516485A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/05—Preparation or purification of carbon not covered by groups C01B32/15, C01B32/20, C01B32/25, C01B32/30
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4418—Methods for making free-standing articles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/48—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation
    • C23C16/483—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation using coherent light, UV to IR, e.g. lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02499—Monolayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/074—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a heterojunction with an element of Group IV of the Periodic Table, e.g. ITO/Si, GaAs/Si or CdTe/Si solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/109—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN heterojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/112—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor
    • H01L31/1127—Devices with PN heterojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/112—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor
    • H01L31/113—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor being of the conductor-insulator-semiconductor type, e.g. metal-insulator-semiconductor field-effect transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00—Crystal-structural characteristics
    • C01P2002/02—Amorphous compounds
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00—Crystal-structural characteristics
    • C01P2002/70—Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data
    • C01P2002/77—Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data by unit-cell parameters, atom positions or structure diagrams
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00—Crystal-structural characteristics
    • C01P2002/80—Crystal-structural characteristics defined by measured data other than those specified in group C01P2002/70
    • C01P2002/82—Crystal-structural characteristics defined by measured data other than those specified in group C01P2002/70 by IR- or Raman-data
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2004/00—Particle morphology
    • C01P2004/01—Particle morphology depicted by an image
    • C01P2004/04—Particle morphology depicted by an image obtained by TEM, STEM, STM or AFM
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2006/00—Physical properties of inorganic compounds
    • C01P2006/40—Electric properties
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2006/00—Physical properties of inorganic compounds
    • C01P2006/60—Optical properties, e.g. expressed in CIELAB-values
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02557—Sulfides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02562—Tellurides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

核形成を誘発して材料層１０６を形成するためのシード層１０２が記載される。一実施形態では、シード層１０２は、局在電子状態を作り出して、ファンデルワールス（ｖｄＷ）相互作用によって吸着原子をシード層１０２の表面に結合する電位井戸を形成して、材料層を形成するように適合された、無秩序な原子構造を有する二次元（２Ｄ）単層非晶質材料の層を備え、電位井戸はそれぞれ、周囲の熱エネルギーよりも大きい電位エネルギーを有して、吸着原子をシード層の表面上で捕捉する。シード層を形成する方法、シード層１０２を備えるヘテロ構造１００、シード層を備えるヘテロ構造を形成する方法３００、ヘテロ構造を備えるデバイス、及び吸着原子とシード層の表面との間のｖｄＷ相互作用を向上させる方法に関連する実施形態も記載される。【選択図】図１

Description

本開示は、シード層、シード層を備えるヘテロ構造、及びシード層を使用して材料層を形成する方法に関する。
異種材料の統合は、高性能な半導体デバイスを作製するための重要な態様である。例えば、発光ダイオード、赤外（ＩＲ）センサ、光検出器、及び太陽電池など、高速かつ高効率の光電子デバイスは、一般に、ＩＩＩ－Ｖ族半導体（ＧａＡｓ、ＧａＮ、ＩｎＰ、及びその他）ならびにＩＩ－ＶＩ族半導体（ＣｄＴｅ、ＣｄＳ、ＺｎＳ、酸化物、及びその他）とシリコン（Ｓｉ）マイクロエレクトロニクスとの統合を要する、多層ヘテロ構造を伴う。かかる統合の利点は、ＩＩＩ－Ｖ族又はＩＩ－ＶＩ族材料から得られるすぐれた光電子特性、ならびにＳｉと相補型金属酸化物半導体（ＣＭＯＳ）技術との経済性及び適合性にある。
かかる多層ヘテロ構造の形成に用いられる従来技法は、基板上に成長させた材料のエピ層が下にある基板材料に共有結合される、エピタキシャル成長である。しかしながら、かかる多層ヘテロ構造の適切な品質を達成するために、厳しい要件を満たす必要があり、それによって多層ヘテロ構造の汎用性が制限される。例えば、従来のエピタキシャル成長方法を使用した、Ｓｉ上へのＩＩＩ－Ｖ族又はＩＩ－ＶＩ族材料の直接ヘテロエピタキシーは、ＩＩＩ－Ｖ族又はＩＩ－ＶＩ族材料とＳｉとの間の熱膨張、極性、及び格子不整合により、一般に不可能である。
これを克服する１つの方法は、ファンデルワールスエピタキシー（ｖｄＷＥ）技法を使用することによるものである。ファンデルワールスエピタキシー（ｖｄＷＥ）技法は、吸着原子と基板表面との間の非共有相互作用に基づく。非共有相互作用は、格子整合の要件を緩和し、不整合が比較的大きい材料が互いの上に成長することを可能とする。二次元（２Ｄ）材料の成長に対する適合性があるため、ｖｄＷＥ技法は、近年、半導体デバイスの作製を促進する注目の材料成長方法となっている。残念ながら、結晶質２Ｄ材料は一般的に、表面上にダングリングボンドを有さず、したがって、後続のエピタキシャル成長中の吸着原子の表面エネルギー及び吸着エネルギーが非常に低くなる。これにより、均一でひずみがない膜を得るための、ｖｄＷＥ技法を使用したヘテロ構造の成長が困難になっており、後続のエピタキシャル成長に関して、島状の成長、低い成長速度、不良膜がもたらされる場合が多い。これは、結果として得られるデバイスのデバイス性能に意図せず影響を及ぼす。２Ｄ材料上への三次元（３Ｄ）材料の統合は、このｖｄＷＥ技法で用いられるｖｄＷ相互作用が弱いことを考えると、より一層困難である。弱いｖｄＷ相互作用により、一般的な３Ｄ材料による２Ｄ材料表面のぬれ性が非常に低くなるので、均一で平坦な膜の代わりに、不均一でひずみがあり、クラスタ化した３Ｄ材料膜が形成される。
したがって、上述の問題に対処し、ならびに／又は有用な代替案を提供する、シード層、シード層を備えるテロ構造、及びシード層を使用して材料層を形成する方法を提供することが望ましい。更に、後続の詳細な説明及び添付の請求の範囲を、添付図面及び本開示のこの背景技術と併せ読むことにより、他の望ましい特徴及び特性が明白となるであろう。
本出願の態様は、シード層、シード層を形成する方法、シード層を備えるヘテロ構造、ヘテロ構造を備えるデバイス、シード層を使用して材料層を形成する方法、及び吸着原子とシード層の表面との間のファンデルワールス（ｖｄＷ）相互作用を向上させる方法に関する。
第１の態様によれば、核形成を誘発して材料層を形成するためのシード層が提供される。シード層は、局在電子状態を作り出して、ファンデルワールス（ｖｄＷ）相互作用によって吸着原子をシード層の表面に結合する電位井戸を形成して、材料層を形成するように適合された、無秩序な原子構造を有する二次元（２Ｄ）単層非晶質材料の層を備え、電位井戸はそれぞれ、周囲の熱エネルギーよりも大きい電位エネルギーを有して、吸着原子をシード層の表面上で捕捉する。
無秩序な原子構造を有する二次元（２Ｄ）単層非晶質材料の層を備えるシード層を使用することにより、無秩序な原子構造によって局在電子状態が作り出されて、ｖｄＷ相互作用によって材料層を成長させる間、吸着原子を吸着するための高エネルギーサイトとして作用する電位井戸が形成される。これにより、（例えば、従来のｖｄＷエピタキシーと比較して）吸着原子とシード層の表面との間の相互作用がより強力になり、シード層の表面上における吸着原子の核形成密度がより高くなって、それらがともに働いて、均一で平坦な材料層成長を達成するための、シード層の表面上における吸着原子のぬれ性が向上する。更に、下にある基板と材料層との間の相互作用を調整するため、シード層の無秩序な原子構造を、完全非晶質相からナノ結晶相へと調整することもでき、それにより、この材料層の成長を遠隔的に制御するための有用なハンドリングがもたらされる。更に、材料層の成長は、吸着原子とシード層との間のｖｄＷ相互作用から得られるので、シード層は、任意の材料層を任意の基板上に成長させることを可能にする、汎用的なシード層として機能する。更にまた、シード層の表面と材料層との間のより強力なｖｄＷ相互作用により、成長させた材料層を下にある基板から分離させて、ヘテロ構造電子デバイスの設計において有利なことがある、自立膜を作成することが可能になる。
２Ｄ単層非晶質材料の層は、２Ｄ単層非晶質炭素を含んでもよい。
シード層は、５５０ｎｍ～８００ｎｍの光波長で９８％を超える光透過性を有してもよい。
シード層は、室温から７００℃まで、室温から６００℃まで、室温から５００℃まで、室温から４００℃まで、室温から３００℃まで、室温から２００℃まで、室温から１００℃まで、あるいは６００℃～７００℃、５００℃～７００℃、４００℃～７００℃、３００℃～７００℃、２００℃～７００℃、１００℃～７００℃、２０℃～７００℃、又は７００℃の温度で、熱的に安定していてもよい。
シード層は、２Ｄ単層非晶質材料の層上に堆積させた２Ｄ単層非晶質材料の１つ又は複数の追加の層を備えて、シード層の多層構造を形成してもよい。
第２の態様によれば、シード層を形成する方法が提供され、シード層は、局在電子状態を作り出して、ファンデルワールス（ｖｄＷ）相互作用によって吸着原子をシード層の表面に結合する電位井戸を形成して、材料層を形成するように適合された、無秩序な原子構造を有する二次元（２Ｄ）単層非晶質材料の層を備え、電位井戸はそれぞれ、周囲の熱エネルギーよりも大きい電位エネルギーを有して、吸着原子をシード層の表面上で捕捉し、方法は、レーザーアシスト化学気相成長（ＬＣＶＤ）を使用して、シード層を基板上に成長させることを含む。
ＬＣＶＤは、光分解プロセスを利用することによって、低温で様々な基板（金属、半導体、絶縁体、ガラス、及びポリマー）上に直接シード層を非触媒成長させることができる。光分解とは、１つ又は複数の光子を使用して分子の化学反応を誘発して、分子をより単純な粒子へと分解することを指す。これによって多数の利点がもたらされる。第一に、レーザーアシストＣＶＤを使用することにより、対象の基板上にシード層を直接成長させることが可能になり、したがって、シード層又は対象の材料を特定のベース基板上にのみ成長させることができる場合に必要となる、通常実践される時間がかかる転移方法を避けることが可能になる。第二に、シード層を対象の基板上に成長させ、転移方法を避けることができることにより、材料層の成長を同じＣＶＤ又は成長プロセスにおいてその位置で形成することができるため、後続の材料層の成長のためにより清浄なシード層が提供される。これにより、シード層の表面上の潜在的な不純物が低減されるため、欠陥がなく均一で平坦な材料層をシード層上に形成することが可能になる。明瞭にするため、後続の材料層の成長はＬＣＶＤに限定されないことが認識されるべきである。成長プロセスをその位置で実現できる場合、材料層（例えば、２Ｄ、３Ｄ、又は酸化物材料）を形成するための他の好適な成長プロセスを使用することができる。第三に、ＬＣＶＤプロセスは、特に、ベース基板の材料の熱安定性が低い（例えば、３００℃又は４００℃未満の温度で熱的に安定である）場合、ベース基板上にシード層をより低温で成長させることが可能であり、それによって、後続の成長のためにベース基板の材料の無垢な表面及び結晶性を保持することができる。第四に、低温レーザーアシストＣＶＤプロセスは、従来の半導体処理技術とも適合性がある。
第３の態様によれば、基板と、基板上に形成されたシード層とを備えるヘテロ構造が提供され、シード層は、局在電子状態を作り出して、ファンデルワールス（ｖｄＷ）相互作用によって吸着原子をシード層の表面に結合する電位井戸を形成するように適合された、無秩序な原子構造を有する二次元（２Ｄ）単層非晶質材料の層を備え、電位井戸はそれぞれ、周囲の熱エネルギーよりも大きい電位エネルギーを有して、吸着原子をシード層の表面上で捕捉する。
基板は、金属、半導体、絶縁体、ガラス、ポリマー、シリコン、炭化シリコン、サファイア、ＩＩＩ－Ｖ族基板、ＩＩ－ＶＩ族基板、又は酸化物のうち１つを含んでもよい。
基板が結晶質基板である場合、シード層は、結晶質基板の結晶性によってもたらされる効果をスクリーニングするように適合されてもよい。
ヘテロ構造は、シード層上に形成された材料層を備えてもよく、材料層は、ファンデルワールス（ｖｄＷ）相互作用によって、材料の吸着原子をシード層の表面に結合することによって形成される。
材料層は、２Ｄ材料の１つ又は複数の層を備えてもよく、２Ｄ材料は、グラフェン、ボロフェン、窒化ホウ素、ペロブスカイト、遷移金属ジカルコゲナイド、又はブラックフォスフォレンのうち１つを含む。
材料層は、ＩＩＩ－Ｖ族半導体材料の１つ又は複数の層を含んでもよい。
ＩＩＩ－Ｖ族半導体材料は、ＧａＡｓ、ＧａＮ、ＡｌＮ、ＩｎＰ、及びＩｎＮのうち１つを含んでもよい。
材料層は、ＩＩ－ＶＩ族半導体材料の１つ又は複数の層を含んでもよい。
ＩＩ－ＶＩ族半導体材料は、ＣｄＴｅ、ＣｄＳ、及びＺｎＳのうち１つを含んでもよい。
材料層は、酸化物の１つ又は複数の層を含んでもよい。
酸化物は、酸化ハフニウム、酸化アルミニウム、酸化マンガン、ペロブスカイト、又はスピネルのうち１つを含んでもよい。
シード層は、２Ｄ単層非晶質炭素を含んでもよい。
第４の態様によれば、いずれかの上述のヘテロ構造を備えるデバイスが提供される。
第５の態様によれば、材料層を基板上に形成する方法が提供される。方法は、シード層を基板上に形成することであって、シード層が、局在電子状態を作り出して、ファンデルワールス（ｖｄＷ）相互作用によって吸着原子をシード層の表面に結合する電位井戸を形成するように適合された、無秩序な原子構造を有する二次元（２Ｄ）単層非晶質材料の層を備え、電位井戸がそれぞれ、周囲の熱エネルギーよりも大きい電位エネルギーを有して、吸着原子をシード層の表面上で捕捉する、シード層を基板上に形成することと、ファンデルワールス（ｖｄＷ）相互作用によって材料の吸着原子をシード層の表面に結合することによって、材料層をシード層上に形成することとを含む。
方法は、２Ｄ単層非晶質材料の層の無秩序な原子構造を変化させることによって、材料の吸着原子とシード層の表面との間のｖｄＷ相互作用の強度を調整することを含んでもよい。
方法は、ハンドリング層を材料層上に形成することと、シード層を基板から分離して、シード層及び材料層を備える自立膜を形成することとを含んでもよい。
シード層を基板上に形成することは、レーザーアシスト化学気相成長（ＬＣＶＤ）を使用してシード層を基板上に成長させることを含んでもよい。
レーザーアシストＣＶＤは、室温（例えば、２０℃）～４００℃、２０℃～５０℃、２０℃～１００℃、２０℃～１５０℃、２０℃～２００℃、２０℃～３００℃、１００℃～２００℃、１００℃～３００℃、２００℃～３００℃、２００℃～４００℃、又は３００℃～４００℃の温度で実施されてもよい。いくつかの実施形態では、２０℃～３００℃又は２０℃～４００℃の温度範囲は、相補型金属酸化物半導体（ＣＭＯＳ）技術が一般的にこれらの温度範囲内の温度制限を有することを考慮すると、工業プロセスに対して相補的であるため有利なことがある。例えば、薄膜材料におけるナノメートルサイズのドメインは、３００℃又は４００℃を超える高温に暴露された場合に損傷を受けることがある。いくつかの実施形態では、ＬＣＶＤ成長プロセスには加熱が不要であり、したがって使用される成長機器がヒータ又は好適な熱分離／閉じ込めを具備する必要がないことがあるため、ＬＣＶＤを使用して室温でシード層を成長させることが有利となり得る。更に、シード層のＬＣＶＤ成長のための加熱を排除することで、消費エネルギーも低減され、したがって材料成長の総コストが低減される。
第６の態様によれば、材料層をシード層上に形成するための、吸着原子とシード層の表面との間のファンデルワールス（ｖｄＷ）相互作用を向上させる方法が提供される。シード層は、二次元（２Ｄ）単層の層を備え、方法は、無秩序な原子構造をシード層内に作り出すことを含み、シード層の無秩序な原子構造は、局在電子状態を作り出して、ｖｄＷ相互作用によって吸着原子をシード層の表面に結合する電位井戸を形成して、材料層を形成するように適合され、電位井戸はそれぞれ、周囲の熱エネルギーよりも大きい電位エネルギーを有して、吸着原子をシード層の表面上で捕捉する。
１つの態様に関する特徴は、他の態様に適用可能であってもよいことが認識されるべきである。したがって、実施形態は、無秩序な原子構造を有する二次元（２Ｄ）単層非晶質材料の層を備えるシード層を提供し、無秩序な原子構造によって局在電子状態が作り出されて、ｖｄＷ相互作用によって材料層を成長させる間、吸着原子を吸着するための高エネルギーサイトとして作用する電位井戸を形成する。これにより、吸着原子とシード層の表面との間の相互作用がより強力になり、シード層の表面上における吸着原子の核形成密度がより高くなって、それらがともに働いて、均一で平坦な材料層成長を達成するための、シード層の表面上における吸着原子のぬれ性が向上する。更に、下にある基板と材料層との間の相互作用を調節するため、シード層の無秩序な原子構造を、完全非晶質相からナノ結晶相へと調整することもでき、それにより、この材料層の成長を遠隔的に制御するための有用なハンドリングがもたらされる。更に、シード層の表面と材料層との間のより強力なｖｄＷ相互作用により、成長させた材料層を下にある基板から分離させて、ヘテロ構造電子デバイスの設計において有利となり得る、自立膜を作成することが可能になる。
ここで、実施形態について、単に例として、以下の図面を参照して記載する。
一実施形態による、シード層を備えるヘテロ構造を概略的に示す構造図である。 一実施形態による、単層非晶質炭素（ＭＡＣ）を含むシード層を示す概略平面図である。 図１のヘテロ構造を形成する方法のステップを示すフローチャートである。 図１のヘテロ構造を使用してシード層及び材料層を備える自立膜を形成する方法のステップを示すフローチャートである。 図４に関連する自立膜を形成する方法のステップを示す概略図である。 一実施形態による、３つの別々の基板、つまりチタン、ガラス、及び銅の上の成長させたＭＡＣ膜を撮った写真である。 図６の成長させたＭＡＣ膜のラマンスペクトルを示す図である。 一実施形態による、ＭＡＣ膜の格子構造内において局在ひずみを誘発する、ＭＡＣ膜内の面外構造緩和の理論的シミュレーションを示す図である。 ＭＡＣの原子構造における局在電子分布を示す、波動関数の二乗の係数を上に重ねた図８の理論的シミュレーションに使用されるモデルを示す図である。 一実施形態による、ＭＡＣの光透過スペクトルのプロットを示す図である。 一実施形態による、２つの異なる構造上の変化を有するシード層の走査型透過電子顕微鏡（ＳＴＥＭ）画像を示す図であり、図１１Ａは、ＭＡＣ膜のＳＴＥＭ画像を示す図である。 図１１Ｂは、ナノ結晶質グラフェン膜のＳＴＥＭ画像を示す図である。 一実施形態による、約７００℃での温度処理前及び後のＭＡＣのラマンスペクトルを示す図であり、図１２Ａは、温度処理前のＭＡＣのラマンスペクトルを示す図である。 図１２Ｂは、温度処理後のＭＡＣのラマンスペクトルを示す図である。 温度処理後の図１２ＢのＭＡＣの透過型電子顕微鏡（ＴＥＭ）画像を示す図である。 一実施形態による、基板上のシード層上に成長させた二次元（２Ｄ）材料を備えるヘテロ構造を示す概略図である。 一実施形態による、基板上のシード層上に成長させた三次元（３Ｄ）材料を備えるヘテロ構造を示す概略図である。 一実施形態による、３つの異なる表面上に成長させたＭｏＳ２の光学画像を示す図であり、図１６Ａは、二酸化シリコン（ＳｉＯ２）上に成長させたＭｏＳ２の光学画像を示す図である。 図１６Ｂは、ＳｉＯ２上の単層のＭＡＣ上に成長させたＭｏＳ２の光学画像を示す図である。 図１６Ｃは、ＳｉＯ２上の数層のＭＡＣ上に成長させたＭｏＳ２の光学画像を示す図である。 一実施形態による、サファイア基板を使用して成長させたＭｏＳ２の走査型電子顕微鏡（ＳＥＭ）画像を示す図であり、図１７Ａは、サファイア基板上に直接、及びサファイア基板上のＭＡＣの単層上に成長させたＭｏＳ２のＳＥＭ画像を示す図である。 図１７Ｂは、サファイア基板上のＭＡＣの単層上に成長させたＭｏＳ２の拡大ＳＥＭ画像を示す図である。 一実施形態による、サファイア基板を使用して成長させたＭｏＳ２の走査型電子顕微鏡（ＳＥＭ）画像を示す図であり、図１８Ａは、サファイア基板上に直接、及びサファイア基板上の数層のＭＡＣ上に成長させたＭｏＳ２のＳＥＭ画像を示す図である。 図１８Ｂは、サファイア基板上の数層のＭＡＣ上に成長させたＭｏＳ２の拡大ＳＥＭ画像を示す図である。 一実施形態による、ＳｉＯ２基板上の単層のＭＡＣ上に成長させたＩｎ２Ｓｅ３の原子間力顕微鏡（ＡＦＭ）画像を示す図である。
例示的実施形態は、シード層、シード層を形成する方法、シード層を備えるヘテロ構造、ヘテロ構造を備えるデバイス、シード層を使用して材料層を形成する方法、及び吸着原子とシード層の表面との間のｖｄＷ相互作用を向上させる方法に関する。
本出願では、別段の具体的な指定がない限り、単数形の使用は複数形を含むことが認識される。本明細書及び添付の請求の範囲で使用するとき、単数形「ａ」、「ａｎ」、及び「ｔｈｅ」は、文脈によって別段の明示がない限り、複数形を含むことが注目されるべきである。更に、「～を含む（ｉｎｃｌｕｄｉｎｇ）」、「～を備える（ｃｏｍｐｒｉｓｉｎｇ）」、及び「～を有する（ｈａｖｉｎｇ）」という用語、ならびに「含む（ｉｎｃｌｕｄｅ）」、「備える（ｃｏｍｐｒｉｓｅ）」、「有する（ｈａｖｅ）」などの他の形態の使用は、限定とはみなされない。
本出願では、本明細書に記載するようなデバイス及び／又はヘテロ構造は、様々な向きで実施可能であってもよく、したがって、「上」、「基部」、「下にある」などの用語は、以下の記載において使用されるとき、便宜上、相対位置又は方向の理解を助けるために使用されるものであり、デバイス及び／又はヘテロ構造の向きを限定しようとするものではないことが理解されるべきである。
本明細書で使用するとき、「及び／又は」という用語は、関連して列挙される項目の１つ又は複数のあらゆる組み合わせを含む。
本発明の実施形態では、無秩序な原子構造を有する二次元（２Ｄ）単層非晶質材料の層を備えるシード層を使用し、無秩序な原子構造によって局在電子状態が作り出されて、電位井戸を形成することによって、シード層に、ｖｄＷ相互作用によって材料層を成長させる間、吸着原子を吸着するための高エネルギーサイトが提供される。局在電子状態とは、互いに重なり合うように延長されていない２Ｄ単層非晶質材料内の電子状態の分布を指す。特に、無秩序な材料系では、これらの局在電子状態は互いから十分に隔離され、これは２Ｄ単層非晶質材料の電気伝導をなくすことを導き得る。２Ｄ単層非晶質材料の局在電子状態によって形成される電位井戸とは、利用可能な周囲の熱エネルギーよりも大きい電位エネルギーを有することによって、シード層の表面上の、好ましくはこれらの電位井戸の位置にある吸着原子を捕捉する、トラップサイトを指す。２Ｄ単層非晶質材料の無秩序な原子構造によって作り出される局在電子状態によって形成されるこれらの電位井戸は、吸着原子とシード層の表面との間の強力な相互作用と、シード層の表面上における吸着原子の高い核形成密度とをもたらし、それらがともに働いて、後続の均一で平坦な材料層成長を達成するための、シード層の表面上における吸着原子のぬれ性が向上する。本例では、吸着原子のぬれ性を向上させることとは、吸着原子とシード層の表面との間の引力を改善して、この引力が吸着原子間の引力相互作用力よりも強くなるようにすることを指す。吸着原子のぬれ性を向上させることで、シード層の表面上に吸着原子のクラスタが形成される代わりに、表面上に吸着原子の均一な分布が形成される。更に、下にある基板と材料層との間の相互作用を調整するため、シード層の無秩序な原子構造を、完全非晶質相からナノ結晶相へと調整することもでき、それにより、この材料層の成長を遠隔的に制御するための有用なハンドリングがもたらされる。更に、シード層の表面と材料層との間の強力なｖｄＷ相互作用により、成長させた材料層を下にある基板から分離させて、ヘテロ構造電子デバイスの設計において有利となり得る、自立膜を作成することが可能になる。現在の文脈では、「非晶質材料」という用語は、結晶質材料に典型的である長距離秩序がない材料を指す。「単層」という用語は、厚さ数オングストローム（Å）から数ナノメートルの範囲であってもよい、１原子厚さの層を指す。
図１は、一実施形態による、ヘテロ構造１００の概略構造を示している。ヘテロ構造１００は、基板１０４上に形成されたシード層１０２を備える。図１に示されるように、シード層１０２は基板１０４上に直接形成される（即ち、シード層１０２は基板１０４の上に隣接して形成される）。基板１０４は、シード層１０２に対して構造的支持を提供する。ヘテロ構造１００はまた、シード層１０２上に形成された材料層１０６を含む。材料層１０６は任意の対象材料を含み、これについては、下記の図１４及び図１５に関連して更に記載する。シード層１０２は、無秩序な原子構造を有する二次元（２Ｄ）単層非晶質材料の層を含む。無秩序な原子構造は、局在電子状態を作り出して、ファンデルワールス（ｖｄＷ）相互作用によって吸着原子をシード層１０２の表面に結合するための電位井戸を形成して、材料層１０６を形成するように適合される。２Ｄ単層非晶質材料の層を含むシード層１０２は、シード層１０２が、吸着原子とシード層１０２の表面との間のｖｄＷ相互作用を向上させる電位井戸を形成するための局在電子状態を作り出す、無秩序な原子構造を有する限り、任意の２Ｄ材料によって形成されてもよい。
後述する実施形態では、単層非晶質炭素（ＭＡＣ）が、シード層１０２のための例示的な２Ｄ単層非晶質材料として使用される。図２～図１９は、ＭＡＣの１つ又は複数の層をシード層１０２として使用することに関連して記載する。ＭＡＣはｓｐ２結合炭素格子を含み、これはグラフェン単層と同様のｖｄＷ相互作用を保持するが、追加のｖｄＷ相互作用をその無秩序な原子構造から提供し、それによって、吸着原子をＭＡＣの表面に対して面内で整列させるための駆動力として作用することができる局在電子状態が作り出される。ＭＡＣをシード層１０２として使用すると、これによって、シード層１０２の表面上における吸着原子の表面ぬれ性が（例えば、グラフェン又は他の結晶質２Ｄ材料と比較して）より高くなり、それによって材料層１０６の均一で平坦な成長が可能になる。これにより、ＭＡＣが、例えばグラフェンとは対照的に、様々な材料膜をエピタキシャル及び／又は非エピタキシャル成長させるためのシード層１０２の理想的な候補となる。
図２は、ＭＡＣを含むシード層の平面図２００の概略を示している。図２に示されるように、ＭＡＣは、結晶粒界を有さず（均質の）二次元（２Ｄ）の無秩序なｓｐ２炭素（Ｃ）原子の連続ネットワークを有する無秩序な原子配置を備える。これは、結晶粒界で分離された（不均質な）秩序化された結晶質ドメインを含む、従来の多結晶質グラフェンとは対照的である。結晶粒界がＭＡＣシード層１０２にないことにより、開示するＭＡＣシード層１０２は超強力であって、曲げ及び伸展などの変形を要することがある用途に適するようになっている。ＭＡＣでは、六角形炭素環と炭素環の総数（即ち、六角形及び非六角形炭素環の総数）との比は、１未満であってもよい。
図３は、図１のヘテロ構造１００を形成する方法３００のステップを示すフローチャートを示している。
ステップ３０２で、シード層１０２が基板１０４上に形成される。本実施形態では、シード層１０２は単層非晶質炭素（ＭＡＣ）を含み、基板１０４はサファイア基板を含む。本実施形態では、ＭＡＣは、室温で、炭化水素を前駆体（例えば、ＣＨ４、Ｃ２Ｈ２など）として用いて、レーザーアシスト化学気相成長（ＬＣＶＤ）プロセスを使用して形成される。水素ガス（Ｈ２）及びアルゴンガス（Ａｒ）も前駆体と混合されてもよい。このＬＣＶＤプロセスでは、レーザーは、光分解と呼ばれるプロセスにおいて前駆体ガスを分解するエネルギー源、及び局所熱源の両方として機能する。本実施形態では、ＭＡＣシード層１０２を作成するためのＬＣＶＤプロセスは、次のパラメータを使用する。（ｉ）プロセスガス：Ｃ２Ｈ２；（ｉｉ）チャンバ圧：２×１０－２ｍｂａｒ；（ｉｉｉ）レーザーフルエンス：７０ｍＪ／ｃｍ；（ｉｖ）成長時間：１分；（ｖ）プラズマ出力：５Ｗ。本実施形態では、ＭＡＣを形成するのにＬＣＶＤプロセスが使用されるが、他の実施形態では、非炭素ベースのシード層１０２を形成するのにもＬＣＶＤプロセスを使用できることが認識されるであろう。
上述の例示的なプロセスは、成長プロセスのための成長チャンバ内でアセチレン（Ｃ２Ｈ２）を使用することを採用する。成長中のチャンバ内のガス圧は、全体を通して２×１０－２ｍｂａｒで制御される。このガスは、５Ｗの出力で動作するプラズマ発生器の存在下におけるものである。成長は、フルエンス７０ｍＪ／ｃｍ及びパルス周波数５０Ｈｚで２４８ｎｍのエキシマレーザーがサファイア基板１０４の表面上に露光されると始まる。連続ＭＡＣシード層１０２を基板１０４上で得るため、レーザー露光時間（即ち、成長持続時間）は１分に設定される。この成長では、ステージヒータは使用されない。本明細書に開示する複数のパラメータは、前駆体としての炭化水素、前駆体の混合、光分解プロセス及び機器に対する調整、温度調整、基板温度調整、Ｃ値の変更、原子層の数の変更、ｓｐ２対ｓｐ３の比の変更、ならびに基板１０４に対する接着の変更を含むが、それらに限定されず、開示するＭＡＣシード層１０２の性質を制御及び／又は変更するために調整されてもよい。本実施形態では、ＭＡＣシード層１０２の厚さは、約１原子層厚さであるように設計される。
更に、上述したようなシード層１０２を形成するための光分解の方策の使用は、例えば熱ＣＶＤ（ＴＣＶＤ）を使用する、２Ｄ材料膜を形成する一般的な方策とは別であることが認識されるべきである。特に、ＴＣＶＤは、吸着原子の結合破壊及び結合形成の化学反応を基板の表面上で起こすために熱基板を要する。しかしながら、かかる反応を起こすのに必要な温度は、一般的に、２Ｄ材料の結晶化温度よりもはるかに高い。これは、２Ｄ材料膜を基板の表面上に形成するのに必要な最小成長温度において、基板表面上に堆積される２Ｄ材料の原子は運動性が高く（例えば、表面拡散）、再配列して２Ｄ材料の形成中にある程度結晶化されることを意味する。結果として、形成される２Ｄ材料膜の結晶性の程度は様々となり、完全又は全体に非晶質ではあり得ない。対照的に、光分解の方策を使用することによって、レーザーからのエネルギーが前駆体ガスの結合を破壊し、２Ｄ材料の原子が低温で（例えば、室温で、又は結晶化温度未満の温度で）基板表面上に堆積されるとき、後続の２Ｄ材料膜形成のための追加のエネルギーを提供する。したがって、低温で光分解の方策を使用することによって、２Ｄ材料の堆積された原子の運動性はより低く、基板の表面上に達した後に移動しにくい。原子の原子運動（表面拡散）がこのように制限されることで、２Ｄ材料の結晶形成が妨げられる。したがって、単層非晶質膜を形成することができる。
上述したようなＭＡＣシード層１０２を形成するための光分解方法を使用することによって、多数の利点を提供することができる。第一に、ＬＣＶＤによって合成されるようなＭＡＣシード層１０２は、既存の半導体処理技術を用いて統合することができる。特に、ＬＣＶＤは、大面積膜の高スループットを達成することができる工業的にスケーラブルなプロセスである。したがって、シード層形成のためのＬＣＶＤプロセスは、現在の半導体処理技術と簡単に統合して、プロセスを工業的に適合性がありかつスケーラブルにすることができる。加えて、ＬＣＶＤは、６０秒未満で基板１０４の表面全体をＭＡＣ膜で被覆することができる、超高速堆積技術である。したがって、ＬＣＶＤは、広く用いられている原子層堆積（ＡＬＤ）プロセスよりも効率的である。
第二に、ＬＣＶＤを使用することは、ＭＡＣシード層１０２を３００℃未満の低温で（例えば、２００℃の低温又は更には室温で）合成できることを意味し、これはシリコンベースの技術と適合性がある。また、グラフェンの成長とは対照的に、約１０００℃の温度を要するグラフェンの従来の熱化学気相成長と比較して、ＬＣＶＤ成長に必要なエネルギーが少ないため、ＬＣＶＤを使用したＭＡＣ成長のコストは大幅に低い。更に、合成温度の低下（例えば、２０℃～１５０℃の温度）により、ＯＬＥＤ及び可撓性エレクトロニクスに使用されるポリマー性基板上における直接ＭＡＣ成長を可能にすることができてもよい。シード層１０２としてのＭＡＣの低温成長は、単結晶基板の格子又は表面再構築の破壊を最小限に抑えて、シード層１０２と基板１０４との間の無垢で平滑な境界面を保持するという点でも有利である。
第三に、ＬＣＶＤによるＭＡＣの低温光分解成長を用いて、様々な基板（Ｓｉ、単結晶、多結晶質、金属、ガラス、ポリマー、及びその他を含む）上でＭＡＣシード層１０２の直接成長を実施することができる。また、シード層１０２上における材料層１０６の後続の成長は、ＭＡＣシード層の表面と吸着する吸着原子とのｖｄＷ相互作用によって支配され、それによって、この後続の材料成長に対する基板１０４の役割が最小限に抑えられる。特に、ＭＡＣの１つ又は複数の層は、基板１０４の下にある結晶質の情報をスクリーニングし、またしたがって後続の成長メカニズムを支配するように適合させることができる。
ステップ３０４で、材料層１０６がシード層１０２上に形成又は堆積される。シード層１０２の無秩序な原子構造によって提供されるような、吸着原子とシード層１０２の表面との間のより強いｖｄＷ相互作用を考慮すると、材料層１０６を形成するのに様々な材料を使用することができる。これは、図１４及び図１５に関連して更に記載される。したがって、材料層１０６に使用される材料に応じて、多数の成長又は堆積技法を、材料層１０６を形成するのに使用できることが認識されるであろう。適用されてもよい堆積技法の例としては、分子線エピタキシー（ＭＢＥ）、常圧ＣＶＤ（ＡＰＣＶＤ）、有機金属ＣＶＤ（ＭＯＣＶＤ）、プラズマ強化ＣＶＤ（ＰＥＣＶＤ）、熱ＣＶＤ（ＴＣＶＤ）、及び原子層堆積（ＡＬＤ）が挙げられる。材料層１０６を形成するのに使用される異なる材料の実施形態は、図１６Ａ～図１９に関連して議論される。
図４は、図１のヘテロ構造１００を使用してシード層１０２及び材料層１０６を備える自立膜を形成する方法４００のステップを示すフローチャートを示している。
ステップ４０２で、ハンドリング層が材料層１０６上に形成される。言い換えると、ハンドリング層が材料層１０６上に隣接して形成される。ハンドリング層としては、金属ストレッサ層、可撓性テープ層、又は、シード層１０２と基板１０４との間の接着と比較して、下にある材料層１０６に対してより強い接着を有することができる、接着材料の層が挙げられる。
ステップ４０４で、シード層１０２が基板１０４から分離されて自立膜が形成される。これは、材料層１０６及びシード層１０２を基板１０４から剥脱又は剥離して、自立膜を形成し、続いて、材料層１０６に形成又は付着されていたハンドリング層を除去することによって達成される。剥脱は、基板１０４との間と比較して、シード層１０２と材料層１０６との間のより強い相互作用によって支配される。シード層１０２と材料層１０６との間のより強い境界面、及びシード層１０２と下にある基板１０４との非共有結合は、自立膜を基板１０４から剥脱させる助けとなる。これは、シード層１０２及び材料層１０６を備える自立膜を、例えば、可撓性の透明な光電子デバイスで使用するために隔離することができ、基板１０４を再使用することができるので、有利である。
図５は、図４の自立膜を形成する方法４００のステップを示す概略図５００を示している。本実施形態では、二層ＭＡＣが基板５１０上に形成され、シード層５１２として使用される。二層２Ｄ材料は、材料層５１４としてシード層５１２上に形成される。
概略図５０２によって示されるように、ハンドリング層５１６は材料層５１４の上に形成される。これは、上述のステップ４０２に対応する。
概略図５０４によって示されるように、材料層５１４及びシード層５１２の基板５１０からの剥脱又は剥離は、ハンドリング層５１６を使用して実施される。分離された自立層５１８は、材料層５１４及びシード層５１２を備える。
概略図５０６によって示されるように、ハンドリング層５１６は続いて自立層５１８から除去される。ハンドリング層５１６は、例えば、次の手法によって除去されてもよい。ハンドリング層５１６が金属ストレッサ層である場合、ハンドリング層５１６を金属エッチング剤に浸漬することによって除去されてもよい。ハンドリング層５１６が可撓性テープ層である場合、可撓性テープ層は、テープを加熱することによって又はＵＶ光に暴露することによってそれぞれ除去することができる、熱剥離型又はＵＶ剥離型接着剤を含んでもよい。
図６は、３つの別々の基板、つまりチタン、ガラス、及び銅の上の成長させたＭＡＣ膜を撮った写真６００を示している。図６に示されるように、写真６０２は、チタン基板上に成長させたＭＡＣ膜を示し、写真６０４は、ガラス基板上に成長させたＭＡＣ膜を示し、写真６０６は、銅基板上に成長させたＭＡＣ膜を示している。少なくとも写真６０４から、堆積されたＭＡＣ膜は可視光中で透明であることが明白である。
図７は、図６の成長させたＭＡＣ膜のラマンスペクトルを示している。ラマンスペクトル７０２は、ガラス基板上に成長させたＭＡＣ膜を使用して得られ、ラマンスペクトル７０４は、チタン基板上に成長させたＭＡＣ膜を使用して得られ、ラマンスペクトル７０６は、銅基板上に成長させたＭＡＣ膜を使用して得られる。図７のラマンスペクトル７０２、７０４、７０６の全てに示されるように、結晶質グラフェン単層に典型的である（約２７００ｃｍ－１における）２Ｄピークは存在しない。対照的に、ラマンスペクトル７０２、７０４、７０６は全て、広い（約１６００ｃｍ－１における）Ｇピーク７０８及び（約１３５０ｃｍ－１における）Ｄピーク７１０を示している。Ｄ及びＧピークの拡幅は、通常、ナノ結晶質グラフェンから非晶質膜への遷移を示す。ラマンスペクトル７０２、７０４、７０６はまた、約０．５～１の範囲のＤ／Ｇ比を明らかにしている。このＤ／Ｇ比が、２Ｄピークが存在しないことと組み合わされて、ＭＡＣの無秩序な原子構造が、２Ｄグラフェン及びダイヤモンドの構造と区別される。ラマンスペクトル７０２、７０４、７０６によって、これら３つの別々の基板上における成長させたＭＡＣ膜の成長も検証された。
図８は、ＭＡＣ膜８０２の格子構造内において局在ひずみを誘発する、ＭＡＣ膜８０２内の面外構造緩和の理論的シミュレーションを示す図８００を示している。本理論的シミュレーションでは、モデルにおけるＭＡＣ膜８０２の原子の原子座標は、最初に平面の２Ｄ面に配置される。これらの原子間の相互作用力を考慮に入れることによって、これら原子の原子再配置が３Ｄ空間内で行われ、ＭＡＣ膜８０２の原子の原子座標は、ＭＡＣ膜８０２の構造が最も低い内部エネルギーを有する最も安定した構成となる、それらの新しい平衡位置を占める。図８００に示されるように、シミュレートされたＭＡＣ膜８０２は単層のものであり、約６．５Åの厚さ８０４を有する。ＭＡＣ膜８０２の非晶質の又は無秩序な原子構造は、局在電子分布を有するひずみ２Ｄ格子を生成し、それによって比較的高いエネルギーを有する表面がもたらされる。かかる表面は、吸着する吸着原子との強い相互作用を開始して、均一な平面の２Ｄ及び／又は３Ｄ材料膜形成に必要なより高い表面ぬれ性をもたらす。これは、２Ｄ結晶質材料の表面における固有の低い表面エネルギーによる、ｖｄＷエピタキシーのための２Ｄ表面上における３Ｄ材料膜の低いぬれ性を克服する助けとなる。
更に、無秩序な原子配置及び向上されたｖｄＷ相互作用による、ＭＡＣ ８０２のより高い表面エネルギーにより、ＭＡＣシード層上の吸着された吸着原子のための多数の核形成部位がもたらされる。多数の核形成部位（又はより高い核形成密度）は、後続の材料層成長のための成長速度及び温度の要件を実質的に低下させることができ、それによって成長プロセスのエネルギー及びコスト効率をより良くする。更に、ＭＡＣ８０２（即ち、シード層）と材料層（又はエピ層）との間のｖｄＷ相互作用の向上により、後続の高温成長プロセス中であっても安定である、より強い境界面がもたらされる。これは、後続の平面の材料層形成における均一性を確保し、材料層のこの後続の成長中における島及び／又はクラスタの形成を防止又は低減させる。材料層における島及び／又はクラスタの形成は、かかる非平面の材料層を使用して形成される後続のデバイスのデバイス性能にとって有害である非平面のアクティブ層の材料膜をもたらすことが留意される。
図９は、図８の理論的シミュレーションに使用されるモデル９００を示している。モデル９００に波動関数の二乗の係数が重ねられて、ＭＡＣ８０２の原子構造における局在電子分布９０２が示されている。
図９のモデル９００に示されるように、ＭＡＣ膜は、その構造における六角形及び非六角形環の混合を有する１原子厚さの炭素膜である。環は互いに完全に接続されて、少なくともミクロン単位の大きさの大面積膜における多角形のネットワークを形成する。六角形環の数と炭素環の総数（即ち、六角形及び非六角形環の総数）との比は、結晶性（又は非晶質性）Ｃの指標である。非六角形は、４、５、６、７、８、９員環の形態である。結晶質グラフェンに典型的である規則的な６員環９０８とは対照的に、５員環９０４及び７員環９０６が図９に示されている。開示の実施形態は、０．５～０．８の、それらの値を含むＣ値の範囲に対応してもよい。これは、純粋な六角形ネットワークに対してＣ＝１であるグラフェンとは異なる。
図１０は、一実施形態による、ＭＡＣ１００２の光透過スペクトルのプロット１０００を示している。
プロット１０００は、光波長の範囲にわたるＭＡＣ１００２の光透過性を示している。図１０に示されるように、光透過性は５５０ｎｍの光波長で約９８．１％であり、光波長の増加とともに透過性が増加する。したがって、本発明の実施形態は、５５０ｎｍ以上の波長で９８％以上の光透過性を有するＭＡＣを提供する。開示するＭＡＣはグラフェンとは異なる。線１００４は、グラフェンの光透過性に対する９７．７％の理論的限界を示している。したがって、少なくともプロット１０００から、本実施形態のＭＡＣ１００２が、約５５０ｎｍ以上の波長においてグラフェンよりも高い光透過性を示すことが証明されている。特に、ＭＡＣ１００２の透過性は、短波長（＜４００ｎｍ）において急速に減少しない。これは部分的には、ＭＡＣ１００２は転移方法を使用することなく任意の基板上に成長させることができるので、ＭＡＣ１００２の成長プロセスにおける汚染が少ないことによるものであり得る。可視光範囲内におけるＭＡＣの高い光透過性（５５０ｎｍにおいて約９８．１％であり、より高波長では光透過性が増加する）により、ＭＡＣは、透明デバイスのために後続のアクティブ半導体膜を形成するための、透明基板（例えば、ガラス又は好適なポリマー）上のシード層の理想的な候補となる。
図１１Ａ及び図１１Ｂは、一実施形態による、２つの異なる構造上の変化を有するシード層の走査型透過電子顕微鏡（ＳＴＥＭ）画像１１００、１１１０を示しており、図１１Ａは、ＭＡＣ膜のＳＴＥＭ画像１１００を示し、図１１Ｂは、ナノ結晶質グラフェン膜のＳＴＥＭ画像１１１０を示している。図１１Ｂに示されるような「白い」クラスタ１１１２は、ナノ結晶質グラフェン膜の表面上で吸収される汚染に関連し、その原子構造の結晶性には関連しない。
合成条件に応じて、完全な非晶質層（例えば、ＭＡＣ）からナノ結晶質ｓｐ２炭素層（例えば、ナノ結晶質グラフェン層）まで、炭素ベースのシード層内における広範囲の原子構造上の変化があり得る。更に、シード層も、単層から多層スタックまでに及んで、基板上に形成することができる。かかる構造上の変化は、シード層と材料層（又はエピ層）との間のｖｄＷ相互作用を調整することができ、成長中に材料層を形成するため、基板と吸着原子との間の相互作用を遠隔的に調整することができる。例えば、シード層の結晶性を完全な非晶質からナノ結晶質へと調整することによって、２Ｄ非晶質シード層の無秩序な原子構造の電位井戸によって基板の結晶性作用のスクリーニングが提供されるので、基板と吸着原子との間のより多くの相互作用を達成することができる。
炭素ベースのシード層の結晶性調整の一例は、ステップ３０２に関連して記載したのと同様のレーザーベースの成長条件を使用することによって、ただし例えば、メタン前駆体ガス及び銅箔基板を用いて行うことができる。例えば、図１１Ｂに示されるような、ナノ結晶質炭素膜を形成する場合、銅箔の温度を５００℃～６００℃の範囲に設定することができ、図１１Ａに示されるもののような、全体に非晶質の膜を形成する場合、銅箔の温度を４００℃未満に設定することができる。これは、成長中のより高い基板温度がより結晶質の材料に結び付くことによる。
図１２Ａ及び図１２Ｂは、一実施形態による、約７００℃での温度処理前及び後のＭＡＣのラマンスペクトル１２００、１２１０を示しており、図１２Ａは、温度処理前のＭＡＣのラマンスペクトル１２００を示し、図１２Ｂは、温度処理後のＭＡＣのラマンスペクトル１２１０を示している。
図１２Ａは、Ｄバンド１２０４及びＧバンド１２０６が適合された、温度処理前のＭＡＣのラマン分光法から得られた生データ１２０２を示し、図１２Ｂは、Ｄバンド１２１４及びＧバンド１２１６が適合された、温度処理後のＭＡＣのラマン分光法から得られた生データ１２１２を示している。ラマンスペクトル１２００、１２１０に示されるように、Ｄバンド１２０４、１２１４及びＧバンド１２０６、１２１６の形状、ならびにそれらのＤ／Ｇ比は類似している。これは、約７００℃で熱処理を行った後のＭＡＣの結晶性又は粒径に観察可能な変化がないことを検証している。したがって、ＭＡＣは、約７００℃の高温で熱的に安定しており、ＭＡＣを、材料層の後続の高温成長に対する安定したシード層にしている。ＭＡＣは約７００℃の温度で熱的に安定しているので、７００℃未満の任意の温度でも熱的に安定していることが認識されるであろう。
図１３は、温度処理後の図１２ＢのＭＡＣの透過型電子顕微鏡（ＴＥＭ）画像１３００を示している。ＭＡＣのＴＥＭ画像１３００は１０×１０ｎｍ２のサイズを有し、その場合、図１３に示されるようなクラスタ１３０２は、ＭＡＣの一部の範囲を覆う汚染である。汚染クラスタ１３０２は、基板（例えば、銅箔）から、このＴＥＭ画像１３００を得るためのＴＥＭグリッドへの転移プロセスによって形成される場合があり、ＭＡＣの結晶性には関連しない。図１３の差込み図１３０４は、ＴＥＭ画像１３００のフーリエ変換であり、ＴＥＭ画像１３００の回折パターンを示している。特に、差込み図１３０４は、ナノ結晶質グラフェン又は多結晶質グラフェンをそれぞれ示す鮮明な環又は個々の点の代わりに、非晶質のハローリングを示している。
ＭＡＣが熱的に安定した層であることに加えて、ＭＡＣは高い熱伝導性も有し、それによって、熱をヒートシンクに伝達する、アクティブな半導体エピ層を備えるヘテロ構造における熱拡散層として機能できるようになっている。熱管理がＬＥＤなどの薄膜デバイスの本質的な側面であるため、これは有利である。ＭＡＣが熱を迅速に拡散させる能力は、過熱及びデバイス性能の劣化を回避する助けとなる。
図１４は、一実施形態による、基板１４０６上のシード層１４０４上に成長させた二次元（２Ｄ）材料層１４０２を備えるヘテロ構造１４００の概略図を示している。ヘテロ構造１４００は、図１に示されるようなヘテロ構造１００と同様の構造を有し、図３の方法３００を使用して形成又は作製することができる。
シード層１４０４は、基板１４０６上に直接成長させた、単層の非晶質２Ｄ材料（例えば、本実施形態ではＭＡＣであるが、他の単層２Ｄ非晶質材料も使用することができる）を備える。本実施形態の基板１４０６は、ＳｉＯ２を含むが、Ｓｉ、ＳｉＣ、サファイア、ＩＩＩ－Ｖ族材料、ＩＩ－ＶＩ族材料、酸化物などの他の基板も使用することができる。基板１４０６上に成長させたシード層１４０４は、２Ｄ材料層１４０２の吸着原子とシード層１４０４の表面との間の強いｖｄＷ相互作用を使用した、２Ｄ材料層１４０２の後続の成長を安定化させるように機能する。これは有利には、２Ｄ材料層１４０２の成長を安定させるために専用の基板を使用するという厳しい要件を回避するのを支援する。
図１４は、シード層１４０４としての単層非晶質炭素（ＭＡＣ）を示しているが、直接成長又は転移方法のどちらかによって、多層ＭＡＣを用いることもできる。成長させた２Ｄ材料層１４０２は、単層２Ｄ非晶質膜、２Ｄ結晶質膜、グラフェン、ブラックフォスフォレン、ボロフェン、六角形窒化ホウ素（ｈＢＮ）もしくは窒化ホウ素、遷移金属ジカルコゲナイド（ＴＭＤ）、ペロブスカイト及び／又はリン化ホウ素（ＢＰ）の１つ又は複数の層を含む。２Ｄ材料層１４０２は、有機金属化学気相成長（ＭＯＣＶＤ）、熱化学気相成長（ＴＣＶＤ）、プラズマ強化化学気相成長（ＰＥＣＶＤ）、原子層堆積（ＡＬＤ）などの堆積技法を使用して、シード層１４０４上に成長させることができる。２Ｄ－２Ｄ複合構造（即ち、層１４０２、１４０４を備える自立構造）は、成長後に基板１４０６から分離させて自立スタックを形成することができ、それを更に、薄膜及び可撓性光電子デバイスの製作プロセスにおいて統合することができる。
図１５は、一実施形態による、基板１５０６上のシード層１５０４上に成長させた三次元（３Ｄ）材料層１５０２を備えるヘテロ構造１５００の構造を示している。ヘテロ構造１５００は、図１に示されるようなヘテロ構造１００と同様の構造を有し、図３の方法３００を使用して形成又は製作することができる。ヘテロ構造１５００とヘテロ構造１４００との違いは、ヘテロ構造１４００に含まれる２Ｄ材料層１４０２とは対照的に、シード層１５０４上に成長させた材料層１５０２が３Ｄ材料層であるという点である。
異なるタイプの３Ｄ材料及び使用される基板を含む、異なる実施形態について以下に記載する。
（ｉ）ＣＭＯＳ適合性基板（例えば、Ｓｉ又はＧｅ）とＩＩＩ－Ｖ半導体の平坦な薄膜との統合
この実施形態では、ＭＡＣ層はＳｉ又はＧｅ基板１５０６上に形成される。ＭＡＣは、既存の堆積技法（ＭＯＣＶＤ、ＴＣＶＤ、ＰＥＣＶＤ、ＡＬＤなど）を使用した、ＩＩＩ－Ｖ半導体（ＧａＡｓ、ＧａＮ、ＡｌＮ、ＩｎＰ、ＩｎＮなど）の１つ又は複数の層１５０２における後続のエピタキシャル又は非エピタキシャル成長のためのシード層１５０４として機能する。ＩＩＩ－Ｖ半導体材料は、発光ダイオード（ＬＥＤ）、赤外（ＩＲ）センサ、光検出器、及び他の光電子デバイスなどの用途向けの、アクティブ層として使用することができる。
ｉｉ）ＩＩ－ＶＩ半導体薄膜
ＩＩ－ＶＩ薄膜半導体（例えば、ＣｄＴｅ、ＣｄＳ、ＺｎＳなど）を任意の基板（例えば、Ｓｉ、半導体材料、ガラス、金属箔、ポリマーなど）上に統合する能力は、太陽電池、光電池、及び航空用途に有利である。上述したように、ｖｄＷエピタキシーによって均一で平坦な材料層を達成することは、エピタキシャル表面上のぬれ性が低いため、困難である。本実施形態では、シード層１５０４として機能するＭＡＣ層１５０４は、ＩＩ－ＶＩ半導体の３Ｄ平坦膜の層１５０２をエピタキシャル又は非エピタキシャル成長させるため、基板１５０６上に形成することができる。３ＤＩＩ－ＶＩ族半導体材料膜の例としては、ＣｄＴｅ、ＣｄＳ、ＺｎＳなどが挙げられる。
ｉｉｉ）酸化物薄膜
単純金属酸化物（Ｈｆ２Ｏ３、Ａｌ２Ｏ３、ＭｎＯなど）及び複合酸化物（ペロブスカイト、スピネルなど）を含む酸化物薄膜は、それらの機能的特性により、様々な電子、スピン工学、磁気電気、及びエネルギー貯蔵デバイスにおいて重要な役割を果たす。これらの酸化物は、誘電体、圧電体、焦電体などとして機能してもよい。図１５に示されるのと同様のスキームを使用して、ＭＡＣをシード層１５０４として使用して、酸化物１５０２の１つ又は複数の層を基板１５０６上に堆積させることができる。本出願における基板１５０６は、Ｓｉ、半導体材料、ガラス、金属箔、ポリマーなどのいずれかの任意の基板であることができる。酸化物膜の堆積された層１５０２はまた、図４及び図５に関連して記載したような方法４００を使用して、自立膜を得るために剥脱することができる。
図１６Ａ、図１６Ｂ、及び図１６Ｃは、一実施形態による、３つの異なる表面上に成長させたＭｏＳ２の光学画像１６００、１６１０、１６２０を示しており、図１６Ａは、二酸化シリコン（ＳｉＯ２）上に成長させたＭｏＳ２の光学画像１６００を示し、図１６Ｂは、ＳｉＯ２上の単層のＭＡＣ上に成長させたＭｏＳ２の光学画像１６１０を示し、図１６Ｃは、ＳｉＯ２上の数層のＭＡＣ上に成長させたＭｏＳ２の光学画像１６２０を示している。
本実施形態では、ＭＡＣを最初に、図３のステップ３０２に関連して記載したように、ＬＣＶＤ法を使用して、ＳｉＯ２基板上に成長させる。ＳｉＯ２基板上におけるＭＡＣの成長条件は、ステップ３０２に関連してサファイア基板について記載したのと同じであり、これらは、簡潔にするためここでは繰り返さない。１つ又は複数のＭＡＣ層は、ＭｏＳ２層の後続の成長のためのシード層として作用する。ＭｏＳ２の層は、熱ＣＶＤによって１つ又は複数のＭＡＣ層の上に成長させた２Ｄ材料である。ＭｏＳ２層の熱ＣＶＤ成長に対するパラメータは次の通りである。ＭｏＯ３＋Ｓ、常圧化学気相成長（ＡＰＣＶＤ）、７５０℃、２０ｓｃｃｍ Ａｒ、及び１０分の成長時間。
図１６Ａ、図１６Ｂ、及び図１６Ｃで証明されているように、ＭｏＳ２の層は、３つの異なる表面（即ち、それぞれ、ＭＡＣなし、単層ＭＡＣ、及び数層のＭＡＣ）上で異なるように成長する。図１６Ａの光学画像１６００に示されるように、ＳｉＯ２上に成長させた標準的なＭｏＳ２は、三角形の結晶１６０２を形成する。図１６Ｂの光学画像１６１０は、単一のＭＡＣ層をシード層として使用することで、不規則形状及び多層中心を有するＭｏＳ２結晶１６１２の成長がもたらされることを示している。図１６Ｃの光学画像１６２０に示されるように、数層のＭＡＣをシード層として使用することで、ＭｏＳ２結晶の高密度核形成がもたらされる。
図１７Ａ及び図１７Ｂは、一実施形態による、サファイア基板を使用して成長させたＭｏＳ２の走査型電子顕微鏡（ＳＥＭ）画像１７２０、１７０４、１７１０を示しており、図１７Ａは、サファイア基板上に直接、及びサファイア基板上の単層のＭＡＣ上に、それぞれ成長させたＭｏＳ２のＳＥＭ画像１７０２、１７０４を示し、図１７Ｂは、サファイア基板上の単層のＭＡＣ上に成長させたＭｏＳ２の拡大ＳＥＭ画像１７１０を示している。図１８Ａ及び図１８Ｂは、一実施形態による、サファイア基板を使用して成長させたＭｏＳ２の走査型電子顕微鏡（ＳＥＭ）画像１８０２、１８０４、１８１０を示しており、図１８Ａは、サファイア基板上に直接、及びサファイア基板上の数層のＭＡＣ上に、それぞれ成長させたＭｏＳ２のＳＥＭ画像１８０２、１８０４を示し、図１８Ｂは、サファイア基板上の数層のＭＡＣ上に成長させたＭｏＳ２の拡大ＳＥＭ画像１８１０を示している。
本実施形態では、ＭＡＣを最初に、図３のステップ３０２に関連して記載したように、ＬＣＶＤ法を使用して、サファイア基板上に成長させる。１つ又は複数のＭＡＣ層は、ＭｏＳ２層の後続の成長のためのシード層として作用する。サファイア基板上におけるＭＡＣの成長条件は、ステップ３０２に関連して上述しており、これらは、簡潔にするためここでは繰り返さない。ＭｏＳ２の層は、熱ＣＶＤによって１つ又は複数のＭＡＣ層の上に成長させた２Ｄ材料である。ＭｏＳ２層の熱ＣＶＤ成長に対するパラメータは次の通りである。ＭｏＯ３＋Ｓ、常圧化学気相成長（ＡＰＣＶＤ）、８５０℃、２０ｓｃｃｍ Ａｒ、及び５分の成長時間。
図１７Ａ、図１７Ｂ、図１８Ａ、及び図１８Ｂで証明されているように、ＭｏＳ２の層は、３つの異なる表面（即ち、それぞれ、ＭＡＣなし、単層ＭＡＣ、及び数層のＭＡＣ）上で異なるように成長する。図１７Ａ及び図１８ＡそれぞれのＳＥＭ画像１７０２及び１８０２に示されるように、サファイア上に成長させた標準的なＭｏＳ２は、三角形の結晶１７０６、１８０６を形成する。図１７ＢのＳＥＭ画像１７１０は、単一のＭＡＣ層をシード層として使用することで、三角形形状１７１２を有するＭｏＳ２結晶の高密度核形成がもたらされることを示している。図１８ＢのＳＥＭ画像１８１０に示されるように、数層のＭＡＣをシード層として使用することで、樹枝形状を有するＭｏＳ２結晶の高密度核形成がもたらされる。
図１９は、一実施形態による、ＳｉＯ２基板上の単層のＭＡＣ上に成長させたセレン化インジウム（Ｉｎ２Ｓｅ３）の原子間力顕微鏡（ＡＦＭ）画像１９００を示している。
ＭＡＣは最初に、ＳｉＯ２基板上に成長又は転移され、その場合、ＭＡＣはＩｎ２Ｓｅ３の後続の成長のためのシード層として機能する。Ｉｎ２Ｓｅ３は、分子線エピタキシー（ＭＢＥ）技法を使用してＭＡＣ上に続いて成長させられる、２Ｄ材料である。本実施形態では、Ｉｎ２Ｓｅ３は、基底圧約６×１０－１０トルでＭＢＥチャンバ内で成長させた。超高純度Ｉｎ２Ｓｅ３粉末（９９．９９％）を、温度を１５０℃で維持して電子線源によって加熱したるつぼから蒸発させた。成長中のチャンバ圧は約６×１０－９トルであった。
Ｉｎ２Ｓｅ３の層は、単層のＭＡＣをシード層として使用したとき、Ｉｎ２Ｓｅ３の層をグラフェン上に、又はＭＡＣなしでＳｉＯ２基板上に直接成長させるのと比較して、異なるように成長する。ＡＦＭ画像１９００に示されるように、単層のＭＡＣをシード層として使用して形成されるＩｎ２Ｓｅ３結晶１９０２は、厚さが数Å（即ち、単層の厚さ）から約７ｎｍ厚さに及ぶ三角形の切子面を保持する。他方で、Ｉｎ２Ｓｅ３をＳｉＯ２基板上のグラフェンの層上に成長させる場合、成長させたＩｎ２Ｓｅ３結晶は、三角形形状を有する単層厚さのものになる。Ｉｎ２Ｓｅ３をＳｉＯ２基板上に直接成長させる場合、成長させたＩｎ２Ｓｅ３結晶は、非常に無秩序なバルク（３Ｄ）構造を有する。
本発明の代替実施形態は、次のことを含む。（ｉ）シード層１０２は、非晶質ＭｏＳ２、非晶質Ｉｎ２Ｓｅ３、非晶質遷移金属ジカルコゲナイド、非晶質ブラックフォスフォレン、非晶質ボロフェン、非晶質窒化ホウ素のうち１つ又は複数から選択された、２Ｄ非晶質材料の１つ又は複数の層を備える。（ｉｉ）基板１０４は、Ｓｉ、ＳｉＣ、サファイア、ＩＩＩ－Ｖ族材料、ＩＩ－ＶＩ族材料、酸化物半導体材料、ガラス、金属、及びポリマーのうち１つから選択される。（ｉｉｉ）材料層１０６は、２Ｄ材料又は３Ｄ材料から選択され、２Ｄ材料及び３Ｄ材料の例は、図１４及び図１５に関連して提供される。（ｉｖ）材料層１０６は、ＬＰＣＶＤ、ＡＰＣＶＤ、ＭＯＣＶＤ、ＴＣＶＤ、ＰＥＣＶＤ、ＭＢＥ、及びＡＬＤなど、様々な堆積技法によって形成することができる。
本発明の特定の実施形態のみを詳細に記載してきたが、添付の請求の範囲にしたがって多くの変形例が可能である。例えば、一実施形態に関連して記載した特徴が、１つ又は複数の他の実施形態に組み込まれてもよく、その逆もまた可能である。

Claims (26)

  1. 核形成を誘発して材料層を形成するためのシード層であって、局在電子状態を作り出して、ファンデルワールス（ｖｄＷ）相互作用によって吸着原子を前記シード層の表面に結合する電位井戸を形成して、前記材料層を形成するように適合された、無秩序な原子構造を有する二次元（２Ｄ）単層非晶質材料の層を備え、
    前記電位井戸がそれぞれ、周囲の熱エネルギーよりも大きい電位エネルギーを有して、吸着原子を前記シード層の前記表面上で捕捉する、シード層。
  2. 前記２Ｄ単層非晶質材料の層が、２Ｄ単層非晶質炭素を含む、請求項１に記載のシード層。
  3. 前記シード層が、５５０ｎｍ～８００ｎｍの光波長で９８％を超える光透過性を有する、請求項２に記載のシード層。
  4. 前記シード層が７００℃の温度で熱的に安定している、請求項２又は３に記載のシード層。
  5. 前記シード層が、前記２Ｄ単層非晶質材料の層上に堆積させた２Ｄ単層非晶質材料の１つ又は複数の追加の層を更に備えて、前記シード層の多層構造を形成する、請求項１から４のいずれか一項に記載のシード層。
  6. シード層を形成する方法であって、前記シード層が、局在電子状態を作り出して、ファンデルワールス（ｖｄＷ）相互作用によって吸着原子を前記シード層の表面に結合する電位井戸を形成して、材料層を形成するように適合された、無秩序な原子構造を有する二次元（２Ｄ）単層非晶質材料の層を備え、前記電位井戸がそれぞれ、周囲の熱エネルギーよりも大きい電位エネルギーを有して、吸着原子を前記シード層の前記表面上で捕捉し、
    前記方法が、
    レーザーアシスト化学気相成長（ＬＣＶＤ）を使用して、前記シード層を基板上に成長させることを含む、方法。
  7. 前記ＬＣＶＤが２０℃から４００℃の範囲の温度で実施される、請求項６に記載の方法。
  8. 基板と、
    前記基板上に形成されたシード層とを備え、前記シード層が、局在電子状態を作り出して、ファンデルワールス（ｖｄＷ）相互作用によって吸着原子を前記シード層の表面に結合する電位井戸を形成するように適合された、無秩序な原子構造を有する二次元（２Ｄ）単層非晶質材料の層を備え、前記電位井戸がそれぞれ、周囲の熱エネルギーよりも大きい電位エネルギーを有して、吸着原子を前記シード層の前記表面上で捕捉する、ヘテロ構造。
  9. 前記基板が、金属、半導体、絶縁体、ガラス、ポリマー、シリコン、炭化シリコン、サファイア、ＩＩＩ－Ｖ族基板、ＩＩ－ＶＩ族基板、又は酸化物のうち１つを含む、請求項８に記載のヘテロ構造。
  10. 前記基板が結晶質基板であり、前記シード層が、前記結晶質基板の結晶性によってもたらされる効果をスクリーニングするように適合される、請求項８又は９に記載のヘテロ構造。
  11. 前記シード層上に形成された材料層を更に備え、前記材料層が、前記ファンデルワールス（ｖｄＷ）相互作用によって、材料の吸着原子を前記シード層の前記表面に結合することによって形成される、請求項８から１０のいずれか一項に記載のヘテロ構造。
  12. 前記材料層が、２Ｄ材料の１つ又は複数の層を備え、前記２Ｄ材料が、グラフェン、ボロフェン、窒化ホウ素、ペロブスカイト、遷移金属ジカルコゲナイド、又はブラックフォスフォレンのうち１つを含む、請求項１１に記載のヘテロ構造。
  13. 前記材料層が、ＩＩＩ－Ｖ族半導体材料の１つ又は複数の層を含む、請求項１１に記載のヘテロ構造。
  14. 前記ＩＩＩ－Ｖ族半導体材料が、ＧａＡｓ、ＧａＮ、ＡｌＮ、ＩｎＰ、及びＩｎＮのうち１つを含む、請求項１３に記載のヘテロ構造。
  15. 前記材料層が、ＩＩ－ＶＩ族半導体材料の１つ又は複数の層を含む、請求項１１に記載のヘテロ構造。
  16. 前記ＩＩ－ＶＩ族半導体材料が、ＣｄＴｅ、ＣｄＳ、及びＺｎＳのうち１つを含む、請求項１５に記載のヘテロ構造。
  17. 前記材料層が、酸化物の１つ又は複数の層を含む、請求項１１に記載のヘテロ構造。
  18. 前記酸化物が、酸化ハフニウム、酸化アルミニウム、酸化マンガン、ペロブスカイト、又はスピネルのうち１つを含む、請求項１７に記載のヘテロ構造。
  19. 前記シード層が２Ｄ単層非晶質炭素を含む、請求項８から１８のいずれか一項に記載のヘテロ構造。
  20. 請求項８から１９のいずれか一項に記載のヘテロ構造を備えるデバイス。
  21. 材料層を基板上に形成する方法であって、
    シード層を前記基板上に形成することであって、前記シード層が、局在電子状態を作り出して、ファンデルワールス（ｖｄＷ）相互作用によって吸着原子を前記シード層の表面に結合する電位井戸を形成するように適合された、無秩序な原子構造を有する二次元（２Ｄ）単層非晶質材料の層を備え、前記電位井戸がそれぞれ、周囲の熱エネルギーよりも大きい電位エネルギーを有して、吸着原子を前記シード層の前記表面上で捕捉する、シード層を前記基板上に形成することと、
    前記ファンデルワールス（ｖｄＷ）相互作用によって材料の吸着原子を前記シード層の前記表面に結合することによって、前記材料層を前記シード層上に形成することと、を含む方法。
  22. 前記材料の前記吸着原子と前記シード層の前記表面との間の前記ｖｄＷ相互作用の強度を調整するために、前記２Ｄ単層非晶質材料の層の前記無秩序な原子構造を変化させることを更に含む、請求項２１に記載の方法。
  23. ハンドリング層を前記材料層上に形成することと、
    前記シード層及び前記材料層を備える自立膜を形成するために、前記シード層を前記基板から分離することと、を更に含む請求項２１又は２２に記載の方法。
  24. 前記シード層を前記基板上に形成することが、レーザーアシスト化学気相成長（ＬＣＶＤ）を使用して前記シード層を前記基板上に成長させることを含む、請求項２１から２３のいずれか一項に記載の方法。
  25. 前記レーザーアシストＣＶＤが２０℃～４００℃の温度で実施される、請求項２４に記載の方法。
  26. 材料層をシード層上に形成するための、吸着原子と前記シード層の表面との間のファンデルワールス（ｖｄＷ）相互作用を向上させる方法であって、前記シード層が二次元（２Ｄ）単層の層を備え、
    無秩序な原子構造を前記シード層内に形成することであって、前記シード層の前記無秩序な原子構造が、局在電子状態を作り出して、ｖｄＷ相互作用によって前記吸着原子を前記シード層の前記表面に結合する電位井戸を形成して、前記材料層を形成するように適合され、前記電位井戸がそれぞれ、周囲の熱エネルギーよりも大きい電位エネルギーを有して、吸着原子を前記シード層の前記表面上で捕捉する、無秩序な原子構造を前記シード層内に形成することを含む、方法。
JP2022554483A 2020-03-10 2021-03-09 シード層、シード層を備えるヘテロ構造、及びシード層を使用して材料層を形成する方法 Pending JP2023516485A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SG10202002196X 2020-03-10
SG10202002196X 2020-03-10
PCT/SG2021/050118 WO2021183050A1 (en) 2020-03-10 2021-03-09 A seed layer, a heterostructure comprising the seed layer and a method of forming a layer of material using the seed layer

Publications (1)

Publication Number Publication Date
JP2023516485A true JP2023516485A (ja) 2023-04-19

Family

ID=77672463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022554483A Pending JP2023516485A (ja) 2020-03-10 2021-03-09 シード層、シード層を備えるヘテロ構造、及びシード層を使用して材料層を形成する方法

Country Status (6)

Country Link
US (1) US20230154747A1 (ja)
EP (1) EP4118034A4 (ja)
JP (1) JP2023516485A (ja)
KR (1) KR20220167795A (ja)
CN (1) CN115551801A (ja)
WO (1) WO2021183050A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220130448A (ko) * 2021-03-18 2022-09-27 삼성전자주식회사 박막 구조체, 이를 포함하는 반도체 소자 및 박막 구조체 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2001273551A1 (en) * 2000-07-21 2002-02-05 Motorola, Inc. Optical structure on compliant substrate
KR100393964B1 (ko) * 2000-12-18 2003-08-06 주식회사 하이닉스반도체 에스램 소자의 게이트 형성 방법
US20030082833A1 (en) * 2001-10-26 2003-05-01 Motorola, Inc. Method for fabricating semiconductor structures utilizing the formation of a compliant substrate
CN1414644A (zh) * 2001-10-26 2003-04-30 中国科学院半导体研究所 一种单/多层异质量子点结构的制作方法
TWI277214B (en) * 2004-12-10 2007-03-21 Innolux Display Corp The method for manufacturing thin film transister
CN104278241B (zh) * 2013-07-02 2017-10-31 中国科学院兰州化学物理研究所 一种具有多环境适应性的薄膜材料的制备技术
US20170047223A1 (en) * 2015-08-13 2017-02-16 The Regents Of The University Of California Epitaxial growth of gallium arsenide on silicon using a graphene buffer layer
US10984830B2 (en) * 2017-02-24 2021-04-20 The National University Of Singapore Two dimensional amorphous carbon as overcoat for heat assisted magnetic recording media

Also Published As

Publication number Publication date
KR20220167795A (ko) 2022-12-21
WO2021183050A1 (en) 2021-09-16
EP4118034A4 (en) 2024-05-01
EP4118034A1 (en) 2023-01-18
CN115551801A (zh) 2022-12-30
US20230154747A1 (en) 2023-05-18

Similar Documents

Publication Publication Date Title
TWI477666B (zh) 具有微構造的外延結構體的製備方法
US7960259B2 (en) Semiconductor structure with coincident lattice interlayer
WO2013013419A1 (zh) 一种在绝缘基底上制备石墨烯纳米带的方法
Wang et al. Graphene-assisted molecular beam epitaxy of AlN for AlGaN deep-ultraviolet light-emitting diodes
Chen et al. Improved nucleation of AlN on in situ nitrogen doped graphene for GaN quasi-van der Waals epitaxy
CN106960781A (zh) 一种氮化镓薄膜及其制备方法和石墨烯薄膜及其制备方法
Zhao et al. Epitaxial growth of two-dimensional SnSe 2/MoS 2 misfit heterostructures
US10017878B2 (en) Growth method of graphene
JP3557457B2 (ja) ＳｉＣ膜の製造方法、及びＳｉＣ多層膜構造の製造方法
CN105441902A (zh) 一种外延碳化硅-石墨烯复合薄膜的制备方法
Wei et al. Monolayer MoS 2 epitaxy
JP2023516485A (ja) シード層、シード層を備えるヘテロ構造、及びシード層を使用して材料層を形成する方法
Fong et al. Synthesis of two-dimensional gallium nitride via spin coating method: influences of nitridation temperatures
US10600644B2 (en) Mono- and multilayer silicene prepared by plasma-enhanced chemical vapor deposition
CN113130296B (zh) 一种六方氮化硼上生长氮化镓的方法
WO2013125669A1 (ja) グラフェンおよびその製造方法
Yu et al. First-principle calculations of adsorption of Ga (Al, N) adatoms on the graphene for the van-der-Waals epitaxy
Lopes et al. Molecular beam epitaxy of graphene and hexagonal boron nitride
Xu et al. Epitaxy of III-nitrides on two-dimensional materials and its applications
KR20200040169A (ko) 단결정 이종 2차원 물질의 애피택셜 성장 방법 및 적층 구조체
Lin et al. Synthesis and Properties of 2D Semiconductors
WO2014040446A1 (zh) 一种InN基薄膜材料生长方法
CN114277443B (zh) 氮化物单晶薄膜及其制备方法和应用
Liu et al. InN nanorods prepared with CrN nanoislands by plasma-assisted molecular beam epitaxy
JP5666984B2 (ja) 炭素薄膜の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20221108

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20221108

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240306