TWI477666B - 具有微構造的外延結構體的製備方法 - Google Patents

具有微構造的外延結構體的製備方法 Download PDF

Info

Publication number
TWI477666B
TWI477666B TW101115888A TW101115888A TWI477666B TW I477666 B TWI477666 B TW I477666B TW 101115888 A TW101115888 A TW 101115888A TW 101115888 A TW101115888 A TW 101115888A TW I477666 B TWI477666 B TW I477666B
Authority
TW
Taiwan
Prior art keywords
layer
graphene
epitaxial
substrate
microstructured
Prior art date
Application number
TW101115888A
Other languages
English (en)
Other versions
TW201343989A (zh
Inventor
Yang Wei
Shou-Shan Fan
Original Assignee
Hon Hai Prec Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hon Hai Prec Ind Co Ltd filed Critical Hon Hai Prec Ind Co Ltd
Publication of TW201343989A publication Critical patent/TW201343989A/zh
Application granted granted Critical
Publication of TWI477666B publication Critical patent/TWI477666B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66022—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6603—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Recrystallisation Techniques (AREA)

Description

具有微構造的外延結構體的製備方法
本發明涉及一種具有微構造的外延結構體的製備方法。
以GaN及InGaN，AlGaN為主的氮化物形成的具有微構造的外延結構體是近年來備受關注的半導體結構，其連續可變的直接帶隙，優異的物理化學穩定性，高飽及電子遷移率等特性，使之成為鐳射器，發光二極體等光電子器件及微電子器件的優選半導體結構。
由於GaN等本身生長技術的限制，現今大面積的GaN半導體層大多生長在藍寶石等其他基底上。由於氮化鎵及藍寶石基底的晶格常數不同，從而導致氮化鎵外延層存在較多位錯缺陷。先前技術提供一種改善上述不足的方法，其採用非平整的藍寶石基底外延生長氮化鎵。然而，先前技術通常採用光刻等微電子工程在藍寶石基底表面形成溝槽從而構成非平整外延生長面。該方法不但工程複雜，成本較高，而且會對藍寶石基底外延生長面造成污染，從而影響外延結構的品質。
有鑒於此，提供一種位錯缺陷較少，且外延層與襯底之間的應力較小的高品質的具有微構造的外延結構體實為必要。
一種具有微構造外延結構體的製備方法，其包括以下步驟：提供一藍寶石基底，所述藍寶石基底具有一外延生長面；在所述基底的外延生長面生長一緩衝層；在所述緩衝層遠離基底的表面設置一圖案化的石墨烯層；在所述緩衝層遠離基底的表面生長一外延層；及，去除所述基底，得到具有微構造外延結構體。
與先前技術相比，本發明提供的具有微構造的外延結構體採用具有複數開口石墨烯層作為掩膜的方式生長外延層，大大降低了具有微構造的外延結構體的製備成本，並且所述石墨烯層具有良好的導電性，使得所述具有微構造的外延結構體具有廣泛用途。
下面將結合附圖詳細說明本發明實施例提供的具有微構造的外延結構體及其製備方法。為了利於理解本發明的技術方案，本發明首先介紹一種具有微構造的外延結構體的製備方法。
請參照圖1，本發明第一實施例提供一種具有微構造的外延結構體10的製備方法，具體包括一下步驟：
S11：提供一基底100，且該基底100具有一外延生長面101；
S12：在基底100的外延生長面101生長一緩衝層1041；
S13：在所述緩衝層1041的遠離基底100的表面設置一圖案化的石墨烯層102；
S14：在設置有石墨烯層102的緩衝層1041表面生長一外延層104；
S15：去除所述基底100，得到所述具有微構造的外延結構體10。
在步驟S11中，所述基底100提供了生長所述外延層104的外延生長面101。所述基底100的外延生長面101係分子平滑的表面，且去除了氧或碳等雜質。所述基底100可為單層或複數層結構。當所述基底100為單層結構時，該基底100可為一單晶結構體，且具有一晶面作為外延層104的外延生長面101。所述單層結構的基底100的材料可為SOI(silicon on insulator，絕緣基底上的矽)、LiGaO2 、LiAlO2 、Al2 O3 、Si、GaAs、GaN、GaSb、InN、InP、InAs、InSb、AlP、AlAs、AlSb、AlN、GaP、SiC、SiGe、GaMnAs、GaAlAs、GaInAs、GaAlN、GaInN、AlInN、GaAsP、InGaN、AlGaInN、AlGaInP、GaP:Zn 或GaP:N等。當所述基底100為複數層結構時，其需要包括至少一層上述單晶結構體，且該單晶結構體具有一晶面作為外延層104的外延生長面101。所述基底100的材料可根據所要生長的外延層104來選擇，優選地，使所述基底100與外延層104具有相近的晶格常數及熱膨脹係數。所述基底100的厚度、大小及形狀不限，可根據實際需要選擇。所述基底100不限於上述列舉的材料，只要具有支持外延層104生長的外延生長面101的基底100均屬於本發明的保護範圍。本實施例中，所述基底100的材料為Al2 O3 。
步驟S12中，所述緩衝層1041的生長方法可以分別通過分子束外延法（MBE）、化學束外延法（CBE）、減壓外延法、低溫外延法、選擇外延法、液相沈積外延法（LPE）、金屬有機氣相外延法（MOVPE）、超真空化學氣相沈積法（UHVCVD）、氫化物氣相外延法(HVPE)、及金屬有機化學氣相沈積法（MOCVD）等中之一種或複數種實現。所述緩衝層1041的材料可為Si、GaAs、GaN、GaSb、InN、InP、InAs、InSb、AlP、AlAs、AlSb、AlN、GaP、SiC、SiGe、GaMnAs、GaAlAs、GaInAs、GaAlN、GaInN、AlInN、GaAsP、InGaN、AlGaInN、AlGaInP、GaP:Zn 或GaP:N。當緩衝層1041根據所要生長的外延層的材料選取，所述緩衝層1041的材料能夠減少所述外延層生長過程中的晶格失配，降低生長的的位元錯密度即可。所述緩衝層1041的材料可與基底100的材料相同或不同。
本實施例中，採用MOCVD工程進行外延生長緩衝層1041。其中，採用高純氨氣(NH3 )作為氮的源氣，採用氫氣(H2 )作載氣，採用三甲基鎵(TMGa)或三乙基鎵(TEGa) 、三甲基銦(TMIn)、三甲基鋁(TMAl)作為Ga源、In源及Al源。所述緩衝層1041的生長具體包括以下步驟：
首先，將藍寶石基底100置入反應室，加熱到1100℃~1200℃，並通入H2 、N2 或其混合氣體作為載氣，高溫烘烤200秒~1000秒。
其次，繼續同入載氣，並降溫到500℃~650℃，通入三甲基鎵或三乙基鎵及氨氣，低溫生長GaN層，所述低溫GaN層作為繼續生長外延層104的緩衝層1041，其厚度10奈米~50奈米。
在步驟S13中，所述石墨烯層102可以由石墨烯粉末或石墨烯薄膜構成。所述石墨烯粉末為分散的石墨烯顆粒，所述石墨烯薄膜為一連續的單層碳原子層，即單層石墨烯。當所述石墨烯層102包括石墨烯粉末時，所述石墨烯粉末需要經過溶液分散、塗覆及蝕刻等圖案化工程形成圖案化的整體結構。當所述石墨烯層102包括複數石墨烯薄膜時，該複數石墨烯薄膜可以層疊設置或共面設置。所述石墨烯薄膜可以經過切割或蝕刻等工程處理形成圖案化結構。
所述單層石墨烯有著非常獨特的性能。首先，單層石墨烯幾乎完全透明，大約只吸收2.3%的可見光，並可透過大部分紅外線；其次，單層石墨烯厚度僅約為0.34 nm，比表面積的理論值為2630 m2 ·g-1 ，而實測石墨烯的抗拉強度為125 GPa，楊氏模量達到了1.0 TPa；再次，石墨烯薄膜的熱導率實測值為5300 W·m-1 ·K-1 ，其載流子遷移率的理論值為2×105 cm2 ·V-1 ·s-1 ，而其電阻率只有1×10-6 Ω·cm，約為銅的2/3；最後，在室溫下即能觀測到石墨烯薄膜具有量子霍爾效應及無散射傳輸現象。
本實施例中，所述石墨烯層102為一純石墨烯結構，即僅包括石墨烯材料。所述石墨烯層102的厚度為1奈米~100微米，比如1奈米、10奈米、200奈米，1微米或10微米。可以理解，當所述石墨烯層102為單層石墨烯時，所述石墨烯層102為一個碳原子厚度。
優選地，所述石墨烯層102為一圖案化結構。當所述石墨烯層102設置在所述緩衝層1041的遠離基板100的表面時，使所述緩衝層1041的遠離基板100的表面通過所述石墨烯層102部分暴露出來，以利於在該所述緩衝層1041暴露出來的部分表面上生長半導體外延層104，即所述石墨烯層102起掩膜作用。
如圖2~圖4所示，所述“圖案化結構”指所述石墨烯層102為一具有複數開口105的連續整體結構。當所述石墨烯層102設置在所述緩衝層1041的遠離基板100的表面時，使所述所述緩衝層1041的遠離基板100的表面對應開口105的部分暴露出來。所述複數開口105的形狀不限，可為圓形、方形、三角形、菱形或矩形等。同一個石墨烯層102的複數開口105的形狀可以相同或不同。所述複數開口105從所述石墨烯層102的厚度方向貫穿所述石墨烯層102。所述開口105可為如圖2所示的微孔或者如圖3所示的條形的間隙。所述開口105為微孔時其孔徑（平均孔徑）範圍為10奈米~500微米，所述開口105為間隙時其寬度（平均寬度）範圍為10奈米~500微米。以下稱為“所述開口105的尺寸”係指孔徑或間隙寬度的尺寸範圍。所述石墨烯層102中的微孔及間隙可以同時存在並且兩者尺寸可以在上述尺寸範圍內不同。所述開口105的尺寸可為10奈米~300微米，比如10奈米、1微米、10微米、80微米或120微米等。所述開口105的尺寸越小，有利於在生長外延層的過程中減少位錯等缺陷的產生，以獲得高品質的半導體外延層104。優選地，所述開口105的尺寸為10奈米~10微米。進一步地，所述石墨烯層102的佔空比為1:100~100:1，如1:10、1:2、1:4、4:1、2:1或10:1。優選地，所述佔空比為1:4~4:1。所謂“佔空比”指該石墨烯層102設置於所述緩衝層1041的遠離基板100的表面後，該緩衝層1041的遠離基板100的表面被石墨烯層102佔據的部分與通過開口105暴露的部分的面積比。本實施例中，所述開口105在所述石墨烯層102中均勻分佈。
所述“圖案化結構”也可為設置於基底100表面的複數間隔設置的圖案，且相鄰兩個圖案之間形成複數開口105。當所述石墨烯層102設置在所述緩衝層1041的遠離基板100的表面時，使所述緩衝層1041的遠離基板100的表面對應開口105的部分暴露出來。如圖5所示，所述石墨烯層102為複數平行且間隔設置的石墨烯條帶，相鄰的石墨烯條帶之間為所述開口105。
所述石墨烯層102可以直接生長在所述緩衝層1041的遠離基板100的表面或先製備石墨烯後再轉移至所述緩衝層1041的遠離基板100的表面。所述石墨烯粉末可以通過液相剝離法、插層剝離法、剖開奈米碳管法、溶劑熱法、有機合成法等方法中的一種或複數種製備。所述石墨烯薄膜可以通過化學氣相沈積（CVD）法、機械剝離法、靜電沈積法、碳化矽(SiC)熱解法、外延生長法等方法中的一種或複數種製備。
本實施例中，參見圖5，所述石墨烯層102為複數間隔設置的條形石墨烯層102，且每個條形石墨烯為複數石墨烯粉末組成的整體結構，其製備方法具體包括以下步驟。
首先，製備一石墨烯粉末溶液。
所述石墨烯粉末可以通過液相剝離法、插層剝離法、剖開奈米碳管法、溶劑熱法、有機合成法等方法製備。所述石墨烯粉末溶液的溶劑可為水、乙醇、N-甲基吡咯烷酮、四氫呋喃及2-氮甲基乙醯胺中的一種或複數種。所述石墨烯粉末溶液的濃度為1毫克/毫升~3毫克/毫升。
其次，在緩衝層1041的遠離基板100的表面形成連續的石墨烯塗層。
本實施例，將石墨烯粉末溶液滴到緩衝層1041的遠離基板100的表面，並進行甩膜旋塗處理，從而得到連續的石墨烯塗層。所述甩膜旋塗的轉速為3000轉/分鐘~5000轉/分鐘，所述甩膜旋塗的時間為1分鐘~2分鐘。
最後，將該連續的石墨烯塗層圖案化。
所述將該連續的石墨烯塗層圖案化方法包括光催化二氧化鈦切割法、離子束蝕刻法、原子力顯微鏡蝕刻法、及電漿蝕刻法中的一種或複數種。
本實施例中，通過光催化二氧化鈦切割連續的石墨烯塗層，具體包括以下步驟：(a)製備一圖案化的金屬鈦層；(b)將該圖案化的金屬鈦層加熱氧化得到一圖案化的二氧化鈦層；(c)將該圖案化的二氧化鈦層與連續的石墨烯塗層接觸，並採用紫外光照射該圖案化的二氧化鈦層；及(d)去除圖案化的二氧化鈦層。可以理解，該方法中，得到的石墨烯層102的圖案與所述二氧化鈦層的圖案相互嚙合，即所述連續的石墨烯塗層與二氧化鈦層對應的地方被去除。
所述步驟(a)中，所述圖案化的金屬鈦層可以通過掩膜蒸鍍法或光刻曝光法製備形成在一石英基底表面。所述石英基底的厚度為300微米~1000微米，所述金屬鈦層的厚度為3奈米~10奈米。本實施例中，所述石英基底的厚度為500微米，所述金屬鈦層的厚度為4奈米。所述圖案化的金屬鈦層為一具有複數間隔設置的條形開口的連續金屬鈦層。所述步驟(b)中，將圖案化的金屬鈦層在500℃~600℃條件下加熱1小時~2小時。所述步驟(c)中，所述紫外光的波長為200奈米~500奈米，所述紫外光照射的氣氛為空氣或氧氣，所述紫外光照射的環境濕度為40%~75%，所述紫外光照射的時間為30分鐘~90分鐘。由於二氧化鈦為光催化半導體材料，在紫外光照射下會產生電子與空穴的分離。該電子與空穴分別被二氧化鈦表面的Ti(IV)及晶格氧所捕獲，從而具有很強的氧化還原能力。被捕獲的電子與空穴很容易氧化還原空氣中的氧氣及水而形成O2 及H2 O2 等活性物質，該活性物質可以將石墨烯分解。所述步驟(d)中，通過將石英基底移開去除圖案化的二氧化鈦層。
可以理解，所述步驟(a)中，還可以通過將金屬鈦直接沈積在一圖案化的奈米碳管結構表面。該奈米碳管結構可為奈米碳管膜，奈米碳管線或其組合。當該奈米碳管結構為複數奈米碳管線時，該複數奈米碳管線可以平行間隔或交叉設置，由於奈米碳管線之間具有微孔或間隙，故該複數奈米碳管線形成一圖案化結構。當該奈米碳管結構為奈米碳管膜時，由於奈米碳管膜中的奈米碳管之間具有微孔或間隙，故該奈米碳管膜形成一圖案化結構。由於金屬鈦層直接沈積在奈米碳管膜中的奈米碳管表面，故也形成一圖案化結構。所述步驟(b)中，還可以通過給奈米碳管通入電流的方式加熱氧化奈米碳管表面的金屬鈦。所述步驟(c)中，與奈米碳管對應位置的石墨烯被分解去除形成開口105。即，得到的石墨烯層102的圖案與所述奈米碳管結構的圖案相互嚙合。由於奈米碳管的直徑僅為0.5奈米~50奈米，故可以製備出幾十奈米尺寸的開口105。通過選擇奈米碳管的直徑可以控制石墨烯層102的開口105的尺寸。該奈米碳管結構為一自支撐結構。所謂“自支撐”指該奈米碳管結構不需要大面積的載體支撐，而只要相對兩邊提供支撐力即能整體上懸空而保持自身狀態，即將該奈米碳管結構置於（或固定於）間隔特定距離設置的兩個支撐體上時，位於兩個支撐體之間的奈米碳管結構能夠懸空保持自身狀態。所述步驟(d)中，由於該奈米碳管結構為一自支撐結構，故通過將奈米碳管結構移開，可以方便的去除圖案化的二氧化鈦層。例如，首先，將複數平行間隔設置的奈米碳管線表面沈積金屬鈦；然後，通過加熱將金屬鈦氧化形成二氧化鈦；其次，將該複數平行間隔設置的奈米碳管線設置於連續的石墨烯塗層表面，並採用紫外光照射該複數平行間隔設置的奈米碳管線；最後，將複數平行間隔設置的奈米碳管線去除得到具有複數條形開口的石墨烯層102。
所述奈米碳管膜可為一從奈米碳管陣列中拉取獲得自支撐結構。參見圖6及圖7，具體地，所述奈米碳管膜包括複數連續且定向延伸的奈米碳管片段143。該複數奈米碳管片段143通過凡得瓦力首尾相連。每一奈米碳管片段143包括複數相互平行的奈米碳管145，該複數相互平行的奈米碳管145通過凡得瓦力緊密結合。該奈米碳管片段143具有任意的長度、厚度、均勻性及形狀。所述奈米碳管膜可通過從一奈米碳管陣列中選定部分奈米碳管後直接拉取獲得。所述奈米碳管膜的厚度為1奈米~100微米，寬度與拉取出該奈米碳管膜的奈米碳管陣列的尺寸有關，長度不限。所述奈米碳管膜中相鄰的奈米碳管之間存在微孔或間隙，且該微孔的孔徑或間隙的尺寸小於10微米。優選地，所述奈米碳管膜的厚度為100奈米~10微米。該奈米碳管膜中的奈米碳管145沿同一方向擇優取向延伸。所述奈米碳管膜及其製備方法具體請參見申請人於民國96年2月12日申請的，於民國99年7月11日公告的第I327177號中華民國公告專利“奈米碳管薄膜結構及其製備方法”。為節省篇幅，僅引用於此，但上述申請所有技術揭露也應視為本發明申請技術揭露的一部分。請參閱圖8，當複數層奈米碳管膜層疊設置時，相鄰兩層奈米碳管膜中的奈米碳管的延伸方向形成一交叉角度α，且α大於等於0度小於等於90度(0°≦α≦90°)。
所述石墨烯層102還可為一包括石墨烯及添加材料的複合結構。所述添加材料包括奈米碳管、碳化矽、氮化硼、氮化矽、二氧化矽、無定形碳等中之一種或複數種。所述添加材料還可包括金屬碳化物、金屬氧化物及金屬氮化物等中之一種或複數種。所述添加材料可以通過化學氣相沈積（CVD）、物理氣相沈積（PVD）、磁控濺射等方法形成於石墨烯的表面。
可以理解，本實施例中，也可以先對緩衝層1041的遠離基板100的表面進行表面處理形成石墨烯浸潤區域與石墨烯不浸潤區域，然後塗敷石墨烯層直接形成圖案化的石墨烯層102。所述表面處理的方法為自組裝分子法、臭氧處理法、氧電漿處理法、氬電漿處理法、紫外光照法、及蒸鍍法中的一種或複數種。
所述石墨烯層102還可為一包括石墨烯及添加材料的複合結構。所述添加材料包括奈米碳管、碳化矽、氮化硼、氮化矽、二氧化矽、無定形碳等中之一種或複數種。所述添加材料還可包括金屬碳化物、金屬氧化物及金屬氮化物等中之一種或複數種。所述添加材料可以通過化學氣相沈積（CVD）、物理氣相沈積（PVD）、磁控濺射等方法形成於石墨烯的表面。
以上內容可知，所述石墨烯層102起著生長半導體外延層104的掩膜作用。所謂“掩膜”係指該石墨烯層102用於遮擋所述緩衝層1041的部分表面，且暴露部分緩衝層1041的表面，從而使得半導體外延層104僅從所述緩衝層1041的表面的暴露的部分生長。由於石墨烯層102具有複數開口105，故該石墨烯層102形成一圖案化的掩膜。由於所述石墨烯層102在所述緩衝層1041的遠離基板100的表面形成複數開口105，從而使得所述緩衝層1041的遠離基板100的表面上具有一圖案化的掩膜。可以理解，相對於光刻等微電子工程，通過設置石墨烯層102作為掩膜進行外延生長的方法工程簡單、成本低廉，不易在基底100的外延生長面101引入污染，而且綠色環保。
可以理解，所述基底100、緩衝層1041及石墨烯層102共同構成了用於生長異質外延結構的襯底。該襯底可用於生長外延層104，如半導體外延層、金屬外延層或合金外延層。該襯底也可用於生長同質外延層，從而得到一同質外延結構。
步驟S14中，所述外延層104的生長方法可以分別通過分子束外延法（MBE）、化學束外延法（CBE）、減壓外延法、低溫外延法、選擇外延法、液相沈積外延法（LPE）、金屬有機氣相外延法（MOVPE）、超真空化學氣相沈積法（UHVCVD）、氫化物氣相外延法(HVPE)、及金屬有機化學氣相沈積法（MOCVD）等中之一種或複數種實現，所述外延層104的材料可以與緩衝層1041的材料相同或者不同。
所述外延層104的生長的厚度可根據需要製備。具體地，所述外延層104的生長的厚度可為0.5奈米~1毫米。例如，所述外延層104的生長的厚度可為100奈米~500微米，或200奈米~200微米，或500奈米~100微米。所述外延層104的材料為半導體材料，如Si、GaAs、GaN、GaSb、InN、InP、InAs、InSb、AlP、AlAs、AlSb、AlN、GaP、SiC、SiGe、GaMnAs、GaAlAs、GaInAs、GaAlN、GaInN、AlInN、GaAsP、InGaN、AlGaInN、AlGaInP、GaP:Zn 或GaP:N。可以理解，所述外延層104的材料也可為金屬或合金等其他材料，只要保證所述材料可用上述生長方法如MBE、CBE、MOVPE等方法生長即可。
本實施例中，生長所述外延層104時採用的所述石墨烯層102為一圖案化的單層石墨烯薄膜。所述外延層104的製備方法為，在生長完緩衝層1041的工程條件下，將設置有石墨烯層102及緩衝層1041的基底100的溫度保持在1000℃~1100℃，持續通入氨氣及載氣，同時通入三甲基鎵或三乙基鎵，在高溫下生長出高品質的外延層104。具體的，參見圖9所述外延層104的製備方法包括以下步驟：
S141：沿著基本垂直於所述緩衝層1041表面的方向成核並外延生長形成複數外延晶粒1042；
S142：所述複數外延晶粒1042沿著基本平行於所述緩衝層1041表面的方向外延生長形成一連續的外延薄膜1044；
S143：所述外延薄膜1044沿著基本垂直於所述緩衝層1041表面的方向外延生長形成一外延層104。
在步驟S141，由於石墨烯層102設置於所述緩衝層1041表面，因此外延晶粒僅從所述緩衝層1041暴露的部分生長，即外延晶粒從石墨烯層102的開口105處生長出來。
在步驟S142中，通過控制生長條件使所述複數外延晶粒1042沿著基本平行於所述基底100的外延生長面101的方向同質外延生長並連成一體將所述石墨烯層102覆蓋。即，該步驟中所述複數外延晶粒1042進行側向外延生長直接合攏，並最終形成複數凹槽1043將石墨烯層102包圍。所述凹槽1043的形狀與石墨烯層102的圖案有關。
步驟S143中，由於所述石墨烯層102的存在，使得外延晶粒1042與基底100之間的晶格位錯在形成連續的外延薄膜1044的過程中停止生長。因此，該步驟的外延層104相當於在沒有缺陷的外延薄膜1044表面進行同質外延生長。
步驟S15中，所述基底100的去除方法可為鐳射照射法、腐蝕法或溫差自剝離法。所述去除方法可根據基底100及外延層104材料的不同進行選擇。
本實施例中，所述基底100的去除方法為鐳射照射法。具體的，所述去除方法包括以下步驟：
S151，將所述基底100中未生長外延層104的表面進行拋光並清洗；
S152，將經過表面清洗的基底100放置於一平臺（圖未示）上，並利用鐳射對所述基底100與外延層104進行掃描照射；
S153，將經鐳射照射後的基底100浸入溶液中去除所述基底100，形成所述具有微構造的外延結構體10。
在步驟S151中，所述拋光方法可為機械拋光法或化學拋光法，使所述基底100的表面平整光滑，以減少後續鐳射照射中鐳射的散射。所述清洗可用鹽酸、硫酸等沖洗所述基底100的表面，從而去除表面的金屬雜質及油污等。
在步驟S152中，所述鐳射從基底100拋光後的表面入射，且入射方向基本垂直於所述基底100拋光後的表面，即基本垂直於所述基底100與外延層104的介面。所述鐳射的波長不限，可根據緩衝層1041及基底100的材料選擇。具體的，所述鐳射的能量小於基底100的帶隙能量，而大於緩衝層1041的帶隙能量，從而鐳射能夠穿過基底100到達緩衝層1041，在緩衝層1041與基底100的介面處進行鐳射剝離。所述介面處的緩衝層1041對鐳射產生強烈的吸收，從而使得介面處的緩衝層1041溫度快速升高而分解。本實施例中所述外延層104為GaN，其帶隙能量為3.3ev；基底100為藍寶石，其帶隙能量為9.9ev；所述鐳射器為KrF鐳射器，發出的鐳射波長為248nm，其能量為5ev，脈衝寬度為20～40ns，能量密度為400～600mJ/cm2 ，光斑形狀為方形，其聚焦尺寸為0.5mm×0.5mm；掃描位置從所述基底100的邊緣位置開始，掃描步長為0.5mm/s。在掃描的過程中，所述GaN緩衝層1041開始分解為Ga及N2 。可以理解，所述脈衝寬度、能量密度、光斑形狀、聚焦尺寸及掃描步長可根據實際需求進行調整；可根據緩衝層1041對特定波長的鐳射具有較強的吸收作用選擇相應波長的鐳射。
由於所述GaN緩衝層1041對上述波長的鐳射具有很強的吸收作用，因此，所述緩衝層1041的溫度快速升高而分解；而所述外延層104對上述波長的鐳射吸收較弱或不吸收，因此所述外延層104並不會被所述鐳射所破壞。可以理解，對於不同的緩衝層1041可以選擇不同波長的鐳射，使緩衝層1041對鐳射具有很強的吸收作用。
所述鐳射照射的過程在一真空環境或保護性氣體環境進行以防止在鐳射照射的過程中石墨烯層102被氧化而破壞。所述保護性氣體可為氮氣、氦氣或氬氣等惰性氣體。
在步驟S153中，可將鐳射照射後的基底100及外延層104浸入一酸性溶液中，以去除GaN分解後的Ga，從而實現基底100與外延層104的剝離，形成所述具有微構造的外延結構體10。所述溶液可為鹽酸、硫酸、硝酸等可溶解Ga的溶劑。由於緩衝層1041的存在，一方面，所述緩衝層1041設置在石墨烯層102與基底100之間，將所述石墨烯層102與基底100隔離開，因此在剝離基底100的過程中，所述石墨烯層102不會直接吸附於基底100上而從外延層104中剝離；另一方面，在鐳射照射緩衝層1041的過程中，所述緩衝層1041受熱分解並經溶液溶解後，石墨烯層102會與所述緩衝層1041脫離，從而使得所述石墨烯層102保留於凹槽1043中。進一步的，在緩衝層1041受熱分解的過程中，緩衝層1041分解產生的氣體受熱膨脹，會將石墨烯層102推離所述緩衝層1041與基底100，從而使得石墨烯層102更容易與緩衝層1041分離。
由於石墨烯層102的存在，使外延層104與緩衝層1041之間的接觸面積減小，從而減小了生長過程中外延層104與緩衝層1041之間的應力。因此，在鐳射照射去除基底100的過程中，使得緩衝層1041及基底100的剝離更加的容易，也減小了對外延層104的損傷。
所述S15步驟結束後得到一具有微構造的外延結構體10，其包括一外延層104及一石墨烯層102，所述外延層104一表面具有多個凹槽1043，所述石墨烯層102設置於該外延層104的圖案化的表面，並嵌入該外延層104的多個凹槽1043。
如圖10及圖11所示，本發明進一步提供一種由上述方法製備的具有微構造的外延結構體10，所述具有微構造的外延結構體10包括一外延層104及一石墨烯層102，所述外延層104一表面具有複數凹槽1043及複數凸起1045以形成一圖案化表面，所述石墨烯層102為具有複數開口105的連續的整體結構體，所述石墨烯層102設置於該外延層104的圖案化的表面，並嵌入該外延層104的複數凹槽1043中，所述外延層104的複數凸起1045由所述石墨烯層102的複數開口105露出。
所述具有微構造的外延結構體10係指所述外延層104表面具有由複數凹槽1043及複數凸起1045間隔形成的微結構，所述微結構係在外延層104生長過程中，外延層104從石墨烯層102中的開口位置生長，之後圍繞石墨烯層102進行側向外延生長所形成，將基底100剝離後，在所述外延層104的表面形成複數凹槽1043及複數凸起1045。
本實施例提供的具有微構造的外延結構體，由於所述石墨烯層102直接暴露於外延層104的表面，因此所述石墨烯層102可以直接作為具有微構造的外延結構體10的大面積電極，從而可以改善具有微構造的外延結構體10中的電場分佈及電流走向，進而提高具有微構造的外延結構體10的工作效率。
本發明第二實施例提供另一種具有微構造的外延結構體10的製備方法，具體包括以下步驟：
S21，提供一基底100，且該基底100具有一支援外延層104生長的外延生長面101；
S22，在基底100的外延生長面101生長一緩衝層1041；
S23，在所述緩衝層1041的遠離基底100的表面平鋪一石墨烯層102；
S24，在設置有石墨烯層102的緩衝層1041表面生長外延層104；
S25，將基底浸入腐蝕溶液中，剝離所述基底100，得到所述具有微構造的外延結構體10。
本發明第二實施例的具有微構造的外延結構體10的製備方法與第一實施例的製備方法基本相同，其區別在於，本實施例中所述基底100的材料為SiC，外延生長面101上生長的緩衝層1041為AlN或TiN，外延層104為GaN，並且所述去除方法為腐蝕法。
本發明第二實施例中採用單層石墨烯薄膜製備石墨烯層102，具體的，在步驟S23中，該石墨烯層102的製備方法包括以下步驟:
首先，製備一單層石墨烯薄膜。
本實施例中，採用CVD法製備單層石墨烯薄膜，具體包括以下步驟：(a1)提供一襯底；(b1)在襯底上沈積金屬催化劑層；(c1)對金屬催化劑層進行退火處理；及(d1)在碳源氣氛中生長單層石墨烯薄膜。
所述步驟(a1)中，所述襯底可為銅箔或Si/SiO2。本實施例中，所述襯底為Si/SiO2。所述Si層的厚度為300微米~1000微米，所述SiO2層的厚度為100奈米~500奈米。優選地，所述Si層的厚度為600微米，所述SiO2層的厚度為300奈米。所述步驟(b1)中，所述金屬催化劑層的材料包括鎳、鐵、金等，所述金屬催化劑層的厚度為100奈米~800奈米。所述金屬催化劑層可以通過化學氣相沈積（CVD）、物理氣相沈積（PVD）、磁控濺射或電子束蒸鍍等方法製備。本實施例中，採用電子束蒸鍍法在SiO2層表面沈積一厚度為500奈米的金屬鎳。所述步驟(c1)中，所述退火溫度為900℃~1000℃；所述退火的氣氛為氬氣及氫氣混合氣體，其中氬氣的流量為600sccm，氫氣的流量為500sccm；所述退火時間為10分鐘~20分鐘。所述步驟(d1)中，所述生長溫度為900℃~1000℃；所述碳源氣為甲烷；所述生長時間為5分鐘~10分鐘。
其次，將該單層石墨烯薄膜轉移至所述緩衝層1041的遠離基底100的表面。
本實施例中，具體包括以下步驟：(a2)在單層石墨烯薄膜表面塗覆有機膠體或聚合物作為支撐體；(b2)對塗覆有機膠體或聚合物的單層石墨烯薄膜烘烤堅膜；(c2)將堅膜後的單層石墨烯薄膜及Si/SiO2襯底一起浸泡在去離子水中使金屬催化劑層及SiO2層分離；(d2)將分離後的支撐體/單層石墨烯薄膜/金屬催化劑層複合結構去除金屬催化劑層；(e2)將支撐體/單層石墨烯薄膜複合結構設置在外延生長面101，並加熱使單層石墨烯薄膜與所述緩衝層1041牢固結合；及(f2)去除支撐體。
所述步驟(a2)中，所述支撐體的材料為聚甲基丙烯酸甲酯(PMMA)、聚二甲基矽氧烷、光刻正膠9912、光刻膠AZ5206中的一種或複數種。所述步驟(b2)中，所述烘烤的溫度為100℃~185℃。所述步驟(c2)中，浸泡在去離子水中之後，對所述金屬催化劑層及SiO2層進行超聲處理。所述步驟(d2)中，通過化學液腐蝕去除金屬催化劑層，該化學液可為硝酸、鹽酸、氯化鐵(FeCl3)、硝酸鐵(Fe(NO3)3)等。所述步驟(f2)中，去除支撐體的方法為先用丙酮及乙醇浸泡，然後在保護氣體中加熱到約400℃。
最後，將該單層石墨烯薄膜圖案化。
所述將該單層石墨烯薄膜圖案化方法包括光催化二氧化鈦切割法、離子束蝕刻法、原子力顯微鏡蝕刻法、及電漿蝕刻法中的一種或複數種。本實施例中，先將一陽極氧化鋁範本(Anodic Aluminum Oxide Template)設置於該單層石墨烯薄膜表面，然後通過電漿蝕刻法將該單層石墨烯薄膜圖案化。其中，所述陽極氧化鋁範本具有複數成陣列排布的微孔，與陽極氧化鋁範本微孔對應處的單層石墨烯薄膜被電漿蝕刻去除，從而得到的石墨烯層102為一具有複數微孔的連續單層石墨烯薄膜。
在步驟S24中，將所述生長有外延層104的基底100浸入到相應的腐蝕溶液中，使得所述緩衝層1041在溶液中溶解，從而實現基底100的分離。所述溶液可根據緩衝層1041及外延層104的材料進行選擇，即所述溶液可溶解緩衝層1041而不能溶解外延層104。所述溶液可為NaOH溶液、KOH溶液、NH4OH溶液等，本實施例中，所述溶液為KOH溶液。所述KOH溶液的品質濃度可為30%～50%，浸入時間為2分鐘～10分鐘，使得KOH溶液浸入到外延層104的凹槽1043中，逐漸腐蝕掉AlN緩衝層，使得SiC基底脫落。由於石墨烯層102與凹槽1043部分接觸，石墨烯具有較強的吸附作用，因此在緩衝層1041腐蝕的過程中，所述AlN逐漸在KOH溶液中溶解而從石墨烯層102表面脫離，從而使所述石墨烯層102吸附於凹槽1043中，得到所述具有微構造的外延結構體10。可以理解，所述緩衝層1041及溶液的材料不限於以上所舉，只要保證溶液能夠溶解緩衝層1041而不能溶解外延層104即可。如當所述緩衝層為TiN時，所述溶液可為硝酸。
進一步的，所述腐蝕法中，也可以直接將基底100溶解去除，從而在溶解的過程中，所述緩衝層1041及基底100能夠同時被溶解，使得石墨烯層102暴露於外延層104的表面。可以理解，如果直接將基底100溶解去除，也可以省去生長緩衝層的步驟。
所述腐蝕法中，由於石墨烯層102的存在，石墨烯層102與緩衝層1041之間存在複數凹槽或間隙，從而能夠使相應的溶液均勻的分散到緩衝層1041中將緩衝層1041溶解而實現快速的剝離，能夠更好保持所述具有微構造的外延結構體的剝離表面的平整及光滑。
請參閱圖12及13，為本發明第二實施例製備獲得的具有微構造的外延結構體10，其包括：一外延層104及一石墨烯層102。本發明第二實施例中的具有微構造的外延結構體10與第一實施例的其區別在於，本發明第二實施例的石墨烯層102為一圖案化的單層石墨烯薄膜。
本發明第三實施例提供一種具有微構造的外延結構體10的製備方法，具體包括一下步驟：
S31，提供一基底100，且該基底100具有一支援外延層104生長的外延生長面101；
S32，在基底100的外延生長面101生長一緩衝層1041；
S33，在所述緩衝層1041的遠離基底100的表面平鋪一石墨烯層102；
S34，在設置有石墨烯層102的緩衝層1041表面生長外延層104；
S35，對所述生長有外延層104的基底100降溫，剝離所述基底100，得到所述具有微構造的外延結構體10。
本發明第三實施例的具有微構造的外延結構體10的製備方法與第一實施例的半導體層的製備方法基本相同，其區別在於，在步驟S33中，直接將石墨烯粉末分散在緩衝層1041表面。在步驟S35中，所述剝離方法為溫差分離法。所述溫差分離法為在高溫生長GaN完成之後，將所述高溫的基底100的溫度在2min～20min的時間內，快速的降低到200℃以下，利用外延層104與基底100之間的由於熱膨脹係數的不同而產生的應力將二者分離。可以理解，該方法中也可以通過給石墨烯層102通入電流的方式加熱外延層104與基底100，再降溫從而實現剝離。在剝離基底100的過程中，所述石墨烯層102吸附於凹槽1043中而不會脫落。這是因為一方面所述石墨烯層102為一整體結構，其與凹槽1043之間存在接觸；另一方面，所述石墨烯層102嵌入外延層104中，凹槽1043將石墨烯層102半包圍起來；第三，所述基底100可沿著平行於外延層104圖案化表面的方向剝離，使得石墨烯層102保留於凹槽1043中。進一步的，在所述外延層104從基底100上分離之後，可包括一在外延層104的表面繼續側向生長外延層的步驟。所述進一步生長外延層的步驟可以減少在基底100分離的過程中，外延層104上產生裂紋。
如圖14所示，本發明第四實施例提供一種具有微構造的外延結構體20的製備方法，主要包括以下步驟：
S41，提供一基底100，且該基底100具有一支援第一外延層204生長的外延生長面101；
S42，在基底100的外延生長面101生長一緩衝層1041；
S43，在所述緩衝層1041的遠離基底100的表面平鋪一第一石墨烯層202；
S44，在設置有第一石墨烯層202的緩衝層1041表面生長第一外延層204；
S45，在所述第一外延層204遠離基底100的表面進一步設置一第二石墨烯層302；
S46，在所述第一外延層204遠離基底100的表面進一步生長一第二外延層304；
S47，剝離所述基底100，得到所述具有微構造的外延結構體20。
本發明第四實施例提供的具有微構造的外延結構體10的製備方法與第一實施例基本相同，其不同在於，在所述第一外延層204遠離緩衝層1041的表面進一步鋪設一第二石墨烯層302的步驟S45，及進一步生長一第二外延層304的步驟S46。所述第二石墨烯層302與第一外延層204接觸設置，並且所述第二外延層304覆蓋所述第二石墨烯層302生長，將第二石墨烯層302夾持於第一外延層204及第二外延層304之間，並使第二石墨烯層302嵌入所述第二外延層304中。由於第二石墨烯層302的存在，所述第二外延層304靠近第一外延層204的表面形成複數凹槽1043，所述第二石墨烯層302設置於該凹槽1043內。所述複數凹槽1043在第二外延層304的表面形成一“圖案化”的結構，且所述第二外延層304的圖案化表面與圖案化第二石墨烯層302中的圖案基本相同。所述第二石墨烯層302與第二外延層304分別與所述第一石墨烯層202及第一外延層204的結構基本相同，所述第二外延層304的材料可以與第一外延層204相同或不同。可以理解，還可以在所述第二外延層304的表面繼續設置石墨烯層，並進一步生長外延層，從而形成具有複數外延層及複數石墨烯層的複合結構。所述複數外延層的材料可以相同也可以不同，且複數石墨烯層可以作為不同的電極，使所述具有微構造的外延結構體可以方便的應用於不同的電子器件。
本發明採用一石墨烯層作為掩膜設置於所述基底外延生長面生長外延層具有以下有以效果：
第一，所述石墨烯層可直接鋪設或轉移在基底的外延生長面，相對於先前技術通過沈積後再光刻等工程形成掩膜，本發明工程簡單，成本低廉，有利於量產。
第二，所述石墨烯層為圖案化結構，其厚度、開口尺寸均可達到奈米級，所述襯底用來生長外延層時形成的異質外延晶粒具有更小的尺寸，有利於減少位錯缺陷的產生，以獲得高品質的異質外延層。
第三，所述石墨烯層的開口尺寸為奈米級，所述外延層從與奈米級開口對應的暴露的外延生長面生長，使得生長的外延層與基底之間的接觸面積減小，減小了生長過程中外延層與襯底之間的應力，從而可以生長厚度較大的異質外延層，可進一步提高異質外延層的品質；同時，由於石墨烯層具有複數開口，減小了外延層與緩衝層之間的接觸面積，因此，在剝離基底的過程中，使得基底的剝離更加的容易，也減小了對外延層的損傷。
綜上所述，本發明確已符合發明專利之要件，遂依法提出專利申請。惟，以上所述者僅為本發明之較佳實施例，自不能以此限制本案之申請專利範圍。舉凡習知本案技藝之人士援依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
10,20．．．具有微構造的外延結構體
100．．．基底
101．．．外延生長面
102．．．石墨烯層
202．．．第一石墨烯層
302．．．第二石墨烯層
1043．．．凹槽
1045．．．凸起
104．．．外延層
204．．．第一外延層
304．．．第二外延層
105．．．開口
1041．．．緩衝層
1042．．．外延晶粒
1044．．．外延薄膜
143．．．奈米碳管片段
145．．．奈米碳管
圖1為本發明第一實施例提供的具有微構造的外延結構體的製備方法的工程流程圖。
圖2為圖1中採用的第一種圖案化石墨烯層的示意圖。
圖3為圖1中採用的第二種圖案化石墨烯層的示意圖。
圖4為圖1中採用的第三種圖案化石墨烯層的示意圖。
圖5為圖1中採用的第四種圖案化石墨烯層的示意圖。
圖6為本發明第一實施例中採用的奈米碳管膜的掃描電鏡照片。
圖7為圖6中的奈米碳管膜中的奈米碳管片段的結構示意圖。
圖8為本發明採用的複數層交叉設置的奈米碳管膜的掃描電鏡照片。
圖9為圖1中外延層的生長過程的示意圖。
圖10為本發明第一實施例提供的具有微構造的外延結構體的示意圖。
圖11為圖10所示的具有微構造的外延結構體沿線XI-XI的剖面示意圖。
圖12為本發明第二實施例提供的具有微構造的外延結構體的分解示意圖。
圖13為圖12所示的具有微構造的外延結構體整合示意圖。
圖14為本發明第四實施例提供的具有微構造的外延結構體的製備方法的工程流程圖。
10．．．具有微構造的外延結構體
100．．．基底
101．．．外延生長面
102．．．石墨烯層
104．．．外延層
1041．．．緩衝層
1043．．．凹槽
105．．．開口

Claims (15)

  1. 一種具有微構造外延結構體的製備方法，其包括以下步驟：
    提供一藍寶石基底，所述藍寶石基底具有一外延生長面；
    在所述基底的外延生長面生長一緩衝層；
    在所述緩衝層遠離基底的表面設置一圖案化的石墨烯層；
    在所述緩衝層遠離基底的表面生長一外延層；及
    去除所述基底，得到包括外延層及石墨烯層的具有微構造外延結構體。
  2. 如申請專利範圍第1項所述的具有微構造外延結構體的製備方法，其中，所述石墨烯層為一單層石墨烯薄膜或複數層石墨烯薄膜組成的連續的整體結構。
  3. 如申請專利範圍第1項所述的具有微構造外延結構體的製備方法，其中，所述石墨烯層為分散的石墨烯粉末。
  4. 如申請專利範圍第1項所述的具有微構造外延結構體的製備方法，其中，所述石墨烯層具有複數開口，且所述開口的尺寸為10奈米~120微米，所述石墨烯層的佔空比為1:4~4:1。
  5. 如申請專利範圍第4項所述的具有微構造外延結構體的製備方法，其中，所述外延層從所述基底的外延生長面通過該開口暴露的部分生長。
  6. 如申請專利範圍第1項所述的具有微構造外延結構體的製備方法，其中，所述石墨烯層為一圖案化的單層石墨烯薄膜，其製備方法包括以下步驟：
    製備一單層石墨烯薄膜；
    將該單層石墨烯薄膜轉移至所述基底的外延生長面；及
    將該單層石墨烯薄膜圖案化。
  7. 如申請專利範圍第6項所述的具有微構造外延結構體的製備方法，其中，所述單層石墨烯薄膜的製備方法為化學氣相沈積法、機械剝離法、靜電沈積法、碳化矽熱解法、及外延生長法中的一種或複數種。
  8. 如申請專利範圍第6項所述的具有微構造外延結構體的製備方法，其中，所述將該單層石墨烯薄膜圖案化方法包括光催化二氧化鈦切割法、離子束蝕刻法、原子力顯微鏡蝕刻法、及電漿蝕刻法中的一種或複數種。
  9. 如申請專利範圍第8項所述的具有微構造外延結構體的製備方法，其中，所述將該單層石墨烯薄膜圖案化方法為光催化二氧化鈦切割法，其具體包括以下步驟：
    製備一圖案化的金屬鈦層；
    將該圖案化的金屬鈦層加熱氧化得到一圖案化的二氧化鈦層；
    將該圖案化的二氧化鈦層與石墨烯薄膜接觸，並採用紫外光照射該圖案化的二氧化鈦層；及
    去除圖案化的二氧化鈦層。
  10. 如申請專利範圍第9項所述的具有微構造外延結構體的製備方法，其中，所述製備一圖案化的金屬鈦層的方法為將金屬鈦直接沈積在一圖案化的奈米碳管結構表面。
  11. 如申請專利範圍第9項所述的具有微構造外延結構體的製備方法，其中，所述奈米碳管結構為一從奈米碳管陣列中拉取獲得的奈米碳管膜。
  12. 如申請專利範圍第9項所述的具有微構造外延結構體的製備方法，其中，所述將該圖案化的金屬鈦層加熱氧化的方法為給奈米碳管結構通入電流。
  13. 如申請專利範圍第1項所述的具有微構造外延結構體的製備方法，其中，所述基底的去除方法為在一真空環境或保護性氣體環境利用鐳射對所述基底進行掃描照射使緩衝層分解。
  14. 如申請專利範圍第13項所述的具有微構造外延結構體的製備方法，其中，所述鐳射波長為248nm，脈衝寬度為20～40ns，能量密度為400～600mJ/cm2 ，光斑形狀為方形，其聚焦尺寸為0.5mm×0.5mm，掃描步長為0.5mm/s。
  15. 如申請專利範圍第1項所述的具有微構造外延結構體的製備方法，其中，所述石墨烯層與緩衝層接觸設置。
TW101115888A 2012-04-25 2012-05-04 具有微構造的外延結構體的製備方法 TWI477666B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210122531.9A CN103374751B (zh) 2012-04-25 2012-04-25 具有微构造的外延结构体的制备方法

Publications (2)

Publication Number Publication Date
TW201343989A TW201343989A (zh) 2013-11-01
TWI477666B true TWI477666B (zh) 2015-03-21

Family

ID=49460572

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101115888A TWI477666B (zh) 2012-04-25 2012-05-04 具有微構造的外延結構體的製備方法

Country Status (3)

Country Link
US (1) US8865577B2 (zh)
CN (1) CN103374751B (zh)
TW (1) TWI477666B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103378224B (zh) * 2012-04-25 2016-06-29 清华大学 外延结构的制备方法
EP2928700B1 (en) * 2012-12-07 2018-09-12 Aixtron Se Method and apparatus for transfer of films among substrates
DE112014004806B4 (de) * 2013-10-21 2022-10-20 Sensor Electronic Technology Inc. Heterostruktur, optoelektronische Vorrichtung und Verfahren zum Herstellen einer optoelektronischen Vorrichtung
CN104805505A (zh) * 2014-01-24 2015-07-29 泉州市博泰半导体科技有限公司 一种制备目标薄膜层的方法
US9064698B1 (en) * 2014-03-30 2015-06-23 International Business Machines Corporation Thin-film gallium nitride structures grown on graphene
CN104505471B (zh) * 2014-12-22 2017-12-29 昆山工研院新型平板显示技术中心有限公司 一种高开口率掩膜板的制备方法及掩膜板
CN105047778B (zh) * 2015-08-11 2018-11-20 厦门市三安光电科技有限公司 一种薄膜氮化镓基发光二极管的制备方法
KR20180051602A (ko) * 2015-09-08 2018-05-16 메사추세츠 인스티튜트 오브 테크놀로지 그래핀-기반 층 전달 시스템 및 방법
CN105914272B (zh) * 2016-05-19 2018-10-02 芜湖德豪润达光电科技有限公司 一种发光二极管外延片及其制备方法
US10903073B2 (en) * 2016-11-08 2021-01-26 Massachusetts Institute Of Technology Systems and methods of dislocation filtering for layer transfer
US10256188B2 (en) 2016-11-26 2019-04-09 Texas Instruments Incorporated Interconnect via with grown graphitic material
US10529641B2 (en) 2016-11-26 2020-01-07 Texas Instruments Incorporated Integrated circuit nanoparticle thermal routing structure over interconnect region
US10811334B2 (en) 2016-11-26 2020-10-20 Texas Instruments Incorporated Integrated circuit nanoparticle thermal routing structure in interconnect region
US11676880B2 (en) 2016-11-26 2023-06-13 Texas Instruments Incorporated High thermal conductivity vias by additive processing
US11004680B2 (en) 2016-11-26 2021-05-11 Texas Instruments Incorporated Semiconductor device package thermal conduit
US10861763B2 (en) 2016-11-26 2020-12-08 Texas Instruments Incorporated Thermal routing trench by additive processing
KR20190118189A (ko) 2017-02-24 2019-10-17 메사추세츠 인스티튜트 오브 테크놀로지 곡선형 초점면 어레이를 위한 장치 및 방법들
CN106960781A (zh) * 2017-03-28 2017-07-18 刘志斌 一种氮化镓薄膜及其制备方法和石墨烯薄膜及其制备方法
CN109224881B (zh) * 2018-11-22 2021-04-23 中国科学院重庆绿色智能技术研究院 亚纳米多孔石墨烯渗透膜及其制备方法和应用
CN111682061B (zh) * 2020-05-18 2021-12-31 华为技术有限公司 氮化物外延片及其制备方法和半导体器件
CN114614227A (zh) * 2022-03-04 2022-06-10 重庆幂天通讯设备制造有限责任公司 一种基于人工表面等离激元的传输线及其传输电路、器件和相控阵
CN115832137B (zh) * 2023-02-16 2023-07-25 江西乾照光电有限公司 一种led外延片、外延生长方法及led芯片

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100085713A1 (en) * 2008-10-03 2010-04-08 Balandin Alexander A Lateral graphene heat spreaders for electronic and optoelectronic devices and circuits

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
LU88516A1 (de) * 1993-07-21 1996-02-01 Furukawa Electric Co Ltd Sauerstoff erzeugende Elektrode und Verfahren dieselbe herzustellen
ATE550461T1 (de) * 1997-04-11 2012-04-15 Nichia Corp Wachstumsmethode für einen nitrid-halbleiter
JP3020154B2 (ja) * 1998-06-12 2000-03-15 東京大学長 ダイヤモンド多孔質体の製造方法
JP3631724B2 (ja) * 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
JP3690326B2 (ja) * 2001-10-12 2005-08-31 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法
US7442644B2 (en) * 2004-07-21 2008-10-28 Nichia Corporation Method for manufacturing nitride semiconductor wafer or nitride semiconductor device; nitride semiconductor wafer or nitride semiconductor device made by the same; and laser irradiating apparatus used for the same
TWI343929B (en) * 2007-03-27 2011-06-21 Nat Univ Tsing Hua Tio2-coated cnt, tio2-coated cnt reinforcing polymer composite and methods of preparation thereof
CN101503174B (zh) * 2009-03-18 2011-01-05 北京大学 二氧化钛光催化切割石墨烯的方法
US8409366B2 (en) * 2009-06-23 2013-04-02 Oki Data Corporation Separation method of nitride semiconductor layer, semiconductor device, manufacturing method thereof, semiconductor wafer, and manufacturing method thereof
US9947829B2 (en) * 2010-06-24 2018-04-17 Glo Ab Substrate with buffer layer for oriented nanowire growth
US8691441B2 (en) * 2010-09-07 2014-04-08 Nanotek Instruments, Inc. Graphene-enhanced cathode materials for lithium batteries
KR20120029276A (ko) * 2010-09-16 2012-03-26 삼성엘이디 주식회사 질화물 단결정 제조 방법, 이를 이용한 질화물 반도체 발광 소자 및 그 제조 방법
US9024310B2 (en) * 2011-01-12 2015-05-05 Tsinghua University Epitaxial structure
US8354296B2 (en) * 2011-01-19 2013-01-15 International Business Machines Corporation Semiconductor structure and circuit including ordered arrangement of graphene nanoribbons, and methods of forming same
CN102201503A (zh) * 2011-03-30 2011-09-28 苏州纳维科技有限公司 一种iii族氮化物衬底的生长方法、衬底以及led
RU110505U1 (ru) * 2011-08-01 2011-11-20 Владимир Александрович Елин Датчик излучения

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100085713A1 (en) * 2008-10-03 2010-04-08 Balandin Alexander A Lateral graphene heat spreaders for electronic and optoelectronic devices and circuits

Also Published As

Publication number Publication date
TW201343989A (zh) 2013-11-01
US8865577B2 (en) 2014-10-21
CN103374751A (zh) 2013-10-30
US20130288458A1 (en) 2013-10-31
CN103374751B (zh) 2016-06-15

Similar Documents

Publication Publication Date Title
TWI477666B (zh) 具有微構造的外延結構體的製備方法
TWI458672B (zh) 具有微構造的外延結構體
TWI517434B (zh) 外延結構的製備方法
TWI459589B (zh) 外延結構體的製備方法
TWI469391B (zh) 發光二極體
TWI501420B (zh) 發光二極體
TWI473758B (zh) 外延結構體的製備方法
TWI464903B (zh) 外延襯底及其製備方法、外延襯底作為生長外延層的應用
TWI504016B (zh) 發光二極體
TW201344946A (zh) 外延結構體
TWI504017B (zh) 外延結構
TWI477665B (zh) 外延結構體的製備方法
TWI431667B (zh) 外延結構體及其製備方法
TWI478858B (zh) 外延結構體
TWI553909B (zh) 發光二極體
TWI557064B (zh) 發光二極體的製備方法
TWI546248B (zh) 發光二極體
TWI449659B (zh) 外延結構體的製備方法
TWI442451B (zh) 具有微構造的基板及其製備方法
TW201340400A (zh) 發光二極體的製備方法