TWI557064B - 發光二極體的製備方法 - Google Patents

發光二極體的製備方法 Download PDF

Info

Publication number
TWI557064B
TWI557064B TW103113100A TW103113100A TWI557064B TW I557064 B TWI557064 B TW I557064B TW 103113100 A TW103113100 A TW 103113100A TW 103113100 A TW103113100 A TW 103113100A TW I557064 B TWI557064 B TW I557064B
Authority
TW
Taiwan
Prior art keywords
nanotube film
layer
carbon nanotube
semiconductor layer
carbon
Prior art date
Application number
TW103113100A
Other languages
English (en)
Other versions
TW201536665A (zh
Inventor
魏洋
范守善
Original Assignee
鴻海精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鴻海精密工業股份有限公司 filed Critical 鴻海精密工業股份有限公司
Publication of TW201536665A publication Critical patent/TW201536665A/zh
Application granted granted Critical
Publication of TWI557064B publication Critical patent/TWI557064B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Led Devices (AREA)

Description

發光二極體的製備方法
本發明涉及一種發光二極體及其製備方法。
外延結構，尤其外延結構為製作半導體器件的主要材料之一。例如，近年來，製備發光二極體(LED)的氮化鎵外延片成為研究的熱點。
所述氮化鎵(GaN)外延片是指在一定條件下，將氮化鎵材料分子，有規則排列，定向生長在藍寶石基底上。然，高品質氮化鎵外延片的製備一直是研究的難點。由於氮化鎵和藍寶石基底的晶格常數及熱膨脹係數的不同，從而導致氮化鎵外延層存在較多位錯缺陷。而且，氮化鎵外延層和藍寶石基底之間存在較大應力，應力越大會導致氮化鎵外延層破裂。這種外延結構普遍存在晶格失配現象，且易形成位錯等缺陷。
先前技術提供一種改善上述不足的方法，其採用非平整的藍寶石基底外延生長氮化鎵。例如，先前技術先在藍寶石基底表面沈積一二氧化矽層，再採用光刻等微電子工藝蝕刻該二氧化矽層從而在藍寶石基底表面形成圖案化掩模。然，該方法不但工藝複雜，而且會對藍寶石基底外延生長面造成污染，從而影響外延結構的品質。又例如，先前技術先在藍寶石基底表面設置一奈米碳管膜，再以該奈米碳管膜為掩模外延生長氮化鎵。然，該方法製備的 發光二極體中通常包含有奈米碳管膜。由於該奈米碳管膜對光具有較好的吸收作用，使得該發光二極體出光率較低。而如果氧化去除該奈米碳管膜則高溫氧化會破壞該發光二極體的晶體結構。
綜上所述，提供一種既工藝簡單、不會對藍寶石基底外延生長面造成污染又可製備具有較高出光率的發光二極體的方法實為必要。
一種發光二極體的製備方法，其包括以下步驟：提供一自支撐的奈米碳管膜，該奈米碳管膜包括複數奈米碳管有序排列且通過凡得瓦力相互連接，且該奈米碳管膜具有複數沿奈米碳管長度方向延伸的縫隙；將所述奈米碳管膜懸空設置並進行表面處理，在所述複數奈米碳管的表面引入缺陷；採用原子層沈積法在所述表面處理後的奈米碳管膜的複數奈米碳管的表面生長一層奈米材料層；將生長有奈米材料層的奈米碳管膜進行退火處理，去除所述奈米碳管膜，形成複數奈米管，且所述複數奈米管有序排列且相互連接形成一自支撐的奈米管膜；將該奈米管膜設置於一基底的外延生長面；在所述基底的外延生長面依次生長一第一半導體層、一活性層及一第二半導體層；蝕刻所述第二半導體層和活性層使得部份第一半導體層暴露；及在所述第二半導體層的表面設置一第一電極，在所述暴露的第一半導體層的表面設置一第二電極。
一種發光二極體的製備方法，其包括以下步驟：提供一自支撐的奈米碳管膜，該奈米碳管膜包括複數奈米碳管有序排列且通過凡得瓦力相互連接，且該奈米碳管膜具有複數沿奈米碳管長度方向延伸的縫隙；將所述奈米碳管膜懸空設置並進行表面處理，在所 述複數奈米碳管的表面引入缺陷；採用原子層沈積法在所述表面處理後的奈米碳管膜的複數奈米碳管的表面生長一層奈米材料層；將生長有奈米材料層的奈米碳管膜進行退火處理，去除所述奈米碳管膜，形成複數奈米管，且所述複數奈米管有序排列且相互連接形成一自支撐的奈米管膜；將該奈米管膜設置於一基底的外延生長面；在所述基底的外延生長面上依次生長一第一半導體層、一活性層及一第二半導體層；去除所述基底；及在所述第二半導體層遠離活性層的表面設置一第一電極，及在所述第一半導體層遠離活性層的表面設置一第二電極。
一種發光二極體的製備方法，其包括以下步驟：提供一自支撐的奈米碳管膜，該奈米碳管膜包括複數奈米碳管有序排列且通過凡得瓦力相互連接，且該奈米碳管膜具有複數沿奈米碳管長度方向延伸的縫隙；將所述奈米碳管膜懸空設置並進行表面處理，在所述複數奈米碳管的表面引入缺陷；採用原子層沈積法在所述表面處理後的奈米碳管膜的複數奈米碳管的表面生長一層奈米材料層；將生長有奈米材料層的奈米碳管膜進行退火處理，去除所述奈米碳管膜，形成複數奈米管，且所述複數奈米管有序排列且相互連接形成一自支撐的奈米管膜；將該奈米管膜設置於一基底的外延生長面；在所述基底的外延生長面上生長一第一半導體層；去除所述基底使奈米管膜暴露；在所述第一半導體層暴露奈米管膜的表面依次生長一活性層及一第二半導體層；及在所述第二半導體層遠離活性層的表面設置一第一電極，及在所述第一半導體層遠離活性層的表面設置一第二電極。
一種發光二極體的製備方法，其包括以下步驟：提供一自支撐的 奈米碳管膜，該奈米碳管膜包括複數奈米碳管有序排列且通過凡得瓦力相互連接，且該奈米碳管膜具有複數沿奈米碳管長度方向延伸的縫隙；將所述奈米碳管膜懸空設置並進行表面處理，在所述複數奈米碳管的表面引入缺陷；採用原子層沈積法在所述表面處理後的奈米碳管膜的複數奈米碳管的表面生長一層奈米材料層；將生長有奈米材料層的奈米碳管膜進行退火處理，去除所述奈米碳管膜，形成複數奈米管，且所述複數奈米管有序排列且相互連接形成一自支撐的奈米管膜；將該奈米管膜設置於一基底的外延生長面；在所述基底的外延生長面上生長一第一半導體層；去除所述基底使奈米管膜暴露；在所述第一半導體層暴露奈米管膜的表面依次生長一活性層及一第二半導體層；蝕刻所述第二半導體層和活性層使得部份第一半導體層暴露；及在所述第二半導體層的表面設置一第一電極，在所述暴露的第一半導體層的表面設置一第二電極。
與先前技術的光刻等微電子工藝相比，本發明提供的外延結構的製備方法，通過設置奈米管膜掩模進行外延生長的方法工藝簡單、不易在基底的外延生長面引入污染。而且，相較於奈米碳管膜，奈米管膜具有較低的光吸收率，從而提高了製備的發光二極體的出光率。
10,20,30,40,50‧‧‧發光二極體
100‧‧‧奈米碳管膜
102‧‧‧奈米碳管線
104,106‧‧‧奈米碳管
105‧‧‧縫隙
108‧‧‧奈米碳管片段
110‧‧‧奈米材料層
112‧‧‧奈米管
114‧‧‧奈米管膜
116‧‧‧開口
120‧‧‧基底
122‧‧‧外延生長面
130‧‧‧第一半導體層
132‧‧‧外延晶粒
134‧‧‧外延薄膜
140‧‧‧活性層
150‧‧‧第二半導體層
160‧‧‧第一電極
170‧‧‧第二電極
200‧‧‧彈性支撐體
圖1為本發明第一實施例提供的發光二極體的製備方法的工藝流程圖。
圖2為本發明第一實施例中採用的奈米碳管膜的掃描電鏡照片。
圖3為圖2中的奈米碳管膜中的奈米碳管片段的結構示意圖。
圖4為本發明第一實施例的奈米碳管膜的結構示意圖。
圖5為圖4中的局部放大結構示意圖。
圖6為本發明第一實施例的兩層交叉設置的奈米碳管膜的掃描電鏡照片。
圖7為本發明第一實施例拉伸奈米碳管膜的方法示意圖。
圖8為本發明第一實施例中拉伸後的奈米碳管膜的掃描電鏡照片。
圖9為本發明第一實施例的製備方法中，對奈米碳管膜進行氧電漿處理前，直接在其表面用原子層沈積法形成奈米氧化鋁(Al2O3)層的掃描電鏡照片。
圖10為本發明第一實施例的製備方法中，對奈米碳管膜進行氧電漿處理後，在該奈米碳管膜表面用原子層沈積法形成奈米氧化鋁層的掃描電鏡照片。
圖11為本發明第一實施例的製備方法中，對奈米碳管膜進行積碳處理後的透射電鏡照片。
圖12為本發明第一實施例的製備方法中，對奈米碳管膜進行表面積碳處理前，直接在其表面用原子層沈積法形成奈米氧化鋁層的掃描電鏡照片。
圖13為本發明第一實施例的製備方法中，對奈米碳管膜進行表面積碳處理後，在其表面用原子層沈積法形成奈米氧化鋁層的掃描電鏡照片。
圖14為本發明第一實施例製備的單層氧化鋁奈米管膜的掃描電鏡 照片。
圖15為本發明第一實施例製備的雙層交叉氧化鋁奈米管膜的掃描電鏡照片。
圖16為本發明第一實施例製備的氧化鋁奈米管膜的實物照片。
圖17為本發明第一實施例製備的單層奈米管膜的結構示意圖。
圖18為本發明第一實施例製備的雙層交叉奈米管膜的結構示意圖。圖14本發明第一實施例中的外延層生長過程示意圖。
圖19本發明第一實施例中的外延層生長過程示意圖。
圖20為本發明第一實施例製備的發光二極體的結構示意圖。
圖21為本發明第二實施例提供的發光二極體的製備方法的工藝流程圖。
圖22為本發明第二實施例製備的發光二極體的結構示意圖。
圖23為本發明第三實施例提供的發光二極體的製備方法的工藝流程圖。
圖24為本發明第三實施例製備的發光二極體的結構示意圖。
圖25為本發明第四實施例提供的發光二極體的製備方法的工藝流程圖。
圖26為本發明第四實施例製備的發光二極體的結構示意圖。
圖27為本發明第五實施例提供的發光二極體的製備方法的工藝流程圖。
圖28為本發明第五實施例製備的發光二極體的結構示意圖。
以下將結合附圖詳細說明本發明實施例提供的發光二極體及其製備方法。為了便於理解本發明的技術方案，本發明首先介紹一種採用掩模製備發光二極體的方法，然後再介紹採用該方法製備的發光二極體。
請參閱圖1，本發明第一實施例提供一種發光二極體10的製備方法，其具體包括以下步驟：S10：提供一具有自支撐特性的奈米碳管膜100，該奈米碳管膜100包括複數奈米碳管104有序排列且通過凡得瓦力相互連接，且該奈米碳管膜100具有複數沿奈米碳管104長度方向延伸的縫隙105；S11：對所述奈米碳管膜100懸空設置並進行表面處理，在所述複數奈米碳管104的表面引入缺陷；S12：採用原子層沈積法(ALD)在所述奈米碳管膜100的複數奈米碳管104的表面生長一層奈米材料層110；S13：將生長有奈米材料層110的奈米碳管膜100進行退火處理，去除所述奈米碳管膜100，形成複數奈米管112，且所述複數奈米管112有序排列且相互連接形成一具有自支撐特性的奈米管膜114；S14：將該奈米管膜114設置於一基底120的外延生長面122；S15：在所述基底120的外延生長面122依次生長一第一半導體層 130、一活性層140及一第二半導體層150；S16，蝕刻所述第二半導體層150和活性層140使得部份第一半導體層130暴露；及S17，在所述第二半導體層150的表面設置一第一電極160，在所述暴露的第一半導體層130的表面設置一第二電極170。
所述步驟S10中，所述奈米碳管膜100為一從奈米碳管陣列抽取的奈米碳管拉膜。請進一步參閱圖2至圖5，所述奈米碳管膜100是由若干奈米碳管104，106組成的自支撐結構。即，該奈米碳管膜100為由若干奈米碳管104，106緊密結合組成的純結構。所述自支撐指該奈米碳管膜100不需要大面積的載體支撐，而只要相對兩邊提供支撐力即能整體上懸空而保持自身膜狀狀態，即將該奈米碳管膜100置於(或固定於)間隔特定距離設置的兩個支撐體上時，位於兩個支撐體之間的奈米碳管膜100能夠懸空保持自身膜狀狀態。所述自支撐特性主要通過奈米碳管膜100中存在通過凡得瓦力首尾相連延伸排列的奈米碳管104及隨機分散的奈米碳管106而實現。上述“首尾相連”指的是奈米碳管104的軸向或者奈米碳管104的長度方向是首尾相連定向排列的。該若干奈米碳管104，106包括單壁奈米碳管、雙壁奈米碳管及多壁奈米碳管中的一種或複數種。所述單壁奈米碳管的直徑為0.5奈米至50奈米，所述雙壁奈米碳管的直徑為1.0奈米至50奈米，所述多壁奈米碳管的直徑為1.5奈米至50奈米。
所述若干奈米碳管104，106為沿同一方向擇優取向排列。所述擇優取向是指在奈米碳管膜100中大多數奈米碳管104的整體延伸方向基本朝同一方向。而且，所述大多數奈米碳管104的整體延伸 方向基本平行於奈米碳管膜100的表面。具體地，所述奈米碳管膜100中基本朝同一方向延伸的大多數奈米碳管104中每一奈米碳管104與在延伸方向上相鄰的奈米碳管104通過凡得瓦力首尾相連。當然，所述奈米碳管膜100中存在少數隨機排列的奈米碳管106，這些奈米碳管106不會對奈米碳管膜100中大多數奈米碳管104的整體取向排列構成明顯影響。具體而言，所述奈米碳管膜100中基本朝同一方向延伸的多數奈米碳管104，並非絕對的直線狀，可適當的彎曲；或者並非完全按照延伸方向上排列，可適當的偏離延伸方向。因此，不能排除奈米碳管膜100的基本朝同一方向延伸的多數奈米碳管104中並列的奈米碳管104之間可能存在部份接觸。
請參閱圖3，具體地，所述奈米碳管膜100包括複數連續且定向排列的奈米碳管片段108。該複數奈米碳管片段108通過凡得瓦力首尾相連。每一奈米碳管片段108包括複數相互平行的奈米碳管104，該複數相互平行的奈米碳管104通過凡得瓦力緊密結合。該奈米碳管片段108具有任意的長度、厚度、均勻性及形狀。所述奈米碳管膜的厚度為0.5奈米~100微米，如：10奈米、50奈米、200奈米、500奈米、1微米、10微米或50微米。
請參閱圖4和圖5，具體地，該奈米碳管膜100中的大多數奈米碳管104沿著同一方向延伸排列從而形成複數基本平行設置的奈米碳管線102，且該奈米碳管膜100中的少數奈米碳管106則隨機分散在該奈米碳管膜100表面，並與該複數奈米碳管線102搭接設置。本實施例中，所述大多數奈米碳管104的延伸方向定義為D1，在該奈米碳管膜100平面內與該D1方向垂直的方向定義為D2。每 個奈米碳管線102中的在D1方向相鄰的奈米碳管104首尾相連且通過凡得瓦力連接，而在D2方向則平行排列且通過凡得瓦力連接形成一如圖3所示的奈米碳管片段108。所述相鄰的奈米碳管線102之間或者相鄰的奈米碳管104之間定義該複數縫隙105。
所述碳納管膜100可沿D2方向拉伸。由於少數隨機分散的奈米碳管106的存在，所述奈米碳管膜100在維持膜的結構的前提下可在D2方向上拉伸。在拉伸過程中，大多數平行的奈米碳管104之間的距離可變化，即其隨著奈米碳管膜100在D2方向上形變率的增加而變大。所述大多數平行的奈米碳管104之間的距離(即沿D2方向的距離)大於0微米且小於等於50微米。所述大多數平行的奈米碳管104和少數隨機分散的奈米碳管106的數量或品質比大於等於2：1且小於等於6：1。可理解，在一定含量範圍內，所述少數隨機分散的奈米碳管106的含量越多，所述奈米碳管膜100在D2方向上的形變率越大。所述奈米碳管膜100在D2方向上的形變率可達300%。本實施例中，所述大多數平行的奈米碳管104和少數隨機分散的奈米碳管106的數量比為4：1。
所述奈米碳管膜100是從一奈米碳管陣列中拉取獲得。具體地，所述奈米碳管膜100的製備方法包括以下步驟：首先，提供一奈米碳管陣列形成於一生長基底。
該奈米碳管陣列的製備方法採用化學氣相沈積法，其具體步驟包括：(a)提供一平整生長基底，該生長基底可選用P型或N型矽生長基底，或選用形成有氧化層的矽生長基底，本發明實施例優選為採用4英寸的矽生長基底；(b)在生長基底表面均勻形成一催化劑層，該催化劑層材料可選用鐵(Fe)、鈷(Co)、鎳(Ni )或其任意組合的合金之一；(c)將上述形成有催化劑層的生長基底在700℃~900℃的空氣中退火約30分鐘~90分鐘；(d)將處理過的生長基底置於反應爐中，在保護氣體環境下加熱到500℃~740℃，然後通入碳源氣體反應約5分鐘~30分鐘，生長得到奈米碳管陣列。該奈米碳管陣列為複數彼此平行且垂直於生長基底生長的奈米碳管形成的純奈米碳管陣列。通過上述控制生長條件，該定向排列的奈米碳管陣列中基本不含有雜質，如無定型碳或殘留的催化劑金屬顆粒等。
其次，採用一拉伸工具從奈米碳管陣列中拉取奈米碳管獲得至少一奈米碳管膜，其具體包括以下步驟：(a)從所述奈米碳管陣列中選定一個或具有一定寬度的複數奈米碳管，優選為採用具有一定寬度的膠帶、鑷子或夾子接觸奈米碳管陣列以選定一個或具有一定寬度的複數奈米碳管；(b)以一定速度拉伸該選定的奈米碳管，從而形成首尾相連的複數奈米碳管片段，進而形成一連續的奈米碳管膜。該拉取方向與該奈米碳管陣列的生長方向之間具有一大於零度的夾角。本實施例中，該拉取方向沿基本垂直於奈米碳管陣列的生長方向。
在上述拉伸過程中，該複數奈米碳管片段在拉力作用下沿拉伸方向逐漸脫離生長基底的同時，由於凡得瓦力作用，該選定的複數奈米碳管片段分別與其他奈米碳管片段首尾相連地連續地被拉出，從而形成一連續、均勻且具有一定寬度的奈米碳管膜100。該奈米碳管膜100的寬度與奈米碳管陣列的尺寸有關，該奈米碳管膜100的長度不限，可根據實際需求制得。當該奈米碳管陣列的面積為4英寸時，該奈米碳管膜100的寬度為0.5奈米~10厘米，該 奈米碳管膜100的厚度為0.5奈米~10微米。
進一步，本實施例還可將複數奈米碳管膜100共面設置或層疊設置，且相鄰兩個奈米碳管膜100中的奈米碳管104的延伸方向相同或不同。所述複數奈米碳管膜100之間通過凡得瓦力緊密結合。請參閱圖6，本實施例中，採用兩個奈米碳管膜100層疊設置，且兩個奈米碳管膜100中的奈米碳管104的延伸方向相互垂直。
可理解，為了獲得更大開口116的奈米管膜114，步驟S10中可進一步沿D2方向拉伸該奈米碳管膜100。通過拉伸可使奈米碳管膜100中平行的奈米碳管104或奈米碳管線102之間的距離增大，從而形成具有更大尺寸的縫隙105，製備更大開口116的奈米管膜114。請參閱圖7，所述拉伸該奈米碳管膜100的方法可包括以下步驟：將該奈米碳管膜100平行於D2方向的兩邊分別固定在兩個平行設置且沿D2方向延伸的彈性支撐體200上，並使該奈米碳管膜100位於兩個彈性支撐體200之間的部份懸空設置；及沿著D2方向拉伸該兩個彈性支撐體200。請參閱圖8，為本發明實施例中拉伸後的奈米碳管膜的掃描電鏡照片。所述彈性支撐體200可為彈性橡膠、彈簧或橡皮筋。優選地，所述彈性支撐體200的拉伸速度小於10厘米每秒。可理解，通過上述拉伸的步驟，可增大該奈米碳管膜100的面積，提高該奈米碳管膜100的使用效率。
可理解，為了獲得更大開口116的奈米管膜114，步驟S10中也可進一步使用有機溶劑處理所述奈米碳管膜100，從而形成具有更大尺寸的縫隙105。該有機溶劑為常溫下易揮發的有機溶劑，可選用乙醇、甲醇、丙酮、二氯乙烷和氯仿中一種或者幾種的混合，本實施例中的有機溶劑採用乙醇。該有機溶劑應與該奈米碳管 具有較好的潤濕性。使用有機溶劑處理上述奈米碳管膜100的步驟具體為：通過試管將有機溶劑滴落在形成在所述框架上的奈米碳管膜100表面從而浸潤整個奈米碳管膜100，或者，也可將上述奈米碳管膜100浸入盛有有機溶劑的容器中浸潤。所述的奈米碳管膜100經有機溶劑浸潤處理後，奈米碳管膜100中的並排且相鄰的奈米碳管104會聚攏，從而在該奈米碳管膜100中收縮形成複數間隔分佈的奈米碳管帶，該奈米碳管帶由複數通過凡得瓦力首尾相連定向排列的奈米碳管組成。有機溶劑處理後的奈米碳管膜100中，基本沿相同方向排列的奈米碳管帶之間具有一間隙。當採用兩個奈米碳管膜100層疊設置，由於相鄰兩層奈米碳管膜100中的奈米碳管的排列方向之間具有一交叉角度α，且0<α≦90°，從而有機溶劑處理後相鄰兩層奈米碳管膜100中的奈米碳管帶相互交叉在所述奈米碳管膜100中形成複數尺寸較大的微孔。有機溶劑處理後，奈米碳管膜100的黏性降低。該奈米碳管膜100的微孔的尺寸為2微米~100微米，優選為2微米~10微米。本實施例中，該交叉角度α=90°，故該奈米碳管膜100中的奈米碳管帶基本相互垂直交叉，形成大量的矩形微孔。
所述有機溶劑處理包括使用有機溶劑霧化處理懸空設置的奈米碳管膜100。該步驟主要是使用霧化的有機溶劑浸潤處理懸空的奈米碳管膜100。其中，該霧化的有機溶劑可是事先準備，也可是即時製備的。當該霧化的有機溶劑是即時製備時，該步驟可包括：提供一揮發性有機溶劑；將所述有機溶劑霧化形成所述複數分散的有機溶劑霧滴，該複數有機溶劑霧滴噴灑在所述懸空設置的奈米碳管膜100的表面並逐漸滲透進該奈米碳管膜100中的奈米碳管上，使得該懸空的奈米碳管膜100被該複數有機溶劑霧滴浸潤 至少一次。所述有機溶劑霧滴為懸浮於周圍介質中的細小的有機溶劑液滴。其中，可採用超聲波霧化、高壓霧化等方式使所述有機溶劑霧化成有機溶劑霧滴，使得霧化後的有機溶劑的粒徑大於等於10微米，且小於等於100微米。
具體地，提供所述有機溶劑；將所述有機溶劑霧化成細小的有機溶劑霧滴，該有機溶劑霧滴的粒徑大於等於10微米，且小於等於100微米，如20微米，50微米；然後將該有機溶劑霧滴噴灑在所述奈米碳管膜100的表面，進入該奈米碳管膜100中，使得有機溶劑霧滴至少一次浸潤該奈米碳管膜100，進而使得該奈米碳管膜100收縮。其中，該有機溶劑霧滴的粒徑大於等於10微米，且小於等於100微米可保證該奈米碳管膜100與該有機溶劑霧滴之間具有合適的介面張力使該奈米碳管膜100收縮，且使得該奈米碳管膜100中的奈米碳管均勻分散。
由於有機溶劑具有較高的揮發性，易於揮發，故，當所述有機溶劑霧滴噴灑在所述奈米碳管膜100上，並滲透進該奈米碳管膜100時，有機溶劑霧滴揮發，使奈米碳管膜100中原有的比較鬆散的奈米碳管束收緊，由於所述有機溶劑霧滴的粒徑大於等於10微米，且小於等於100微米，尺寸較小，每個有機溶劑霧滴浸潤的奈米碳管膜100中的奈米碳管束108的範圍有限，從而使得奈米碳管膜100中的奈米碳管束108收縮後的直徑小於等於10微米，同時肉眼幾乎觀察不到處理後的奈米碳管膜100中的奈米碳管束。因此，所述奈米碳管膜100由原來的呈黑色或灰黑色，經過有機溶劑液滴處理後，形成的處理後的奈米碳管膜100變得比較透明。所述有機溶劑具有較高的揮發性，易於揮發。該有機溶劑可為乙醇 、甲醇、丙酮或乙酸等可揮發性溶劑。在噴灑有機溶劑的有機溶劑霧滴的過程中，應確保有機溶劑霧滴噴出時的氣流的壓強比較小，不能吹破所述奈米碳管膜100。
所述步驟S11中，對奈米碳管膜100的表面引入缺陷的方法可為對該奈米碳管膜100的表面進行氧化，或在奈米碳管膜100表面進行積碳處理。優選地，上述引入缺陷的處理方法在奈米碳管膜100處於懸空狀態下進行。具體地，由於所述奈米碳管膜100為自支撐結構，可將該奈米碳管膜100的四周邊通過框架固定，從而使所述奈米碳管膜100整體處於懸空狀態。
對所述奈米碳管膜100的表面進行氧化，從而使得奈米碳管膜100表面的奈米碳管104，106的結構被破壞，形成大量懸掛鍵。當採用原子層沈積的方法形成奈米級奈米材料層時，奈米材料的原子可一層一層的堆積在奈米碳管104，106的表面，從而在奈米碳管膜100的表面形成緻密的奈米材料層110，強度較高，並且該奈米級奈米材料層的厚度可控性更高，可形成10奈米厚的奈米材料層110，從而獲得的無機絕緣奈米管112的管壁的厚度較小。本實施例中，可採用氧電漿處理所述奈米碳管膜100，從而在所述奈米碳管膜100的表面引入缺陷，氧電漿處理中氧氣的流量為50SCCm，氣壓為10Pa，處理時間為10s，功率為25W。請參照對比圖9和圖10，圖9中沒有經過氧電漿處理的奈米碳管膜的表面通過原子層沈積的方法獲得氧化鋁層為不連續的顆粒，而圖10中經過氧電漿處理的奈米碳管膜的表面通過原子層沈積的方法獲得氧化鋁層為連續的層狀結構。
對所述奈米碳管膜100進行積碳處理後，使得奈米碳管膜100的表 面包覆一層碳顆粒。在奈米碳管膜100的表面積碳處理的方法可包括物理氣相沈積法、化學氣相沈積法、噴塗法等中的一種或複數種。本實施例中，採用了物理氣相沈積法中的磁控濺射積碳工藝，在奈米碳管膜100的表面進行積碳處理，形成一個積碳層。磁控濺射積碳的參數為，電流150mA，氣壓0.1pa，Ar的流量為10sccm，時間為1.5min至7.5min。請參見圖11，通過磁控濺射積碳工藝，在奈米碳管膜100的奈米碳管表面形成了一個碳顆粒層。
上述碳顆粒層的存在，使得奈米碳管膜100的表面形成了缺陷，從而使得在採用原子層沈積的方法形成奈米級奈米材料層時，可由通過原子一層層堆疊形成奈米材料層，從而使得奈米級奈米材料層的強度高，緻密性好，還可使得該奈米級奈米材料層在較小的厚度條件下形成連續的層狀結構，從而獲得的無機絕緣奈米管112的管壁的厚度較小。通過上述方法，在奈米碳管膜100的表面形成的奈米材料層110的厚度可在10奈米~30奈米範圍內。如果不對奈米碳管膜100進行積碳處理，當採用原子層沈積的方法形成奈米材料層時，只有當奈米級奈米材料層的厚度大於30奈米時候，才可獲得連續的層狀結構；當奈米級奈米材料層的厚度小於30奈米的時候，奈米級奈米材料層將會變成不連續的點狀顆粒附著在奈米碳管膜100的表面，從而無法形成管狀結構。另外，獲得的奈米材料層110是有大顆粒的材料組成的，而不是有原子一層一層形成，從而使得獲得的奈米材料層110的緻密性差，存在著力學性能差的缺點。請參見圖12和圖13，可清楚的看出，圖12中沒有經過積碳處理的奈米碳管膜的表面通過原子層沈積的方法獲得氧化鋁層為不連續的顆粒，而圖13中經過積碳處理的奈米碳 管膜的表面通過原子層沈積的方法獲得氧化鋁層為連續的層狀結構。
所述步驟S12中，可根據奈米管112的材料來選擇生長源。以金屬的氧化物為例，生長源為金屬有機化合物和水，載氣為氮氣。但本發明並不局限於該範圍，本領域技術人員可根據奈米管112的材料來選擇生長源。
所述奈米材料層110的厚度為10奈米至100奈米，優選為20奈米至50奈米。所述奈米材料層110包裹在所述奈米碳管膜100中的單個奈米碳管表面或一個奈米碳管束的表面。所述奈米材料層110在包覆的單個奈米碳管或奈米碳管束的表面形成一連續的層狀結構，從而使得該奈米碳管膜100去除之後，該奈米材料層可形成複數奈米管112，且該複數奈米管112相互結合形成一自支撐奈米管膜114。所述奈米管112可為單根奈米管或枝狀奈米管。所述奈米材料層110的材料可為金屬氧化物、金屬氮化物、金屬碳化物、矽氧化物、矽氮化物、及矽碳化物中的一種或幾種。可理解，所述奈米材料層110的材料不限上述材料，只要是可在奈米碳管膜100的奈米碳管表面形成連續的層狀結構，且氧化去除奈米碳管膜100之後可形成奈米管112的材料均可。進一步所述在所述奈米碳管膜100的複數奈米碳管104的表面生長一層奈米材料層110的方法也不限於原子層沈積法，只要能夠在奈米碳管膜100的奈米碳管表面形成連續的奈米材料層110的方法均在本發明保護的範圍之內，如物理氣相沈積(PVD)法、化學氣相沈積(CVD)法、電子束沈積法、磁控濺射法等。上述步驟S11為可選步驟，實際操作中可根據沈積奈米材料層110的方法進行選擇。
本實施例採用原子層沈積法在所述奈米碳管膜100表面包覆一氧化鋁奈米材料層，其中，生長源為三甲基鋁和水，載氣為氮氣。具體地，本實施中，步驟S12包括以下步驟：S121，將所述奈米碳管膜100的四周固定在一金屬框上，使所述奈米碳管膜100懸空設置，然後放入一原子層沈積系統的真空腔室中；及S122，通超載氣向原子層沈積系統的真空腔室中複數次交替通入三甲基鋁和水，在所述奈米碳管膜100的表面來生長氧化鋁奈米材料層。
所述步驟S121中，該奈米碳管膜100的週邊固定在該金屬框上，使位於金屬框中間的部份懸空設置。可理解，由於奈米碳管膜100具有自支撐性，也可將該奈米碳管膜100直接設置於真空腔室內的支撐體上，從而使得該奈米碳管膜100部份懸空設置，以便於在奈米碳管膜100的表面生長氧化鋁奈米材料。可理解，當該彈性支撐體200為耐高溫材料，如金屬彈簧時，可將該彈性支撐體200和拉伸後的奈米碳管膜100直接放入原子層沈積系統的真空腔室中。
所述步驟S122中，所述載氣為氮氣。所述載氣的流量為5sccm。所述原子層沈積系統的本底真空為0.23Torr。在該步驟中，所述三甲基鋁和水交替通入真空腔室，交替通入一次三甲基鋁和水的過程成為一次循環。通入三甲基鋁後，真空腔室的真空升為0.26Torr，需要抽真空至本底真空0.23Torr後再通入水；通入水後，真空腔室的真空升為0.26Torr，需要抽真空至本底真空0.23Torr後再通入三甲基鋁。對於三甲基鋁和水，將真空腔室的 真空由0.26Torr抽回本底真空0.23Torr的時間分別是25秒和50秒，因此，一個循環的時間為75秒。在上述條件下，氧化鋁的沈積速度0.14nm/cycle。因此，可通過控制循環的次數，來控制氧化鋁奈米材料層的厚度。所述氧化鋁奈米材料層包裹所述奈米碳管膜100中的單個奈米碳管或奈米碳管束。
所述步驟S13中，通過將生長有奈米材料層110的奈米碳管膜100放置在電爐中退火處理，以去除奈米碳管膜100。所述退火溫度在500攝氏度至1000攝氏度範圍內，且在有氧的環境下進行。本實施例中，通過在石英管中，進行550攝氏度的退火，將奈米碳管膜100去除，從而獲得一氧化鋁奈米管膜114。
請參見圖14及圖15，為本實施例獲得的氧化鋁奈米管膜的掃描電鏡照片。對比圖2可看出，本實施例方法獲得的單層氧化鋁奈米管膜與單個奈米碳管膜具有基本相同的結構。對比圖6可看出，本實施例方法獲得的交叉設置的氧化鋁奈米管膜與交叉設置的奈米碳管膜具有基本相同的結構。請參見圖16，上述方法獲得的氧化鋁奈米管膜具有自支撐性。
具體地，請參見圖17，為採用單層奈米碳管膜100為範本製備的單層奈米管膜114。所述奈米管膜114為包括複數有序排列的奈米管112的整體結構。有序排列指的是所述複數奈米管112的長度方向的排列是有規律的，是定向的，然並不局限為一個方向或者兩個方向。本實施例中，所述複數奈米管112具有基本相同的延伸方向，朝著一個相同的方向排列。所述奈米管膜114中的複數奈米管112間隔設置或相互接觸。其中，所述複數奈米管112間隔設置的地方定義複數開口116，使所述奈米管膜114形成一圖形化掩 模。該複數開口116從所述奈米管膜114的厚度方向貫穿所述奈米管膜114。當所述奈米管膜114覆蓋所述基底120的外延生長面122設置時，從而使所述基底120的外延生長面122對應該開口116的部份暴露以便於生長外延層130。所述開口116可為微孔或間隙。所述開口116的尺寸為5奈米~100微米。開口116的尺寸越小，有利於在生長外延層的過程中減少位錯缺陷的產生，以獲得高品質的外延層130。優選地，所述開口116的尺寸為5奈米~10微米。進一步地，所述奈米管膜114的佔空比為1：10~10：1，或1：2~2：1，或1：4~4：1。所謂“佔空比”指該奈米管膜114設置於基底120的外延生長面122後，該外延生長面122被奈米管膜114佔據的部份與通過開口116暴露的部份的面積比。所述複數奈米管112相互接觸的地方通過離子鍵結合，且內部連通。所述奈米管膜114中，至少部份奈米管112的長度與該奈米管膜114的長度或寬度相同。所述奈米管膜114中多數奈米管112為沿同一方向擇優取向排列，即大多數奈米管112的整體延伸方向基本朝同一方向，而且，所述大多數奈米管112的整體延伸方向基本平行於奈米管膜114的表面。少數隨機分佈的奈米管112與多數擇優取向排列的奈米管112相互搭接形成一體結構。所述奈米管112的管壁厚度為厚度為10奈米至100奈米，所述奈米管112的內徑為1奈米至100奈米。請參見圖18，為採用雙層交叉奈米碳管膜100為範本製備的雙層交叉的奈米管膜114。所述兩個奈米管膜114中的奈米管112的延伸方向基本垂直。所述兩個奈米管膜114之間由於離子鍵結合形成一整體結構。
所述步驟S14中，所述基底120提供了外延層130的外延生長面122。所述基底120的外延生長面122是分子平滑的表面，且去除了氧 或碳等雜質。所述基底120可為單層或複數層結構。當所述基底120為單層結構時，該基底120可為一單晶結構體，且具有一晶面作為外延層130的外延生長面122。所述單層結構的基底120的材料可為GaAs、GaN、Si、SOI、AlN、SiC、MgO、ZnO、LiGaO2、LiAlO2或Al2O3等。當所述基底120為複數層結構時，其需要包括至少一層上述單晶結構體，且該單晶結構體具有一晶面作為外延層130的外延生長面122。所述基底120的材料可根據所要生長的外延層130來選擇，優選地，使所述基底120與外延層130具有相近的晶格常數及熱膨脹係數。所述基底120的厚度、大小和形狀不限，可根據實際需要選擇。所述基底120不限於上述列舉的材料，只要具有支持外延層130生長的外延生長面122的基底120均屬於本發明的保護範圍。當所述奈米管膜114設置於所述基底120的外延生長面122時，所述奈米管膜114中複數奈米管112的延伸方向基本平行於所述基底120的外延生長面122。所述奈米管膜114中複數奈米管112的延伸方向可沿著基底120的一晶向延伸或與基底120的一晶向成一定角度延伸。所述基底120的外延生長面122部份被奈米管膜114遮擋，部份通過該奈米管膜114的複數開口116暴露。優選地，所述奈米管膜114設置於所述基底120的整個外延生長面122。
所述步驟S15中，所述自支撐的奈米管膜114用作生長第一半導體層130的掩模。所謂“掩模”是指該奈米管膜114用於遮擋所述基底120的部份外延生長面122，且暴露部份外延生長面122，從而使得第一半導體層130僅從所述外延生長面122暴露的部份生長。可理解，相對於光刻等微電子工藝，通過設置奈米管膜114掩模進行外延生長的方法工藝簡單、不易在基底120的外延生長面122 引入污染。
所述第一半導體層130、活性層140及第二半導體層150的生長方法可分別通過分子束外延法(MBE)、化學束外延法(CBE)、減壓外延法、低溫外延法、選擇外延法、液相沈積外延法(LPE)、金屬有機氣相外延法(MOVPE)、超真空化學氣相沈積法(UHVCVD)、氫化物氣相外延法(HVPE)、及金屬有機化學氣相沈積法(MOCVD)等中的一種或複數種實現。優選地，所述第一半導體層130、活性層140及第二半導體層150採用相同的半導體材料，以減小生長過程中位錯帶來的缺陷。
所述第一半導體層130的生長的厚度可根據需要製備。具體地，所述第一半導體層130的生長的厚度可為0.5奈米~5微米。例如，所述第一半導體層130的生長的厚度可為10奈米、100奈米、1微米、2微米、3微米。本實施例中，所述第一半導體層130的厚度為2微米。所述第一半導體層130可為N型半導體層或P型半導體層兩種類型，所述N型半導體層的材料包括N型氮化鎵、N型砷化鎵及N型磷化銅等中的一種，所述P型半導體層的材料包括P型氮化鎵、P型砷化鎵及P型磷化銅等材料中的一種。所述N型半導體層具有提供電子移動場所的作用，所述P型半導體層具有提供電洞移動的場所的作用。本實施例中，所述第一半導體層130為Si摻雜的N型氮化鎵。
本實施例採用MOCVD工藝製備所述第一半導體層130，所述第一半導體層130的生長為異質外延生長。其中，採用高純氨氣(NH3)作為氮的源氣，採用氫氣(H2)作載氣，採用三甲基鎵(TMGa)或三乙基鎵(TEGa)作為Ga源，採用矽烷(SiH4)作為Si源。所述第一半導 體層130的生長具體包括以下步驟：
S151，將藍寶石基底120置入反應室，加熱到1100℃~1200℃，並通入H2、N2或其混合氣體作為載氣，高溫烘烤200秒~1000秒。
S152，繼續通入載氣，並降溫到500℃~650℃，通入三甲基鎵或三乙基鎵，並同時通入氨氣，低溫生長GaN層，所述低溫GaN層作為繼續生長第一半導體層130的緩衝層，其厚度小於所述奈米管膜114的厚度。由於第一半導體層130與藍寶石基底120之間具有不同的晶格常數，因此所述緩衝層用於減少第一半導體層130生長過程中的晶格失配，降低生長的第一半導體層130的位元錯密度。
S153，停止通入三甲基鎵或三乙基鎵，繼續通入氨氣和載氣，同時將溫度升高到1100℃~1200℃，並恒溫保持30秒~300秒。
S154，將基底120的溫度保持在1000℃~1100℃，同時重新通入三甲基鎵及矽烷，或三乙基鎵及矽烷，在高溫下生長出高品質的第一半導體層130。
請參閱圖19，其中，所述第一半導體層130的生長過程包括以下階段：第一階段：沿著基本垂直於所述外延生長面122的方向成核並外延生長形成複數外延晶粒132；第二階段：所述複數外延晶粒132沿著基本平行於所述外延生長面122的方向外延生長形成一連續的外延薄膜134；第三階段：所述外延薄膜134沿著基本垂直於所述外延生長面122 的方向外延生長形成一第一半導體層130。
在第一階段中，由於奈米管膜114設置於所述外延生長面122，因此外延晶粒132僅從所述基底120暴露的部份生長，即外延晶粒132從奈米管膜114的開口116處生長出來。
在第二階段中，外延晶粒132從奈米管膜114中的生長出來之後，基本沿著平行於外延生長面122的方向圍繞所述奈米管膜114側向外延生長，然後逐漸連成一體，從而將所述奈米管膜114半包圍，在第一半導體層130的表面形成複數奈米級的微結構。所述“半包圍”是指，由於奈米管膜114的存在，所述第一半導體層130的表面形成複數奈米級凹槽。所述奈米管膜114設置於該凹槽內，且所述凹槽與基底120將所述奈米管膜114包裹起來。所述凹槽的形狀可規則或不規則，圖示僅僅是為了方便描述，所述凹槽的形狀並不限於圖示所述的結構。所述凹槽的寬度可為20奈米~200奈米。所謂“凹槽的最大寬度”是指，所述凹槽在垂直於其延伸方向上的最大尺寸。本實施例中，所述凹槽的最大寬度為50奈米~100奈米。所述複數凹槽在第一半導體層130的表面形成一“圖案化”的結構，且所述第一半導體層130的圖案化表面與圖案化奈米管膜114中的圖案基本相同。
所述活性層140的厚度為0.01-0.6微米。所述活性層140為包含一層或複數層量子阱層的量子阱結構(Quantum Well)。量子阱層的材料為氮化銦鎵、氮化銦鎵鋁、砷化鎵、砷化鋁鎵、磷化銦鎵、磷化銦砷或砷化銦鎵中的一種或複數種。本實施例中，所述活性層140的厚度為0.3微米，為InGaN/GaN的複合結構。所述活性層140為光子激發層，為電子與電洞相結合產生光子的場所。所述 活性層140的生長方法與第一半導體層130基本相同。具體的，在生長完第一半導體層130之後，採用三甲基銦作為銦源，所述活性層140的生長包括以下步驟：S155，停止通入矽烷，將反應室的溫度保持在700℃~900℃，使反應室壓強保持在50托~500托；S156，向反應室通入三甲基銦，生長InGaN/GaN多量子阱層，形成所述活性層140。
所述第二半導體層150的厚度為0.1微米~3微米。所述第二半導體層150可為N型半導體層或P型半導體層兩種類型，並且所述第二半導體層150與第一半導體層130分屬兩種不同類型的半導體層。所述第二半導體層150遠離基底120的表面可作為發光二極體10的出光面。本實施例中，所述第二半導體層150為鎂(Mg)摻雜的P型氮化鎵，其厚度為0.3微米。所述第二半導體層150的生長方法與第一半導體層130基本相同，具體的，在生長完活性層140之後，採用二茂鎂作(Cp2Mg)為鎂源，所述第二半導體層150的生長包括以下步驟：S157，停止通入三甲基銦，將反應室的溫度保持在1000℃~1100℃，使反應室壓強保持在76托~200托；S158，向反應室通入二茂鎂，生長Mg摻雜的P型GaN層，形成所述第二半導體層150。
在步驟S16中，所述蝕刻第二半導體層150和活性層140的步驟通過光刻技術實現。本發明實施方式中，具體包括以下步驟：S161：塗膠。該步驟先在第二半導體層150表面滴灑光刻膠，再 通過旋轉甩膠工藝使光刻膠均勻分佈在第二半導體層150表面。
S162：前烘乾。該步驟通常在80℃~100℃條件下，對光刻膠烘烤約20分鐘~30分鐘。
S163：曝光顯影。該步驟先將一掩模設置於第二半導體層150表面，通過紫外光照射約2秒~10秒，再放入顯影劑浸泡約30分鐘，得到一圖案化的光刻膠。可理解，通過圖案化的光刻膠蝕刻第二半導體層150可一次製備複數發光二極體。
S164：後烘乾。該步驟通常在100℃~150℃條件下，對光刻膠烘烤約20分鐘~30分鐘。
S165：腐蝕。該步驟通過腐蝕劑按照所需要的圖形腐蝕第二半導體層150和活性層140。腐蝕劑可根據光刻膠類型，第二半導體層150和活性層140的材料來選擇。腐蝕時間與光刻膠類型及第二半導體層150和活性層140的厚度來選擇。該步驟中，由於奈米管膜114具有極好的化學穩定性，不會被腐蝕而保留下來。
S166：去膠。該步驟通常為通過溶劑浸泡實現。
在步驟S16中，所述第一電極160類型可為N型電極或P型電極，其與第二半導體層150的類型相同。所述第一電極160的形狀不限，可根據實際需要進行選擇。所述第一電極160可設置於第二半導體層150表面的一個區域，並與該部份區域表面接觸。所述第一電極160也可覆蓋所述第二半導體層150的整個表面。所述第一電極160至少為一層結構，其材料為鈦、銀、鋁、鎳、金或其任意組合，也可為ITO或奈米碳管膜。本實施例中，所述第一電極160為P型電極，位於第二半導體層150表面的一端。所述第一電極 160為兩層結構，一層為厚度為15奈米的鈦，另一層為厚度為100奈米的金，形成一鈦/金電極。
所述在第二半導體層150表面的製備第一電極160的方法可為物理氣相沈積法(PVD)，例如，電子束蒸發法、真空蒸鍍法及離子濺射法等。本實施例中採用電子束蒸發法製備所述鈦/金電極，具體步驟為：在上述P型氮化鎵層上均勻地塗敷一層光刻膠，去除P型氮化鎵層表面的某一個區域內的光刻膠，以暴露出部份P型氮化鎵層；通過電子束蒸發法在光刻膠及暴露出的P型氮化鎵上沈積一鈦/金層；通過丙酮等有機溶劑去除光刻膠及其上的鈦/金層，保留在P型氮化鎵層上的鈦/金層為鈦/金電極。
所述第二電極170的製備方法可為電子束蒸發法、真空蒸鍍法及離子濺射法等，進一步的，可將一導電基板通過導電膠等方式貼附於所述第一半導體層130的表面形成所述第二電極170。所述第二電極170可為N型電極或P型電極，其與第一半導體層130的類型相同。所述第二電極170至少為一層結構，其材料為鈦、銀、鋁、鎳、金或其任意組合。本實施例中，所述第二電極170為兩層結構，一層為厚度15奈米的鈦，另一層為厚度200奈米的金。所述金層與所述第一半導體層130接觸，從而使所述第二電極170與第一半導體層130接觸。所述第二電極170可部份覆蓋所述第一半導體層130暴露的部份。
可理解，本發明第一實施例提供的發光二極體10的製備方法中，所述奈米管膜114也可設置在活性層140遠離基底120的表面，從而使得所述第二半導體層150靠近活性層140的表面形成複數奈米級凹槽，所述奈米管膜114包覆在所述第二半導體層150的凹槽中 。
本實施例提供的發光二極體10的製備方法，具有以下優點：第一，採用奈米碳管膜作為範本製備奈米管膜，工藝簡單，成本低廉，有利於量產。第二，採用奈米管膜作為掩模生長外延層，工藝簡單、不易在基底的外延生長面引入污染。第三，相較於奈米碳管膜，奈米管膜114具有較低的光吸收率，從而提高了發光二極體的出光率。
請參閱圖20，本發明第一實施例製備的發光二極體10包括一基底120、一第一半導體層130、一活性層140、一第二半導體層150、一第一電極160、一第二電極170、及一奈米管膜114。
具體地，所述第一半導體層130、活性層140、及第二半導體層150依次層疊設置於所述基底120的一表面。所述活性層140設置於所述第一半導體層130和第二半導體層150之間，並與所述第一半導體層130和第二半導體層150形成一有源層。所述第一電極160與所述第二半導體層150電接觸設置。所述第二電極170與所述第一半導體層130電接觸設置。所述第一半導體層130與基底120接觸的表面為一圖案化的表面。所述圖案化的表面具有複數凹槽。所述凹槽為奈米級，其最大寬度範圍為50奈米~100奈米。所述奈米管膜114設置於所述第一半導體層130的凹槽內。即，所述第一半導體層130具有複數凸起延伸至該奈米管膜114的複數開口116中。
本實施例提供的發光二極體10在工作的過程中，由於奈米管膜114的存在，在所述第一半導體層130的靠近基底120的表面形成複數包括奈米級凹槽的微結構。當活性層140中產生的部份光子 以大角度入射到該表面時，該微結構會改變光子的運動方向，從而可提高所述發光二極體10的光取出率。
請參閱圖21，本發明第二實施例提供一種發光二極體20的製備方法，其具體包括以下步驟：S20：提供一具有自支撐特性的奈米碳管膜100，該奈米碳管膜100包括複數奈米碳管104有序排列且通過凡得瓦力相互連接，且該奈米碳管膜100具有複數沿奈米碳管104長度方向延伸的縫隙105；S21：對所述奈米碳管膜100懸空設置並進行表面處理，在所述複數奈米碳管104的表面引入缺陷；S22：採用原子層沈積法(ALD)在所述奈米碳管膜100的複數奈米碳管104的表面生長一層奈米材料層110；S23：將生長有奈米材料層110的奈米碳管膜100進行退火處理，去除所述奈米碳管膜100，形成複數奈米管112，且所述複數奈米管112有序排列且相互連接形成一具有自支撐特性的奈米管膜114；S24：將該奈米管膜114懸空設置於一基底120的外延生長面122上方；S25：在所述基底120的外延生長面122依次生長一第一半導體層130、一活性層140及一第二半導體層150；S26，蝕刻所述第二半導體層150和活性層140使得部份第一半導體層130暴露；及 S27，在所述第二半導體層150的表面設置一第一電極160，在所述暴露的第一半導體層130的表面設置一第二電極170。
本發明第二實施例提供的發光二極體20的製備方法與本發明第一實施例提供的發光二極體10的製備方法基本相同，其區別在於，所述S24中，所述奈米管膜114懸空設置於該基底120的外延生長面122上方，而所述S25中，所述第一半導體層130將該奈米管膜114包覆。所述奈米管膜114與該基底120的外延生長面122之間的距離為10奈米~500微米，優選為50奈米~100微米。
請參閱圖22，本發明第二實施例製備的發光二極體20包括一基底120、一第一半導體層130、一活性層140、一第二半導體層150、一第一電極160、一第二電極170、及一奈米管膜114。
本發明第二實施例提供的發光二極體20與本發明第一實施例提供的發光二極體10基本相同，其區別在於，所述奈米管膜114設置於所述第一半導體層130內部，使得該所述第一半導體層130內部形成複數通道。所述奈米管膜114被該所述第一半導體層130包覆，與基底120間隔一頂距離設置。
請參閱圖23，本發明第三實施例提供一種發光二極體30的製備方法，其具體包括以下步驟：S30：提供一具有自支撐特性的奈米碳管膜100，該奈米碳管膜100包括複數奈米碳管104有序排列且通過凡得瓦力相互連接，且該奈米碳管膜100具有複數沿奈米碳管104長度方向延伸的縫隙105；S31：對所述奈米碳管膜100懸空設置並進行表面處理，在所述複 數奈米碳管104的表面引入缺陷；S32：採用原子層沈積法(ALD)在所述奈米碳管膜100的複數奈米碳管104的表面生長一層奈米材料層110；S33：將生長有奈米材料層110的奈米碳管膜100進行退火處理，去除所述奈米碳管膜100，形成複數奈米管112，且所述複數奈米管112有序排列且相互連接形成一具有自支撐特性的奈米管膜114；S34：在一基底120的外延生長面122生長一緩衝層124，並將該奈米管膜114設置於緩衝層124遠離基底120的表面；S35：在所述基底120的緩衝層124上依次生長一第一半導體層130、一活性層140及一第二半導體層150；S36，去除所述基底120及緩衝層124；及S37，在所述第二半導體層150遠離活性層140的表面設置一第一電極160，及在所述第一半導體層130遠離活性層140的表面設置一第二電極170。
本發明第三實施例提供的發光二極體30的製備方法與本發明第一實施例提供的發光二極體10的製備方法基本相同，其區別在於，所述步驟S34中，先在一基底120的外延生長面122生長一緩衝層124，再將該奈米管膜114設置於緩衝層124遠離基底120的表面；所述步驟S36中，去除所述基底120及緩衝層124；所述S37中，所述第一電極160將所述第二半導體層150遠離活性層140的表面覆蓋，而所述第二電極170將所述第一半導體層130遠離活性層140的表面覆蓋。
所述步驟S34中，所述緩衝層124的生長方法可分別通過分子束外延法(MBE)、化學束外延法(CBE)、減壓外延法、低溫外延法、選擇外延法、液相沈積外延法(LPE)、金屬有機氣相外延法(MOVPE)、超真空化學氣相沈積法(UHVCVD)、氫化物氣相外延法(HVPE)、及金屬有機化學氣相沈積法(MOCVD)等中的一種或複數種實現。
所述緩衝層124的材料可根據所需生長的第一半導體層130的材料進行選擇，如Si、GaAs、GaN、GaSb、InN、InP、InAs、InSb、AlP、AlAs、AlSb、AlN、GaP、SiC、SiGe、GaMnAs、GaAlAs、GaInAs、GaAlN、GaInN、AlInN、GaAsP、InGaN、AlGaInN、AlGaInP、GaP：Zn或GaP：N。本實施例中，所述緩衝層124為低溫GaN。所述緩衝層124用於減少第一半導體層130生長過程中的晶格失配，降低生長的第一半導體層130的位元錯密度。當緩衝層124的材料與基底120的材料不同時，所述生長方法稱為異質外延生長。當該緩衝層124的材料可與基底120的材料相同時，所述生長方法稱為同質外延生長。通過生長緩衝層124可提高第一半導體層130的品質及降低後續去除基底120的難度。可理解，該生長緩衝層124的步驟為一可選擇的步驟。
本實施例中，採用MOCVD工藝進行外延生長緩衝層124。其中，採用高純氨氣(NH3)作為氮的源氣，採用氫氣(H2)作載氣，採用三甲基鎵(TMGa)或三乙基鎵(TEGa)作為Ga源。所述緩衝層124的生長具體包括以下步驟：首先，將藍寶石基底120置入反應室，加熱到1100℃~1200℃，並通入H2、N2或其混合氣體作為載氣，高溫烘烤200秒~1000秒。 其次，繼續通入載氣，並降溫到500℃~650℃，通入三甲基鎵或三乙基鎵，並通入氨氣，低溫生長GaN層，所述低溫GaN層作為繼續生長第一半導體層130的緩衝層124，其厚度為10奈米~50奈米。由於GaN第一半導體層130與藍寶石基底120之間具有不同的晶格常數，因此所述緩衝層124用於減少第一半導體層130生長過程中的晶格失配，降低生長的第一半導體層130的位元錯密度。
在步驟S36中，所述基底120的去除方法可為鐳射照射法、腐蝕法或溫差自剝離法。所述去除方法可根據基底120及第一半導體層130材料的不同進行選擇。本實施例中，所述基底120的去除方法為鐳射照射法。具體的，所述去除方法包括以下步驟：S361，將所述基底120中未生長第一半導體層130的表面進行拋光並清洗；S362，將經過表面清洗的基底120放置於一平臺(圖未示)上，並利用鐳射對所述基底120與第一半導體層130進行掃描照射；S363，將經鐳射照射後的基底120浸入溶液中去除所述基底120。
在步驟S361中，所述拋光方法可為機械拋光法或化學拋光法，使所述基底120的表面平整光滑，以減少後續鐳射照射中鐳射的散射。所述清洗可用鹽酸、硫酸等沖洗所述基底120的表面，從而去除表面的金屬雜質及油污等。
在步驟S362中，所述鐳射從基底120拋光後的表面入射，且入射方向基本垂直於所述基底120拋光後的表面，即基本垂直於所述基底120與第一半導體層130的介面。所述鐳射的波長不限，可根據第一半導體層130及基底120的材料選擇。具體的，所述鐳射的 能量小於基底120的帶隙能量，而大於第一半導體層130的帶隙能量，從而鐳射能夠穿過基底120到達第一半導體層130，在第一半導體層130與基底120的介面處進行鐳射剝離。所述介面處第一半導體層130的緩衝層對鐳射產生強烈的吸收，從而使得介面處的緩衝層溫度快速升高而分解。本實施例中所述第一半導體層130為GaN，其帶隙能量為3.3ev；基底120為藍寶石，其帶隙能量為9.9ev；所述雷射器為KrF雷射器，發出的鐳射波長為248nm，其能量為5ev，脈衝寬度為20~40ns，能量密度為400~600mJ/cm2，光斑形狀為方形，其聚焦尺寸為0.5mm×0.5mm；掃描位置從所述基底120的邊緣位置開始，掃描步長為0.5mm/s。在掃描的過程中，所述GaN開始分解為Ga和N2。可理解，所述脈衝寬度、能量密度、光斑形狀、聚焦尺寸及掃描步長可根據實際需求進行調整；可根據第一半導體層130對特定波長的鐳射具有較強的吸收作用選擇相應波長的鐳射。
由於所述第一半導體層130與基底120介面處對上述波長的鐳射具有很強的吸收作用，因此，所述緩衝層的溫度快速升高而分解；而所述第一半導體層130中其他部份對上述波長的鐳射吸收較弱，因此所述第一半導體層130並不會被所述鐳射所破壞。可理解，對於不同的第一半導體層130可選擇不同波長的鐳射，使緩衝層124對鐳射具有很強的吸收作用。
所述鐳射照射的過程在一真空環境或保護性氣體環境進行以防止在鐳射照射的過程中奈米管膜114被氧化而破壞。所述保護性氣體可為氮氣、氦氣或氬氣等惰性氣體。
由於緩衝層124的存在，在鐳射照射緩衝層124的過程中，所述緩 衝層124受熱分解並經溶液溶解後，奈米管膜114會與所述緩衝層124脫離，從而使得所述奈米管膜114保留於第一半導體層130的凹槽中。進一步的，在緩衝層124受熱分解的過程中，緩衝層124分解產生的氣體受熱膨脹，會將奈米管膜114推離所述緩衝層124與基底120，從而使得奈米管膜114容易與緩衝層124分離。由於奈米管膜114的存在，使第一半導體層130與緩衝層124之間的接觸面積減小，從而減小了生長過程中第一半導體層130與緩衝層124之間的應力。因此，在鐳射照射去除基底120的過程中，使得緩衝層124及基底120的剝離更加的容易，也進一步減小了對第一半導體層130的損傷。
在步驟S363中，可將鐳射照射後的基底120浸入一酸性溶液中進行酸化處理，以去除GaN分解後的Ga，從而實現基底120與第一半導體層130的剝離。所述溶液可為鹽酸、硫酸、硝酸等可溶解Ga的溶劑。本實施例中，由於奈米管膜114直接貼附於基底120的外延生長面101設置，因此在剝離的過程中，奈米管膜114可隨基底120剝離。所述去除基底120的過程中不影響所述複數凹槽122的形狀及分佈狀態，即不會影響所述複數奈米級微結構的分佈。
請參閱圖24，本發明第三實施例製備的發光二極體30包括一第一半導體層130、一活性層140、一第二半導體層150、一第一電極160、一第二電極170、及一奈米管膜114。
本發明第三實施例提供的發光二極體30與本發明第一實施例提供的發光二極體10基本相同，其區別在於，所述發光二極體30沒有基底，且所述第一電極160將所述第二半導體層150遠離活性層140的表面覆蓋，而所述第二電極170將所述第一半導體層130遠 離活性層140的表面覆蓋。
可理解，所述發光二極體30為一垂直結構的發光二極體。所述第一電極160和第二電極170中的至少一個為透光，從而使得靠近該透光電極的一側為發光二極體30的出光面。優選地，所述第一電極160為一反光層，而所述第二電極170為透光層。所述奈米管膜114使得該發光二極體30的出光面具有複數凹槽，從而使得出射光由於折射改變出射角度，提高了該發光二極體30的出光率。
請參閱圖25，本發明第四實施例提供一種發光二極體40的製備方法，其具體包括以下步驟：S40：提供一具有自支撐特性的奈米碳管膜100，該奈米碳管膜100包括複數奈米碳管104有序排列且通過凡得瓦力相互連接，且該奈米碳管膜100具有複數沿奈米碳管104長度方向延伸的縫隙105；S41：對所述奈米碳管膜100懸空設置並進行表面處理，在所述複數奈米碳管104的表面引入缺陷；S42：採用原子層沈積法(ALD)在所述奈米碳管膜100的複數奈米碳管104的表面生長一層奈米材料層110；S43：將生長有奈米材料層110的奈米碳管膜100進行退火處理，去除所述奈米碳管膜100，形成複數奈米管112，且所述複數奈米管112有序排列且相互連接形成一具有自支撐特性的奈米管膜114；S44：在一基底120的外延生長面122生長一緩衝層124，並將該奈米管膜114設置於緩衝層124遠離基底120的表面； S45：在所述基底120的緩衝層124上生長一第一半導體層130；S46，去除所述基底120和緩衝層124使奈米管膜114暴露；S47：在所述第一半導體層130暴露奈米管膜114的表面依次生長一活性層140及一第二半導體層150；及S48，在所述第二半導體層150遠離活性層140的表面設置一第一電極160，及在所述第一半導體層130遠離活性層140的表面設置一第二電極170。
本發明第四實施例提供的發光二極體40的製備方法與本發明第三實施例提供的發光二極體30的製備方法基本相同，其區別在於，所述步驟S45中，僅在所述基底120的緩衝層124上生長一第一半導體層130；所述步驟S47中，在所述第一半導體層130暴露奈米管膜114的表面依次生長一活性層140及一第二半導體層150。
請參閱圖26，本發明第四實施例製備的發光二極體40包括一第一半導體層130、一活性層140、一第二半導體層150、一第一電極160、一第二電極170、及一奈米管膜114。
本發明第四實施例提供的發光二極體40與本發明第三實施例提供的發光二極體30基本相同，其區別在於，所述奈米管膜114設置於所述第一半導體層130靠近活性層140的表面。
請參閱圖27，本發明第五實施例提供一種發光二極體50的製備方法，其具體包括以下步驟：S50：提供一具有自支撐特性的奈米碳管膜100，該奈米碳管膜100包括複數奈米碳管104有序排列且通過凡得瓦力相互連接，且 該奈米碳管膜100具有複數沿奈米碳管104長度方向延伸的縫隙105；S51：對所述奈米碳管膜100懸空設置並進行表面處理，在所述複數奈米碳管104的表面引入缺陷；S52：採用原子層沈積法(ALD)在所述奈米碳管膜100的複數奈米碳管104的表面生長一層奈米材料層110；S53：將生長有奈米材料層110的奈米碳管膜100進行退火處理，去除所述奈米碳管膜100，形成複數奈米管112，且所述複數奈米管112有序排列且相互連接形成一具有自支撐特性的奈米管膜114；S54：在一基底120的外延生長面122生長一緩衝層124，並將該奈米管膜114設置於緩衝層124遠離基底120的表面；S55：在所述基底120的緩衝層124上生長一第一半導體層130；S56，去除所述基底120和緩衝層124使奈米管膜114暴露；S57：在所述第一半導體層130暴露奈米管膜114的表面依次生長一活性層140及一第二半導體層150；S58：蝕刻所述第二半導體層150和活性層140使得部份第一半導體層130暴露；及S59，在所述第二半導體層150的表面設置一第一電極160，在所述暴露的第一半導體層130的表面設置一第二電極170。
本發明第五實施例提供的發光二極體50的製備方法與本發明第四實施例提供的發光二極體40的製備方法基本相同，其區別在於， 所述步驟S58中，先蝕刻所述第二半導體層150和活性層140使得部份第一半導體層130暴露；所述步驟S58中，再在所述第二半導體層150的表面設置一第一電極160，在所述暴露的第一半導體層130的表面設置一第二電極170。
請參閱圖28，本發明第五實施例製備的發光二極體50包括一第一半導體層130、一活性層140、一第二半導體層150、一第一電極160、一第二電極170、及一奈米管膜114。
本發明第五實施例提供的發光二極體50與本發明第一實施例提供的發光二極體10基本相同，其區別在於，所述奈米管膜114設置於所述第一半導體層130靠近活性層140的表面，且該發光二極體50沒有基底。
綜上所述，本發明確已符合發明專利之要件，遂依法提出專利申請。惟，以上所述者僅為本發明之較佳實施例，自不能以此限制本案之申請專利範圍。舉凡習知本案技藝之人士援依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
10‧‧‧發光二極體
100‧‧‧奈米碳管膜
104‧‧‧奈米碳管
105‧‧‧縫隙
110‧‧‧奈米材料層
112‧‧‧奈米管
114‧‧‧奈米管膜
116‧‧‧開口
120‧‧‧基底
122‧‧‧外延生長面
130‧‧‧第一半導體層
140‧‧‧活性層
150‧‧‧第二半導體層
160‧‧‧第一電極
170‧‧‧第二電極

Claims (19)

  1. 一種發光二極體的製備方法，其包括以下步驟：提供一自支撐的奈米碳管膜，該奈米碳管膜包括複數奈米碳管有序排列且通過凡得瓦力相互連接；將所述奈米碳管膜懸空設置並進行表面處理，在所述複數奈米碳管的表面引入缺陷；採用原子層沈積法在所述表面處理後的奈米碳管膜的複數奈米碳管的表面生長一層奈米材料層；將生長有奈米材料層的奈米碳管膜進行退火處理，去除所述奈米碳管膜，形成複數奈米管，且所述複數奈米管有序排列且相互連接形成一自支撐的奈米管膜；將該奈米管膜設置於一基底的外延生長面；在所述基底的外延生長面依次生長一第一半導體層、一活性層及一第二半導體層；蝕刻所述第二半導體層和活性層使得部份第一半導體層暴露；及在所述第二半導體層的表面設置一第一電極，在所述暴露的第一半導體層的表面設置一第二電極。
  2. 如請求項第1項所述的發光二極體的製備方法，其中，所述複數奈米碳管沿同一方向延伸，且在延伸方向上相鄰的奈米碳管首尾相連，使得該奈米碳管膜具有複數沿奈米碳管長度方向延伸的縫隙。
  3. 如請求項第1項所述的發光二極體的製備方法，其中，所述在所述複數奈米碳管的表面引入缺陷的方法為對奈米碳管膜的表面進行氧化處理，使得該複數奈米碳管的表面結構被破壞，形成大量懸掛鍵。
  4. 如請求項第3項所述的發光二極體的製備方法，其中，所述對奈米碳管膜的表面進行氧化處理的方法為通過氧等離子處理。
  5. 如請求項第1項所述的發光二極體的製備方法，其中，所述在所述複數奈米碳管的表面引入缺陷的方法為在奈米碳管膜表面進行積碳處理，使得該複數奈米碳管的表面形成一個非晶碳層。
  6. 如請求項第5項所述的發光二極體的製備方法，其中，所述在奈米碳管膜表面進行積碳處理的方法包括物理氣相沈積法、化學氣相沈積法、噴塗法中的一種或複數種。
  7. 如請求項第1項所述的發光二極體的製備方法，其中，所述奈米材料層的材料為金屬氧化物、金屬氮化物、金屬碳化物、矽氧化物、矽氮化物、或矽碳化物。
  8. 如請求項第1項所述的發光二極體的製備方法，其中，所述奈米材料層的厚度為10奈米至100奈米。
  9. 如請求項第1項所述的發光二極體的製備方法，其中，所述採用原子層沈積法在所述奈米碳管膜的複數奈米碳管的表面生長一層奈米材料層的方法包括以下步驟：將所述奈米碳管膜的四周固定在一金屬框上，使所述奈米碳管膜懸空設置，然後放入一原子層沈積系統的真空腔室中；及通超載氣向該原子層沈積系統的真空腔室中複數次交替通入金屬有機化合物和水，在所述奈米碳管膜的表面生長金屬氧化物奈米材料層。
  10. 如請求項第9項所述的發光二極體的製備方法，其中，所述金屬有機化合物為三甲基鋁，所述金屬氧化物為氧化鋁。
  11. 如請求項第1項所述的發光二極體的製備方法，其中，所述奈米材料層將所述複數奈米碳管完全包覆。
  12. 如請求項第1項所述的發光二極體的製備方法，其中，所述將生長有奈米 材料層的奈米碳管膜進行退火處理的步驟在有氧的環境中進行，且退火溫度在500攝氏度至1000攝氏度。
  13. 如請求項第1項所述的發光二極體的製備方法，其中，所述在所述複數奈米碳管的表面生長一層奈米材料層的過程中，所述奈米碳管膜懸空設置。
  14. 如請求項第1項所述的發光二極體的製備方法，其中，所述將生長有奈米材料層的奈米碳管膜進行退火處理的過程中，所述生長有奈米材料層的奈米碳管膜懸空設置。
  15. 如請求項第1項所述的發光二極體的製備方法，其中，所述奈米管膜中的複數奈米管基本平行排列，且所述將該奈米管膜設置於一基底的外延生長面的步驟中，所述複數奈米的延伸方向基本平行於所述基底的外延生長面。
  16. 如請求項第1項所述的發光二極體的製備方法，其中，所述將該奈米管膜設置於一基底的外延生長面的方法為將該奈米管膜懸空設置於該基底的外延生長面上方。
  17. 一種發光二極體的製備方法，其包括以下步驟：提供一自支撐的奈米碳管膜，該奈米碳管膜包括複數奈米碳管有序排列且通過凡得瓦力相互連接；將所述奈米碳管膜懸空設置並進行表面處理，在所述複數奈米碳管的表面引入缺陷；採用原子層沈積法在所述表面處理後的奈米碳管膜的複數奈米碳管的表面生長一層奈米材料層；將生長有奈米材料層的奈米碳管膜進行退火處理，去除所述奈米碳管膜，形成複數奈米管，且所述複數奈米管有序排列且相互連接形成一自支撐的奈米管膜； 將該奈米管膜設置於一基底的外延生長面；在所述基底的外延生長面上依次生長一第一半導體層、一活性層及一第二半導體層；去除所述基底；及在所述第二半導體層遠離活性層的表面設置一第一電極，及在所述第一半導體層遠離活性層的表面設置一第二電極。
  18. 一種發光二極體的製備方法，其包括以下步驟：提供一自支撐的奈米碳管膜，該奈米碳管膜包括複數奈米碳管有序排列且通過凡得瓦力相互連接；將所述奈米碳管膜懸空設置並進行表面處理，在所述複數奈米碳管的表面引入缺陷；採用原子層沈積法在所述表面處理後的奈米碳管膜的複數奈米碳管的表面生長一層奈米材料層；將生長有奈米材料層的奈米碳管膜進行退火處理，去除所述奈米碳管膜，形成複數奈米管，且所述複數奈米管有序排列且相互連接形成一自支撐的奈米管膜；將該奈米管膜設置於一基底的外延生長面；在所述基底的外延生長面上生長一第一半導體層；去除所述基底使奈米管膜暴露；在所述第一半導體層暴露奈米管膜的表面依次生長一活性層及一第二半導體層；及在所述第二半導體層遠離活性層的表面設置一第一電極，及在所述第一半導體層遠離活性層的表面設置一第二電極。
  19. 一種發光二極體的製備方法，其包括以下步驟：提供一自支撐的奈米碳管膜，該奈米碳管膜包括複數奈米碳管有序排列 且通過凡得瓦力相互連接；將所述奈米碳管膜懸空設置並進行表面處理，在所述複數奈米碳管的表面引入缺陷；採用原子層沈積法在所述表面處理後的奈米碳管膜的複數奈米碳管的表面生長一層奈米材料層；將生長有奈米材料層的奈米碳管膜進行退火處理，去除所述奈米碳管膜，形成複數奈米管，且所述複數奈米管有序排列且相互連接形成一自支撐的奈米管膜；將該奈米管膜設置於一基底的外延生長面；在所述基底的外延生長面上生長一第一半導體層；去除所述基底使奈米管膜暴露；在所述第一半導體層暴露奈米管膜的表面依次生長一活性層及一第二半導體層；蝕刻所述第二半導體層和活性層使得部份第一半導體層暴露；及在所述第二半導體層的表面設置一第一電極，在所述暴露的第一半導體層的表面設置一第二電極。
TW103113100A 2014-03-26 2014-04-09 發光二極體的製備方法 TWI557064B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410115575.8A CN104952988B (zh) 2014-03-26 2014-03-26 发光二极管的制备方法

Publications (2)

Publication Number Publication Date
TW201536665A TW201536665A (zh) 2015-10-01
TWI557064B true TWI557064B (zh) 2016-11-11

Family

ID=54167516

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103113100A TWI557064B (zh) 2014-03-26 2014-04-09 發光二極體的製備方法

Country Status (4)

Country Link
US (1) US9269856B2 (zh)
JP (1) JP5913671B2 (zh)
CN (1) CN104952988B (zh)
TW (1) TWI557064B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104952987B (zh) * 2014-03-26 2018-04-24 清华大学 发光二极管
CN104952989B (zh) * 2014-03-26 2018-02-27 清华大学 外延结构
US10209186B2 (en) * 2017-01-03 2019-02-19 International Business Machines Corporation Chemical sensing based on plasmon resonance in carbon nanotubes
EP3404486B1 (en) * 2017-05-15 2021-07-14 IMEC vzw A method for forming a pellicle
CN110391341B (zh) * 2018-04-16 2023-08-22 清华大学 聚合物太阳能电池的制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201238887A (en) * 2011-03-29 2012-10-01 Hon Hai Prec Ind Co Ltd A method for making epitaxial structure

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243316A (ja) * 2002-02-20 2003-08-29 Fuji Photo Film Co Ltd 半導体素子用基板およびその製造方法
CN101276863B (zh) * 2007-03-29 2011-02-09 晶元光电股份有限公司 发光二极管及其制造方法
JP2008266064A (ja) * 2007-04-19 2008-11-06 Nichia Corp 半導体素子用基板、及びその製造方法
EP2403801A4 (en) * 2009-03-06 2015-09-09 Yazaki Corp METHOD FOR PRODUCING COHESIVE CARBON ASSEMBLY
JP2010232464A (ja) * 2009-03-27 2010-10-14 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにレーザダイオード
CN102760802B (zh) * 2011-04-29 2015-03-11 清华大学 发光二极管
CN102760803B (zh) * 2011-04-29 2015-08-26 清华大学 发光二极管
CN102760795B (zh) * 2011-04-29 2015-07-01 清华大学 发光二极管的制备方法
CN102760797B (zh) * 2011-04-29 2015-04-01 清华大学 发光二极管
CN103378238B (zh) * 2012-04-25 2016-01-20 清华大学 发光二极管
CN103633297B (zh) * 2012-08-22 2017-05-17 清华大学 锂离子电池负极的制备方法
US20140096964A1 (en) * 2012-10-10 2014-04-10 Baker Hughes Incorporated Nanoparticle modified fluids and methods of manufacture thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201238887A (en) * 2011-03-29 2012-10-01 Hon Hai Prec Ind Co Ltd A method for making epitaxial structure

Also Published As

Publication number Publication date
US9269856B2 (en) 2016-02-23
JP5913671B2 (ja) 2016-04-27
CN104952988B (zh) 2017-07-07
JP2015188086A (ja) 2015-10-29
TW201536665A (zh) 2015-10-01
US20150280054A1 (en) 2015-10-01
CN104952988A (zh) 2015-09-30

Similar Documents

Publication Publication Date Title
TWI477666B (zh) 具有微構造的外延結構體的製備方法
TWI473758B (zh) 外延結構體的製備方法
TWI504016B (zh) 發光二極體
TWI450416B (zh) 發光二極體的製備方法
TWI476812B (zh) 發光二極體的製備方法
TWI466326B (zh) 發光二極體
TWI501420B (zh) 發光二極體
TWI557064B (zh) 發光二極體的製備方法
TWI458672B (zh) 具有微構造的外延結構體
TWI431667B (zh) 外延結構體及其製備方法
TWI546248B (zh) 發光二極體
TW201244173A (en) A method for making light-emitting diode
US20140306256A1 (en) Light emitting diode
TW201536669A (zh) 外延結構
TWI557065B (zh) 外延結構的製備方法
TWI557066B (zh) 外延結構的製備方法
TWI438927B (zh) 發光二極體
TWI487143B (zh) 發光二極體的製備方法
TWI449659B (zh) 外延結構體的製備方法
TWI442451B (zh) 具有微構造的基板及其製備方法