KR101174670B1 - 그래핀 기반 소자에 응용 할 수 있는 패턴된 그래핀의 제조방법 - Google Patents

그래핀 기반 소자에 응용 할 수 있는 패턴된 그래핀의 제조방법 Download PDF

Info

Publication number
KR101174670B1
KR101174670B1 KR1020110045313A KR20110045313A KR101174670B1 KR 101174670 B1 KR101174670 B1 KR 101174670B1 KR 1020110045313 A KR1020110045313 A KR 1020110045313A KR 20110045313 A KR20110045313 A KR 20110045313A KR 101174670 B1 KR101174670 B1 KR 101174670B1
Authority
KR
South Korea
Prior art keywords
graphene
patterned
layer
metal catalyst
substrate
Prior art date
Application number
KR1020110045313A
Other languages
English (en)
Inventor
이선숙
정대성
안기석
박보근
이영국
김창균
정택모
신용숙
정석종
Original Assignee
한국화학연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국화학연구원 filed Critical 한국화학연구원
Priority to KR1020110045313A priority Critical patent/KR101174670B1/ko
Application granted granted Critical
Publication of KR101174670B1 publication Critical patent/KR101174670B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Abstract

본 발명은 그래핀 기반 소자에 응용할 수 있는 패턴된 그래핀의 제조방법 에 관한 것으로서, 보다 구체적으로는 a) 기판 상에 패턴된 금속 촉매층을 형성하는 단계; b) 상기 패턴된 금속 촉매층이 형성되어 있는 기판 상에 그래핀층을 성장시키되, 상기 그래핀층을 상기 패턴된 금속 촉매층이 형성되어 있는 부분 및 형성되어 있지 않은 부분 위에 모두 성장시키는 단계; 및 c) 상기 성장된 그래핀층을 절연층에 전사하는 단계를 포함하는 그래핀 기반 소자에 응용할 수 있는 패턴된 그래핀의 제조방법에 관한 것이며,
단일-다층의 그래핀을 원하는 패턴 형태로 만들고, 패터닝된 그래핀을 채널층(channel region), 소스(source region), 드레인(drain region) 등의 소자에 적용하여 특별한 공정 없이 손쉽게 그래핀 기반 소자를 제작하여 공정의 간소화, 비용 절감 등의 효과를 얻을 수 있다.

Description

그래핀 기반 소자에 응용 할 수 있는 패턴된 그래핀의 제조방법{Preparation of patterned graphene applicable to graphene-based device}
본 발명은 그래핀 기반 소자에 응용 할 수 있는 패턴된 그래핀의 제조방법에 관한 것이다.
그래핀(graphene)은 탄소 원자들이 2차원 상에서 벌집 모양의 배열을 이루면서 원자 한 층의 두께를 가지는 전도성 물질이다. 3차원으로 쌓이면 흑연, 1차원적으로 말리면 탄소나노튜브(Carbon nano tube), 공 모양이 되면 0차원 구조인 플러렌(fullerene)을 이루는 물질로서, 다양한 저차원 나노 현상을 연구하는데 중요한 모델이 되어 왔다. 그래핀은 구조적, 화학적으로도 매우 안정할 뿐 아니라, 매우 뛰어난 전도체로서 실리콘보다 100배 빠르게 전자를 이동시키고 구리보다도 약 100배 가량 더 많은 전류를 흐르게 할 수 있다는 것으로 예측되었다. 이러한 그래핀의 특성은 2004년 흑연으로부터 그래핀을 분리하는 방법이 발견되면서 그 동안 예측되어 왔던 특성들이 실험적으로 확인되었다.
그래핀은 상대적으로 가벼운 원소인 탄소만으로 이루어져 1차원 또는 2차원 나노 패턴을 가공하기가 매우 용이하다는 장점이 있으며, 이를 활용하면 반도체-도체 성질을 조절할 수 있을 뿐 아니라, 탄소가 가지는 화학 결합의 다양성을 이용해 센서, 메모리 등 광범위한 기능성 소자의 제작도 가능하다.
상기 언급한 그래핀의 우수한 전기적, 기계적, 화학적 성질에도 불구하고 그 동안 대량 합성법이 개발되지 못하였기 때문에 실제 적용 가능한 기술에 대한 연구는 매우 제한적이었다. 종래의 대량 합성법은 주로 흑연을 기계적으로 분쇄하여 용액 상에 분산시킨 후 자기조립 현상을 이용해 박막으로 만드는 것이었다 비교적 저렴한 비용으로 합성이 가능하다는 장점이 있지만 수많은 그래핀 조각들이 서로 겹치면서 연결된 구조로 인해 전기적, 기계적 성질은 기대에 미치지 못했다.
최근 급격히 늘어난 평판 디스플레이의 수요로 인하여 전세계적으로 투명전극 시장이 급격히 성장할 것으로 예상된다. 대표적인 투명전극인 ITO(Indium Tin Oxide)는 디스플레이, 터치스크린, 태양전지 등에 광범위하게 응용되고 있지만 최근 인듐의 고갈로 인해 접거나 휘거나 늘릴 수 있는 차세대 전자제품으로 응용이 큰 제약을 받아왔다. 이에 반해, 그래핀은 뛰어난 신축성, 유연성 및 투명도를 동시에 가지므로 향후 그래핀 전극 등의 경우 대량 생산기술 확립이 가능한 경우 수입대체 효과뿐 아니라 차세대 플렉시블 전자산업 기술 전반에 혁신적인 파급을 미칠 것으로 예상된다. 그러나, 아직 그래핀의 대량 합성법 및 이를 통한 그래핀 응용의 실제 적용 가능한 기술이 개발되지 않아 이러한 기술에 대한 요구가 증가되고 있다.
또한, 지금까지 연구 결과를 보면, 그래핀을 이용한 TFT(Thin film transistor, 박막 트랜지스터)를 제작하는 경우, 그래핀을 전극 물질로 사용하거나 또는 그래핀을 TFT(Thin film transistor, 박막 트랜지스터)의 채널 층(channel region)에 각기 적용하는 연구가 주를 이루며 이러한 적용을 위해서는 그래핀을 각 부분에 적합하게 패터닝 하는 공정을 거쳐야 한다. 이를 위해 전극의 경우 보다 낮은 저항을 가지는 다층 그래핀을, 채널층의 경우 단층의 그래핀을 이용하여 제조하고 있다. 따라서 기존의 방법으로 그래핀을 전극과 채널층으로 적용하기 위해서는 다층그래핀과 단층그래핀을 별도로 합성하고 이를 패터닝하는 여러 단계의 복잡한 공정을 거쳐야 한다. 지금까지 채널층 및 전극으로 적용이 가능하게 그래핀의 두께를 부분적으로 원하는 형상으로 제어하여, 단층과 다층 그래핀을 주기적으로 패터닝된 형태로 동시에 합성하는 연구는 진행되지 않았다.
본 발명은 원하는 두께의 그래핀을 패터닝 된 형태로 얻기 위해 단일 그래핀을 성장시키는 구리 기판 위에 이종의 금속 촉매층을 원하는 패터닝 모양으로 우선 증착한 후, 한번의 공정으로 단층과 패터닝된 다층 그래핀을 동시에 합성하여, 다른 공정 없이 간편하게 그래핀 기반 소자에 응용할 수 있는 패턴된 그래핀의 제조방법을 제공하는 것을 목적으로 한다.
상기의 목적을 달성하기 위하여, 본 발명은
a) 기판 상에 패턴된 금속 촉매층을 형성하는 단계;
b) 상기 패턴된 금속 촉매층이 형성되어 있는 기판 상에 그래핀층을 성장시키되, 상기 그래핀층을 상기 금속 촉매층이 형성되어 있는 부분 및 형성되어 있지 않은 부분 위에 모두 성장시키는 단계; 및
c) 상기 성장된 그래핀층을 절연층에 전사하는 단계를 포함하는, 그래핀 기반 소자에 응용할 수 있는 패턴된 그래핀의 제조방법을 제공한다.
본 발명에 따르면, 패턴된 금속 촉매층을 이용하여 단일-다층의 그래핀을 원하는 패턴 형태로 만들 수 있는 것을 목적으로 한다. 또한 이러한 방법으로 얻어진 패턴된 그래핀을 채널층(channel region), 소스(source region), 드레인(drain region) 등의 소자에 적용하여 특별한 공정 없이 손쉽게 그래핀 기반 소자를 제작하여 공정의 간소화, 비용 절감 등의 효과를 얻을 수 있다.
도 1은 본 발명의 일 실시예에 따라 합성된 그래핀의 광학현미경 사진을 나타낸 것이다.
도 2는 본 발명의 일 실시예에 따라 합성된 그래핀의 라만 스펙트럼을 나타낸 것이다.
도 3의 (a) 및 (b)는 본 발명의 일 실시예에 따른, 금속 촉매층에 따른 두께 제어 그래핀 합성 과정을 나타낸 것이다.
도 4는 본 발명의 일 실시예에 따른, 금속 촉매층에 따라 두께가 제어된 그래핀이 형성되어 있는 소자를 나타낸 것이다.
이하, 본 발명을 상세히 설명한다.
본 발명은 패턴된 금속 촉매층을 이용하여 각기 다른 두께의 그래핀 층을 합성 하는 것에 관한 것으로, 보다 구체적으로는 그래핀층을 성장시킬 때 사용하는 금속 촉매층을 원하는 모양으로 패터닝한 후 각각 다른 두께의 패턴된 그래핀을 한꺼번에 합성하고 각기 다른 두께로 합성된 그래핀을 별 다른 공정 없이 소자 제작 등에 응용할 수 있다.
본 발명의 일 실시예에 따르면, 본 발명은 a) 기판 상에 패턴된 금속 촉매층을 형성하는 단계; b) 상기 패턴된 금속 촉매층이 형성되어 있는 기판 상에 그래핀층을 성장시키되, 상기 그래핀층을 상기 패턴된 금속 촉매층이 형성되어 있는 부분 및 형성되어 있지 않은 부분 위에 모두 성장시키는 단계; 및 c) 상기 성장된 그래핀층을 절연층에 전사하는 단계를 포함하는, 그래핀 기반 소자에 응용할 수 있는 패턴된 그래핀의 제조방법을 제공한다.
본 발명의 일 실시예에 따른 그래핀 기반 소자에 응용할 수 있는 패턴된 그래핀의 제조방법이 도 3에 상세하게 기재되어 있다.
상기 a)단계는, 기판 상에 패턴된 금속 촉매층을 형성함으로써, 이후 그래핀 성장시키는 단계에서 각기 다른 두께의 그래핀을 형성할 수 있게 해 주는 단계이다.
상기 a)단계에서, 기판으로는 구리 기판을 많이 사용하나, 반드시 이에 한정되지는 않는다. 그래핀을 화학적 기상방법(CVD, chemical vapor deposition)에 의하여 합성하는 경우에 주로 구리 기판을 많이 사용한다. 지금까지 알려진 바로는, 그래핀 합성 시에 구리 기판을 사용하는 경우에는 주로 그래핀 단일층 또는 2층의 그래핀이 합성된다고 알려져 있다.
상기 a)단계에서, 상기 패턴된 금속 촉매층의 금속으로는 Ni, Mo, Pt, Pd, Fe, Ti 등의 전이금속으로 이루어진 군으로부터 선택되는 1종 또는 2종 이상의 금속을 사용할 수 있으며, Ni 또는Mo를 사용하는 것이 바람직하나, 반드시 이에 한정되지는 않는다.
이 때, 상기 선택되는 금속과 탄소 원의 반응가스의 특징에 따라 각각 성장되는 그래핀의 두께가 달라지며, 일반적으로 상기 기재된 금속들의 표면에는 상기 구리 기판의 표면보다 더욱 많은 탄소가 함유되게 되므로, 다층의 그래핀층이 형성되게 된다.
상기 b)단계는, 패턴된 금속 촉매층이 형성되어 있는 기판 상에 그래핀층을 성장시키는 단계로서, 상기 그래핀 층은 금속 촉매층이 형성되어 있는 부분뿐만 아니라, 금속 촉매층이 형성되어 있지 않은 부분 위에도 모두 성장되는 것을 특징으로 한다.
상기 b)단계에서, 상기 그래핀의 성장은 화학적 기상방법 화학적 기상방법(CVD, chemical vapor deposition)에 의하여 증착하여 성장시키는 방법을 사용할 수 있으나, 반드시 이에 한정되지는 않는다.
상기 금속 촉매층이 형성되어 있는 영역에 성장된 그래핀의 라만 스펙트럼에서의 2D band와 G band의 비율은 1.5 내지 4이고, 상기 금속 촉매층이 형성되어 있지 않은 영역에 성장된 그래핀의 라만 스펙트럼에서의 2D band와 G band의 비율은 1 내지 1.5인 것이 바람직하다.
상기 c)단계는, 상기 성장된 그래핀층을 절연층에 전사하는 것에 관한 단계이다.
상기 절연층으로는, SiO2, SiNx, Al2O3, HfOx, ZrO등을 사용할 수 있으며, 바람직하게는 SiO2를 사용할 수 있으나, 반드시 이에 한정되지는 않는다.
또한, 본 발명은 상기 a)단계 이전에, a1) 기판 상에 마스크를 고정시키는 단계를 추가로 더 포함할 수 있다. 기판 상에 마스크를 고정하는 경우, a)단계에서 기판의 원하는 위치에 금속 촉매층을 형성할 수 있게 된다.
상기 a1)의 마스크로는 금속 재질의 마스크를 사용할 수 있으나, 이에 한정되지는 않는다.
또한, 본 발명은 상기 c)단계 이후에, d)게이트(gate) 전극을 형성하는 단계를 추가로 더 포함할 수 있다. 상기 게이트(gate) 전극 물질로는 Cr, Mo, Al등의 금속, 또는 탄소구조물, 폴리실리콘 등을 사용할 수 있으나, 반드시 이에 한정되지는 않는다.
도 4에 본 발명의 일 실시예에 따른, 금속 촉매층에 따라 두께가 제어된 그래핀이 형성되어 있는 소자를 나타내었다. 구체적으로 살펴보면, 게이트(gate)전극, 절연층(SiO2)및 그래핀 층을 포함하는 구조의 소자이며, 상기 그래핀 층은 단층의 그래핀 층(monolayer graphene) 및 다층의 그래핀 층(multilayer graphene)으로 구성된다. 또한, 상기 다층의 그래핀 층은, 본 발명에 따른 TFT(Thin film transistor, 박막 트랜지스터) 소자의 소스(source region), 드레인(drain region)을 형성한다.
이하, 본 발명의 이해를 돕기 위하여 바람직한 실시예를 제시하나, 하기 실시예는 본 발명을 예시하는 것일 뿐 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다.
[실시예]
실시예 1
도 3의 (b)는 본 발명의 금속 촉매층에 따른 두께 제어 그래핀 합성 과정을 나타낸 것이다.
본 발명에서는 유리기판에 25㎛ 두께의 구리기판(Copper foil)을 준비하고 그 위에 패턴된 마스크를 고정시켰다. 상기 준비된 기판을 스퍼터링 장비에 넣은 후 300nm 두께의 니켈을 구리 박막에 증착시켰다. 상기 마스크를 제거한 후, 니켈이 패턴된 구리 기판을 얻었다. 니켈 패턴은 사용하는 마스크에 따라 다르게 얻을 수 있다.
이렇게 준비된 니켈-구리 기판을 화학기상증착(CVD) 장비의 반응기에 넣은 후, 10-4 torr까지 진공을 유지시켰다. 그 후, 1000℃까지 온도를 올린 후, 수소 가스(10 sccm), 메탄 가스(30 sccm)의 혼합가스를 20분 동안 주입하여 그래핀을 성장시켰다. 이 때, 챔버 내의 압력은 4.8 X 10-1 torr가 되었다. 20분 후 가스의 공급을 중단하고 온도를 내렸으며, 온도를 내리는 속도는 25℃/분으로 하였다. 상기 합성한 그래핀을 PMMA(Polymethylmethacrylate) 고분자로 고정하고, 에칭 용액에 담가 니켈-구리 기판을 제거한 후, 그래핀을 산화 규소 기판에 전사하였다. 그 후, 고정에 사용한 상기 PMMA(Polymethylmethacrylate) 층을 아세톤으로 세척하여 제거하였다.
도 1은 전사시킨 그래핀의 광학현미경 사진을 나타낸 것이다.
도 1에서 짙은 음영을 나타내는 부분은 여러 층의 그래핀이 합성된 영역이고, 상대적으로 밝게 보이는 부분은 한 층의 그래핀이 합성된 영역을 나타내는 것이다. 이를 라만 스펙트럼으로 증명할 수 있으며, 이를 도 2에 나타내었다.
도 2를 살펴 보면, 구리 박막에 니켈이 증착되었던 영역의 그래핀은, 반칙폭이 50 cm- 1이상이고, 2D band의 위치가 2700 cm- 1이상이며, 2D band와 G band의 비율이 0.8 정도로 확인이 되어, 세 층 이상의 그래핀으로 판단된다. 또한, 니켈이 증착되지 않았던 영역의 그래핀은 반칙폭이 평균 35 cm- 1정도이고, 2D band의 위치가 2691 ~ 2697 cm-1 사이의 값을 가지고 있으며, 2D band와 G band의 비율이 1.8 이상으로 확인이 되어, 한 층의 그래핀으로 판단된다.
실시예 2
본 발명에서는 유리기판에 25㎛ 두께의 구리기판(Copper foil)을 준비하고 그 위에 마스크를 고정시켰다. 상기 준비된 기판을 스퍼터링 장비에 넣은 후 300nm 두께의 몰리브덴을 구리 박막에 증착시켰다. 마스크를 제거하고 몰리브덴이 패턴된 구리 기판을 얻었다.
이렇게 준비된 몰리브덴-구리 기판을 화학기상증착(CVD) 장비의 반응기에 넣은 후, 10-4 torr까지 진공을 유지시켰다. 그 후, 1000℃까지 온도를 올린 후, 수소 가스(10 sccm), 메탄 가스(30 sccm)의 혼합가스를 20분 동안 주입하여 그래핀을 성장시켰다. 이 때, 챔버 내의 압력은 4.8 X 10-1 torr가 되었다. 20분 후 가스의 공급을 중단하고 온도를 내렸으며, 온도를 내리는 속도는 25℃/분으로 하였다. 상기 합성한 그래핀을 PMMA(Polymethylmethacrylate) 고분자로 고정하고, 에칭 용액에 담가 몰리브덴-구리 기판을 제거한 후, 그래핀을 산화 규소 기판에 전사하였다. 그 후, 고정에 사용한 상기 PMMA(Polymethylmethacrylate) 층을 아세톤으로 세척하여 제거하였다.
실시예 2의 구리 박막에 몰리브덴이 증착되었던 영역의 그래핀은, 반칙폭이 45 cm- 1이상이고, 2D band의 위치가 2705 cm- 1이상이며, 2D band와 G band의 비율이 0.7~0.8 정도로 확인이 되어, 세 층 이상의 그래핀으로 판단된다. 또한, 몰리브덴이 증착되지 않았던 영역의 그래핀은 반칙폭이 평균 40 cm- 1정도이고, 2D band의 위치가 2685-2687cm-1 사이의 값을 가지고 있으며, 2D band와 G band의 비율이 2.5 이상으로 확인이 되어, 한 층의 그래핀으로 판단된다.
실시예 1 및 실시에 2로부터 알 수 있는 바와 같이, 구리 박막에 금속 촉매가 증착되었던 영역의 그래핀은, 세 층 이상의 그래핀으로 나타나고, 금속 촉매가 증착되지 않았던 영역의 그래핀은 한 층의 그래핀으로 나타나므로, 패턴된 금속 촉매층을 이용하여 각기 다른 두께의 그래핀 층을 합성할 수 있다는 것을 알 수 있다.

Claims (7)

  1. a) 기판 상에 패턴된 금속 촉매층을 형성하는 단계;
    b) 상기 패턴된 금속 촉매층이 형성되어 있는 기판 상에 그래핀층을 성장시키되, 상기 그래핀층을 상기 패턴된 금속 촉매층이 형성되어 있는 부분 및 형성되어 있지 않은 부분 위에 모두 성장시키는 단계; 및
    c) 상기 성장된 그래핀층을 절연층에 전사하는 단계를 포함하는 그래핀 기반 소자에 응용할 수 있는 패턴된 그래핀의 제조방법.
  2. 제1항에 있어서,
    상기 a)단계 이전에, a1) 기판 상에 마스크를 고정시키는 단계를 추가로 더 포함하는 것을 특징으로 하는 그래핀 기반 소자에 응용할 수 있는 패턴된 그래핀의 제조방법.
  3. 제1항에 있어서,
    상기 금속 촉매층의 금속은, Ni, Mo, Pt, Pd, Fe, Ti 등의 전이금속으로 이루어진 군으로부터 선택되는 1종 또는 2종 이상의 혼합금속인 것을 특징으로 하는 그래핀 기반 소자에 응용할 수 있는 패턴된 그래핀의 제조방법.
  4. 제1항에 있어서,
    상기 금속 촉매층이 형성되어 있는 영역에 성장된 그래핀의 라만 스펙트럼에서의 2D band와 G band의 비율은 1.5 내지 4이고,
    상기 금속 촉매층이 형성되어 있지 않은 영역에 성장된 그래핀의 라만 스펙트럼에서의 2D band와 G band의 비율은 1 내지 1.5인 것을 특징으로 하는 그래핀 기반 소자에 응용할 수 있는 패턴된 그래핀의 제조방법.
  5. 제1항에 있어서,
    상기 b)단계에서, 상기 그래핀의 성장은 화학적 기상방법에 의하는 것을 특징으로 하는 그래핀 기반 소자에 응용할 수 있는 패턴된 그래핀의 제조방법.
  6. 제1항에 있어서,
    상기 a)의 기판은 구리 기판인 것을 특징으로 하는 그래핀 기반 소자에 응용할 수 있는 패턴된 그래핀의 제조방법.
  7. 제1항 내지 제6항 중 어느 한 항에 따른 방법에 의하여 제조된 그래핀 기반 소자.
KR1020110045313A 2011-05-13 2011-05-13 그래핀 기반 소자에 응용 할 수 있는 패턴된 그래핀의 제조방법 KR101174670B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110045313A KR101174670B1 (ko) 2011-05-13 2011-05-13 그래핀 기반 소자에 응용 할 수 있는 패턴된 그래핀의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110045313A KR101174670B1 (ko) 2011-05-13 2011-05-13 그래핀 기반 소자에 응용 할 수 있는 패턴된 그래핀의 제조방법

Publications (1)

Publication Number Publication Date
KR101174670B1 true KR101174670B1 (ko) 2012-08-17

Family

ID=46887365

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110045313A KR101174670B1 (ko) 2011-05-13 2011-05-13 그래핀 기반 소자에 응용 할 수 있는 패턴된 그래핀의 제조방법

Country Status (1)

Country Link
KR (1) KR101174670B1 (ko)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101348169B1 (ko) * 2012-07-09 2014-01-16 인텔렉추얼디스커버리 주식회사 그래핀을 이용한 ｆｅｔ의 제조방법
KR101400723B1 (ko) 2013-02-28 2014-05-30 포항공과대학교 산학협력단 그래핀의 패터닝 방법
KR101529382B1 (ko) * 2013-07-03 2015-06-16 한양대학교 산학협력단 그래핀 형성 방법 및 그를 이용하여 제조된 그래핀을 포함하는 전자 소자
CN104810254A (zh) * 2014-01-28 2015-07-29 英飞凌科技股份有限公司 用于石墨烯部分的电气接触
US9233851B2 (en) 2013-07-10 2016-01-12 Korea Advanced Institute Of Science And Technology Method for manufacturing high quality graphene by heating carbon-based self-assembly monolayers
CN106624371A (zh) * 2016-12-29 2017-05-10 无锡格菲电子薄膜科技有限公司 一种在目标器件上形成图案化的石墨烯的方法
KR20170099144A (ko) * 2016-02-23 2017-08-31 한국전자통신연구원 터치 패널 및 이의 제조 방법
KR101823367B1 (ko) * 2015-12-11 2018-01-31 덕산하이메탈(주) 그래핀층을 포함하는 투광성 기판의 제조방법 및 이를 통해 제조된 투광성 기판
KR101883951B1 (ko) * 2017-01-23 2018-07-31 영남대학교 산학협력단 양면수광형 ｃｉｇｓ계 태양전지 셀 및 상기 양면수광형 ｃｉｇｓ계 태양전지 셀의 제조 방법
KR20180109013A (ko) * 2017-03-24 2018-10-05 한국전자통신연구원 나노 템플레이트
KR20230070118A (ko) * 2021-11-12 2023-05-22 충남대학교산학협력단 그래핀 패터닝 방법

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101348169B1 (ko) * 2012-07-09 2014-01-16 인텔렉추얼디스커버리 주식회사 그래핀을 이용한 ｆｅｔ의 제조방법
KR101400723B1 (ko) 2013-02-28 2014-05-30 포항공과대학교 산학협력단 그래핀의 패터닝 방법
KR101529382B1 (ko) * 2013-07-03 2015-06-16 한양대학교 산학협력단 그래핀 형성 방법 및 그를 이용하여 제조된 그래핀을 포함하는 전자 소자
US9233851B2 (en) 2013-07-10 2016-01-12 Korea Advanced Institute Of Science And Technology Method for manufacturing high quality graphene by heating carbon-based self-assembly monolayers
CN104810254A (zh) * 2014-01-28 2015-07-29 英飞凌科技股份有限公司 用于石墨烯部分的电气接触
KR101823367B1 (ko) * 2015-12-11 2018-01-31 덕산하이메탈(주) 그래핀층을 포함하는 투광성 기판의 제조방법 및 이를 통해 제조된 투광성 기판
KR20170099144A (ko) * 2016-02-23 2017-08-31 한국전자통신연구원 터치 패널 및 이의 제조 방법
KR102272040B1 (ko) * 2016-02-23 2021-07-02 한국전자통신연구원 터치 패널 및 이의 제조 방법
CN106624371A (zh) * 2016-12-29 2017-05-10 无锡格菲电子薄膜科技有限公司 一种在目标器件上形成图案化的石墨烯的方法
CN106624371B (zh) * 2016-12-29 2018-04-20 无锡格菲电子薄膜科技有限公司 一种在目标器件上形成图案化的石墨烯的方法
KR101883951B1 (ko) * 2017-01-23 2018-07-31 영남대학교 산학협력단 양면수광형 ｃｉｇｓ계 태양전지 셀 및 상기 양면수광형 ｃｉｇｓ계 태양전지 셀의 제조 방법
KR20180109013A (ko) * 2017-03-24 2018-10-05 한국전자통신연구원 나노 템플레이트
KR102354766B1 (ko) * 2017-03-24 2022-01-26 한국전자통신연구원 나노 템플레이트
KR20230070118A (ko) * 2021-11-12 2023-05-22 충남대학교산학협력단 그래핀 패터닝 방법
KR102568416B1 (ko) 2021-11-12 2023-08-22 충남대학교산학협력단 그래핀 패터닝 방법

Similar Documents

Publication Publication Date Title
KR101174670B1 (ko) 그래핀 기반 소자에 응용 할 수 있는 패턴된 그래핀의 제조방법
KR102360025B1 (ko) 비정질 탄소원자층의 형성방법 및 비정질 탄소원자층을 포함하는 전자소자
KR101626181B1 (ko) 그라핀 필름의 제어된 성장 방법
Wang et al. Selective direct growth of atomic layered HfS2 on hexagonal boron nitride for high performance photodetectors
US8354323B2 (en) Doped graphene electronic materials
Liu et al. Segregation growth of graphene on Cu–Ni alloy for precise layer control
Zhuo et al. Transfer-free synthesis of doped and patterned graphene films
Liu et al. Large scale pattern graphene electrode for high performance in transparent organic single crystal field-effect transistors
Liu et al. Transparent, flexible conducting graphene hybrid films with a subpercolating network of silver nanowires
US8563965B2 (en) Doped graphene electronic materials
Singh et al. Molecular n-doping of chemical vapor deposition grown graphene
KR101219769B1 (ko) 탄소 나노구조물 패턴 및 이의 제조 방법, 그리고 탄소 나노구조물 박막 트랜지스터 및 그의 제조 방법
KR101273695B1 (ko) 그래핀 패턴의 형성방법 및 그래핀 패턴을 갖는 전자소자의 제조방법
US8426842B2 (en) Doped graphene electronic materials
KR20130038836A (ko) 그래핀 및 그리드 하이브리드 구조물에 기초한 투명 전극
US20130266739A1 (en) Process for forming carbon film or inorganic material film on substrate by physical vapor deposition
Cabrero-Vilatela et al. Atomic layer deposited oxide films as protective interface layers for integrated graphene transfer
KR101299597B1 (ko) 유기 전계효과 트랜지스터 및 그의 제조 방법
KR101568159B1 (ko) 원자층 증착법을 이용한 결함 치유 방법
US8455981B2 (en) Doped graphene electronic materials
Heya et al. Fabrication of nanographene using nickel supported by a tungsten mesh
Dai et al. Spatial confinement approach using ni to modulate local carbon supply for the growth of uniform transfer-free graphene monolayers
KR101802601B1 (ko) 기능화된 그래핀 구조체, 및 그 제조 방법
KR101385048B1 (ko) 그래핀 도핑을 통한 일함수 증대
KR20130026679A (ko) 유기 전계효과 트랜지스터 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150710

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160607

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170801

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180627

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190711

Year of fee payment: 8