KR100657908B1 - 분자흡착층을 구비한 메모리 소자 - Google Patents

분자흡착층을 구비한 메모리 소자 Download PDF

Info

Publication number
KR100657908B1
KR100657908B1 KR1020040088916A KR20040088916A KR100657908B1 KR 100657908 B1 KR100657908 B1 KR 100657908B1 KR 1020040088916 A KR1020040088916 A KR 1020040088916A KR 20040088916 A KR20040088916 A KR 20040088916A KR 100657908 B1 KR100657908 B1 KR 100657908B1
Authority
KR
South Korea
Prior art keywords
layer
carbon nanotubes
molecular
adsorption layer
molecular adsorption
Prior art date
Application number
KR1020040088916A
Other languages
English (en)
Other versions
KR20060039717A (ko
Inventor
박노정
김광희
강동훈
현재웅
홍기하
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040088916A priority Critical patent/KR100657908B1/ko
Priority to US11/221,864 priority patent/US7332740B2/en
Publication of KR20060039717A publication Critical patent/KR20060039717A/ko
Application granted granted Critical
Publication of KR100657908B1 publication Critical patent/KR100657908B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009RRAM elements whose operation depends upon chemical change
    • G11C13/0014RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G11C13/025Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change using fullerenes, e.g. C60, or nanotubes, e.g. carbon or silicon nanotubes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/472Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only inorganic materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/30Doping active layers, e.g. electron transporting layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221Carbon nanotubes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60Organic compounds having low molecular weight
    • H10K85/611Charge transfer complexes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/70Nanostructure
    • Y10S977/734Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
    • Y10S977/742Carbon nanotubes, CNTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 분자흡착층을 구비한 메모리 소자를 개시된다. 개시된 분자흡착층을 구비한 메모리 소자는, 기판 상에서 서로 이격되게 형성된 소스 전극 및 드레인 전극과, 상기 전극을 전기적으로 연결한 탄소나노튜브와, 상기 탄소나노튜브와 접촉되게 형성되어 상기 탄소나노튜브로부터 유입된 전하를 저장하는 메모리셀과, 상기 메모리셀 상에 설치된 게이트전극을 구비한다. 상기 메모리셀은, 상기 탄소나노튜브 상의 제1절연막과, 상기 제1 절연막 상에 형성되며 전하저장막인 분자 흡착층과, 상기 분자 흡착층 상의 제2절연막을 구비한다.

Description

분자흡착층을 구비한 메모리 소자{Memory device having molecular absorption layer}
도 1은 본 발명의 제1실시예에 따른 분자흡착층을 구비한 메모리 소자의 단면도이다.
도 2는 탄소나노튜브에 흡착된 산소분자를 모형으로 나타낸 도면이다.
도 3은 산소분자가 흡착된 탄소나노튜브(20)의 구조를 Ab initio 프로그램으로 계산한 결과의 그래프이다.
도 4는 본 발명에 따른 메모리 소자의 동작특성을 보여주는 그래프이다.
도 5는 본 발명에 따른 메모리 소자의 p형 특성을 보여주는 그래프이다.
도 6은 본 발명의 제1실시예의 메모리 소자의 I-V 특성곡선이다.
도 7은 본 발명의 제2 실시예에 따른 메모리 소자의 단면도이다.
도 8은 본 발명의 제3 실시예에 따른 메모리 소자의 평면도이다.
도 9는 도 8의 Ⅸ-Ⅸ 선단면도이다.
*도면의 주요 부분에 대한 부호설명*
10,110,210: 기판 13,14,113,114,213,214: 전극
20,120,220: 탄소나노튜브 30,130,230: 메모리셀
32,132,232: 제1절연층 34,134,234: 전하저장막
36,136,236: 제2절연층 40,240: 게이트 전극
본 발명은 탄소나노튜브를 전하이동채널로 이용하며, 분자흡착층을 포함하는 메모리셀을 구비한 비휘발성 메모리소자에 관한 것이다.
메모리소자는 정보를 기록, 재생하는 메모리셀과 상기 메모리셀의 정보 기록 및 재생시 전류의 흐름을 스위칭하는 트랜지스터를 구비한다.
탄소 나노튜브(carbon nanotube)는 전기도전성과 열적 안정성이 양호하며, 수 나노미터 또는 수십 나노미터의 직경에서 마이크로미터 단위로 길게 형성시킬 수 있으며, 미세 구조의 NEMS(Nano Electro Mechanical System) 소자로서의 응용성이 매우 뛰어나다. 탄소 나노튜브를 다양한 소자에 응용하기 위한 연구가 활발히 진행중이며, 현재 전계 방출 소자, 광통신 분야의 광스위치 또는 바이오 소자에도 적용되고 있다.
탄소 나노튜브는 아크 방전법, 레이저 용발법, 촉매를 이용한 화학 기상 증착(Chemical Vapor Deposition), 스크린 프린팅, 스핀 코팅 방법에 의해 제조되고 있으며, 탄소 나노튜브의 제조법은 널리 알려져 있다.
탄소 나노튜브를 메모리 소자에 적용하기 위해서는 p-타입 또는 n-타입 트랜지스터가 필요하다. 그러나, 종래의 탄소나노튜브를 사용하는 트랜지스터는 대기 또는 진공 상태에서 ambipolar 특성을 보여준다. 이러한 ambipolar 특성을 가진 트 랜지스터는 전자소자로서 사용할 수 없게 된다.
한편, 나노 레터스(NANO LETTERS) 2004 Vol. 4, No. 5, PP 947-950 에는 ambipolar CNT-FET를 unipolar CNT-FET 로 변환하는 방법이 개시되어 있다. 즉, 드레인 전극 쪽의 게이트 옥사이드층을 에칭하고 에칭된 영역 하부의 실리콘 기판을 "V" 컷하여 p형 CNT-FET를 구현하였다.
그러나, 상기 나노 레터스에 개시된 트랜지스터는 복잡한 공정을 필요로 한다.
따라서, 탄소나노튜브를 채널영역으로 사용하는 p형 트랜지스터를 용이하게 구현할 필요가 있다.
본 발명의 목적은 탄소나노튜브의 에너지 밴드갭 사이에 에너지 레벨이 위치하는 분자가 흡착된 분자흡착층을 전하저장층으로 이용하는 메모리셀을 구비한 메모리 소자를 제공하는 것을 목적으로 한다.
상기의 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 분자흡착층을 구비한 메모리 소자는,
기판;
상기 기판 상에서 서로 이격되게 형성된 소스 전극 및 드레인 전극;
상기 소스 전극과 드레인 전극을 전기적으로 연결한 탄소나노튜브;
상기 탄소나노튜브와 접촉되게 형성되어 상기 탄소나노튜브로부터 유입된 전 하를 저장하는 메모리셀; 및
상기 메모리셀 상에 설치된 게이트전극;을 구비하며,
상기 메모리셀은,
상기 탄소나노튜브 상의 제1절연막;
상기 제1 절연막 상에 형성되며 전하저장막인 분자 흡착층;
상기 분자 흡착층 상의 제2절연막;을 구비한다.
상기의 목적을 달성하기 위하여 본 발명의 다른 실시예에 따른 분자흡착층을 구비한 메모리 소자는,
도전성 기판;
상기 기판 상에 형성된 메모리셀;
상기 메모리셀 상에서 서로 이격되게 형성된 소스 전극 및 드레인 전극; 및
상기 메모리셀 상에서 상기 소스 전극과 드레인 전극을 전기적으로 연결한 탄소나노튜브;를 구비하며,
상기 메모리셀은,
상기 기판 상의 제1절연막;
상기 제1 절연막 상에 형성되며 전하저장막인 분자 흡착층; 및
상기 분자 흡착층 상의 제2절연막;을 구비한다.
상기의 목적을 달성하기 위하여 본 발명의 또 다른 실시예에 따른 분자흡착층을 구비한 메모리 소자는,
기판;
상기 기판 상에 형성된 제1절연층;
상기 제1절연층 상에서 서로 이격되게 형성된 소스 전극 및 드레인 전극;
상기 소스 전극과 드레인 전극을 전기적으로 연결한 탄소나노튜브;
상기 제1절연층 상에서, 상기 소스 전극 및 드레인 전극 사이에서 상기 탄소나노튜브로부터 이격되게 형성된 게이트 전극;
상기 탄소나노튜브 상에 형성되며 전하저장막인 분자 흡착층;
상기 분자 흡착층 상의 제2절연막;을 구비하며,
상기 제1절연층, 분자흡착층 및 제2절연층은 메모리셀을 형성한다.
상기 분자흡착층은 상기 탄소나노튜브의 에너지 밴드 갭 사이에 에너지 레벨이 위치하는 분자층을 구비한다.
상기 분자층은, 산소, 브롬, 요오드, TTF 분자 중 선택된 어느 하나의 분자층이다.
또한, 상기 분자흡착층은, 비정질 탄소, 탄소나노튜브, 보론 나이트라이드, 지올라이트 중 선택된 어느 하나의 기저층을 포함하며,
상기 분자층은 상기 기저층에 흡착된다.
본 발명의 일 국면에 따르면, 상기 제1 및 제2 절연층은 PMMA 또는 산화물로 형성된다.
본 발명의 다른 국면에 따르면, 상기 제1 및 제2 절연층은 고유전성 물질로 형성될 수 있다.
본 발명의 또 다른 국면에 따르면, 상기 전극 사이의 상기 탄소나노튜브는 그 표면에 알칼리 금속이 도핑되어 있다.
이하, 도면을 참조하여 본 발명에 의한 분자흡착층을 구비한 메모리 소자에 대해 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 제1실시예에 따른 분자흡착층을 구비한 메모리 소자의 단면도이다.
도 1을 참조하면, 도전성 기판(10), 예컨대 고농도로 도핑된 실리콘 웨이퍼 상에 절연층(12), 예컨대 실리콘 옥사이드가 형성되어 있다. 절연층(12) 상에는 서로 이격된 전극(13,14)이 형성되어 있으며, 이들 전극(13,14) 사이에는 탄소나노튜브(20)가 상기 전극(13,14)과 전기적으로 연결되게 형성되어 있다. 이 전극(13,14)은 각각 드레인 영역 및 소스 영역으로 작용하며, 상기 탄소나노튜브(20)는 반도체 특성의 탄소나노튜브로서, 채널영역으로 작용한다.
탄소나노튜브(20) 상에는 메모리셀(30)이 설치되어 있으며, 메모리셀(30) 상에는 게이트전극(40)이 설치되어 있다. 상기 메모리셀(30)은, 제1절연막(32) 및 제2절연막(36)과 전하저장막(34)으로 이루어진다. 전하저장막(34)은 전하, 즉 전자와 정공을 저장하며, 제1 및 제2절연막(32, 36) 사이에 위치한다. 상기 게이트 전극(40)은 탄소나노튜브(20)로부터 전하저장막(34)로의 전하의 이동을 제어한다.
상기 전하저장막(34)은 전하 트랩 사이트(charge trap site)로도 불릴 수 있다. 전하저장막(34)은 다공성 물질, 예컨대 비정질 탄소, 탄소나노튜브, 보론 나이트라이드 나노튜브, 지올라이트에 산소, 요오드, 브롬, 테트라티아풀발렌(tetrathiafulvalene: TTF)분자층 중 어느 하나의 분자층이 흡착되어 있다.
상기 제1 및 제2 절연막(32, 36)은 실리콘 옥사이드와 같은 절연층 또는 폴리메틸 메타크릴레이트(polymethyl methacrylate: PMMA)로 수 나노미터 또는 수심 나노미터 두께로 형성될 수 있다.
또한, 상기 제1 및 제2 절연막(32, 36)은 게이트 커플링을 향상시키기 위해서 ZrO2, HfO2 와 같은 고 유전물질을 사용할 수도 있다.
상기 탄소나노튜브(20)는 싱글 월(single wall) 또는 더블 월(double wall) 나노튜브일 수 있다.
도 2는 탄소나노튜브에 흡착된 산소분자를 모형으로 나타낸 도면이다.
도 2를 참조하면, 산소분자가 탄소나노튜브의 표면으로부터 3.3 Å 이격되게 흡착된 것을 보여준다. 이때 산소분자의 나노튜브 월(wall)에 대한 바인딩 에너지(binding energy)는 0.1 eV 으로서, 산소분자 및 나노튜브 사이에는 결합력이 약한 흡착 상태를 보여준다.
도 3은 산소분자가 흡착된 탄소나노튜브(20)의 구조를 Ab initio 프로그램으로 계산한 결과의 그래프이다.
도 3을 보면, 가전자대역(valence band) 및 전도성대역(conducting band) 사이에 산소분자의 LUMO(lowest unoccupied molecular orbital) 전위가 존재하는 것을 볼 수 있다. 이 산소분자의 LUMO 가 후술하는 유니폴라 특성을 제공한다.
이러한 특성을 제공하는 분자층은 탄소나노튜브(20)의 밴드갭 사이에 에너지 레벨이 위치하면 된다. 즉, 산소분자층 뿐만 아니라 요오드, 브롬, TTF 분자층도 동일한 작용을 한다.
도 4는 본 발명에 따른 메모리 소자의 동작특성을 보여주는 그래프이다.
도 4를 참조하면, 산소분자를 흡착하기 전, 즉 진공상태에서의 메모리 소자는 게이트 바이어스 전압(Vg)을 마이너스 방향으로 인가했을 때 트랜지스터가 턴온(turn-on)되는 p형 특성과, 게이트 바이어스 전압(Vg)을 플러스 방향으로 인가했을 때 트랜지스터가 턴온(turn-on)되는 n형 특성을 동시에 나타낸다. 즉, 앰비폴라 특성을 나타내고 있다.
반면에, 본발명에 따른 메모리 소자는, 게이트 바이어스 전압(Vg)을 마이너스 방향으로 인가했을 때 트랜지스터가 턴온(turn-on)되는 p형 특성을 보여주지만, 게이트 바이어스 전압(Vg)을 플러스 방향으로 인가했을 때 트랜지스터가 턴온(turn-on)되지 않았다. 즉, 탄소나노튜브에 흡착된 산소분자가 n형 채널이 열리는 것을 억제하고 있다. 이는 유니폴라 특성을 나타내고 있다.
도 5는 본 발명에 따른 더블 월 탄소나노튜브로 제작한 메모리 소자에 소스-드레인 전압을 -30 mV에서 30 mV 로 변경하면서 가했을 때 채널전류(Ids)의 변화가 p형 특성을 보여주고 있다.
이러한 유니폴라 특성은 게이트 전압이 플러스 방향으로 인가될 때, 가전자밴드 및 전도성 밴드 사이의 산소분자의 일부 채워진 LUMO가 전도성 밴드가 아래로 내려오는 것을 막기 때문으로 해석된다. 즉, n-channel이 열리는 것을 막는다.
도 6은 본 발명의 제1실시예의 메모리 소자의 I-V 특성곡선이다.
도 6을 참조하면, 전극(13,14)에 소정의 전압을 인가하고, 게이트 전극(40)에 포지티브 게이트 전압(Vg)을 인가하면, 메모리셀(30)의 전하저장막(34)에 전하 가 트랩되며, 메모리셀(30)에 제1 데이터가 기록된 것으로 한다. 상기 제1데이타는 "o" 또는 '1"이 될 수 있다.
게이트 전극(40)에 네거티브 게이트 전압(Vg)을 인가하면, 메모리셀(30)내의 전하가 방전된다. 이때 메모리셀(30)에 제2 데이터가 기록된 것으로 한다. 상기 제2 데이타는 "1" 또는 "o"이 될 수 있다.
한편, 전극(13,14)에 전압을 인가하고 탄소나노튜브(20)에 흐르는 전류(Ids)를 읽어서 전류값이 소정 값 이상이면, 메모리셀(30)로부터 상기 제1 데이터를 읽은 것으로 하고, 전류값이 소정 값 이하이면, 메모리셀(30)로부터 상기 제2 데이터를 읽은 것으로 한다.
상기 실시예에서는 p-type 메모리 소자를 설명하였으나, 반드시 이에 한정되는 것은 아니다. 탄소나노튜브에 Potasium과 같은 알칼리 금속을 도핑시키면 n-type 성질을 가진다(US 2003/0122133 호 참조).
이러한 n-type 탄소나노튜브를 구비한 메모리 소자의 쓰기 동작은 상술한 바와 같으며, 읽기 동작은 게이트 전극에 소정의 게이트 전압을 인가시 탄소나노튜브에 흐르는 전류(Ids)를 읽는다.
도 7은 본 발명의 제2 실시예에 따른 메모리 소자의 단면도이다.
도 7을 참조하면, 도전성 기판(110), 예컨대 고농도로 도핑된 실리콘 웨이퍼 상에 메모리셀(130)이 형성되어 있으며, 메모리셀(130) 상에는 서로 이격된 전극(113,114)이 형성되어 있으며, 이들 전극(113,114) 사이에는 탄소나노튜브(120)가 상기 전극(113,114)과 전기적으로 연결되게 형성되어 있다. 이 전극(113,114)은 각 각 드레인 영역 및 소스 영역으로 작용하며, 상기 탄소나노튜브(120)는 반도체 특성의 탄소나노튜브로서, 채널영역으로 작용한다. 참조번호 150은 패시베이션층이다.
상기 메모리셀(130)은, 제1절연막(132) 및 제2절연막(136)과 전하저장막(134)으로 이루어진다. 전하저장막(134)은 전하, 즉 전자와 정공을 저장하며, 제1 및 제2절연막(132, 136) 사이에 위치한다. 상기 도전성 기판(110)은 게이트 전극으로 작용하며, 탄소나노튜브(120)로부터 전하저장막(134)로의 전하의 이동을 제어한다.
상기 전하저장막(134)은 전하 트랩 사이트(charge trap site)로도 불릴 수 있다. 전하저장막(134)은 다공성 물질, 예컨대 비정질 탄소, 탄소나노튜브, 보론 나이트라이드 나노튜브, 지올라이트에 산소, 요오드, 브롬, TTF 분자층 중 어느 하나의 분자층이 흡착되어 있다.
상기 제1 및 제2 절연막(132, 136)은 실리콘 옥사이드와 같은 절연층 또는 폴리메틸 메타크릴레이트(polymethyl methacrylate: PMMA)로 수 나노미터 또는 수심 나노미터 두께로 형성될 수 있다.
또한, 상기 제1 및 제2 절연막(132, 136)은 게이트 커플링을 향상시키기 위해서 ZrO2, HfO2 와 같은 고 유전물질을 사용할 수도 있다.
상기 탄소나노튜브(120)는 싱글 월(single wall) 또는 더블 월(double wall) 나노튜브일 수 있다.
상기 제2 실시예에 따른 메모리 소자의 작용은 제1 실시예의 메모리 소자와 실질적으로 동일하므로 상세한 설명은 생략한다.
도 8은 본 발명의 제3 실시예에 따른 메모리 소자의 평면도이며, 도 9는 도 8의 Ⅸ-Ⅸ 선단면도이다.
도 8 및 도 9를 함께 참조하면, 도전성 기판(210) 상에 제1절연층(232)이 형성되어 있다. 상기 제1절연층(232) 상에는 서로 이격된 전극(213,214)이 형성되어 있으며, 이들 전극(213,214) 사이에는 탄소나노튜브(220)가 상기 전극(213,214)과 전기적으로 연결되게 형성되어 있다. 이 전극(213,214)은 각각 드레인 영역 및 소스 영역으로 작용하며, 상기 탄소나노튜브(220)는 반도체 특성의 탄소나노튜브로서, 채널영역으로 작용한다. 상기 탄소나노튜브(220)의 양측에는 게이트전극(240)이 형성되어 있다. 한편, 상기 탄소나노튜브(220)의 주위에는 절연막(216)이 형성되어 있다. 상기 제1절연층(232) 상에는 전하저장막(234)이 형성되어 있으며, 전하저장막(234) 상에는 제2절연층(236)이 형성되어 있다.
제1절연막(232) 및 제2절연막(236)과 전하저장막(234)은 메모리셀(230)을 형성한다. 전하저장막(234)은 전하, 즉 전자와 정공을 저장하며, 제1 및 제2절연막(232, 236) 사이에 위치한다.
상기 게이트 전극(240)은 탄소나노튜브(220)의 일측에만 형성될 수도 있다. 상기 게이트 전극(240)은 탄소나노튜브(220)로부터 전하저장막(234)으로의 전하의 이동을 제어한다.
상기 전하저장막(234)은 전하 트랩 사이트(charge trap site)로도 불릴 수 있다. 전하저장막(234)은 다공성 물질, 예컨대 비정질 탄소, 탄소나노튜브, 보론 나이트라이드 나노튜브, 지올라이트에 산소, 요오드, 브롬, TTF 분자층 중 어느 하나의 분자층이 흡착되어 있다.
상기 제1 및 제2 절연막(232, 236)은 실리콘 옥사이드와 같은 절연층 또는 폴리메틸 메타크릴레이트(polymethyl methacrylate: PMMA)로 수 나노미터 또는 수심 나노미터 두께로 형성될 수 있다.
또한, 상기 제1 및 제2 절연막(232, 236)은 게이트 커플링을 향상시키기 위해서 ZrO2, HfO2 와 같은 고 유전물질을 사용할 수도 있다.
상기 제3 실시예에 따른 메모리 소자의 작용은 제1 실시예의 메모리 소자와 실질적으로 동일하므로 상세한 설명은 생략한다.
본 발명에 의하면, 탄소나노튜브 등과 같은 다공성 물질에 채널로 사용되는 탄소나노튜브의 밴드 갭 사이에 위치하는 에너지 레벨을 가진 분자층이 흡착된 전하저장층을 메모리 영역으로 사용함으로써 나노 크기의 비휘발성 메모리로 사용될 수 있다. 또한 안정적인 전하 트랩 사이트를 가진 메모리 소자에 적용할 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 따라서, 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.

Claims (22)

  1. 기판;
    상기 기판 상에서 서로 이격되게 형성된 소스 전극 및 드레인 전극;
    상기 소스 전극과 드레인 전극을 전기적으로 연결한 탄소나노튜브;
    상기 탄소나노튜브와 접촉되게 형성되어 상기 탄소나노튜브로부터 유입된 전하를 저장하는 메모리셀; 및
    상기 메모리셀 상에 설치된 게이트전극;을 구비하며,
    상기 메모리셀은,
    상기 탄소나노튜브 상의 제1절연막;
    상기 제1 절연막 상에 형성되며 전하저장막인 분자 흡착층;
    상기 분자 흡착층 상의 제2절연막;을 구비하며,
    상기 분자 흡착층은 상기 탄소나노튜브를 유니폴라 탄소나노튜브로 유지하는 것을 특징으로 하는 분자흡착층을 구비한 메모리 소자.
  2. 제 1 항에 있어서,
    상기 분자흡착층은 상기 탄소나노튜브의 에너지 밴드 갭 사이에 에너지 레벨이 위치하는 분자층을 구비하는 것을 특징으로 하는 메모리 소자.
  3. 제 2 항에 있어서,
    상기 분자층은, 산소, 브롬, 요오드, TTF 분자 중 선택된 어느 하나의 분자층인 것을 특징으로 하는 메모리 소자.
  4. 제 2 항에 있어서,
    상기 분자흡착층은, 비정질 탄소, 탄소나노튜브, 보론 나이트라이드, 지올라이트 중 선택된 어느 하나의 기저층을 포함하며,
    상기 분자층은 상기 기저층에 흡착된 것을 특징으로 하는 메모리 소자.
  5. 제 1 항에 있어서,
    상기 절연층은 PMMA 또는 산화물로 형성된 것을 특징으로 하는 메모리 소자.
  6. 제 1 항에 있어서,
    상기 절연층은 고유전성 물질로 형성된 것을 특징으로 하는 메모리 소자.
  7. 삭제
  8. 도전성 기판;
    상기 기판 상에 형성된 메모리셀;
    상기 메모리셀 상에서 서로 이격되게 형성된 소스 전극 및 드레인 전극; 및
    상기 메모리셀 상에서 상기 소스 전극과 드레인 전극을 전기적으로 연결한 탄소나노튜브;를 구비하며,
    상기 메모리셀은,
    상기 기판 상의 제1절연막;
    상기 제1 절연막 상에 형성되며 전하저장막인 분자 흡착층; 및
    상기 분자 흡착층 상의 제2절연막;을 구비하며,
    상기 분자 흡착층은 상기 탄소나노튜브를 유니폴라 탄소나노튜브로 유지하는 것을 특징으로 하는 메모리 소자.
  9. 제 8 항에 있어서,
    상기 분자흡착층은 상기 탄소나노튜브의 에너지 밴드 갭 사이에 에너지 레벨이 위치하는 분자층을 구비하는 것을 특징으로 하는 메모리 소자.
  10. 제 9 항에 있어서,
    상기 분자층은, 산소, 브롬, 요오드, TTF 분자 중 선택된 어느 하나의 분자층인 것을 특징으로 하는 메모리 소자.
  11. 제 9 항에 있어서,
    상기 분자흡착층은, 비정질 탄소, 탄소나노튜브, 보론 나이트라이드, 지올라이트 중 선택된 어느 하나의 기저층을 포함하며,
    상기 분자층은 상기 기저층에 흡착된 것을 특징으로 하는 메모리 소자.
  12. 제 8 항에 있어서,
    상기 제1 및 제2 절연층은 PMMA 또는 산화물로 형성된 것을 특징으로 하는 메모리 소자.
  13. 제 8 항에 있어서,
    상기 제1 및 제2 절연층은 고유전성 물질로 형성된 것을 특징으로 하는 메모리 소자.
  14. 삭제
  15. 기판;
    상기 기판 상에 형성된 제1절연층;
    상기 제1절연층 상에서 서로 이격되게 형성된 소스 전극 및 드레인 전극;
    상기 소스 전극과 드레인 전극을 전기적으로 연결한 탄소나노튜브;
    상기 제1절연층 상에서, 상기 소스 전극 및 드레인 전극 사이에서 상기 탄소나노튜브로부터 이격되게 형성된 게이트 전극;
    상기 탄소나노튜브 상에 형성되며 전하저장막인 분자 흡착층;
    상기 분자 흡착층 상의 제2절연막;을 구비하며,
    상기 제1절연층, 분자흡착층 및 제2절연층은 메모리셀을 형성하며,
    상기 분자 흡착층은 상기 탄소나노튜브를 유니폴라 탄소나노튜브로 유지하는 것을 특징으로 하는 메모리 소자.
  16. 제 15 항에 있어서,
    상기 탄소나노튜브 및 상기 분자흡착층 사이에는 상기 탄소나노튜브를 포위하는 제3절연층이 더 형성된 것을 특징으로 하는 메모리 소자.
  17. 제 15 항에 있어서,
    상기 분자흡착층은 상기 탄소나노튜브의 에너지 밴드 갭 사이에 에너지 레벨이 위치하는 분자층을 구비하는 것을 특징으로 하는 메모리 소자.
  18. 제 17 항에 있어서,
    상기 분자층은, 산소, 브롬, 요오드, TTF 분자 중 선택된 어느 하나의 분자층인 것을 특징으로 하는 메모리 소자.
  19. 제 17 항에 있어서,
    상기 분자흡착층은, 비정질 탄소, 탄소나노튜브, 보론 나이트라이드, 지올라이트 중 선택된 어느 하나의 기저층을 포함하며,
    상기 분자층은 상기 기저층에 흡착된 것을 특징으로 하는 메모리 소자.
  20. 제 15 항에 있어서,
    상기 제1 및 제2 절연층은 PMMA 또는 산화물로 형성된 것을 특징으로 하는 메모리 소자.
  21. 제 15 항에 있어서,
    상기 제1 및 제2 절연층은 고유전성 물질로 형성된 것을 특징으로 하는 메모리 소자.
  22. 삭제
KR1020040088916A 2004-11-03 2004-11-03 분자흡착층을 구비한 메모리 소자 KR100657908B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040088916A KR100657908B1 (ko) 2004-11-03 2004-11-03 분자흡착층을 구비한 메모리 소자
US11/221,864 US7332740B2 (en) 2004-11-03 2005-09-09 Memory device having molecular adsorption layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040088916A KR100657908B1 (ko) 2004-11-03 2004-11-03 분자흡착층을 구비한 메모리 소자

Publications (2)

Publication Number Publication Date
KR20060039717A KR20060039717A (ko) 2006-05-09
KR100657908B1 true KR100657908B1 (ko) 2006-12-14

Family

ID=36260812

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040088916A KR100657908B1 (ko) 2004-11-03 2004-11-03 분자흡착층을 구비한 메모리 소자

Country Status (2)

Country Link
US (1) US7332740B2 (ko)
KR (1) KR100657908B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008016344A1 (en) * 2006-07-31 2008-02-07 Vanderbilt University Thermionic emitting metal intercalated graphitic nanofibers
KR100834829B1 (ko) * 2006-12-19 2008-06-03 삼성전자주식회사 멀티 비트 전기 기계적 메모리 소자 및 그의 제조방법
KR101375833B1 (ko) * 2007-05-03 2014-03-18 삼성전자주식회사 게르마늄 나노로드를 구비한 전계효과 트랜지스터 및 그제조방법
US20090114903A1 (en) * 2007-05-25 2009-05-07 Kalburge Amol M Integrated Nanotube and CMOS Devices For System-On-Chip (SoC) Applications and Method for Forming The Same
US9117889B2 (en) * 2012-01-13 2015-08-25 Ecole Polytechnique Federale De Lausanne (Epfl) 3D nano-electro-mechanical multiple-state carbon nanotube device structures and methods of fabrication
KR102360025B1 (ko) * 2014-10-16 2022-02-08 삼성전자주식회사 비정질 탄소원자층의 형성방법 및 비정질 탄소원자층을 포함하는 전자소자
CN108257968A (zh) * 2016-12-28 2018-07-06 上海新昇半导体科技有限公司 一种无结半导体沟道栅阵列存储器结构及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030068029A (ko) * 2002-02-09 2003-08-19 삼성전자주식회사 탄소나노튜브를 이용하는 메모리 소자 및 그 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100426495B1 (ko) 2001-12-28 2004-04-14 한국전자통신연구원 단일 탄소 나노튜브를 이용한 반도체 소자 및 그 제조 방법
EP1341184B1 (en) * 2002-02-09 2005-09-14 Samsung Electronics Co., Ltd. Memory device utilizing carbon nanotubes and method of fabricating the memory device
US7247877B2 (en) * 2004-08-20 2007-07-24 International Business Machines Corporation Integrated carbon nanotube sensors

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030068029A (ko) * 2002-02-09 2003-08-19 삼성전자주식회사 탄소나노튜브를 이용하는 메모리 소자 및 그 제조방법

Also Published As

Publication number Publication date
KR20060039717A (ko) 2006-05-09
US20060091440A1 (en) 2006-05-04
US7332740B2 (en) 2008-02-19

Similar Documents

Publication Publication Date Title
JP5443246B2 (ja) 有機メモリデバイスを処理する方法
JP4642895B2 (ja) メモリセンシング回路における薄膜ダイオード電圧しきい値の温度補償
Zhou et al. Nonvolatile multilevel data storage memory device from controlled ambipolar charge trapping mechanism
She et al. A Vertical Organic Transistor Architecture for Fast Nonvolatile Memory.
Lee Recent progress in gold nanoparticle-based non-volatile memory devices
US6566704B2 (en) Vertical nano-size transistor using carbon nanotubes and manufacturing method thereof
US7015500B2 (en) Memory device utilizing carbon nanotubes
JP4903562B2 (ja) メモリデバイス及びこのデバイスの使用方法ないし製造方法
Kang et al. Synergistic high charge-storage capacity for multi-level flexible organic flash memory
KR101919420B1 (ko) 그래핀 스위칭 소자를 이용한 메모리 어레이
Hou et al. 2D atomic crystals: a promising solution for next‐generation data storage
JP2009544172A (ja) スピントロニクストランジスタ
Chen et al. Recent advances in metal nanoparticle‐based floating gate memory
US7332740B2 (en) Memory device having molecular adsorption layer
Doherty et al. Capping layers to improve the electrical stress stability of MoS2 transistors
US20070126001A1 (en) Organic semiconductor device and method of fabricating the same
KR102116978B1 (ko) 그래핀 소자 및 그 제조 방법
KR100304399B1 (ko) 전계효과트랜지스터및전계효과트랜지스터가적층된어레이
US8389976B2 (en) Methods of forming carbon nanotube transistors for high speed circuit operation and structures formed thereby
JP3030264B2 (ja) Mott遷移分子電界効果トランジスタ
JP2007019291A (ja) 有機半導体装置
KR100744959B1 (ko) 유기 반도체 소자 및 그 제작 방법
JP2006049578A (ja) 有機半導体装置
Zhu et al. Redox-Active Molecules for Novel Nonvolatile Memory Applications
Lin Two-Dimensional Negative Capacitance-FETs with Ferroelectric HfZrO2

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121115

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131122

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141119

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161121

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171121

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee