JP5689828B2 - グラフェンpn接合の製造方法 - Google Patents

グラフェンpn接合の製造方法 Download PDF

Info

Publication number
JP5689828B2
JP5689828B2 JP2012019839A JP2012019839A JP5689828B2 JP 5689828 B2 JP5689828 B2 JP 5689828B2 JP 2012019839 A JP2012019839 A JP 2012019839A JP 2012019839 A JP2012019839 A JP 2012019839A JP 5689828 B2 JP5689828 B2 JP 5689828B2
Authority
JP
Japan
Prior art keywords
graphene
pattern
buffer layer
junction
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012019839A
Other languages
English (en)
Other versions
JP2013159489A (ja
Inventor
真一 田邉
真一 田邉
日比野 浩樹
浩樹 日比野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2012019839A priority Critical patent/JP5689828B2/ja
Publication of JP2013159489A publication Critical patent/JP2013159489A/ja
Application granted granted Critical
Publication of JP5689828B2 publication Critical patent/JP5689828B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、p型の領域とn型の領域とが接して配置されたpn接合をグラフェンに形成するグラフェンpn接合の製造方法に関する。
グラフェンは、キャリアの高移動度が得られることから、次世代エレクトロニクスの材料として期待されている。また、グラフェンは、グラフェンが可視光から赤外の幅広い波長領域で光を吸収する特性を持つため、光デバイス応用の材料としても注目されている。グラフェンを用いることで、様々な周波数帯での光デバイスへの応用が可能となる。グラフェンは、光励起によって生じた伝導電子・正孔対をグラフェン内部の電場によって伝導電子と正孔に分離することで光電流の検出が可能である。このような、内部電場の生成にはpn接合を形成することが求められる。
グラフェンへのpn接合の形成には、まず、グラファイトから剥離したグラフェンを用い、金属とグラフェン界面における金属からのドープを利用する技術がある(非特許文献1参照)。この技術では、グラフェン受光素子が作製されている。また、グラファイトから剥離したグラフェンを用い、このグラフェンの全体にバックゲート電極を形成し、一方で一部のグラフェンにトップゲート電極を形成することで、pn接合を形成する技術がある(非特許文献2参照)。
E. J. H. LEE et al. , "Contact and edge effects in graphene devices",Nature Nanotechnology,vol.3, pp.486-490, 2008. J. R. Williams et al. , "Quantum Hall Effect in a Gate-Controlled p-n Junction of Graphene",Science, vol.317, pp.638-641, 2007. C. Riedl et al. , "Quasi-Free-Standing Epitaxial Graphene on SiC Obtained by Hydrogen Intercalation", Physical Review Letters, vol.103, 246804, 2009.
しかしながら、上述した技術では、まず、グラファイトより剥離してグラフェンを得ているため、得られるグラフェンが、大きくても100μm角程度である。また、基板の任意の箇所にグラフェンを形成することが容易ではない。このため、上述した技術は、応用利用には適していないという問題がある。また、非特許文献1の技術では、形成可能なpn接合の領域は、金属近傍に限られるという問題がある。また、非特許文献2の技術では、素子の製造方法が複雑であるという問題がある。このように、上述した技術では、大面積のグラフェンを用い、所望とする箇所に、簡便な方法でpn接合を形成することが容易ではないという問題があった。
本発明は、以上のような問題点を解消するためになされたものであり、大面積のグラフェンを用い、所望とする箇所に、簡便な方法でpn接合が形成できるようにすることを目的とする。
本発明に係るグラフェンpn接合の製造方法は、SiC基板の表面を加工することでSiC基板の表面上に、炭素原子のみから構成されてグラフェンと同じハニカム構造を有して一部がSiC基板のシリコン原子と共有結合をしている炭素の一原子層から構成されたバッファ層を介して配置されたn型のグラフェンを形成する工程と、グラフェンをパターニングして第1パターンおよび第1パターンより大面積で第1パターンに連続して配置された第2パターンを形成する工程と、第1パターンおよび第2パターンとバッファ層との間にインターカラントを導入し、第1パターンの全域および第2パターンの周辺部のバッファ層とSiC基板のシリコン原子との共有結合を切断し、インターカラントが共有結合の切断により生じた炭素原子とは結合せず共有結合の切断により生じたシリコン原子と結合するインターカレーションを施すことで、バッファ上に配置されたn型グラフェンおよびバッファ層をp型グラフェンに転換する工程と、インターカレーションが施されている第2パターンの周辺部を除去して、インターカレーションが施されておらずn型が維持されている部分のみを残して第3パターンとして形成し、p型の第1パターンの領域と、n型の第3パターンの領域とによるpn接合を形成する工程とを少なくとも備える。なお、インターカラントは、水素またはゲルマニウムであればよい。
以上説明したことにより、本発明によれば、大面積のグラフェンを用い、所望とする箇所に、簡便な方法でpn接合が形成できるようになるという優れた効果が得られる。
図1は、本発明の実施の形態におけるグラフェンpn接合の製造方法を説明するための説明図である。 図2は、水素化の状態を説明するための説明図である。 図3は、SiC基板の上に形成したグラフェンを用いたトランジスタの構成を示す斜視図である。 図4は、図3に示した構成のトランジスタとして、チャネルとなるグラフェンを水素化していない試料1のゲート電圧の変化によるソース・ドレイン間の抵抗値の変化を示す特性図である。 図5は、図3に示した構成のトランジスタとして、チャネルとなるグラフェンを水素化した試料2のゲート電圧の変化によるソース・ドレイン間の抵抗値の変化を示す特性図である。 図6は、図3に示した構成のトランジスタとして、チャネルとなるグラフェンを水素化していない試料1の垂直方向に印加した磁場の変化によるホール抵抗の変化を示す特性図である。 図7は、図3に示した構成のトランジスタとして、チャネルとなるグラフェンを水素化した試料2の垂直方向に印加した磁場の変化によるホール抵抗の変化を示す特性図である。 図8は、グラフェンのパターンの状態を示す平面図である。 図9は、一部水素化したグラフェンのパターンを低エネルギー電子顕微鏡像で観察した結果を示す写真である。 図10は、本発明の実施の形態における他のグラフェンpn接合の製造方法を説明するための平面図である。 図11は、本発明の実施の形態における他のグラフェンpn接合の製造方法を説明するための平面図である。 図12は、本発明の実施の形態における他のグラフェンpn接合の製造方法を説明するための平面図である。 図13は、本発明の実施の形態における他のグラフェンpn接合の製造方法を説明するための平面図である。 図14は、本発明の実施の形態における他のグラフェンpn接合の製造方法を説明するための平面図である。 図15は、本発明の実施の形態における他のグラフェンpn接合の製造方法を説明するための平面図である。
以下、本発明の実施の形態について図を参照して説明する。図1は、本発明の実施の形態におけるグラフェンpn接合の製造方法を説明するための説明図である。まず、第1工程S101で、図1の(a)に示すように、SiC基板101の上にバッファ層102が形成された状態でグラフェン103を形成する。バッファ層102は、炭素原子のみから構成され、グラフェンと同様にハニカム構造を有しおり、かつ一部がSiC基板のシリコン原子と共有結合をしている炭素の一原子層であり、この上に、バッファ層102の表面とは化学的な結合を形成することがない状態で、グラフェン103を形成する。例えば、よく知られているように、主表面が(0001)とされたSiC基板101を、アルゴンガスの雰囲気(約100Torr=13332Pa)で、約1800℃に加熱することで、バッファ層102を介してn型の1層のグラフェン103が形成できる。バッファ層102の表面の終端されている炭素とグラフェン103の炭素とが、ファンデルワールス力で引き合うことで、グラフェン103がSiC基板101の上に保持された状態となる。
次に、第2工程S102で、図1の(b)に示すように、グラフェン103をパターニングして第1パターン131および第1パターン131に連続して配置された第2パターン132を形成する。第2パターン132は、第1パターン131より大面積に形成する。例えば、公知のフォトリソグラフィー技術および電子線リソグラフィー技術などによりレジストパターンを形成し、このレジストパターンをマスクとしてグラフェン103をエッチング除去する。エッチングとしては、CF4ガスを用いた反応性イオンエッチングや、酸素ガスを用いたプラズマエッチング技術がある。このようなエッチング技術により、グラフェン103をエッチングした後、レジストパターンを除去すればよい。
ここで、平面視長方形に形成した第1パターン131は、短い方の辺が、以下に説明するインターカレーションにおいて、第1パターン131の下側全域のバッファ層102の、SiCのSiとのSi−C結合の切断がなされる範囲の長さとなっていることが重要である。なお、このパターニングにより、バッファ層102も同時にパターニングされ、パターンがない領域では、SiC基板101の表面が露出した状態となる。
次に、第3工程S103で、図1の(c)に示すように、第1パターン131および第2パターン132の下部にあるSiC基板101とバッファ層102との間に、原子(インターカラント)を導入する。これにより、第1パターン131の全域および第2パターン132の周辺部の、バッファ層102とSiC基板101のSi原子(シリコン原子)との共有結合が切断され、インターカラントは共有結合の切断により生じたC原子(炭素原子)とは結合せず共有結合の切断により生じたSi原子と結合する。これをインターカレーションと呼ぶ。例えば、水素ガス雰囲気において、上述したようにグラフェンをパターニングしたSiC基板101を加熱すればよい(水素化)。この場合、水素原子がインターカラントとなる。
図2の(a)に示すように、水素化していない状態では、SiC基板101の上に、C原子201が平面的に結合したバッファ層102を介し、やはりC原子が平面的に結合したグラフェン103が形成されている。バッファ層102のC原子201の一部と、SiC基板101のSi原子202の一部とが共有結合している。また、この内側の領域では、SiC基板101の表面のSi原子202は、共有結合をしていないダングリングボンド203を備えている。この状態では、グラフェン103はn型として動作する。これに対し、水素化すると、図2の(b)に示すように、バッファ層102のC原子201と、SiC基板101のSi原子202との共有結合が切断される。加えて、SiC基板101の表面のSi原子202が、水素原子204で終端される。この状態では、グラフェン103はp型として動作する。
このインターカレーションにより、第1パターン131の下層のバッファ層102は、全域において、インターカラントが、バッファ層102とSiC基板101とのSi−C結合を切断し、切断したC原子とは結合せず、切断したSi原子と結合する(インターカレーションする)。第1パターン131は、全域がp型となる。一方、第1パターン131より大面積の第2パターン132においては、この中央部の領域132aの下部のバッファ層102において、インターカラントがバッファ層102とSiC基板101とのSi−C結合を切断して切断したC原子とは結合せず、切断したSi原子と結合することがなく(インターカレーションしない)、領域132aはn型の状態を維持している。これに対し、第2パターン132の周辺部の領域132bの下部のバッファ層102は、終端されている炭素がインターカラントに置き換えられるため、領域132bはp型となる。
水素やゲルマニウムなどのインターカラントによれば、Si−C結合を切断し、切断したSiと自身が結合するので、バッファ層102をグラフェンに転換させ、C原子との結合を切断した領域のグラフェン103をp型にすることができる。
切断されたC原子は、バッファ層102内のC原子と結合することで、新たにグラフェンの層を構成する状態となる。このため、インターカラントにより置き換えが行われた領域は、2層のグラフェンが形成されていることになる。
次に、第4工程S104で、図1の(d)に示すように、バッファ層102のインターカレーションが施されている部分に対応する第2パターン132の周辺部の領域132bの一部を除去し、図1の(d)に示すように、第3パターン133を形成する。例えば、公知のフォトリソグラフィー技術および電子線リソグラフィー技術などによりレジストパターンを形成し、このレジストパターンをマスクとして一部の第2パターン132をエッチング除去する。エッチングとしては、CF4ガスを用いた反応性イオンエッチングや、酸素ガスを用いたプラズマエッチング技術がある。このようなエッチング技術により、第2パターン132をエッチングした後、レジストパターンを除去すればよい。
このパターニングにより、p型となっていた領域132bが除去され、n型の状態の領域131aを備える第3パターン133が形成されることになる。この結果、p型の第1パターン131と第3パターン133のn型の領域とによるpn接合が形成されるようになる。
この後、第5工程で、図1の(e)に示すように、第1パターン131に接続する電極104,および第3パターン133のn型の領域に接続する電極105を形成する。例えば、公知のリソグラフィー技術により電極形成領域に開口部を有するレジストパターンを形成し、次に、金属を蒸着する。例えば、CrとAu、また、TiとAu、また、Pdなどの金属を蒸着すればよい。この後、形成してあるレジストパターンをリフトオフすれば、所望とする電極形成領域に金属層を残すことができ、この金属層により電極104,電極105が形成できる。
以上に説明したように、本実施の形態によれば、SiC基板の上に形成したグラフェンをパターニングして大パターンと小パターンを形成した後、インタカレーションにより、グラフェン下のインターカラントがバッファ層とSiC基板のSi−C結合を切断し、切断したC原子とは結合せず、切断したSi原子と結合する(インターカレーションする)ことが、小パターンにおいては全域、大パターンにおいては周辺部のみがなされるようにした。これにより、大パターンにおいては、自己整合的にn型の状態が維持される中央部と、p型に変更される周辺部とが形成されるようになる。この状態で、大パターンをパターニングして周辺部を除去することで、p型の小パターンとn型の大パターン中央部とからなるpn接合が形成できるようになる。
次に、SiC基板の上に形成したグラフェンを用い、水素化した場合と水素化していない場合との特性の違いを調査した結果について説明する。まず、図3に示すトランジスタを作製する。このトランジスタは、SiC基板201の上に形成されたバッファ層(不図示)上のグラフェン202と、グラフェン202の一端に接続して形成されたソース電極203と、グラフェン202の他端に接続して形成されたドレイン電極204とを備える。また、グラフェン202の上には、水素シルセスキオキサン(HSQ:Hydrogen Silsesquioxane)からなる第1絶縁層205と、酸化シリコンからなる第2絶縁層206とをゲート絶縁層とし、ゲート電極207が形成されている。このトランジスタでは、グラフェン202がチャネルとなる。
なお、第1絶縁層205は、HSQを塗布することで形成でき、グラフェン202に損傷を与えることなく絶縁層が形成できる。第2絶縁層206の形成では、上述したように形成した第1絶縁層205が保護膜として機能する。
上述した構成のトランジスタとして、チャネルとなるグラフェンを水素化していない試料1と、水素化した試料2とを作製し、これらの特性を調査する。特性の調査としては、まず、四端子法により、ゲート電圧の変化によるソース・ドレイン間の抵抗値の変化を測定した。この測定については、試料1の測定結果を図4に示し、試料2の測定結果を図5に示す。また、試料の垂直方向に印加した磁場の変化によるホール抵抗の変化を測定した。この測定については、試料1の測定結果を図6に示し、試料2の測定結果を図7に示す。
図4および図6の結果より明らかなように、試料1のトランジスタは、nチャネルトランジスタの特性となっている。また、図5および図7の結果より明らかなように、試料2のトランジスタは、pチャネルトランジスタの特性となっている。例えば、図6の結果と図7の結果とを比較すると、磁場依存性が逆になっており、キャリアが電子からホールに変更されていることがわかる。この結果より、SiC基板上に形成したグラフェンが、上述した水素化により、n型からp型に変更されることが明らかとなった。なお、この実験結果は、HSQによる第1絶縁層205の形成が重要となる。この絶縁層を形成していない場合、上述した各特性が測定されない場合がある。
次に、インターカレーションによるSi−Cの切断について調査した結果について説明する。まず、主表面が(0001)面のSiC基板の表面に、前述同様にグラフェンを形成し、形成したグラフェンをパターニングし、図8の平面図に示すように、小パターン801と小パターン801に連続する大パターン802とに加工する。次に、この大小のパターンとしたグラフェンに対して、水素ガスを用いてインターカレーションを行う。
この結果、図9の写真(低エネルギー電子顕微鏡像)に示すように、周辺部の色が濃く観察される領域と、より色が薄く白く見える領域とが形成された。色の濃い領域は、炭素バッファ層からグラフェンへの転換が完全になされている領域である。図9からわかるように、小パターンにおいては、平面視で全域が色の濃い状態に観察される。一方、大パターンにおいては、周辺部901は色が濃い状態に観察されるが、中央部902は、色が薄い状態に観察される。この結果から明らかなように、小さなパターンにおいては、全域が完全に置換され、大きなパターンにおいては、平面視で中央部の領域は、バッファ層からグラフェンへの転換がされにくい状態であることがわかる。これらの結果、インターカラントの浸入が、パターンの周辺部からなされ、大パターンの中心部では、グラフェンの存在が障壁となり、バッファ層部分へインターカラントが侵入しにくいことが原因と考えられる。
ここで、前述したように、主表面を(0001)面としたSiCの上に形成したグラフェンは、バッファ層の上に存在し、n型とされている。このバッファ層は、グラフェンの構造を持ち、C原子の一部がSiC基板のSi原子と結合し、Si−Cの結合を備えてSiC基板の上に形成されている。この、バッファ層のSi−C結合のSi原子を別の原子と結合させる(C原子を置換する)ことによって、バッファ層のC原子との結合を切断し、バッファ層をグラフェンに転換できることが報告されている(非特許文献3参照)。発明者らは、この知見をもとに、上述した調査を含めた鋭意検討の結果、バッファ層のSi−C結合のSi原子を別の原子と結合させることにより、C原子との結合を切断した領域のグラフェンがp型に変更されることを確認し、本発明に至った。
ところで、SiC基板の上に形成するグラフェンの大小一体パターンは、1つに限るものではない。図10の平面図に示すように、複数の大小一体パターンを形成してもよい。複数の大小一体パターンを形成してから、図11の平面図に示すように、形成した全ての大小一体パターンに対してインターカレーションをおこない、各々の大小一体パターンの小の部分は、全てのバッファ層のC原子を置換し、大の部分では、周辺部のバッファ層のC原子を置換する。
このようにC原子の置換を行った後、図12の平面図に示すように、各々の大小一体パターンの大の部分をパターニングして、置換されている周辺部を除去して小の部分と大の部分とからなるpn接合を形成する。この後、図13の平面図に示すように、各々の大小一体パターンにおいて、大の部分に接続する電極および小の部分に接続する電極を形成すればよい。このようにすることで、pn接合が大量生産可能である。特に、グラフェンは、SiC基板の全域に形成することが容易であり、大面積のSiC基板を用いれば、大面積のグラフェンが形成可能であり、上述したpn接合の大量生産が容易に行える。
また、図14に示すように、小パターン1401を挟む状態に2つの大パターン1402を形成してもよい。また、図15に示すように、2つの小パターン1501で、大パターン1502を挟む状態に形成してもよい。
以上に説明したように、本発明によれば、SiC上にグラフェンのパターンを形成してから、グラフェンの下層のバッファ層を終端している炭素についてインターカレーションを施し、このインターカレーションを施した領域をp型に変更するようにした。これによれば、グラフェンのパターンの面積によりインターカレーションされる領域が制御できるので、p型に変更される領域を、グラフェンのパターンの面積により制御できるようになる。p型に変更される領域が制御できるので、p型に変更されない領域とp型に変更される領域とで構成されるpn接合を自己整合的に形成できるようになる。
このように、本発明によれば、簡便な手法で、グラフェンにpn接合が形成できるようになる。また、大面積のグラフェンを用い、所望とする箇所に、pn接合が形成できる。また、本発明のpn接合を用いることで、光検出器が構成できる。本発明によるpn接合部分に光を照射すると、形成された電子とホールの対が内部電界によって分離し、光電流が生じるので、pn接合の部分が光検出器として機能する。
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。
101…SiC基板、102…バッファ層、103…グラフェン、104,105…電極、131…第1パターン、132…第2パターン、132a…領域、132b…領域、133…第3パターン。

Claims (2)

  1. SiC基板の表面を加工することで前記SiC基板の表面上に、炭素原子のみから構成されてグラフェンと同じハニカム構造を有して一部が前記SiC基板のシリコン原子と共有結合をしている炭素の一原子層から構成されたバッファ層を介して配置されたn型のグラフェンを形成する工程と、
    前記グラフェンをパターニングして第1パターンおよび前記第1パターンより大面積で前記第1パターンに連続して配置された第2パターンを形成する工程と、
    前記第1パターンおよび前記第2パターンと前記バッファ層との間にインターカラントを導入し、前記第1パターンの全域および前記第2パターンの周辺部の前記バッファ層と前記SiC基板のシリコン原子との共有結合を切断し、前記インターカラントが前記共有結合の切断により生じた炭素原子とは結合せず前記共有結合の切断により生じたシリコン原子と結合するインターカレーションを施すことで、前記バッファ上に配置されたn型グラフェンおよび前記バッファ層をp型グラフェンに転換する工程と、
    前記インターカレーションが施されている前記第2パターンの周辺部を除去して、前記インターカレーションが施されておらずn型が維持されている部分のみを残して第3パターンとして形成し、p型の前記第1パターンの領域と、n型の前記第3パターンの領域とによるpn接合を形成する工程と
    を少なくとも備えることを特徴とするグラフェンpn接合の製造方法。
  2. 請求項1記載のグラフェンpn接合の製造方法について、
    前記インターカラントは、水素またはゲルマニウムであることを特徴とするグラフェンpn接合の製造方法。
JP2012019839A 2012-02-01 2012-02-01 グラフェンpn接合の製造方法 Active JP5689828B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012019839A JP5689828B2 (ja) 2012-02-01 2012-02-01 グラフェンpn接合の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012019839A JP5689828B2 (ja) 2012-02-01 2012-02-01 グラフェンpn接合の製造方法

Publications (2)

Publication Number Publication Date
JP2013159489A JP2013159489A (ja) 2013-08-19
JP5689828B2 true JP5689828B2 (ja) 2015-03-25

Family

ID=49172057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012019839A Active JP5689828B2 (ja) 2012-02-01 2012-02-01 グラフェンpn接合の製造方法

Country Status (1)

Country Link
JP (1) JP5689828B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015029583A (ja) * 2013-07-31 2015-02-16 サミー株式会社 ぱちんこ遊技機
JP2015029585A (ja) * 2013-07-31 2015-02-16 サミー株式会社 ぱちんこ遊技機
JP2015029582A (ja) * 2013-07-31 2015-02-16 サミー株式会社 ぱちんこ遊技機
JP2015029587A (ja) * 2013-07-31 2015-02-16 サミー株式会社 ぱちんこ遊技機
JP2015029584A (ja) * 2013-07-31 2015-02-16 サミー株式会社 ぱちんこ遊技機
JP5990145B2 (ja) * 2013-08-30 2016-09-07 日本電信電話株式会社 グラフェン製造方法
JP2017143085A (ja) * 2014-06-23 2017-08-17 東京エレクトロン株式会社 グラフェン膜を有する被処理体を処理する方法
US10957810B2 (en) * 2017-03-10 2021-03-23 Mitsubishi Electric Corporation Electromagnetic wave detector, electromagnetic wave detector array, and electromagnetic wave detection method
CN110802740B (zh) * 2019-11-14 2021-06-04 广州金穗芯能科技有限公司 一种石墨烯加工系统
CN111874891B (zh) * 2019-12-26 2021-11-16 河北同光晶体有限公司 一种基于高纯半绝缘碳化硅衬底制备周期性pn结石墨烯的方法
CN113555497B (zh) * 2021-06-09 2023-12-29 浙江芯科半导体有限公司 一种高迁移率的SiC基石墨烯器件及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5186831B2 (ja) * 2007-08-09 2013-04-24 富士通株式会社 グラフェンを用いた電子デバイスの製造方法
FR2952471A1 (fr) * 2009-11-09 2011-05-13 Commissariat Energie Atomique Graphene epitaxie sur sic, ayant un gap ouvert et une mobilite comparable a celle du graphene standard a gap nul
JP5644175B2 (ja) * 2010-04-27 2014-12-24 和人 山内 SiC基板へのグラフェン成膜方法
WO2011139236A1 (en) * 2010-05-05 2011-11-10 National University Of Singapore Hole doping of graphene

Also Published As

Publication number Publication date
JP2013159489A (ja) 2013-08-19

Similar Documents

Publication Publication Date Title
JP5689828B2 (ja) グラフェンpn接合の製造方法
KR101962870B1 (ko) 트랜지스터 소자 및 제조를 위한 물질들
JP5186831B2 (ja) グラフェンを用いた電子デバイスの製造方法
Kedzierski et al. Epitaxial graphene transistors on SiC substrates
Sprinkle et al. Scalable templated growth of graphene nanoribbons on SiC
US7858990B2 (en) Device and process of forming device with pre-patterned trench and graphene-based device structure formed therein
JP5135825B2 (ja) グラフェントランジスタ及びその製造方法
US8642996B2 (en) Graphene nanoribbons and carbon nanotubes fabricated from SiC fins or nanowire templates
US8859439B1 (en) Solution-assisted carbon nanotube placement with graphene electrodes
JP5990145B2 (ja) グラフェン製造方法
KR20140010720A (ko) 그래핀을 이용한 전계효과 트랜지스터
KR101984695B1 (ko) 그래핀 소자 및 그 제조방법
WO2012119125A2 (en) High performance graphene transistors and fabrication processes thereof
KR102107538B1 (ko) 그래핀 전사 방법, 이를 이용한 소자의 제조방법 및 그래핀을 포함하는 기판 구조체
JP2014203929A (ja) 電子装置及びその製造方法
JP2015013766A (ja) グラフェン製造方法
Zhang et al. Optical lithography technique for the fabrication of devices from mechanically exfoliated two-dimensional materials
Kim et al. Logic inverter implemented with CVD-assembled graphene FET on hexagonal boron nitride
JP6666168B2 (ja) 電子装置およびその製造方法
Freitag Optical and thermal properties of graphene field‐effect transistors
JP2013179274A (ja) 電界効果トランジスタおよびその製造方法
JP2017193157A (ja) 積層体および電子素子
KR20170070684A (ko) 금속촉매층과 그래핀층 사이에 절연층을 층간 삽입하는 방법 및 상기 방법을 이용한 반도체 소자 제조 방법
JP5074267B2 (ja) グラファイト膜の形成方法
JP6560594B2 (ja) 積層体および電子素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140701

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150129

R150 Certificate of patent or registration of utility model

Ref document number: 5689828

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150