KR20070020232A - 쇼트키 접합형 반도체 장치의 제조방법 - Google Patents

쇼트키 접합형 반도체 장치의 제조방법 Download PDF

Info

Publication number
KR20070020232A
KR20070020232A KR1020067022102A KR20067022102A KR20070020232A KR 20070020232 A KR20070020232 A KR 20070020232A KR 1020067022102 A KR1020067022102 A KR 1020067022102A KR 20067022102 A KR20067022102 A KR 20067022102A KR 20070020232 A KR20070020232 A KR 20070020232A
Authority
KR
South Korea
Prior art keywords
schottky
epitaxial layer
sic
heat treatment
semiconductor device
Prior art date
Application number
KR1020067022102A
Other languages
English (en)
Other versions
KR100797855B1 (ko
Inventor
토모노리 나카무라
히데카즈 쯔치다
토시유키 미야나기
Original Assignee
자이단호징 덴료쿠추오켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 자이단호징 덴료쿠추오켄큐쇼 filed Critical 자이단호징 덴료쿠추오켄큐쇼
Publication of KR20070020232A publication Critical patent/KR20070020232A/ko
Application granted granted Critical
Publication of KR100797855B1 publication Critical patent/KR100797855B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

탄화규소 에피택셜 층의 표면에 쇼트키 전극을 형성하는 쇼트키 접합형 반도체 장치의 제조방법에 있어서, 탄화규소 에피택셜 층의 표면에 몰리브덴, 텅스텐 또는 이들의 합금으로 이루어진 쇼트키 전극을 형성한 후 열처리함으로써, 탄화규소 에피택셜 층과 쇼트키 전극과의 계면에서 합금화 반응을 일으켜 상기 계면에 합금층을 형성하고, 이에 따라 n 인자를 거의 일정한 낮은 값으로 유지한 상태에서 쇼트키 장벽의 높이를 제어한다.
쇼트키 접합형 반도체 장치, 몰리브덴, 텅스텐, 합금, n 인자, 쇼트키 장벽

Description

쇼트키 접합형 반도체 장치의 제조방법{Process for Producing Schottky Junction Type Semiconductor Device}
본 발명은 탄화규소 에피택셜 층의 표면에 쇼트키 전극층을 형성하는 쇼트키 접합형 반도체 장치의 제조방법에 관한 것이다.
탄화규소(SiC)는 Si와 비교하여 밴드 갭이 약 3배, 포화 드리프트 속도가 약 2배, 절연파괴 전계강도가 약 10배로 우수한 물성치를 갖는 반도체이기 때문에, 전력용 반도체 장치의 재료로서 개발이 진행 중에 있으며, 현재는 SiC를 이용한 쇼트키 다이오드가 시판되기에 이르고 있다.
상기 쇼트키 다이오드는 승화법 등에 의해 결정 성장시킨 SiC의 벌크 단결정을 웨이퍼 형태로 슬라이스하여 얻어진 SiC 단결정 기판과, 이 SiC 단결정 기판의 표면으로부터 화학기상증착법(CVD: Chemical Vapor Deposition)으로 SiC 단결정 막을 성장시킨 에피택셜 층과, 이 에피택셜 층의 표면에 스패터법, 진공증착법 등에 의해 형성한 쇼트키 전극과, SiC 단결정 기판의 이면 측에 형성한 옴 전극으로 구성된다. 쇼트키 전극의 재료로서는 니켈, 티탄 등이 이용되고 있다(특허문헌 1).
쇼트키 다이오드와 같은 쇼트키 접합형의 전력용 반도체 장치에서는 전력 손실을 작게 할 필요가 있다. 순방향으로의 통전시에서의 전력 손실과 역방향 전압의 작용시에서의 리크 전류 등에 의한 전력 손실의 총화에 기초한 쇼트키 다이오드의 전력 손실은 쇼트키 전극과 SiC 에피택셜 층과의 접합 계면에서의 쇼트키 장벽의 높이(SBH: Schottky Barrier Height)에 의존한다.
예를 들어, 50% 듀티(duty) 사이클에서의 쇼트키 다이오드의 전력 손실 밀도는 1/2(VfJf+VrJr)로 기재할 수 있다(비특허문헌 1). 여기에서, Vr은 역방향 전압, Jf는 순방향 전류, Vf는 순방향 전압, Jr은 역방향 전류이다. 쇼트키 다이오드의 평가는 Vr과 Jf로 표현된다. 한편, Vf와 Jr은 SBH에 의존한다. 일례로서, Jf를 100Acm-2, Vr을 4kV로서 4H-SiC 쇼트키 다이오드의 전력 손실을 계산하면, 25℃∼200℃의 범위 내에 있어서, SBH가 1.18∼1.3eV인 때에 최소가 된다.
역방향 내전압이 0.6∼5.0kV 정도인 쇼트키 다이오드가 사용되는 경우가 많지만, 이러한 역방향 내전압에서는 SBH가 0.9∼1.3eV 정도인 경우에 전력 손실이 최소가 된다. 그러나, 니켈 또는 티탄 쇼트키 전극을 형성한 경우, 그 SBH는 니켈에서 1.6eV, 티탄에서 0.8eV 정도가 되어, 쇼트키 다이오드의 전력 손실을 최소로 할 수 없다.
SiC 층상에 Ti에서 쇼트키 전극을 형성한 후, 소정 온도로 열처리함으로써 SBH를 제어하는 것이 제안되고 있다. 그러나, 이렇게 티탄 등으로 쇼트키 전극을 형성한 것에 열처리를 실시하면, 도 2에도 도시한 바와 같이 쇼트키 다이오드의 성능을 나타내는 패러미터인 이상인자(n 인자)의 값이 증대하여, 이상적인 값인 1로부터 크게 벗어나게 되어 버린다.
일반적으로, 쇼트키 장벽 계면을 통과하는 전류가 장벽만을 통과하는 경우, 즉, 열확산 전류 수송만인 경우에는, 전압에 대하여 전류가 지수 관계적으로 증대하고, 전류치는 exp(eV/kT)-1(여기에서, e는 바탕 전하, V는 전압, k는 볼츠만 상수, T는 온도)로 표시된다. 그러나, 장벽뿐만이 아니라, 장벽의 내부를 터널링 등에 의해 통과하는 경우에는 전압이 낮아도 전류가 흘러 버려 전류치는 윗 식으로부터 벗어나기 때문에, V를 외관상 식에 맞도록 V/n으로 치환하여, 전류치는 exp(eV/nkT)-1로 표현된다. 상기 n이 이상인자이며, 열확산 수송 전류만의 이상적인 경우에서는 n=1이지만, 각종의 요인에 의해 이 이외의 전류가 흐르는 실제의 경우에서는 n 인자의 값은 1보다도 크게 된다.
상술한 바와 같이, Ti 등으로 쇼트키 전극을 형성한 후, SBH를 제어하기 위하여 소정 온도에서의 열처리를 수행하면 n 인자의 값은 1보다도 큰 폭으로 증가하여 쇼트키 다이오드의 성능이 떨어지며, 예를 들어 역방향 전압의 작용시의 리크 전류(leak current)가 증가해 버리는 등의 문제가 있었다.
특허문헌 1: 특개 제 2000-188406호 공보
비특허문헌 1: 「IEEE Trans. 일렉트론 디바이스」1993년 3월, 제 40권, 제 3호, p.645-655
비특허문헌 2: 「IEEE Trans. 일렉트론 디바이스」2002년 4월, 제 49권, 제 4호, p.665-672
발명의 개시
발명이 해결하고자 하는 과제
본 발명은 상술한 바와 같은 종래 기술에서의 문제점을 해결하기 위하여 실시된 것이며, 쇼트키 다이오드에서 많이 사용되는 0.6∼5.0kV 정도의 내전압의 것을 얻을 때에, n 인자를 증가시키지 않고 쇼트키 장벽의 높이를 전력 손실이 최소로 되는 원하는 값에 제어가능한 쇼트키 접합형 반도체 장치의 제조방법을 제공하는 것을 목적으로 한다.
과제를 해결하기 위한 수단
본 발명자는 몰리브덴 또는 텅스텐을 이용하여 쇼트키 전극을 형성하여 열처리를 수행함으로써 n 인자를 약 1.05 이하로 유지한 상태에서, 쇼트키 장벽의 높이를 1.0∼1.3eV로, 전력 손실이 최소로 되는 영역에서 원하는 최적값으로 제어할 수 있음을 확인하여 본 발명을 완성하기에 이르렀다.
본 발명의 쇼트키 접합형 반도체 장치의 제조방법은 탄화규소 에피택셜 층의 표면에 쇼트키 전극을 형성하는 쇼트키 접합형 반도체 장치의 제조방법에 있어서,
탄화규소 에피택셜 층의 표면에 몰리브덴, 텅스텐 또는 이들의 합금으로 이루어진 쇼트키 전극을 형성한 후, 열처리를 함으로써 탄화규소 에피택셜 층과 쇼트키 전극과의 계면에서 합금화 반응을 일으켜서 상기 계면에 합금층을 형성하고, 이로 인해 n 인자를 거의 일정한 낮은 값으로 유지한 상태에서 쇼트키 장벽의 높이를 제어하는 것을 특징으로 한다.
상기 열처리는 300∼1200℃, 바람직하게는 400∼700℃로 수행되고, 이로 인해, n 인자를 1.05 이하로 유지한 상태에서, 쇼트키 장벽의 높이를 1.0∼1.3eV(몰리브덴에서는 1.1∼1.3eV, 텅스텐에서는 1.0∼1.1eV)의 범위 내에서 임의로 제어할 수 있다.
발명의 효과
본 발명에 의하면, n 인자를 대폭으로 증가시킴 없이 쇼트키 장벽의 높이를 전력 손실이 최소로 되는 영역에 있어서 원하는 값으로 제어할 수 있다.
또한, 제조시에 있어서 쇼트키 전극에 대하여 미리 고온의 열처리가 가해지기 때문에 고온 환경 하의 특성이 좋고, 또한 써지 전류(surge current) 등에 의한 발열에 대한 내열성이 높은 쇼트키 접합형 반도체 장치를 수득할 수 있다.
도 1은 본 발명의 일 실시예의 쇼트키 다이오드의 제조 공정을 설명하는 단면도이다.
도 2는 열처리 온도와 SBH 및 n 인자와의 관계를 나타낸 그래프이다.
도 3은 본 발명의 제조방법에 따라 수득된 쇼트키 다이오드에 대하여 순방향 및 역방향의 전류 전압 측정을 수행한 결과를 나타낸 그래프이며, 도 3(a)은 순방향 특성, 도 3(b)는 역방향 특성을 나타낸다.
<부호의 설명>
1 SiC 단결정 기판
2 SiC 에피택셜 층
3 이온 주입층
4 SiO2 산화막
5 SiO2 산화막
6 니켈막
7 옴 전극
8 몰리브덴막
발명을 실시하기 위한 최량의 형태
이하, 도면을 참조하면서 본 발명의 실시예에 대하여 설명한다. 도 1(a)∼(d)는 본 발명의 일 실시예에서의 쇼트키 다이오드의 제조 공정을 설명하는 단면도이다. 도 1(a)에 있어서, 1은 SiC 단결정 기판, 2는 SiC 에피택셜 층, 3은 이온 주입층이다. SiC 단결정 기판(1)은 고농도(5×1018cm-3)로 불순물이 도핑된 n형의 4H-SiC 기판이며, 승화법(개량된 Lely법)에 의해 결정 성장시킨 SiC의 벌크 결정을 슬라이스한 것을 사용한다.
개량 Lely법에 의한 경우, 예를 들어, 도가니에 SiC 분말을 넣고 2200∼2400 ℃에서 가열하여 기화하고, 씨드 결정의 표면에 전형적으로는 0.8∼1mm/h의 속도로 증착시켜 벌크 성장시킨다. 수득된 인고트(ingot)를 소정의 두께로, 소정의 결정면이 표출하도록 슬라이스하여 SiC 단결정 기판(1)이 얻어진다.
상기 SiC 단결정 기판(1)의 표면을 연마 처리 등으로 평활화한다. 슬라이스된 웨이퍼의 표면을 수소 에칭, 화학기계 연마(CMP: Chemical Mechanical Polishing) 등으로 처리하여 거울면 형태로 평활화하면 에피택셜 막으로의 기저면 전위(basal plane dislocation)의 전파(propagation) 밀도가 감소한다.
다음에, SiC 단결정 기판(1)의 평활화한 표면으로부터 CVD법에 따라 SiC 단결정 막을 에피택셜 성장시킨다. C의 원료가스로는 프로판 등이 이용되고, Si의 원료가스로는 실란 등이 이용된다. 이들의 원료가스와 수소 등의 캐리어 가스와, 도펀트 가스인 질소와의 혼합가스를 SiC 단결정 기판의 표면에 공급한다.
이들 가스 분위기 하에서, 예를 들어 1500∼1600℃, 40∼80Torr의 조건에서, 2∼20㎛/h의 성장속도로 SiC를 에피택셜 성장시킨다. 이에 따라, SiC 단결정 기판(1)과 동일한 결정형인 4H-SiC 단결정이 스텝 플로(step flow) 성장하고, 불순물로서 질소가 2.2×1015cm-3 도핑된 막 두께 30㎛의 SiC 에피택셜 층(2)이 형성된다.
에피택셜 성장을 수행하기 위한 구체적인 장치로서는 수직형 핫 월 반응기(hot wall reactor)를 이용할 수 있다. 수직형 핫 월 반응기에는 석영으로 형성된 수냉 2중 원통관이 설치되고, 수냉 2중 원통관의 내부에는 원통형 단열재, 흑연으로 형성된 핫 월 및 SiC 단결정 기판을 수직 방향으로 지지하기 위한 쐐기형 서 셉터가 설치되어 있다. 수냉 2중 원통관의 외측 주위에는 고주파 가열 코일이 설치되고, 고주파 가열 코일에 의해 핫 월을 고주파 유도 가열하고, 핫 월로부터의 복사열에 의해 쐐기형 서셉터에 지지된 SiC 단결정 기판을 가열한다. SiC 단결정 기판을 가열하면서 수냉 2중 원통관의 하방으로부터 반응 가스를 공급함에 따라 SiC 단결정 기판의 표면에 SiC가 에피택셜 성장한다.
SiC 단결정 기판(1)의 표면에 SiC 에피택셜 층(2)을 성막한 후, 이 기판을 세정하고, 이어 열산화 노(furnace)에 기판을 도입하여 1125℃에서 1시간 정도의 산화 처리를 실시한다. 이에 따라, 이온 주입시에 오염을 방지하기 위한 보호막으로서 작용하는 산화막을 SiC 에피택셜 층(2) 위에 형성한다.
다음에, 포토리소그래피에 따라 산화막의 일부를 제거하여 개구를 형성하고, 이 개구로부터 SiC 에피택셜 층(2)을 노출시킨다. 그 후, 이 개구로부터 p형 불순물이 되는 알루미늄을 이온 주입하고, 알루미늄 이온 주입층(3)(JTE:Junction Termination Extension)을 형성한다. 이 알루미늄 이온 주입층(3)은 후에 형성되는 쇼트키 전극의 주변 말단부에서의 전계 집중을 완화하여 내전압성을 향상시키기 때문에 쇼트키 전극의 주변 말단부가 되는 위치에 형성된다. 알루미늄 이온 주입층(3) 중의 알루미늄 이온 농도는 중심으로부터 외부 방향으로 농도가 낮도록 제어되고, 알루미늄 이온 농도는 중심에서 2.2×1018cm-3, 외부에서 3×1017cm-3으로 된다. 알루미늄 이온을 주입한 후, 알루미늄을 전기적으로 활성화하기 위하여 1700℃에서 3분간의 열처리를 실시한다.
이어, 수득된 기판을 세정한 후, 1200℃에서 5시간의 산화 처리를 실시하고, 도 1(b)에 도시한 바와 같이, 기판의 양면에 SiO2의 산화막(4, 5)을 형성한다. SiC 단결정 기판(1)의 이면 측의 산화막(5)을 완충된 플루오르화수소산에 의해 제거한 후, 도 1(c)에 도시한 바와 같이, 상기 이면에 진공 증착법으로 막 두께 350nm의 니켈막(6)을 증착시키고, 이어, 1050℃에서 90초간의 열처리를 실시한다. 이 열처리에 따라, 도 1(d)에 도시한 바와 같이, 니켈막(6)과 SiC 단결정 기판(1)은 합금(니켈실리사이드)층을 형성하고, 옴 전극(7)으로서 기능한다.
옴 전극(7)을 형성한 후, 상기와 동일하게 포토리소그래피에 의해 쇼트키 전극을 형성하는 영역의 산화막(4)을 제거한다. 이어, 스패터법에 의해 실온∼50℃ 정도에서 수분간, 스패터 가스로서 Ar을 이용하여 SiC 에피택셜 층(2)의 표면에 몰리브덴 막(8)(쇼트키 전극)을 막 두께 100nm로 증착한다.
몰리브덴 막(8)을 증착한 후, 소정 온도에서 열처리를 실시한다. 바람직하게는 아르곤, 질소 등의 불활성 가스의 분위기 하에서 열처리한다.
상기 열처리에 따라, 탄화규소 에피택셜 층(2)과 쇼트키 전극(8)의 계면에서 합금화가 진행하여 계면에 수 nm의 합금층이 형성된다. 이 합금층의 존재는 고분해능 투과형 전자 현미경에 의해 콘트라스트 상으로 확인할 수 있다. 합금층의 조성은 MoC와 MoSi로 이루어진 합금이라고 사료된다.
열처리에 따라 합금층을 형성함으로써, 쇼트키 다이오드의 사용시에 있어서 온도 조건 등의 변동에 대하여 물성을 안정화함과 동시에, 전력 손실이 최소로 되 는 영역에 있어서 SBH가 원하는 값이 되도록 SBH를 제어할 수 있다. 즉, 300∼1200℃, 바람직하게는 400∼700℃의 범위 내에서 열처리를 실시함으로써, SBH를 1.1∼1.3eV(400∼700℃에서는 1.1∼1.25eV)의 사이에서 임의로 제어할 수 있다. 이때, n 인자는 이 온도 범위의 열처리에 의해서는 거의 변동하지 않고, 1에 가까운 낮은 값으로 유지된다.
열처리 온도와 SBH 및, 열처리 온도와 n 인자와의 관계를 도 2에 나타낸다. 이처럼 몰리브덴을 사용한 경우, SBH는 열처리 전의 약 1.1eV로부터, 600℃에서는 약 1.2eV까지 증가함과 동시에, n 인자는 1.05 이하의 거의 일정한 값으로 유지된다. 또한, 도시하지는 않았지만, 열처리 온도 900℃에서는 SBH가 1.27eV, n 인자는 1.05 이하였다. 본 실시예에서는 600℃에서 10분간 열처리함으로써, 내전압 4kV의 경우에 전력 손실을 감소하기 위한 최적값인 1.2eV로 SBH를 조절하였다.
이에 대해, 종래로부터 쇼트키 전극에 사용되고 있는 금속의 하나인 티탄에서는 도 2에 도시한 바와 같이, 열처리를 실시함으로써 SBH를 제어할 수 있지만, 동시에 n 인자가 큰 폭으로 변동, 증가하기 때문에, 이에 따라 역방향 전압의 인가시의 리크 전류가 증가하는 등 소자의 성능에 영향을 주게 된다.
본 실시예에 따라 수득된 쇼트키 다이오드에 대하여 순방향 및 역방향의 전류 전압 측정을 20℃의 온도 하에서 수행한 결과를 도 3에 나타낸다. 도 3(a)는 순방향 특성, 도 3(b)는 역방향 특성이다. 특성 온 저항(Ron)은 12.2mΩcm2, 특성 온 전압(Vf: 순방향 전류밀도가 100Acm-2로 되는 전압)은 2.2V이며, 내전압은 4.4kV 였다. 이와 같이, 높은 내전압을 가짐과 동시에, 특성 온 저항 및 특성 온 전압이 매우 낮아, 전력 손실이 적은 쇼트키 다이오드가 수득되었다.
상기의 실시예에 준하여 제작한 2개의 쇼트키 다이오드의 물성치를 하기에 나타낸다.
[쇼트키 다이오드(1)]
SBH: 1.27V
n 인자: 1.02
(이하, 20℃에서의 측정치)
특성 온 저항: 12.20mΩcm2
특성 온 전압: 2.16V
내전압: 4.40V
리크 전류 밀도: 0.66mAcm-2(역방향 전압 4.0kV)
[쇼트키 다이오드(2)]
SBH:1.28V
n 인자: 1.02
(이하, 20℃에서의 측정치)
특성 온 저항: 9.07mΩcm2
특성 온 전압: 1.89V
내전압: 4.15V
리크 전류 밀도: 0.14mAcm-2(역방향 전압 3.5kV)
0.96mAcm-2(역방향 전압 4.0kV)
(이하, 150℃에서의 측정치)
특성 온 저항: 29.46mΩcm2
특성 온 전압: 3.64V
리크 전류 밀도: 0.30mAcm-2(역방향 전압 3.0kV)
또한, 쇼트키 다이오드(2)의 역방향 전압 3.5kV에서의 리크 전류 밀도 0.14mAcm-2는 상기 비특허문헌 2에서 보고된 5-kV Ni-4H-SiC 쇼트키 다이오드의 1/100 이하의 값임에도 불구하고, 특성 온 전압(25Acm-2에서)은 그의 약 1/2의 값이었다.
또한, 쇼트키 다이오드(2)를 150℃에 있어서 순방향 전류 100mAcm-2, 역전압 3kV로 작동시킨 결과, 온 상태와 오프 상태에서의 전력 손실은 각각 364Wcm-2, 0.9Wcm-2였다. 이와 같이, 고온 환경 하에서도 오프 상태의 전력 손실은 온 상태와 비교하여 매우 작다.
본 발명에서는 제조 공정에 있어서 미리 쇼트키 전극에 고온의 열처리가 가해졌으므로 본 발명에 의해 수득된 쇼트키 다이오드는 고온 하에 있어서도 안정한 작동이 가능하며, 고온 환경 하의 특성이 좋다. 예를 들어, 상기 예와 같이 고온 하에 있어서도 리크 전류가 매우 적고, 예를 들어, 250℃에서도 작동이 가능하다. 또한, 다이오드 등에 돌발적으로 흐르는 써지 전류에 의해 발열하여도 상술한 바와 같이 미리 쇼트키 전극에 고온의 열처리가 가해졌으므로 손상되기 어려우며, 내열성이 높다.
본 실시예에서는 쇼트키 전극의 형성 재료로서 몰리브덴을 사용하였지만, 도 2에 도시한 바와 같이, 텅스텐을 사용하여도, n 인자를 낮은 값으로 유지하는 소자의 성능을 떨어뜨림 없이 쇼트키 장벽의 높이를 전력 손실이 최소로 되는 영역에 있어서 원하는 값으로 제어할 수 있다. 동일 도면에서는 열처리 전에서는 약 1.2eV였던 SBH가 600℃에서는 약 1.1eV까지 감소함과 동시에, n 인자는 1.05 이하의 거의 일정한 값으로 유지되어 있다. 또한, 도시하지 않았지만, 열처리 온도 700℃에서는 SBH가 1.06eV, n 인자는 1.05 이하였다.
전극의 형성재료로서 텅스텐을 사용하는 경우, 텅스텐 막을 SiC 에피택셜 층의 위에 증착하여 쇼트키 전극을 형성한 후, 소정 온도로 열처리를 실시한다. 바람직하게는 아르곤, 질소 등의 불활성 가스의 분위기 하에서 열처리한다. 이 열처리에 따라, 탄화규소 에피택셜 층과 쇼트키 전극과의 계면에서 합금화가 진행하고, 계면에 수 nm의 합금층이 형성된다. 합금층의 조성은 WC와 WSi로 이루어진 합금인 것으로 사료된다.
300∼1200℃, 바람직하게는 400∼700℃의 범위 내에서 열처리를 실시하고, 이에 따라 텅스텐과 SiC를 계면에서 반응시켜 합금층을 형성함으로써 n 인자를 1.05 이하로 유지한 상태에서, SBH를 1.0∼1.1eV(400∼700℃에서는 1.05∼1.1eV)의 사이에서, 전력 손실이 가장 적은 최적치가 되도록 임의로 제어할 수 있다. 몰리브덴과 텅스텐의 합금을 사용하여 쇼트키 전극을 형성한 경우에 있어서도 상기의 온도 범위에서의 열처리에 따라 동일한 제어가 가능하다.
이상, 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이 실시예에 한정되는 것은 아니며, 그 요지를 일탈하지 않는 범위 내에서 각종 변형, 변경이 가능하다. 그 일례를 이하에 나타낸다.
SiC 단결정 기판으로서, 개량 Lely법에 의해 벌크 성장시킨 것 외에 CVD법으로 벌크 성장시킨 것을 이용하여도 무방하다.
에피택셜 막을 성장시키는 단결정 기판은 예를 들어, 실리콘이어도 좋다. 상기 실시예와 같이 에피택셜 막을 성장시키는 기판으로서 SiC 단결정 기판을 사용하는 경우, 그 결정형은 특별히 한정되지 않으며, 각종 결정형의 SiC 단결정 기판을 사용할 수 있다. 예를 들어, 상기 실시예에서 이용한 4H-SiC(육방정 4회 주기형)외에 바람직한 것으로는 6H-SiC(육방정 6회 주기형), 3C(입방정 3회 주기형) 등이 있다.
본 발명에서는 SiC 단결정 기판의 에피택셜 성장을 수행하는 결정면, 결정 방위도 특별히 한정되지 않는다. SiC 단결정 기판의 에피택셜 성장을 수행하는 결정면으로는 예를 들어, (0001)Si면, (000-1)C면, (11-20)면, (01-10)면, (03-38)면 등을 들 수 있다.
(0001)Si면, (000-1)C면에서 에피택셜 성장시키는 경우, [01-10] 방향, [11-20] 방향, 또는 [01-10] 방향과 [11-20] 방향과의 중간 방향의 오프 방위에 예를 들어, 1∼12°의 오프 각에서 경사시켜 슬라이스한 기판을 사용하고, 이 결정면으로부터 스텝 플로 성장 기술에 의해 SiC를 에피택셜 성장시킨다.
또한, 상기에 있어서, 격자 방위 및 격자면에 대하여, 개별 방위는 [], 개별 면은 ()로 표시하고, 음의 지수에 대해서는 결정학상, "-"(바)를 숫자 위에 붙이게 되어 있지만 명세서 작성 사정상 숫자 앞에 부호를 붙이는 것으로 대신한다.
쇼트키 전극의 주변 말단부에서의 전계 집중을 완화하기 위하여, 본 실시예와 같이 이온 주입층을 형성하는 경우, 예를 들어 SiC 에피택셜층의 도전형으로는 역 도전형의 다른 불순물을 이온 주입하여도 좋다.
몰리브덴 또는 텅스텐을 SiC 에피택셜 층 상에 증착하는 방법으로서, 스패터 법 외에 진공 증착법, 전자빔 법 등을 이용하여도 좋다.
상기 실시예에서는 쇼트키 다이오드의 쇼트키 전극에 몰리브덴을 이용하여 열처리하였지만, 이 외, 본 발명은 예를 들어 게이트 전극으로서 쇼트키 전극을 이용하는 MESFET 등의 쇼트키 접합형 반도체 장치의 제조에도 적용된다.

Claims (3)

  1. 탄화규소 에피택셜 층의 표면에 쇼트키 전극을 형성하는 쇼트키 접합형 반도체 장치의 제조방법에 있어서,
    탄화규소 에피택셜 층의 표면에 몰리브덴, 텅스텐 또는 이들의 합금으로 이루어진 쇼트키 전극을 형성한 후 열처리함으로써, 탄화규소 에피택셜 층과 쇼트키 전극과의 계면에서 합금화 반응을 일으켜 상기 계면에 합금층을 형성하고, 이에 따라 n 인자를 거의 일정한 낮은 값으로 유지한 상태에서 쇼트키 장벽의 높이를 제어하는 것을 특징으로 하는 쇼트키 접합형 반도체 장치의 제조방법.
  2. 제 1항에 있어서,
    열처리 온도가 300∼1200℃인 것을 특징으로 하는 쇼트키 접합형 반도체 장치의 제조방법.
  3. 제 2항에 있어서,
    n 인자를 1.05 이하로 유지한 상태에서, 쇼트키 장벽의 높이를 1.0∼1.3eV의 범위 내에서 임의로 제어하는 것을 특징으로 하는 쇼트키 접합형 반도체 장치의 제조방법.
KR1020067022102A 2004-03-26 2005-03-25 쇼트키 접합형 반도체 장치의 제조방법 KR100797855B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004092660 2004-03-26
JPJP-P-2004-00092660 2004-03-26

Publications (2)

Publication Number Publication Date
KR20070020232A true KR20070020232A (ko) 2007-02-20
KR100797855B1 KR100797855B1 (ko) 2008-01-24

Family

ID=35056485

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067022102A KR100797855B1 (ko) 2004-03-26 2005-03-25 쇼트키 접합형 반도체 장치의 제조방법

Country Status (6)

Country Link
US (1) US7507650B2 (ko)
EP (1) EP1739753A4 (ko)
KR (1) KR100797855B1 (ko)
CN (1) CN100463216C (ko)
TW (1) TW200534377A (ko)
WO (1) WO2005093840A1 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7812441B2 (en) 2004-10-21 2010-10-12 Siliconix Technology C.V. Schottky diode with improved surge capability
US7394158B2 (en) 2004-10-21 2008-07-01 Siliconix Technology C.V. Solderable top metal for SiC device
US7834376B2 (en) 2005-03-04 2010-11-16 Siliconix Technology C. V. Power semiconductor switch
US9419092B2 (en) 2005-03-04 2016-08-16 Vishay-Siliconix Termination for SiC trench devices
US8368165B2 (en) 2005-10-20 2013-02-05 Siliconix Technology C. V. Silicon carbide Schottky diode
JP2007220889A (ja) * 2006-02-16 2007-08-30 Central Res Inst Of Electric Power Ind ショットキー接合型半導体素子およびその製造方法
CN101506989B (zh) * 2006-07-31 2014-02-19 威世-硅尼克斯 用于SiC肖特基二极管的钼势垒金属及制造工艺
JP5078314B2 (ja) * 2006-10-18 2012-11-21 ローム株式会社 ショットキーバリアダイオードおよびその製造方法
CN100428436C (zh) * 2006-11-23 2008-10-22 复旦大学 一种通过导纳值测量提取肖特基势垒高度的测试方法
JP4964672B2 (ja) * 2007-05-23 2012-07-04 新日本製鐵株式会社 低抵抗率炭化珪素単結晶基板
JP2009094392A (ja) 2007-10-11 2009-04-30 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
TW200935607A (en) 2008-02-05 2009-08-16 Univ Yuan Ze Ceramic MESFET device and a manufacturing method therefor
US8133793B2 (en) 2008-05-16 2012-03-13 Sandisk 3D Llc Carbon nano-film reversible resistance-switchable elements and methods of forming the same
US8569730B2 (en) 2008-07-08 2013-10-29 Sandisk 3D Llc Carbon-based interface layer for a memory device and methods of forming the same
US8466044B2 (en) 2008-08-07 2013-06-18 Sandisk 3D Llc Memory cell that includes a carbon-based memory element and methods forming the same
JP5408929B2 (ja) 2008-08-21 2014-02-05 昭和電工株式会社 半導体装置および半導体装置の製造方法
US8835892B2 (en) 2008-10-30 2014-09-16 Sandisk 3D Llc Electronic devices including carbon nano-tube films having boron nitride-based liners, and methods of forming the same
US20100108976A1 (en) * 2008-10-30 2010-05-06 Sandisk 3D Llc Electronic devices including carbon-based films, and methods of forming such devices
US8421050B2 (en) 2008-10-30 2013-04-16 Sandisk 3D Llc Electronic devices including carbon nano-tube films having carbon-based liners, and methods of forming the same
JP2010157547A (ja) * 2008-12-26 2010-07-15 Showa Denko Kk 炭化珪素半導体素子の製造方法
US8183121B2 (en) 2009-03-31 2012-05-22 Sandisk 3D Llc Carbon-based films, and methods of forming the same, having dielectric filler material and exhibiting reduced thermal resistance
JP5598015B2 (ja) * 2010-02-23 2014-10-01 株式会社デンソー ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法
JP2011233669A (ja) * 2010-04-27 2011-11-17 Sumitomo Electric Ind Ltd 半導体装置
EP2860760A4 (en) 2012-06-06 2016-06-15 Rohm Co Ltd SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
KR101595082B1 (ko) 2014-08-27 2016-02-18 메이플세미컨덕터(주) 쇼트키 접합 타입 전력 반도체 제조방법
CN104576325B (zh) * 2015-01-27 2017-07-21 株洲南车时代电气股份有限公司 一种制作碳化硅sbd器件的方法及其正面保护方法
KR102016447B1 (ko) 2017-04-17 2019-08-30 한국전기연구원 폴리실리콘을 이용한 실리콘카바이드 트렌치 쇼트키 배리어 다이오드의 제조방법
KR102097711B1 (ko) 2018-05-24 2020-04-06 한국전기연구원 실리콘카바이드 트렌치 쇼트키 배리어 다이오드 및 이의 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555552A (ja) * 1991-08-27 1993-03-05 Hitachi Ltd 化合物半導体装置及びその製造方法
JPH0684967A (ja) * 1992-08-31 1994-03-25 Nec Corp 半導体装置
JP2000164528A (ja) 1998-11-25 2000-06-16 Sanyo Electric Co Ltd ショットキ接合を有する炭化珪素半導体装置
JP3635956B2 (ja) 1998-12-24 2005-04-06 富士電機ホールディングス株式会社 炭化けい素ショットキーバリアダイオードの製造方法
JP2003068760A (ja) 2001-08-29 2003-03-07 Denso Corp 炭化珪素半導体装置およびその製造方法
JP4126359B2 (ja) * 2002-03-01 2008-07-30 新電元工業株式会社 炭化けい素ショットキーダイオードおよびその製造方法
US7262434B2 (en) 2002-03-28 2007-08-28 Rohm Co., Ltd. Semiconductor device with a silicon carbide substrate and ohmic metal layer
JP3890311B2 (ja) 2002-03-28 2007-03-07 ローム株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20070134897A1 (en) 2007-06-14
TW200534377A (en) 2005-10-16
US7507650B2 (en) 2009-03-24
CN1938857A (zh) 2007-03-28
CN100463216C (zh) 2009-02-18
EP1739753A4 (en) 2008-08-27
WO2005093840A1 (ja) 2005-10-06
EP1739753A1 (en) 2007-01-03
KR100797855B1 (ko) 2008-01-24

Similar Documents

Publication Publication Date Title
KR100797855B1 (ko) 쇼트키 접합형 반도체 장치의 제조방법
JP4021448B2 (ja) ショットキー接合型半導体装置の製造方法
US7902054B2 (en) Schottky barrier semiconductor device and method for manufacturing the same
JP4185215B2 (ja) ＳｉＣウエハ、ＳｉＣ半導体デバイス、および、ＳｉＣウエハの製造方法
US6995396B2 (en) Semiconductor substrate, semiconductor device and method for fabricating the same
EP1981076B1 (en) Method for manufacturing silicon carbide semiconductor device
EP1215730B9 (en) SiC WAFER, SiC SEMICONDUCTOR DEVICE AND PRODUCTION METHOD OF SiC WAFER
JP5285202B2 (ja) バイポーラ型半導体装置およびその製造方法
JP3692076B2 (ja) ＳｉＣ単結晶およびその成長方法
JP5011493B2 (ja) 炭化珪素半導体素子の製造方法
US20080318359A1 (en) Method of manufacturing silicon carbide semiconductor substrate
JP4879507B2 (ja) バイポーラ型半導体装置の順方向電圧回復方法、積層欠陥縮小方法およびバイポーラ型半導体装置
US8455269B2 (en) Method for recovering an on-state forward voltage and, shrinking stacking faults in bipolar semiconductor devices, and the bipolar semiconductor devices
JP2007235162A (ja) ショットキー接合型半導体装置
US20040217457A1 (en) System and method for fabricating diodes
WO2023058491A1 (ja) 炭化ケイ素の積層欠陥を低減する方法及びその方法により作製された構造
WO2023058493A1 (ja) エピタキシャル層のキャリア濃度を均一化する方法及びそれらの方法により作製された構造
JP2006237125A (ja) バイポーラ型半導体装置の運転方法およびバイポーラ型半導体装置
WO2023058492A1 (ja) ドーパントの活性化率を向上させる方法及びそれらの方法により作製された構造
JP2008288482A (ja) 炭化珪素半導体素子及びその製造方法
WO2008015764A1 (fr) Procédé de fonctionnement d&#39;un dispositif semi-conducteur bipolaire et dispositif semi-conducteur bipolaire

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111226

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20121226

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee