JP4021448B2 - ショットキー接合型半導体装置の製造方法 - Google Patents

ショットキー接合型半導体装置の製造方法 Download PDF

Info

Publication number
JP4021448B2
JP4021448B2 JP2005089226A JP2005089226A JP4021448B2 JP 4021448 B2 JP4021448 B2 JP 4021448B2 JP 2005089226 A JP2005089226 A JP 2005089226A JP 2005089226 A JP2005089226 A JP 2005089226A JP 4021448 B2 JP4021448 B2 JP 4021448B2
Authority
JP
Japan
Prior art keywords
schottky
heat treatment
sic
single crystal
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005089226A
Other languages
English (en)
Other versions
JP2005311347A (ja
Inventor
智宣 中村
秀一 土田
俊之 三柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Central Research Institute of Electric Power Industry
Original Assignee
Central Research Institute of Electric Power Industry
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Central Research Institute of Electric Power Industry filed Critical Central Research Institute of Electric Power Industry
Priority to JP2005089226A priority Critical patent/JP4021448B2/ja
Publication of JP2005311347A publication Critical patent/JP2005311347A/ja
Application granted granted Critical
Publication of JP4021448B2 publication Critical patent/JP4021448B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

本発明は、炭化珪素エピタキシャル層の表面にショットキー電極層を形成するショットキー接合型半導体装置の製造方法に関する。
炭化珪素(SiC)は、Siと比べてバンドギャップが約3倍、飽和ドリフト速度が約2倍、絶縁破壊電界強度が約10倍と優れた物性値を有する半導体であることから、電力用半導体装置の材料として開発が進み、現在ではSiCを用いたショットキーダイオードが市販されるに至っている。
このショットキーダイオードは、昇華法などにより結晶成長させたSiCのバルク単結晶をウエハ状にスライスして得られたSiC単結晶基板と、このSiC単結晶基板の表面から化学気相蒸着法(CVD:Chemical Vapor Deposition)でSiC単結晶膜を成長さ
せたエピタキシャル層と、このエピタキシャル層の表面にスパッタ法、真空蒸着法などにより形成したショットキー電極と、SiC単結晶基板の裏面側に形成したオーミック電極とから構成される。ショットキー電極の材料としては、ニッケル、チタンなどが用いられている(特許文献1)。
ショットキーダイオードのような、ショットキー接合型の電力用半導体装置では、電力損失を小さくする必要がある。順方向への通電時における電力損失と、逆方向電圧の作用時におけるリーク電流などによる電力損失との総和に基づいたショットキーダイオードの電力損失は、ショットキー電極とSiCエピタキシャル層との接合界面におけるショットキー障壁の高さ(SBH:Schottky Barrier Height)に依存する。
例えば、50%デューティーサイクルにおけるショットキーダイオードの電力損失密度は1/2(Vff+Vrr)と記載できる(非特許文献1)。ここで、Vrは逆方向電圧
、Jfは順方向電流、Vfは順方向電圧、Jrは逆方向電流である。ショットキーダイオー
ドの評価はVrとJfで表現される。一方、VfとJrはSBHに依存する。一例として、Jfを100Acm-2、Vrを4kVとして4H−SiCショットキーダイオードの電力損失を計算すると、25℃〜200℃の範囲内において、SBHが1.18〜1.3eVであるときに最小になる。
逆方向耐電圧が0.6〜5.0kV程度であるショットキーダイオードが使用されることが多いが、このような逆方向耐電圧では、SBHが0.9〜1.3eV程度である場合に電力損失が最小となる。しかし、ニッケルもしくはチタンでショットキー電極を形成した場合、そのSBHは、ニッケルで1.6eV、チタンで0.8eV程度となり、ショットキーダイオードの電力損失を最小にすることはできない。
SiC層上にTiでショットキー電極を形成した後、所定温度で熱処理を行うことによりSBHを制御することが提案されている。ところが、このようにチタンなどでショットキー電極を形成したものに熱処理を施すと、図2にも示したように、ショットキーダイオードの性能を表すパラメータである理想因子(n因子)の値が増大して、理想的な値である1から大きく離れてしまう。
一般に、ショットキー障壁界面を通過する電流が障壁の山の上だけを通過する場合、すなわち熱拡散電流輸送のみであるとした場合では、電圧に対して電流が指数関数的に増大し、電流値はexp(eV/kT)−1(ここで、eは素電荷、Vは電圧、kはボルツマ
ン定数、Tは温度)と表される。しかし、障壁の山の上だけでなく、障壁の内部をトンネリングなどにより通過する場合では、電圧が低くても電流が流れてしまい、電流値は上式からずれるため、電圧Vを見かけ上、式に合うようにV/nで置き換えて、電流値はexp(eV/nkT)−1と表現される。このnが理想因子であり、熱拡散輸送電流のみの理想的な場合ではn=1であるが、各種の要因によりこれ以外の電流が流れる実際の場合では、n因子の値は1よりも大きくなる。
上記したように、Tiなどでショットキー電極を形成した後、SBHを制御するために所定温度での熱処理を行うとn因子の値は1よりも大幅に増加してショットキーダイオードの性能が劣化し、例えば逆方向電圧の作用時におけるリーク電流が増加してしまうなどの問題があった。
特開2000−188406号公報 「アイイーイーイー トランス エレクトロン デバイシス(IEEE Trans. Electron Devices)」1993年3月、第40巻、第3号、p.645−655 「アイイーイーイー トランス エレクトロン デバイシス(IEEE Trans. Electron Devices)」2002年4月、第49巻、第4号、p.665−672
本発明は、上記したような従来技術における問題点を解決するためになされたものであり、ショットキーダイオードで多く使用される0.6〜5.0kV程度の耐電圧のものを得る際に、n因子を増加させることなく、ショットキー障壁の高さを電力損失が最小となる所望の値に制御可能なショットキー接合型半導体装置の製造方法を提供することを目的としている。
本発明者は、モリブテンを用いてショットキー電極を形成して熱処理を行うことにより、n因子を約1.05以下に保った状態で、ショットキー障壁の高さを1.0〜1.3eVと、電力損失が最小となる領域において所望の最適値に制御することができることを見出し本発明を完成するに至った。
本発明のショットキー接合型半導体装置の製造方法は、炭化珪素単結晶基板上に形成された炭化珪素エピタキシャル層の表面にショットキー電極を形成するショットキー接合型半導体装置の製造方法であって、
4H−SiC単結晶基板の裏面にオーミック電極を形成し、オーミック電極として機能するように熱処理を施した後、
n型の4H−SiCエピタキシャル層の表面にモリブテンからなるショットキー電極を形成し、600〜900℃で熱処理することによって、4H−SiCエピタキシャル層とショットキー電極との界面で合金化反応を起こして該界面に合金層を形成し、これにより
、n因子を1.05以下に保った状態で 熱処理前におけるショットキー障壁の高さから
1.2〜1.27eVの範囲内の値までショットキー障壁の高さを増加させることを特徴としている。
また、600〜700℃で熱処理を行うことで、n因子を1.05以下に保った状態で、熱処理前におけるショットキー障壁の高さから1.2〜1.25eVの範囲内の値までショットキー障壁の高さを増加させることができる
本発明によれば、n因子を大幅に増加させることなく、ショットキー障壁の高さを電力損失が最小となる領域において所望の値に制御することができる。
また、製造時においてショットキー電極に対して予め高温の熱処理が加えられているので、高温環境下の特性がよく、さらにサージ電流等による発熱に対する耐熱性が高いショットキー接合型半導体装置を得ることができる。
以下、図面を参照しながら本発明の実施形態について説明する。図1(a)〜(d)は、本発明の一実施形態におけるショットキーダイオードの製造工程を説明する断面図である。図1(a)において、1はSiC単結晶基板、2はSiCエピタキシャル層、3はイオン注入層である。SiC単結晶基板1は、高濃度(5×1018cm-3)に不純物がドープされたn型の4H−SiC基板であり、昇華法(改良レーリー法)により結晶成長させたSiCのバルク結晶をスライスしたものを使用している。
改良レーリー法による場合、例えば、坩堝にSiC粉末を入れて2200〜2400℃で加熱して気化し、種結晶の表面に典型的には0.8〜1mm/hの速度で堆積させてバルク成長させる。得られたインゴットを所定の厚さに、所望の結晶面が表出するようにスライスしてSiC単結晶基板1が得られる。
このSiC単結晶基板1の表面を研磨処理などで平滑化する。切り出したウエハの表面を、水素エッチング、化学機械研磨(CMP:Chemical Mechanical Polishing)などにより処理して鏡面状に平滑化すると、エピタキシャル膜へのベーサルプレーン転位の伝播密度が低減する。
次に、SiC単結晶基板1の平滑化した表面からCVD法によってSiC単結晶膜をエピタキシャル成長させる。Cの原料ガスとしはプロパン等が用いられ、Siの原料ガスとしてはシラン等が用いられる。これらの原料ガスと、水素等のキャリアガスと、ドーパントガスである窒素との混合ガスをSiC単結晶基板の表面に供給する。
これらのガス雰囲気下、例えば1500〜1600℃、40〜80Torrの条件で、2〜20μm/hの成長速度でSiCをエピタキシャル成長させる。これにより、SiC単結晶基板1と同一の結晶型である4H−SiC単結晶がステップフロー成長し、不純物として窒素が2.2×1015cm-3ドープされた膜厚30μmのSiCエピタキシャル層2が形成される。
エピタキシャル成長を行うための具体的な装置としては、縦型ホットウォール炉を用いることができる。縦型ホットウォール炉には、石英で形成された水冷2重円筒管が設置され、水冷2重円筒管の内部には、円筒状断熱材、グラファイトで形成されたホットウォール、およびSiC単結晶基板を縦方向に保持するための楔形サセプタが設置されている。水冷2重円筒管の外側周囲には、高周波加熱コイルが設置され、高周波加熱コイルによりホットウォールを高周波誘導加熱し、ホットウォールからの輻射熱により、楔形サセプタに保持されたSiC単結晶基板を加熱する。SiC単結晶基板を加熱しながら水冷2重円筒管の下方より反応ガスを供給することによって、SiC単結晶基板の表面にSiCがエピタキシャル成長する。
SiC単結晶基板1の表面にSiCエピタキシャル層2を成膜した後、この基板を洗浄し、次いで熱酸化炉に基板を導入して1125℃で1時間程度の酸化処理を施す。これによって、イオン注入時に汚染を防止するための保護膜として作用する酸化膜をSiCエピタキシャル層2の上に形成する。
次に、フォトリソグラフィーによって酸化膜の一部を除去して開口を形成し、この開口からSiCエピタキシャル層2を露出させる。その後、この開口からp型不純物となるアルミニウムをイオン注入し、アルミイオン注入層3(JTE:Junction Termination Extension)を形成する。このアルミイオン注入層3は、後に形成するショットキー電極の周縁部における電界集中を緩和して耐電圧性を向上するために、ショットキー電極の周縁部
となる位置に形成される。アルミイオン注入層3中のアルミイオン濃度は、中心から外部に向かって濃度が低くなるように制御され、アルミイオン濃度は中心において2.2×1018cm-3、外部において3×1017cm-3となっている。アルミイオンを注入した後、アルミニウムを電気的に活性化するために1700℃で3分間の熱処理を施す。
次に、得られた基板を洗浄した後、1200℃で5時間の酸化処理を施し、図1(b)に示したように、基板の両面にSiO2の酸化膜4,5を形成する。SiC単結晶基板1
の裏面側の酸化膜5をバッファードフッ酸により除去した後、図1(c)に示したように、この裏面に真空蒸着法により膜厚350nmのニッケル膜6を堆積させ、次いで、1050℃で90秒間の熱処理を施す。この熱処理によって、図1(d)に示したように、ニッケル膜6とSiC単結晶基板1は合金(ニッケルシリサイド)層を形成し、オーミック電極7として機能する。
オーミック電極7を形成した後、上記と同様にフォトリソグラフィーによりショットキー電極を形成する領域の酸化膜4を除去する。次いで、スパッタ法により、室温〜50℃程度で数分間、スパッタガスとしてArを用いてSiCエピタキシャル層2の表面にモリブテン膜8(ショットキー電極)を膜厚100nmで堆積する。
モリブテン膜8を堆積した後、所定温度で熱処理を施す。好ましくはアルゴン、窒素などの不活性ガスの雰囲気下で熱処理する。
この熱処理によって、炭化珪素エピタキシャル層2とショットキー電極8との界面で合金化が進行し、界面に数nmの合金層が形成される。この合金層の存在は、高分解能透過型電子顕微鏡によってコントラスト像として確認することができる。合金層の組成は、MoCとMoSiとからなるアロイであると考えられる。
熱処理によって合金層を形成することにより、ショットキーダイオードの使用時において温度条件などの変動に対して物性を安定化するとともに、電力損失が最小となる領域においてSBHが所望の値となるようにSBHを制御することができる。すなわち、300〜1200℃、好ましくは400〜700℃の範囲内で熱処理を施すことによって、SBHを1.1〜1.3eV(400〜700℃では1.1〜1.25eV)の間で任意に制御することができる。この際、n因子はこの温度範囲における熱処理によってはほとんど変動せずに、1に近い低い値に保たれる。
熱処理温度とSBH、および熱処理温度とn因子との関係を図2に示す。このように、モリブテンを使用した場合、SBHは熱処理前の約1.1eVから、600℃では約1.2eVまで増加するとともに、n因子は1.05以下のほぼ一定値に保たれる。なお、図示していないが熱処理温度900℃ではSBHが1.27eV、n因子は1.05以下であった。本実施形態では、600℃で10分間熱処理することにより、耐電圧4kVの場合に電力損失を低減するための最適値である1.2eVにSBHを調節した。
これに対して、従来からショットキー電極に使用されている金属の一つであるチタンでは、図2に示したように、熱処理を施すことによりSBHを制御することはできるが、同時にn因子が大幅に変動、増加するため、これによって逆方向電圧の印加時におけるリーク電流が増加するなど素子の性能に影響してしまう。
本実施形態により得られたショットキーダイオードについて順方向および逆方向の電流電圧測定を20℃の温度下において行った結果を図3に示す。図3(a)は順方向特性、図3(b)は逆方向特性である。特性オン抵抗(Ron)は12.2mΩcm2、特性オ
ン電圧(Vf:順方向電流密度が100Acm-2となる電圧)は2.2Vであり、耐電圧は4.4kVであった。このように、高い耐電圧を有するとともに、特性オン抵抗および
特性オン電圧が非常に低い、電力損失の少ないショットキーダイオードが得られた。
上記の実施形態に準じて作製した2つのショットキーダイオードの物性値を下記に示す。
[ショットキーダイオード(1)]
SBH:1.27V
n因子:1.02
(以下、20℃における測定値)
特性オン抵抗:12.20mΩcm2
特性オン電圧:2.16V
耐電圧:4.40V
リーク電流密度:0.66mAcm-2(逆方向電圧4.0kV)
[ショットキーダイオード(2)]
SBH:1.28V
n因子:1.02
(以下、20℃における測定値)
特性オン抵抗:9.07mΩcm2
特性オン電圧:1.89V
耐電圧:4.15V
リーク電流密度:0.14mAcm-2(逆方向電圧3.5kV)
0.96mAcm-2(逆方向電圧4.0kV)
(以下、150℃における測定値)
特性オン抵抗:29.46mΩcm2
特性オン電圧:3.64V
リーク電流密度:0.30mAcm-2(逆方向電圧3.0kV)
なお、ショットキーダイオード(2)の逆方向電圧3.5kVにおけるリーク電流密度0.14mAcm-2は、上記の非特許文献2において報告された5-kV Ni-4H-SiCショットキーダイオードの1/100以下の値であるにもかかわらず、特性オン電圧(at 25Acm-2)はその約1/2の値であった。
さらに、ショットキーダイオード(2)を150℃において順方向電流100mAcm-2、逆電圧3kVで作動させたところ、オン状態とオフ状態における電力損失はそれぞれ364Wcm-2、0.9Wcm-2であった。このように、高温環境下においてもオフ状態の電力損失はオン状態と比較して非常に小さい。
本発明では、製造工程において予めショットキー電極に高温の熱処理が加えられているので、本発明により得られるショットキーダイオードは高温下においても安定した作動が可能であり、高温環境下の特性がよい。例えば、上記の例のように高温下においてもリーク電流が非常に少なく、例えば250℃でも作動が可能である。また、ダイオード等に突発的に流れるサージ電流によって発熱しても、上記したように予めショットキー電極に高温の熱処理が加えられているので損傷しにくく、耐熱性が高い。
以上、本発明の好ましい実施形態について説明したが、本発明はこの実施形態に限定されるものではなく、その要旨を逸脱しない範囲内において各種の変形、変更が可能である。その一例を以下に示す。
SiC単結晶基板として、改良レーリー法によりバルク成長させたものの他、CVD法によってバルク成長させたものを用いてもよい
本発明ではSiC単結晶基板のエピタキシャル成長を行う結晶面、結晶方位特に限定されない。SiC単結晶基板のエピタキシャル成長を行う結晶面としては、例えば(0001)Si面、(000−1)C面、(11−20)面、(01−10)面、(03−38)面などが挙げられる。
(0001)Si面、(000−1)C面でエピタキシャル成長させる場合、[01−
10]方向、[11−20]方向、あるいは[01−10]方向と[11−20]方向との中間
方向のオフ方位に、例えば1〜12°のオフ角で傾斜させて切り出した基板を使用し、この結晶面からステップフロー成長技術によりSiCをエピタキシャル成長させる。
なお、上記において、格子方位および格子面について、個別方位は[]、個別面は()で示し、負の指数については結晶学上、”−”(バー)を数字の上に付けることになっているが、明細書の作成の都合上、数字の前に負号を付けてこれに代えている。
ショットキー電極の周縁部における電界集中を緩和するために、本実施形態のようにイオン注入層を形成する場合、例えばSiCエピタキシャル層の導電型とは逆の導電型の他の不純物をイオン注入してもよい。
モリブテンをSiCエピタキシャル層上に堆積する方法として、スパッタ法の他、真空蒸着法、電子ビーム法などを用いてもよい。
上記の実施形態ではショットキーダイオードのショットキー電極にモリブテンを用いて熱処理したが、この他、本発明は、例えばゲート電極としてショットキー電極を用いるMESFETなどのショットキー接合型半導体装置の製造にも適用される。
図1は、本発明の一実施形態におけるショットキーダイオードの製造工程を説明する断面図である。 図2は、熱処理温度とSBHおよびn因子との関係を示したグラフである。 図3は、本発明の製造方法によって得られたショットキーダイオードについて順方向および逆方向の電流電圧測定を行った結果を示したグラフであり、図3(a)は順方向特性、図3(b)は逆方向特性を示す。
符号の説明
1 SiC単結晶基板
2 SiCエピタキシャル層
3 イオン注入層
4 SiO2酸化膜
5 SiO2酸化膜
6 ニッケル膜
7 オーミック電極
8 モリブテン膜

Claims (2)

  1. 炭化珪素単結晶基板上に形成された炭化珪素エピタキシャル層の表面にショットキー電極を形成するショットキー接合型半導体装置の製造方法であって、
    4H−SiC単結晶基板の裏面にオーミック電極を形成し、オーミック電極として機能するように熱処理を施した後、
    n型の4H−SiCエピタキシャル層の表面にモリブテンからなるショットキー電極を形成し、600〜900℃で熱処理することによって、4H−SiCエピタキシャル層とショットキー電極との界面で合金化反応を起こして該界面に合金層を形成し、これにより、n因子を1.05以下に保った状態で 熱処理前におけるショットキー障壁の高さから
    1.2〜1.27eVの範囲内の値までショットキー障壁の高さを増加させることを特徴とするショットキー接合型半導体装置の製造方法。
  2. ショットキー電極を形成した後600〜700℃で熱処理を施し、これにより、n因子を1.05以下に保った状態で、熱処理前におけるショットキー障壁の高さから1.2〜1.25eVの範囲内の値までショットキー障壁の高さを増加させることを特徴とする請求項1に記載のショットキー接合型半導体装置の製造方法
JP2005089226A 2004-03-26 2005-03-25 ショットキー接合型半導体装置の製造方法 Expired - Fee Related JP4021448B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005089226A JP4021448B2 (ja) 2004-03-26 2005-03-25 ショットキー接合型半導体装置の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004092660 2004-03-26
JP2005089226A JP4021448B2 (ja) 2004-03-26 2005-03-25 ショットキー接合型半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007118528A Division JP2007235162A (ja) 2004-03-26 2007-04-27 ショットキー接合型半導体装置

Publications (2)

Publication Number Publication Date
JP2005311347A JP2005311347A (ja) 2005-11-04
JP4021448B2 true JP4021448B2 (ja) 2007-12-12

Family

ID=35439694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005089226A Expired - Fee Related JP4021448B2 (ja) 2004-03-26 2005-03-25 ショットキー接合型半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4021448B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7812441B2 (en) 2004-10-21 2010-10-12 Siliconix Technology C.V. Schottky diode with improved surge capability
TWI278090B (en) 2004-10-21 2007-04-01 Int Rectifier Corp Solderable top metal for SiC device
US9419092B2 (en) 2005-03-04 2016-08-16 Vishay-Siliconix Termination for SiC trench devices
US7834376B2 (en) 2005-03-04 2010-11-16 Siliconix Technology C. V. Power semiconductor switch
US8368165B2 (en) 2005-10-20 2013-02-05 Siliconix Technology C. V. Silicon carbide Schottky diode
JP2007220889A (ja) 2006-02-16 2007-08-30 Central Res Inst Of Electric Power Ind ショットキー接合型半導体素子およびその製造方法
JP2007220888A (ja) * 2006-02-16 2007-08-30 Central Res Inst Of Electric Power Ind 超格子構造による耐放射線性を有する炭化珪素半導体素子およびその運転方法
WO2008016619A1 (en) * 2006-07-31 2008-02-07 Vishay-Siliconix Molybdenum barrier metal for sic schottky diode and process of manufacture
JP5078314B2 (ja) * 2006-10-18 2012-11-21 ローム株式会社 ショットキーバリアダイオードおよびその製造方法
JP2010157547A (ja) 2008-12-26 2010-07-15 Showa Denko Kk 炭化珪素半導体素子の製造方法
JP5428435B2 (ja) * 2009-03-24 2014-02-26 株式会社デンソー ショットキーバリアダイオードを備えた半導体装置およびその製造方法
JP5497409B2 (ja) * 2009-11-09 2014-05-21 株式会社デンソー 半導体装置の製造方法
JPWO2013183677A1 (ja) 2012-06-06 2016-02-01 ローム株式会社 半導体装置およびその製造方法
JP5529217B2 (ja) * 2012-07-17 2014-06-25 株式会社日立製作所 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2005311347A (ja) 2005-11-04

Similar Documents

Publication Publication Date Title
JP4021448B2 (ja) ショットキー接合型半導体装置の製造方法
KR100797855B1 (ko) 쇼트키 접합형 반도체 장치의 제조방법
US7902054B2 (en) Schottky barrier semiconductor device and method for manufacturing the same
JP5285202B2 (ja) バイポーラ型半導体装置およびその製造方法
EP1981076B1 (en) Method for manufacturing silicon carbide semiconductor device
US6995396B2 (en) Semiconductor substrate, semiconductor device and method for fabricating the same
JP4185215B2 (ja) SiCウエハ、SiC半導体デバイス、および、SiCウエハの製造方法
US20070290211A1 (en) Bipolar Semiconductor Device and Process for Producing the Same
JP5011493B2 (ja) 炭化珪素半導体素子の製造方法
JP4879507B2 (ja) バイポーラ型半導体装置の順方向電圧回復方法、積層欠陥縮小方法およびバイポーラ型半導体装置
US20220336589A1 (en) Contact structures for n-type diamond
US8455269B2 (en) Method for recovering an on-state forward voltage and, shrinking stacking faults in bipolar semiconductor devices, and the bipolar semiconductor devices
JP2007235162A (ja) ショットキー接合型半導体装置
JP2007027630A (ja) バイポーラ型半導体装置およびその製造方法
WO2023058493A1 (ja) エピタキシャル層のキャリア濃度を均一化する方法及びそれらの方法により作製された構造
JP2006237125A (ja) バイポーラ型半導体装置の運転方法およびバイポーラ型半導体装置
JP2000106350A (ja) オーミック電極の製造方法及び半導体素子の製造方法
WO2023058492A1 (ja) ドーパントの活性化率を向上させる方法及びそれらの方法により作製された構造
WO2008015764A1 (fr) Procédé de fonctionnement d'un dispositif semi-conducteur bipolaire et dispositif semi-conducteur bipolaire
JP2000236099A (ja) SiCショットキーダイオードの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050727

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20050816

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20050907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050914

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051031

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20051031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061004

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070426

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070926

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4021448

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101005

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131005

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees