CN100428436C - 一种通过导纳值测量提取肖特基势垒高度的测试方法 - Google Patents
一种通过导纳值测量提取肖特基势垒高度的测试方法 Download PDFInfo
- Publication number
- CN100428436C CN100428436C CNB2006101186906A CN200610118690A CN100428436C CN 100428436 C CN100428436 C CN 100428436C CN B2006101186906 A CNB2006101186906 A CN B2006101186906A CN 200610118690 A CN200610118690 A CN 200610118690A CN 100428436 C CN100428436 C CN 100428436C
- Authority
- CN
- China
- Prior art keywords
- mrow
- mfrac
- msub
- math
- barrier height
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 35
- 238000010998 test method Methods 0.000 title abstract description 5
- 238000000034 method Methods 0.000 claims abstract description 19
- 238000005259 measurement Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 6
- 238000012360 testing method Methods 0.000 abstract description 8
- 230000003071 parasitic effect Effects 0.000 description 6
- 238000000605 extraction Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- VLJQDHDVZJXNQL-UHFFFAOYSA-N 4-methyl-n-(oxomethylidene)benzenesulfonamide Chemical compound CC1=CC=C(S(=O)(=O)N=C=O)C=C1 VLJQDHDVZJXNQL-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910021340 platinum monosilicide Inorganic materials 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910008814 WSi2 Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明属于微电子技术领域,具体为一种肖特基势垒高度的测试方法。本方法的核心内容为:通过测量肖特基二极管在零偏压和适当正向偏压下的导纳值,即可准确计算出该二极管的势垒高度。特别是对势垒高度偏低(<0.4eV)的肖特基二极管,与传统电流-电压拟合法(I-V)、电容-电压拟合法(1/C2-V)提取势垒高度相比,本方法有效减少了二极管串连电阻对提取过程的影响,从而解决了传统I-V法、1/C2-V法无法正确提取出较低势垒高度的难题。由于本方法只需要测量肖特基二极管在零偏压和适当正向偏压下的导纳值、不需要制备特殊样品结构,因此具有简单、方便、准确度高、实用性强的特点。
Description
技术领域
本发明属于微电子技术领域,具体涉及一种通过导纳值测量提取肖特基势垒高度的测试方法。
背景技术
器件尺寸按比例缩小是集成电路持续快速进步的技术规律。自上世纪九十年代以来集成电路器件尺寸不断缩小,已逐步从亚微米/深亚微米进入到亚0.1微米(即纳米CMOS)。随着器件尺寸进入亚0.1微米,特别是当技术发展至45纳米及以下时,源漏接触电阻对器件特性的影响越来越严重。对于一个典型的金属-氧化物-半导体场效应晶体管(MOSFET)来说,除了沟道电阻外,其余电阻均为寄生电阻(包括源漏接触电阻)。为保证器件的驱动能力,寄生电阻希望越小越好。在寄生电阻各分量中,由于源漏接触电阻反比于接触面积,随着器件尺寸二维减小,其在器件总寄生电阻中所占的比重迅速增大。在45纳米及以下技术中接触电阻已成为器件小型化时首要考虑的重要因素[1]。
接触电阻等于接触电阻率除以接触面积所得的商。集成电路器件尺寸的不断缩小,使得接触面积不断加速缩小(两维减小)。因此为了降低接触电阻,只有减小接触电阻率。从金半接触理论角度来看,接触电阻率与金半接触的肖特基势垒高度和半导体的掺杂浓度紧密相关,其依赖关系为 如果沿用目前的硅化物/Si接触体系(势垒高度约为0.6eV),则获得10-7Ω·cm2和10-8Ω·cm2等超低接触电阻率需要达到的掺杂浓度为2×1020和5×1020cm-3,而这已经接近或超过硼、砷等杂质在Si中的固溶度,所以降低金半接触势垒已成为降低接触电阻率的最有效方法。低势垒接触将是实现超低接触电阻率的必由之路。
但是对于势垒高度偏低的肖特基二极管,其整流特性将变得不明显甚至消失,从而往往呈现出欧姆接触的假象。这是由于此时肖特基二极管的寄生串联电阻的影响已远高于肖特基势垒本身对电流特性的影响。因此传统简单的电流-电压(I-V)拟合法和电容-电压(1/C2-V)拟合法往往失效,需要研究和确立可靠的势垒高度表征新方法。为此,在不需要制备特殊肖特基二极管测试结构的前提下,本发明提出了一种基于导纳值测试的新型势垒高度提取方法,并已成功地用于表征WSi2/n-Si等具有较高势垒的接触体系以及PtSi/p-Si等具有较低势垒的接触体系。
发明内容
本发明的目的在于提出一种肖特基势垒高度的测试方法,以减小肖特基二极管寄生串联电阻对势垒高度提取的影响,特别是解决传统简单的电流-电压(I-V)拟合法和电容-电压(1/C2-V)拟合法对较低势垒高度肖特基二极管势垒高度提取失效的问题。
本发明提出的肖特基势垒高度的测试方法,是基于肖特基二极管热电子发射理论,在特定条件下对流经二极管的电流公式进行重新推导,进而得出肖特基势垒高度与零偏压和适当正向偏压下的导纳值之间的关系式,最终得到肖特基势垒高度,其推导过程如下:
1)对于一个真实的肖特基二极管,串连电阻总是客观存在的。处理这样的二极管,按照惯例本发明使用如图1所示的串连电路模型。其中D代表不计入串连电阻的二极管本身;Rs代表纯串连电阻;V代表在真实二极管上所加偏压;I代表流经二极管的电流。
2)根据经典热电子发射理论,在偏压V下,流经二极管的电流I表示为:
其中,
3)根据经典热电子发射理论,当肖特基二极管在零偏压附近工作时, 由于exp(x)≈1+x(x→0),因而由2)可得,
进而可以推导出二极管零偏压下导纳表达式:
4)根据经典热电子发射理论,当肖特基二极管在较大正向偏压下V1工作时,(V-IRs)>3kT/q,由2)可得,
即,
进而可以推导出适当正向偏压下导纳表达式:
当正向电压Vl足够大时,流经二极管的电流I也会足够大,从而使 实际操作中,通常 即可,进而有
5)根据上述1)、2)对应的肖特基二极管在零偏压和适当正向偏压下的导纳值,可以推导出势垒高度表达式:
6)由于在4)中使用了 的近似,从而使φ0存在如下误差:
由此可知,为了减小误差,需要 即 (n=1)。通常只要在偏压Vl下满足 即可。此时,当1<n<2时,对应的误差为O.02~O.03eV。同时,由该误差公式可知,电流I越大,即正向偏压Vl越大,误差越小。
通过上述5)中的公式可以看出,根据零偏压和适当正向偏压下的导纳值(g0,g1)即可计算出肖特基二极管的势垒高度。由于在零偏压下的导纳测量可以最大程度的体现二极管本身势垒高度的信息,同时在适当正向偏压下的导纳测量又能高精度的提取串联电阻,因此与传统电流-电压(I-V)拟合法和电容-电压(1/C2-V)拟合法相比,本发明最大程度的减少了串连电阻对提取过程的影响,从而得到可靠的肖特基势垒高度值,具有简单、方便、准确度高、实用性强的特点。表1还列出了在各种不同精度下提取串连电阻所需要的最小正向偏压。
表1 在各种不同精度下模拟提取串连电阻所需要的最小正向偏压,单位V(模拟用二极管面积为0.00066cm2,A**=112A/cm2K2,T=293K,n=1);
表中标记:α为肖特基二极管电流-电压数据模拟所用势垒高度;β为根据电流-电压模拟数据,通过模拟导纳测量提取势垒高度的误差;γ为肖特基二极管电流-电压数据模拟所用串连电阻;“-”表示所需最小正向偏压超过100V。
符号注释:
a-二极管面积,单位cm2,
A**-理查德逊常数,n型衬底取112A/cm2·K2,p型衬底取32A/cm2·K2(安培/平方厘米·平方开),
T-绝对温度,单位K(开),
q-电子电荷,1.6×10-19C(库仑),
φ0-零偏压势垒高度,单位eV(电子伏特),
k-玻耳兹曼常数,1.38×10-23J/K(焦耳/开),
n-理想因子,是一个大于等于1的无单位数,
Rs-串连电阻,单位Ω(欧姆),
I0:二极管反向饱和电流,定义为 单位A(安培),
V1-用于测量g1的外加正向电压,单位V(伏),
g0-零偏压下肖特基二极管导纳值,单位S(西门子),
g1-正向偏压V1下肖特基二极管的导纳值,单位S(西门子),
V-外加电压,单位V,
I-回路电流,单位A。
具体实施方式
采用Agilent(Hewlett-Packard)4284A阻抗分析仪,分别测量肖特基二极管在零偏压和适当正向偏压下的导纳值(g0,g1),测试频率可选范围为10kHz~1MHz,脉冲电压幅度可选范围为5mV~20mV。根据公式 即可得出势垒高度。
以室温下(T=295K)PtSi/p-Si(001)低势垒肖特基二极管势垒高度提取为例,说明本发明的测试方法:
1)对P型衬底硅片,正电极接在硅片背部。测量二极管的I-V特性,如图2所示。
由I-V数据可知,该二极管已呈现表观欧姆接触特性,串联电阻~18Ω。当施加正向10V电压时,流经二极管的电流~560mA。室温下,正向10V的偏压可以满足条件 因此初步确定正向10V可以被用来测量g1。
2)采用阻抗分析仪C-G分析功能测量导纳值。对P型衬底硅片,正电极接在硅片背部。选择测试频率为10kHz,脉冲电压幅度为5mV,多次测量零偏压导纳值得平均值(g0:58.18mS);多次测量正向10V偏压下导纳值得平均值(g1:58.45mS)。从而有 即正向10V可以被用来提取g1。
3)根据实验测试所得导纳值,由公式 得出肖特基势垒高度,即φ0=0.29eV,误差为 对这种表
观I-V曲线呈现欧姆特性的二极管,传统电流-电压(I-V)拟合法和电容-电压(1/C2-V)拟合法根本无法进行可靠的势垒高度提取。
参考文献
[1]S.E.Thompson,R.S.Chau,T.Ghani,K.Mistry,S.Tyagi,and M.T.Bohr,“In search of‘forever’:continued transistor scaling one new material at a time”,IEEE Trans.Semicond.Manufact.,18,26-36(2005).。
Claims (1)
1、一种用于测量肖特基二极管势垒高度的方法,其特征在于通过测量肖特基二极管的导纳值,计算出势垒高度,其步骤为:
1)实验测量肖特基二极管在零偏压下的导纳值g0和适当正向偏压V1下的导纳值g1;
2)把测量所得的导纳值代入下述算式公式,得到肖特基二极管的势垒高度φ0:
其中,φ0为零偏压肖特基二极管势垒高度,单位为电子伏特;k为玻耳兹曼常数,取1.38×10-23焦耳/开;T为实验测量时样品的绝对温度,单位为开;q为电子电荷,取1.6×10-19库仑;a为二极管面积,单位为平方厘米;A**为理查德逊常数,n型衬底取112安培/平方厘米·平方开,p型衬底取32安培/平方厘米·平方开;g0、g1分别为零偏压和适当正向偏压V1下实验测量得到的导纳值,单位为西门子;所述适当正向偏压V1应同时满足: 和 其中I为偏压V1下流经肖特基二极管的电流,单位为安培。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006101186906A CN100428436C (zh) | 2006-11-23 | 2006-11-23 | 一种通过导纳值测量提取肖特基势垒高度的测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006101186906A CN100428436C (zh) | 2006-11-23 | 2006-11-23 | 一种通过导纳值测量提取肖特基势垒高度的测试方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1964012A CN1964012A (zh) | 2007-05-16 |
CN100428436C true CN100428436C (zh) | 2008-10-22 |
Family
ID=38083004
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2006101186906A Expired - Fee Related CN100428436C (zh) | 2006-11-23 | 2006-11-23 | 一种通过导纳值测量提取肖特基势垒高度的测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100428436C (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101251864B (zh) * | 2008-03-25 | 2012-06-06 | 上海集成电路研发中心有限公司 | 锗硅hbt雪崩外延层有效厚度计算方法及雪崩电流计算方法 |
CN101814100B (zh) * | 2009-02-25 | 2013-03-06 | 中国科学院微电子研究所 | 一种对肖特基势垒高度进行镜像力补偿修正的方法 |
CN102109570B (zh) * | 2009-12-28 | 2014-07-30 | 中国科学院微电子研究所 | 多偏置下场效应晶体管栅源电容的测量方法 |
CN102279288B (zh) * | 2011-06-30 | 2013-03-13 | 中国科学院苏州纳米技术与纳米仿生研究所 | 采用原子力显微镜测量样品界面势垒的装置以及方法 |
CN102520213B (zh) * | 2011-12-14 | 2013-09-25 | 中国科学院苏州纳米技术与纳米仿生研究所 | 界面势垒测量装置及测量界面势垒的方法 |
CN103149522A (zh) * | 2012-09-19 | 2013-06-12 | 上海集成电路研发中心有限公司 | 一种肖特基二极管势垒高度的提取方法 |
CN103576070B (zh) * | 2013-11-18 | 2016-02-17 | 上海电力学院 | 一种通过光伏测量提取肖特基势垒高度的方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005093840A1 (ja) * | 2004-03-26 | 2005-10-06 | Central Research Institute Of Electric Power Industry | ショットキー接合型半導体装置の製造方法 |
CN1681135A (zh) * | 2004-04-07 | 2005-10-12 | 中国科学院半导体研究所 | 氮化镓基肖特基势垒高度增强型紫外探测器及制作方法 |
-
2006
- 2006-11-23 CN CNB2006101186906A patent/CN100428436C/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005093840A1 (ja) * | 2004-03-26 | 2005-10-06 | Central Research Institute Of Electric Power Industry | ショットキー接合型半導体装置の製造方法 |
CN1681135A (zh) * | 2004-04-07 | 2005-10-12 | 中国科学院半导体研究所 | 氮化镓基肖特基势垒高度增强型紫外探测器及制作方法 |
Non-Patent Citations (6)
Title |
---|
具有阳极氧化层的N-InP肖特基势垒的研究. 胡冰华,周炳林,张洪方.电子学报,第13卷第1期. 1985 |
具有阳极氧化层的N-InP肖特基势垒的研究. 胡冰华,周炳林,张洪方.电子学报,第13卷第1期. 1985 * |
半导体器件物理. 施敏,183,184,194-197,电子工业出版社. 1987 |
半导体器件物理. 施敏,183,184,194-197,电子工业出版社. 1987 * |
施主掺杂钛酸钡陶瓷最大势垒高度计算. 赵双群.兰州大学学报,第36卷第1期. 2000 |
施主掺杂钛酸钡陶瓷最大势垒高度计算. 赵双群.兰州大学学报,第36卷第1期. 2000 * |
Also Published As
Publication number | Publication date |
---|---|
CN1964012A (zh) | 2007-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100428436C (zh) | 一种通过导纳值测量提取肖特基势垒高度的测试方法 | |
Dubois et al. | Measurement of low Schottky barrier heights applied to metallic source/drain metal–oxide–semiconductor field effect transistors | |
Martens et al. | On the correct extraction of interface trap density of MOS devices with high-mobility semiconductor substrates | |
Shen et al. | A fast measurement technique of MOSFETI/sub d/-V/sub g/characteristics | |
Jang et al. | Characterization of erbium-silicided Schottky diode junction | |
CN106896307A (zh) | 一种碳化硅mosfet导通电阻特性的建模方法 | |
Kenney et al. | Thermionic field emission explanation for nonlinear Richardson plots | |
CN107037284A (zh) | 测量以半导体为衬底的石墨烯微区迁移率的方法 | |
Sinha et al. | ESD reliability study of a-Si: H thin-film transistor technology: Physical insights and technological implications | |
Gromov et al. | Modified methods for the calculation of real Schottky-diode parameters | |
Zhang et al. | 1-nm spatial resolution in carrier profiling of ultrashallow junctions by scanning spreading resistance microscopy | |
Feil et al. | On the frequency dependence of the gate switching instability in silicon carbide MOSFETs | |
Husain et al. | High-quality Schottky contacts for limiting leakage currents in Ge-based Schottky barrier MOSFETs | |
Diab et al. | A new characterization technique for SOI wafers: Split C (V) in pseudo-MOSFET configuration | |
Song et al. | A high Schottky-barrier of 1.1 eV between Al and S-passivated p-type Si (100) surface | |
Acovic et al. | Characterization of hot-electron-stressed MOSFET's by low-temperature measurements of the drain tunnel current | |
Zhang et al. | Charge pumping measurements of radiation-induced interface-trap density in floating-body SOI FinFETs | |
CN112151403A (zh) | 基于无结型晶体管的表征方法 | |
US6465267B1 (en) | Method of measuring gate capacitance to determine the electrical thickness of gate dielectrics | |
US11367790B2 (en) | Body-contacted field effect transistors configured for test and methods | |
Qian et al. | Inversion-mode MOSFET's in polycrystalline silicon thin films: Characterization and modeling | |
Stavitski et al. | Specific contact resistance measurements of metal-semiconductor junctions | |
JP2008026028A (ja) | 半導体装置の特性評価方法及び試験装置 | |
Chim et al. | Monitoring oxide quality using the spread of the dC/dV peak in scanning capacitance microscopy measurements | |
Hughart et al. | Sensitivity analysis of a technique for the extraction of interface trap density in SiC MOSFETs from subthreshold characteristics |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081022 Termination date: 20121123 |