JPH0684967A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0684967A JPH0684967A JP23115892A JP23115892A JPH0684967A JP H0684967 A JPH0684967 A JP H0684967A JP 23115892 A JP23115892 A JP 23115892A JP 23115892 A JP23115892 A JP 23115892A JP H0684967 A JPH0684967 A JP H0684967A
- Authority
- JP
- Japan
- Prior art keywords
- molybdenum
- electrode
- metal
- resistance
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 化合物半導体と金属の界面構造の熱的な安定
性を維持しつつ、高いショットキー障壁と低い電気抵抗
を有する電極や配線を簡便な製造方法を用いて精度良く
実現する。 【構成】 III −Ｖ族化合物半導体上の多層構造を有す
る電極や配線において、化合物半導体や絶縁膜と接触す
る金属としてモリブデンを用い、電極や配線を構成する
金属にモリブデンよりも比抵抗が小さく、かつ電子ビー
ムあるいは抵抗加熱による蒸着が可能な材料を用いる。
性を維持しつつ、高いショットキー障壁と低い電気抵抗
を有する電極や配線を簡便な製造方法を用いて精度良く
実現する。 【構成】 III −Ｖ族化合物半導体上の多層構造を有す
る電極や配線において、化合物半導体や絶縁膜と接触す
る金属としてモリブデンを用い、電極や配線を構成する
金属にモリブデンよりも比抵抗が小さく、かつ電子ビー
ムあるいは抵抗加熱による蒸着が可能な材料を用いる。
Description
【０００１】
【産業上の利用分野】本発明は、III −Ｖ族化合物半導
体装置に関する。
体装置に関する。
【０００２】
【従来の技術】例えば、特開昭６２−５２９６２号公報
「半導体装置」によれば、ショットキー電極をモリブデ
ン上にタングステンを積層して形成することにより、耐
熱性向上と電極の信頼性向上を図っている。図４に従来
例の一例として、ＭＥＳＦＥＴの概略素子断面図を示
す。図４において、半絶縁性のＧａＡｓ基板２１上に、
アンドープＧａＡｓバッファ層２２、不純物ドープＧａ
Ａｓ動作層２３、不純物ドープＧａＡｓコンタクト抵抗
低減用キャップ層２４が、エピタキシャル成長法によ
り、順次積層されている。そして、不純物ドープＧａＡ
ｓ動作層２３の中央部表面上にモリブデン２５とモリブ
デン２５上に積層したタングステン２６によりゲート電
極が形成され、不純物ドープＧａＡｓコンタクト抵抗低
減用キャップ層２４上にソース電極２７およびドレイン
電極２８がそれぞれ設けられている。
「半導体装置」によれば、ショットキー電極をモリブデ
ン上にタングステンを積層して形成することにより、耐
熱性向上と電極の信頼性向上を図っている。図４に従来
例の一例として、ＭＥＳＦＥＴの概略素子断面図を示
す。図４において、半絶縁性のＧａＡｓ基板２１上に、
アンドープＧａＡｓバッファ層２２、不純物ドープＧａ
Ａｓ動作層２３、不純物ドープＧａＡｓコンタクト抵抗
低減用キャップ層２４が、エピタキシャル成長法によ
り、順次積層されている。そして、不純物ドープＧａＡ
ｓ動作層２３の中央部表面上にモリブデン２５とモリブ
デン２５上に積層したタングステン２６によりゲート電
極が形成され、不純物ドープＧａＡｓコンタクト抵抗低
減用キャップ層２４上にソース電極２７およびドレイン
電極２８がそれぞれ設けられている。
【０００３】一方、III −Ｖ族化合物半導体ＭＩＳ構造
上の絶縁膜上に電極を構成する材料としてはタングステ
ンシリサイド等が用いられている。図５に従来例の一例
として、ＭＩＳＦＥＴの概略素子断面図を示す。図５に
おいて、半絶縁性のＧａＡｓ基板１２１上に、アンドー
プＧａＡｓ電子走行層１２２、アンドープＡｌＧａＡｓ
絶縁膜層１２３、アンドープＧａＡｓ絶縁膜層１２４
が、エピタキシャル成長法により、順次積層されてい
る。そして、アンドープＧａＡｓ絶縁膜層１２４の中央
部表面上にタングステンシリサイド１２５によりゲート
電極が形成され、アンドープＧａＡｓ絶縁膜層１２４上
にソース電極１２６およびドレイン電極１２７がそれぞ
れ設けられている。
上の絶縁膜上に電極を構成する材料としてはタングステ
ンシリサイド等が用いられている。図５に従来例の一例
として、ＭＩＳＦＥＴの概略素子断面図を示す。図５に
おいて、半絶縁性のＧａＡｓ基板１２１上に、アンドー
プＧａＡｓ電子走行層１２２、アンドープＡｌＧａＡｓ
絶縁膜層１２３、アンドープＧａＡｓ絶縁膜層１２４
が、エピタキシャル成長法により、順次積層されてい
る。そして、アンドープＧａＡｓ絶縁膜層１２４の中央
部表面上にタングステンシリサイド１２５によりゲート
電極が形成され、アンドープＧａＡｓ絶縁膜層１２４上
にソース電極１２６およびドレイン電極１２７がそれぞ
れ設けられている。
【０００４】また、集積回路用ＭＥＳＦＥＴにおけるセ
ルフアライン構造においては、ゲートとオーミックの電
極配線はモリブデンスパッタ、リフトオフで形成されて
いる（エム・ベルツ等、アイ・イー・ディー・エム・テ
クノロジカル・ダイジェスト、２０１頁、１９７９年；
Ｍ．Ｂｅｒｔｈ ｅｔ ａｌ．， ＩＥＤＭ Ｔｅｃ
ｈ． Ｄｉｇ．， ２０１， １９７９）。図６に従来
例の一例として、ＩＣ用ＭＥＳＦＥＴの概略素子断面図
を示す。図６において、半絶縁性のＧａＡｓ基板２２１
上に不純物ドープＧａＡｓ動作層２２２をイオン注入に
より素子間分離を行い、不純物ドープＧａＡｓ動作層２
２２上にゲート電極２２３を形成し、ゲートパターンに
対してセルフアラインによりオーミック電極２２４を形
成する。ゲート電極２２３とオーミック電極２２４の配
線材料として、モリブデン２２５をスパッタ、リフトオ
フにより形成し、層間膜配線として酸化膜２２６を堆積
し、スルーホール堆積後、２層配線２２７が設けられて
いる。
ルフアライン構造においては、ゲートとオーミックの電
極配線はモリブデンスパッタ、リフトオフで形成されて
いる（エム・ベルツ等、アイ・イー・ディー・エム・テ
クノロジカル・ダイジェスト、２０１頁、１９７９年；
Ｍ．Ｂｅｒｔｈ ｅｔ ａｌ．， ＩＥＤＭ Ｔｅｃ
ｈ． Ｄｉｇ．， ２０１， １９７９）。図６に従来
例の一例として、ＩＣ用ＭＥＳＦＥＴの概略素子断面図
を示す。図６において、半絶縁性のＧａＡｓ基板２２１
上に不純物ドープＧａＡｓ動作層２２２をイオン注入に
より素子間分離を行い、不純物ドープＧａＡｓ動作層２
２２上にゲート電極２２３を形成し、ゲートパターンに
対してセルフアラインによりオーミック電極２２４を形
成する。ゲート電極２２３とオーミック電極２２４の配
線材料として、モリブデン２２５をスパッタ、リフトオ
フにより形成し、層間膜配線として酸化膜２２６を堆積
し、スルーホール堆積後、２層配線２２７が設けられて
いる。
【０００５】このように、高融点金属を電極や配線材料
として用いることにより熱的な安定を維持し、高信頼性
を得ることができる。
として用いることにより熱的な安定を維持し、高信頼性
を得ることができる。
【０００６】
【発明が解決しようとする課題】ところで、ショットキ
ー電極として、例えば特開昭６２−５２９６２号公報
「半導体装置」においては、ドライエッチング性を良好
に確保するためにモリブデン上にタングステンを形成し
ている。このように、モリブデン上にはタングステンを
形成する場合、また、特にドライエッチング工程を有す
る場合には、蒸着方法としてはスパッタ蒸着法が一般的
である。しかし、最近は、ドライプロセスによる表面キ
ャリアの減少等のダメージが問題となっており、ダメ−
ジに対する検討も盛んに行われている。（例えば、エイ
・ジャリル等、ジャーナル・アプライド・フィジック
ス、５９巻、３７７４頁、１９８６年；Ａ．Ｊａｌｉｌ
ｅｔａｌ．， Ｊ．Ａｐｐｌ．Ｐｈｙｓ．， ５９，
３７７４， １９８６）。一方、サブミクロン以下の
オーダーの微細パターンを形成する場合には、一般的に
リフトオフプロセスが適している。ところが、スパッタ
蒸着により積層された金属膜は、膜の成長方法が一定で
はないため、リフトオフ時の膜の分離が悪く、リフトオ
フプロセスにはあまり適していない。
ー電極として、例えば特開昭６２−５２９６２号公報
「半導体装置」においては、ドライエッチング性を良好
に確保するためにモリブデン上にタングステンを形成し
ている。このように、モリブデン上にはタングステンを
形成する場合、また、特にドライエッチング工程を有す
る場合には、蒸着方法としてはスパッタ蒸着法が一般的
である。しかし、最近は、ドライプロセスによる表面キ
ャリアの減少等のダメージが問題となっており、ダメ−
ジに対する検討も盛んに行われている。（例えば、エイ
・ジャリル等、ジャーナル・アプライド・フィジック
ス、５９巻、３７７４頁、１９８６年；Ａ．Ｊａｌｉｌ
ｅｔａｌ．， Ｊ．Ａｐｐｌ．Ｐｈｙｓ．， ５９，
３７７４， １９８６）。一方、サブミクロン以下の
オーダーの微細パターンを形成する場合には、一般的に
リフトオフプロセスが適している。ところが、スパッタ
蒸着により積層された金属膜は、膜の成長方法が一定で
はないため、リフトオフ時の膜の分離が悪く、リフトオ
フプロセスにはあまり適していない。
【０００７】そこで、タングステンの電子ビーム蒸着も
検討はされている（例えば、ケー・マツモト等、ジャパ
ン・ジャーナル・オブ・フィジックス、２１巻、Ｌ３９
３頁、１９８２年；Ｋ．Ｍａｔｓｕｍｏｔｏ ｅｔ ａ
ｌ．， Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．， ２１，
Ｌ３９３， １９８２）が、融点が３３２２℃である
ため、蒸発源からの輻射熱により、レジストが焼き付く
問題があり、輻射熱の対策として蒸着源を細線にして点
蒸着法を行っているが、これは蒸着速度が約０．３オン
グストローム／ｓｅｃと著しく遅く、実用化には難しい
問題があった。
検討はされている（例えば、ケー・マツモト等、ジャパ
ン・ジャーナル・オブ・フィジックス、２１巻、Ｌ３９
３頁、１９８２年；Ｋ．Ｍａｔｓｕｍｏｔｏ ｅｔ ａ
ｌ．， Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．， ２１，
Ｌ３９３， １９８２）が、融点が３３２２℃である
ため、蒸発源からの輻射熱により、レジストが焼き付く
問題があり、輻射熱の対策として蒸着源を細線にして点
蒸着法を行っているが、これは蒸着速度が約０．３オン
グストローム／ｓｅｃと著しく遅く、実用化には難しい
問題があった。
【０００８】また、ＭＩＳゲートとして利用されている
タングステンシリサイド等の高融点金属は、ショットキ
ー電極としても広く用いられているが、ショットキー障
壁の高さは０．６ｅＶ程度と低く、リーク電流が流れや
すくなることが知られており、電気抵抗が１００〜２０
０μΩ−ｃｍ以上で、単体金属に比べ高いことが問題と
なる。また、タングステンと同様、スパッタ蒸着による
成膜が一般的であり、微細パターンを形成するには厳し
い制御条件が必要となる。
タングステンシリサイド等の高融点金属は、ショットキ
ー電極としても広く用いられているが、ショットキー障
壁の高さは０．６ｅＶ程度と低く、リーク電流が流れや
すくなることが知られており、電気抵抗が１００〜２０
０μΩ−ｃｍ以上で、単体金属に比べ高いことが問題と
なる。また、タングステンと同様、スパッタ蒸着による
成膜が一般的であり、微細パターンを形成するには厳し
い制御条件が必要となる。
【０００９】一方、配線材料としてモリブデンを用いて
いるが、さらに抵抗を下げるためには、さらに比抵抗の
低い材料を積層する必要がある。
いるが、さらに抵抗を下げるためには、さらに比抵抗の
低い材料を積層する必要がある。
【００１０】本発明の目的は、電極や配線に用いる高融
点金属において問題となっていた高抵抗、低いショット
キー障壁に対し、化合物半導体と金属の界面構造の熱的
な安定性を維持しつつ、高いショットキー障壁と低い電
気抵抗を有する電極や配線を簡便な製造方法を用いて精
度良く実現することのできる半導体装置を提供すること
にある。
点金属において問題となっていた高抵抗、低いショット
キー障壁に対し、化合物半導体と金属の界面構造の熱的
な安定性を維持しつつ、高いショットキー障壁と低い電
気抵抗を有する電極や配線を簡便な製造方法を用いて精
度良く実現することのできる半導体装置を提供すること
にある。
【００１１】
【課題を解決するための手段】第１の発明は、III −Ｖ
族化合物半導体上に多層構造からなるショットキー電極
を有する半導体装置において、化合物半導体とショット
キー接触する金属がモリブデンであり、モリブデン上に
モリブデンよりも比抵抗が小さくかつ電子ビーム蒸着あ
るいは抵抗加熱による蒸着が可能な材料を用いたことを
特徴としている。
族化合物半導体上に多層構造からなるショットキー電極
を有する半導体装置において、化合物半導体とショット
キー接触する金属がモリブデンであり、モリブデン上に
モリブデンよりも比抵抗が小さくかつ電子ビーム蒸着あ
るいは抵抗加熱による蒸着が可能な材料を用いたことを
特徴としている。
【００１２】また、第２の発明は、III −Ｖ族化合物半
導体ＭＩＳ構造上の絶縁膜上に多層構造からなる電極を
有する半導体装置において、絶縁膜に接触する金属がモ
リブデンであり、モリブデン上にモリブデンよりも比抵
抗が小さくかつ電子ビーム蒸着あるいは抵抗加熱による
蒸着が可能な材料を用いたことを特徴としている。
導体ＭＩＳ構造上の絶縁膜上に多層構造からなる電極を
有する半導体装置において、絶縁膜に接触する金属がモ
リブデンであり、モリブデン上にモリブデンよりも比抵
抗が小さくかつ電子ビーム蒸着あるいは抵抗加熱による
蒸着が可能な材料を用いたことを特徴としている。
【００１３】また、第３の発明は、第１または第２の発
明において、多層構造を有する配線材料がモリブデンで
あり、モリブデン上にモリブデンよりも比抵抗が小さく
かつ電子ビーム蒸着あるいは抵抗加熱による蒸着が可能
な材料を用いたことを特徴としている。
明において、多層構造を有する配線材料がモリブデンで
あり、モリブデン上にモリブデンよりも比抵抗が小さく
かつ電子ビーム蒸着あるいは抵抗加熱による蒸着が可能
な材料を用いたことを特徴としている。
【００１４】
【作用】本発明において、例えば化合物半導体と接触す
る金属として、融点が２６１０℃であるモリブデンを用
いることにより、例えば４００℃以上でＡｌで問題にな
る相互拡散層の形成等の問題が起こることもなく、化合
物半導体と金属の界面構造が熱的に安定であり、障壁電
位やｎ値の特性維持が実現できる。その上、モリブデン
単体でも抵抗は５μΩ−ｃｍ程度と充分に低いが、電極
または配線を形成する金属として比抵抗がモリブデンよ
りも低い材料（銀、金、アルミニウム等）をモリブデン
上に積層することにより、さらに抵抗を低くすることが
できる。さらに、モリブデンは、ＧａＡｓとのショット
キー障壁高さが０．８ｅＶ程度と、高いショットキー障
壁を維持することができる。また、ＭＩＳゲートや配線
においても耐熱性の良い、抵抗の低い電極や配線が実現
でき、しかも製造方法として電子ビームや抵抗加熱によ
り蒸着ができるため、リフトオフプロセスを利用するこ
とができ、簡便に微細パターンを形成することができる
ものである。
る金属として、融点が２６１０℃であるモリブデンを用
いることにより、例えば４００℃以上でＡｌで問題にな
る相互拡散層の形成等の問題が起こることもなく、化合
物半導体と金属の界面構造が熱的に安定であり、障壁電
位やｎ値の特性維持が実現できる。その上、モリブデン
単体でも抵抗は５μΩ−ｃｍ程度と充分に低いが、電極
または配線を形成する金属として比抵抗がモリブデンよ
りも低い材料（銀、金、アルミニウム等）をモリブデン
上に積層することにより、さらに抵抗を低くすることが
できる。さらに、モリブデンは、ＧａＡｓとのショット
キー障壁高さが０．８ｅＶ程度と、高いショットキー障
壁を維持することができる。また、ＭＩＳゲートや配線
においても耐熱性の良い、抵抗の低い電極や配線が実現
でき、しかも製造方法として電子ビームや抵抗加熱によ
り蒸着ができるため、リフトオフプロセスを利用するこ
とができ、簡便に微細パターンを形成することができる
ものである。
【００１５】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１６】図１は、第１の発明の一実施例の概略素子
断面図である。図１に示すように、半絶縁性ＧａＡｓ基
板１１上に、アンドープＧａＡｓバッファ層１２、不純
物ドープＧａＡｓ動作層１３、不純物ドープＧａＡｓコ
ンタクト抵抗低減用キャップ層１４が順次エピタキシャ
ル成長により形成されている。ここで、不純物ドープＧ
ａＡｓコンタクト抵抗低減用キャップ層１４は、オーミ
ック・コンタクトを良好になすための層である。
断面図である。図１に示すように、半絶縁性ＧａＡｓ基
板１１上に、アンドープＧａＡｓバッファ層１２、不純
物ドープＧａＡｓ動作層１３、不純物ドープＧａＡｓコ
ンタクト抵抗低減用キャップ層１４が順次エピタキシャ
ル成長により形成されている。ここで、不純物ドープＧ
ａＡｓコンタクト抵抗低減用キャップ層１４は、オーミ
ック・コンタクトを良好になすための層である。
【００１７】次に、成長基板表面にオーミック・コンタ
クト用金属からなるソース電極１５およびドレイン電極
１６が、リフトオフ法等により形成され、ソース電極１
５およびドレイン電極１６間の不純物ドープＧａＡｓコ
ンタクト抵抗低減用キャップ層１４が部分的にエッチン
グ除去され、その部分に、電子供給層とショットキー接
合する金属をモリブデン１７とし、モリブデン１７上に
チタン１８、銀１９を積層することによりゲート電極が
形成されている。
クト用金属からなるソース電極１５およびドレイン電極
１６が、リフトオフ法等により形成され、ソース電極１
５およびドレイン電極１６間の不純物ドープＧａＡｓコ
ンタクト抵抗低減用キャップ層１４が部分的にエッチン
グ除去され、その部分に、電子供給層とショットキー接
合する金属をモリブデン１７とし、モリブデン１７上に
チタン１８、銀１９を積層することによりゲート電極が
形成されている。
【００１８】ここでは、１例としてモリブデン／チタン
／銀という積層構造のゲートをあげたが、モリブデン上
のチタン、銀に限るものではなく、III −Ｖ族化合物と
ショットキー接合する金属をモリブデンとすることによ
り、熱的な信頼性が向上すると共に、ショットキー障壁
の高さも０．８ｅＶを維持することができる。しかも上
層に銀を配することにより、抵抗を下げることができる
ものである。
／銀という積層構造のゲートをあげたが、モリブデン上
のチタン、銀に限るものではなく、III −Ｖ族化合物と
ショットキー接合する金属をモリブデンとすることによ
り、熱的な信頼性が向上すると共に、ショットキー障壁
の高さも０．８ｅＶを維持することができる。しかも上
層に銀を配することにより、抵抗を下げることができる
ものである。
【００１９】ここでは、１例としてＧａＡｓ系のＭＥＳ
ＦＥＴのゲート電極についての実施例を説明したが、こ
れに限るものではなく、２次元電子ガスＦＥＴ等ショッ
トキー電極を有するすべての半導体装置に同様に利用す
ることができる。また、電極を形成する材料も比抵抗が
モリブデンの比抵抗よりも低く、かつ電子ビームあるい
は抵抗加熱による蒸着が可能な材料を有すれば、他の材
料でもよい。
ＦＥＴのゲート電極についての実施例を説明したが、こ
れに限るものではなく、２次元電子ガスＦＥＴ等ショッ
トキー電極を有するすべての半導体装置に同様に利用す
ることができる。また、電極を形成する材料も比抵抗が
モリブデンの比抵抗よりも低く、かつ電子ビームあるい
は抵抗加熱による蒸着が可能な材料を有すれば、他の材
料でもよい。
【００２０】この実施例により、熱的な安定性を維持し
つつ、低い電気抵抗と高いショットキー障壁を有する電
極を、微細にかつ簡便に製造することができるものであ
る。
つつ、低い電気抵抗と高いショットキー障壁を有する電
極を、微細にかつ簡便に製造することができるものであ
る。
【００２１】図２は、第２の発明の一実施例の概略素子
断面図である。図２に示すように、半絶縁性ＧａＡｓ基
板１１１上に、アンドープＧａＡｓ電子走行層１１２、
アンドープＡｌＧａＡｓ絶縁膜層１１３、アンドープＧ
ａＡｓ絶縁膜層１１４が順次エピタキシャル成長により
形成されている。
断面図である。図２に示すように、半絶縁性ＧａＡｓ基
板１１１上に、アンドープＧａＡｓ電子走行層１１２、
アンドープＡｌＧａＡｓ絶縁膜層１１３、アンドープＧ
ａＡｓ絶縁膜層１１４が順次エピタキシャル成長により
形成されている。
【００２２】次に、成長基板表面にオーミック・コンタ
クト用金属からなるソース電極１１５およびドレイン電
極１１６がリフトオフ法等により形成され、ソ−ス電極
１１５およびドレイン電極１１６間のアンドープＧａＡ
ｓ絶縁膜層１１４上に接合する金属をモリブデン１１７
とし、モリブデン１１７上に順次チタン１１８、銀１１
９を積層することによりゲ−ト電極が形成されている。
クト用金属からなるソース電極１１５およびドレイン電
極１１６がリフトオフ法等により形成され、ソ−ス電極
１１５およびドレイン電極１１６間のアンドープＧａＡ
ｓ絶縁膜層１１４上に接合する金属をモリブデン１１７
とし、モリブデン１１７上に順次チタン１１８、銀１１
９を積層することによりゲ−ト電極が形成されている。
【００２３】ここでは、１例としてモリブデン／白金／
銀という積層構造のゲートをあげたが、モリブデン上の
白金，銀に限るものではなく、絶縁膜接触する金属をモ
リブデンとすることにより、熱的な安定性を維持できる
と共に、上層に銀を配することにより、抵抗を下げるこ
とができるものである。
銀という積層構造のゲートをあげたが、モリブデン上の
白金，銀に限るものではなく、絶縁膜接触する金属をモ
リブデンとすることにより、熱的な安定性を維持できる
と共に、上層に銀を配することにより、抵抗を下げるこ
とができるものである。
【００２４】ここでは、１例としてＧａＡｓ系のＰチャ
ネルＭＩＳＦＥＴのゲート電極についての実施例を説明
したが、これに限るものではなく、絶縁膜上に電極を有
するすべての半導体装置に同様に利用することができ
る。また、電極を形成する材料も比抵抗がモリブデンの
比抵抗よりも低く、かつ電子ビームあるいは抵抗加熱に
よる蒸着が可能な材料を有すれば、他の材料でもよい。
ネルＭＩＳＦＥＴのゲート電極についての実施例を説明
したが、これに限るものではなく、絶縁膜上に電極を有
するすべての半導体装置に同様に利用することができ
る。また、電極を形成する材料も比抵抗がモリブデンの
比抵抗よりも低く、かつ電子ビームあるいは抵抗加熱に
よる蒸着が可能な材料を有すれば、他の材料でもよい。
【００２５】この実施例により、熱的な安定性を維持し
つつ、低い電気抵抗を有する電極を、微細にかつ簡便に
製造することができるものである。
つつ、低い電気抵抗を有する電極を、微細にかつ簡便に
製造することができるものである。
【００２６】図３は、第３の発明の一実施例の概略素子
断面図である。図３に示すように、半絶縁性ＧａＡｓ基
板２１１上に、不純物ドープＧａＡｓ動作層２１２をイ
オン注入により素子間分離を行い、不純物ドープＧａＡ
ｓ動作層２１２上にゲート電極２１３を形成し、ゲート
パターンに対してセルフアラインによりオーミック電極
２１４を形成する。ゲート電極２１３とオーミック電極
２１４の配線材料として、モリブデン２１５上に順次チ
タン２１６、銀２１７、を積層して電極配線を形成し、
層間膜配線として酸化膜２１８を堆積し、スルーホール
堆積後、２層配線２１９を設けることにより配線を形成
する。
断面図である。図３に示すように、半絶縁性ＧａＡｓ基
板２１１上に、不純物ドープＧａＡｓ動作層２１２をイ
オン注入により素子間分離を行い、不純物ドープＧａＡ
ｓ動作層２１２上にゲート電極２１３を形成し、ゲート
パターンに対してセルフアラインによりオーミック電極
２１４を形成する。ゲート電極２１３とオーミック電極
２１４の配線材料として、モリブデン２１５上に順次チ
タン２１６、銀２１７、を積層して電極配線を形成し、
層間膜配線として酸化膜２１８を堆積し、スルーホール
堆積後、２層配線２１９を設けることにより配線を形成
する。
【００２７】ここでは、１例としてモリブデン／チタン
／銀という積層構造の電極配線をあげたが、モリブデン
上のチタン，銀に限るものではなく、配線材料をモリブ
デンとすることにより、熱的な安定性が維持できると共
に、上層に銀を配することにより、抵抗を下げることが
できるものである。
／銀という積層構造の電極配線をあげたが、モリブデン
上のチタン，銀に限るものではなく、配線材料をモリブ
デンとすることにより、熱的な安定性が維持できると共
に、上層に銀を配することにより、抵抗を下げることが
できるものである。
【００２８】ここでは、１例としてＧａＡｓ系ＩＣ用Ｍ
ＥＳＦＥＴの電極配線についての実施例を説明したが、
これに限るものではなく、配線を有するすべての半導体
装置に同様に利用することができる。また、配線を形成
する材料も比抵抗がモリブデンの比抵抗よりも低く、か
つ電子ビームあるいは抵抗加熱による蒸着が可能である
材料を有すれば、他の材料でもよい。
ＥＳＦＥＴの電極配線についての実施例を説明したが、
これに限るものではなく、配線を有するすべての半導体
装置に同様に利用することができる。また、配線を形成
する材料も比抵抗がモリブデンの比抵抗よりも低く、か
つ電子ビームあるいは抵抗加熱による蒸着が可能である
材料を有すれば、他の材料でもよい。
【００２９】この実施例により、熱的な安定性を維持し
つつ、低い電気抵抗を有する電極を、微細にかつ簡便に
製造することができるものである。
つつ、低い電気抵抗を有する電極を、微細にかつ簡便に
製造することができるものである。
【００３０】
【発明の効果】以上説明したように、本発明によれば、
例えばIII −Ｖ族化合物半導体と、あるいはＭＩＳ構造
に関しては絶縁膜と接触する金属として、高融点金属で
あるモリブデンを用いることにより、０．８ｅＶ程度と
高いショットキー障壁を持ちつつ、化合物半導体と金属
の界面構造の熱的な安定性の維持が実現できる。また、
モリブデンは、融点が２６１０℃程度と、例えばタング
ステンシリサイドよりも５００℃以上高いにもかかわら
ず、電子ビームにより５オングストローム／ｓｅｃ程度
の割合で蒸着することができる。その上、電極または配
線を形成する金属層に、モリブデンよりも比抵抗が低
く、かつ電子ビームあるいは抵抗加熱による蒸着が可能
な材料、例えば、銀、金、アルミニウム等を用いるため
抵抗を低減することができる。例えば、上層に銀を配す
ることにより、１００μｍのゲート幅を持つＴ型ゲート
における抵抗を１５Ω未満に抑えることができる。ま
た、積層する金属が電子ビームあるいは抵抗加熱による
蒸着が可能なため、リフトオフプロセスを用いることが
でき、ドライプロセスによるダメージを防ぐことがで
き、かつ簡便な方法でサブミクロンを有する微細パター
ンを形成することができる。
例えばIII −Ｖ族化合物半導体と、あるいはＭＩＳ構造
に関しては絶縁膜と接触する金属として、高融点金属で
あるモリブデンを用いることにより、０．８ｅＶ程度と
高いショットキー障壁を持ちつつ、化合物半導体と金属
の界面構造の熱的な安定性の維持が実現できる。また、
モリブデンは、融点が２６１０℃程度と、例えばタング
ステンシリサイドよりも５００℃以上高いにもかかわら
ず、電子ビームにより５オングストローム／ｓｅｃ程度
の割合で蒸着することができる。その上、電極または配
線を形成する金属層に、モリブデンよりも比抵抗が低
く、かつ電子ビームあるいは抵抗加熱による蒸着が可能
な材料、例えば、銀、金、アルミニウム等を用いるため
抵抗を低減することができる。例えば、上層に銀を配す
ることにより、１００μｍのゲート幅を持つＴ型ゲート
における抵抗を１５Ω未満に抑えることができる。ま
た、積層する金属が電子ビームあるいは抵抗加熱による
蒸着が可能なため、リフトオフプロセスを用いることが
でき、ドライプロセスによるダメージを防ぐことがで
き、かつ簡便な方法でサブミクロンを有する微細パター
ンを形成することができる。
【図１】第１の発明の一実施例の概略素子断面図であ
る。
る。
【図２】第２の発明の一実施例の概略素子断面図であ
る。
る。
【図３】第３の発明の一実施例の概略素子断面図であ
る。
る。
【図４】従来のＭＥＳＦＥＴの概略素子断面図である。
【図５】従来のＭＩＳＦＥＴの概略素子断面図である。
【図６】従来のＩＣ用ＭＥＳＦＥＴの概略素子断面図で
ある。
ある。
１１，２１，１１１，１２１，２１１，２２１ ＧａＡ
ｓ基板 １２，２２ アンドープＧａＡｓバッファ層 １３，２３，２１２，２２２ 不純物ドープＧａＡｓ動
作層 １４，２４ 不純物ドープＧａＡｓコンタクト抵抗低減
用キャップ層 １５，２７，１１５，１２６ ソース電極 １６，２８，１１６，１２７ ドレイン電極 １７，２５，１１７，２１５，２２５ モリブデン １８，１１８，２１６ チタン １９，１１９，２１７ 銀 ２６ タングステン １１２，１２２ アンドープＧａＡｓ電子走行層 １１３，１２３ アンドープＡｌＧａＡｓ絶縁膜層 １１４，１２４ アンドープＧａＡｓ絶縁膜層 １２５ タングステンシリサイド ２１３，２２３ ゲート電極 ２１４，２２４ オーミック電極 ２１８，２２６ 酸化膜 ２１９，２２７ ２層配線
ｓ基板 １２，２２ アンドープＧａＡｓバッファ層 １３，２３，２１２，２２２ 不純物ドープＧａＡｓ動
作層 １４，２４ 不純物ドープＧａＡｓコンタクト抵抗低減
用キャップ層 １５，２７，１１５，１２６ ソース電極 １６，２８，１１６，１２７ ドレイン電極 １７，２５，１１７，２１５，２２５ モリブデン １８，１１８，２１６ チタン １９，１１９，２１７ 銀 ２６ タングステン １１２，１２２ アンドープＧａＡｓ電子走行層 １１３，１２３ アンドープＡｌＧａＡｓ絶縁膜層 １１４，１２４ アンドープＧａＡｓ絶縁膜層 １２５ タングステンシリサイド ２１３，２２３ ゲート電極 ２１４，２２４ オーミック電極 ２１８，２２６ 酸化膜 ２１９，２２７ ２層配線
Claims (3)
- 【請求項１】III −Ｖ族化合物半導体上に多層構造から
なるショットキー電極を有する半導体装置において、化
合物半導体とショットキー接触する金属がモリブデンで
あり、モリブデン上にモリブデンよりも比抵抗が小さく
かつ電子ビーム蒸着あるいは抵抗加熱による蒸着が可能
な材料を用いたことを特徴とする半導体装置。 - 【請求項２】III −Ｖ族化合物半導体ＭＩＳ構造上の絶
縁膜上に多層構造からなる電極を有する半導体装置にお
いて、絶縁膜に接触する金属がモリブデンであり、モリ
ブデン上にモリブデンよりも比抵抗が小さくかつ電子ビ
ーム蒸着あるいは抵抗加熱による蒸着が可能な材料を用
いたことを特徴とする半導体装置。 - 【請求項３】請求項１または２記載の半導体装置におい
て、多層構造を有する配線材料がモリブデンであり、モ
リブデン上にモリブデンよりも比抵抗が小さくかつ電子
ビーム蒸着あるいは抵抗加熱による蒸着が可能な材料を
用いたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23115892A JPH0684967A (ja) | 1992-08-31 | 1992-08-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23115892A JPH0684967A (ja) | 1992-08-31 | 1992-08-31 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0684967A true JPH0684967A (ja) | 1994-03-25 |
Family
ID=16919216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23115892A Pending JPH0684967A (ja) | 1992-08-31 | 1992-08-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0684967A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0955517A (ja) * | 1995-08-10 | 1997-02-25 | Nec Corp | 多層金属ショットキー性電極 |
| WO2005093840A1 (ja) * | 2004-03-26 | 2005-10-06 | Central Research Institute Of Electric Power Industry | ショットキー接合型半導体装置の製造方法 |
| JP2011124273A (ja) * | 2009-12-08 | 2011-06-23 | Toyota Motor Corp | 配線構造の製造方法及び配線構造 |
-
1992
- 1992-08-31 JP JP23115892A patent/JPH0684967A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0955517A (ja) * | 1995-08-10 | 1997-02-25 | Nec Corp | 多層金属ショットキー性電極 |
| WO2005093840A1 (ja) * | 2004-03-26 | 2005-10-06 | Central Research Institute Of Electric Power Industry | ショットキー接合型半導体装置の製造方法 |
| KR100797855B1 (ko) * | 2004-03-26 | 2008-01-24 | 자이단호징 덴료쿠추오켄큐쇼 | 쇼트키 접합형 반도체 장치의 제조방법 |
| CN100463216C (zh) * | 2004-03-26 | 2009-02-18 | 财团法人电力中央研究所 | 肖特基结合型半导体装置的制造方法 |
| US7507650B2 (en) | 2004-03-26 | 2009-03-24 | Central Research Institute Of Electric Power Industry | Process for producing Schottky junction type semiconductor device |
| JP2011124273A (ja) * | 2009-12-08 | 2011-06-23 | Toyota Motor Corp | 配線構造の製造方法及び配線構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4617724A (en) | Process for fabricating heterojunction bipolar transistor with low base resistance | |
| US4186410A (en) | Nonalloyed ohmic contacts to n-type Group III(a)-V(a) semiconductors | |
| US6822307B2 (en) | Semiconductor triode device having a compound-semiconductor channel layer | |
| EP0085916A2 (en) | Method of fabricating field effect transistors | |
| JPH08241983A (ja) | 耐熱ゲート・ヘテロ構造電界効果トランジスタおよびその方法 | |
| EP0244840B1 (en) | Method of manufacturing mes fet | |
| JP4182376B2 (ja) | 半導体装置 | |
| US5770489A (en) | Method of making a compound semiconductor field-effect transistor | |
| US4312113A (en) | Method of making field-effect transistors with micron and submicron gate lengths | |
| US4310570A (en) | Field-effect transistors with micron and submicron gate lengths | |
| EP0789387A1 (en) | Laminate for forming ohmic electrode and ohmic electrode | |
| JPH0684967A (ja) | 半導体装置 | |
| US6313534B1 (en) | Ohmic electrode, method and multi-layered structure for making same | |
| JP3119248B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPS6236400B2 (ja) | ||
| US4312112A (en) | Method of making field-effect transistors with micron and submicron gate lengths | |
| JPS6292481A (ja) | 半導体装置の製造方法 | |
| JPH08298267A (ja) | 半導体装置及びその製造方法 | |
| JPH04280436A (ja) | 相補型自己整合ｈｆｅｔの製造方法 | |
| US5045497A (en) | Method of making a schottky electrode | |
| JPS61248570A (ja) | Ｍｅｓｆｅｔ装置およびその製造方法 | |
| JP2002064183A (ja) | 半導体装置およびその製造方法 | |
| JPH05335348A (ja) | 半導体装置 | |
| JPS59232464A (ja) | 化合物半導体装置 | |
| JPS58123779A (ja) | シヨツトキゲ−ト電界効果トランジスタ及びその製造方法 |