JPH05335348A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05335348A JPH05335348A JP13735492A JP13735492A JPH05335348A JP H05335348 A JPH05335348 A JP H05335348A JP 13735492 A JP13735492 A JP 13735492A JP 13735492 A JP13735492 A JP 13735492A JP H05335348 A JPH05335348 A JP H05335348A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thickness
- aluminum
- schottky contact
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23Q—DETAILS, COMPONENTS, OR ACCESSORIES FOR MACHINE TOOLS, e.g. ARRANGEMENTS FOR COPYING OR CONTROLLING; MACHINE TOOLS IN GENERAL CHARACTERISED BY THE CONSTRUCTION OF PARTICULAR DETAILS OR COMPONENTS; COMBINATIONS OR ASSOCIATIONS OF METAL-WORKING MACHINES, NOT DIRECTED TO A PARTICULAR RESULT
- B23Q7/00—Arrangements for handling work specially combined with or arranged in, or specially adapted for use in connection with, machine tools, e.g. for conveying, loading, positioning, discharging, sorting
- B23Q7/14—Arrangements for handling work specially combined with or arranged in, or specially adapted for use in connection with, machine tools, e.g. for conveying, loading, positioning, discharging, sorting co-ordinated in production lines
- B23Q7/1426—Arrangements for handling work specially combined with or arranged in, or specially adapted for use in connection with, machine tools, e.g. for conveying, loading, positioning, discharging, sorting co-ordinated in production lines with work holders not rigidly fixed to the transport devices
- B23Q7/1478—Arrangements for handling work specially combined with or arranged in, or specially adapted for use in connection with, machine tools, e.g. for conveying, loading, positioning, discharging, sorting co-ordinated in production lines with work holders not rigidly fixed to the transport devices using a conveyor comprising cyclically-moving means
- B23Q7/1489—Arrangements for handling work specially combined with or arranged in, or specially adapted for use in connection with, machine tools, e.g. for conveying, loading, positioning, discharging, sorting co-ordinated in production lines with work holders not rigidly fixed to the transport devices using a conveyor comprising cyclically-moving means with impeller means
Abstract
(57)【要約】
【目的】 ショットキゲート型電界効果トランジスタ用
のゲート電極の耐ＥＭ性に優れた構造を提供する。 【構成】 少なくとも、半導体基板または半導体薄層表
面に対しショットキ接触をなす電極を具備する半導体装
置において、該ショットキ接触電極金属が、前記半導体
基板または半導体薄層に接する第一のＡｌ層と、Ｎｉか
らなる中間層と、第二のＡｌ層とを順次積層してなる積
層構造を有することを特徴とする半導体装置。
のゲート電極の耐ＥＭ性に優れた構造を提供する。 【構成】 少なくとも、半導体基板または半導体薄層表
面に対しショットキ接触をなす電極を具備する半導体装
置において、該ショットキ接触電極金属が、前記半導体
基板または半導体薄層に接する第一のＡｌ層と、Ｎｉか
らなる中間層と、第二のＡｌ層とを順次積層してなる積
層構造を有することを特徴とする半導体装置。
Description
【０００１】
【産業上の利用分野】この発明は半導体装置に係り、特
にゲートにショットキ接触電極を用いたショットキゲー
ト型電界効果トランジスタにおけるゲート電極の改良に
関するものである。
にゲートにショットキ接触電極を用いたショットキゲー
ト型電界効果トランジスタにおけるゲート電極の改良に
関するものである。
【０００２】
【従来の技術】ＧａＡｓのような化合物半導体を材料と
し、ゲートにショットキ接触を用いたショットキゲート
型電界効果トランジスタ（「ＳＢ ＦＥＴ」あるいは
「ＭＥＳＦＥＴ」。以下単にＭＥＳＦＥＴと略記する）
は、マイクロ波、ミリ波帯域での動作が可能であり、高
周波、超高周波トランジスタとして広く実用化されてい
る。このトランジスタは、図２に例示するように、半絶
縁性ＧａＡｓ基板１０１上にエピタキシャル法あるいは
イオン注入法によってｎ型動作層１０２が形成され、こ
のｎ型動作層１０２上にオーム性接触をなすソース電極
１０３およびドレイン電極１０４と、このソース、ドレ
イン電極の間に動作層１０２とショットキ接触をなすゲ
ート電極１０５とが設けられた構造になっている。この
ゲート電極１０５の材料としては従来からＡｌが多く用
いられている。ＡｌはＧａＡｓに対して良好なショット
キ接触が形成でき、蒸着やエッチングによる加工も容易
である上に電気抵抗が低く、ゲート電極として優れた特
徴を持っている。しかしながら、近年、社会の高度情報
化とともに、ＧａＡｓ ＭＥＳＦＥＴにもさらなる高周
波化、高出力化が求められるようになり、Ａｌが有する
耐エレクトロマイグレーション性（以下「耐ＥＭ性」と
略記する）が低いという欠点が大きな問題となってき
た。特に、高出力電力用ＭＥＳＦＥＴでは、高性能化の
ためにゲート長（図２にＬｇで示す）が１μ以下のサブ
ミクロンゲートが主流となってきたこととあいまって、
ゲート電極の耐ＥＭ性がＭＥＳＦＥＴの信頼性を左右す
る最大の要因の一つになってきた。
し、ゲートにショットキ接触を用いたショットキゲート
型電界効果トランジスタ（「ＳＢ ＦＥＴ」あるいは
「ＭＥＳＦＥＴ」。以下単にＭＥＳＦＥＴと略記する）
は、マイクロ波、ミリ波帯域での動作が可能であり、高
周波、超高周波トランジスタとして広く実用化されてい
る。このトランジスタは、図２に例示するように、半絶
縁性ＧａＡｓ基板１０１上にエピタキシャル法あるいは
イオン注入法によってｎ型動作層１０２が形成され、こ
のｎ型動作層１０２上にオーム性接触をなすソース電極
１０３およびドレイン電極１０４と、このソース、ドレ
イン電極の間に動作層１０２とショットキ接触をなすゲ
ート電極１０５とが設けられた構造になっている。この
ゲート電極１０５の材料としては従来からＡｌが多く用
いられている。ＡｌはＧａＡｓに対して良好なショット
キ接触が形成でき、蒸着やエッチングによる加工も容易
である上に電気抵抗が低く、ゲート電極として優れた特
徴を持っている。しかしながら、近年、社会の高度情報
化とともに、ＧａＡｓ ＭＥＳＦＥＴにもさらなる高周
波化、高出力化が求められるようになり、Ａｌが有する
耐エレクトロマイグレーション性（以下「耐ＥＭ性」と
略記する）が低いという欠点が大きな問題となってき
た。特に、高出力電力用ＭＥＳＦＥＴでは、高性能化の
ためにゲート長（図２にＬｇで示す）が１μ以下のサブ
ミクロンゲートが主流となってきたこととあいまって、
ゲート電極の耐ＥＭ性がＭＥＳＦＥＴの信頼性を左右す
る最大の要因の一つになってきた。
【０００３】このような問題を避けるために、例えばＡ
ｌに微量のＣｕ、Ｓｉ、ＴｉあるいはＮｉなどの元素を
添加し、Ａｌ電極の耐ＥＭ性を向上させることが行なわ
れている。この方法によってＡｌの耐ＥＭ性は確かに向
上することもあるが、その効果は素子化プロセスの影響
が大きく、再現性に乏しいうえに、添加の方法によって
は、ＭＥＳＦＥＴのゲート電極に要求される基本的な性
質であるショットキ接触特性が劣化してしまうこともし
ばしばあり、実用に際しての問題が大きかった。このた
め、Ａｌ以外の金属、例えばＴｉ、Ｔａ、Ｗ等の高融点
金属やそのシリサイドおよびナイトライド、例えば、Ｗ
Ｓｉ、ＷＮ、あるいはＷＳｉＮなどの材料でショットキ
接触ゲート電極を形成することも行なわれている。これ
らの材料を用いると耐ＥＭ性は向上するが、これらの材
料は一般的にＡｌ程度電気抵抗が低くないため、ゲート
抵抗を低減しＭＥＳＦＥＴとしての特性を維持するため
にＡｕのような低抵抗材料との積層構造にする必要があ
る。しかし、高融点材料のため蒸着による薄膜形成が容
易ではなく、加工性についてもＡｌに大きく劣るため、
ＭＥＳＦＥＴを作製するための工程が複雑になり、歩留
り、生産性を低下させる原因となっていた。
ｌに微量のＣｕ、Ｓｉ、ＴｉあるいはＮｉなどの元素を
添加し、Ａｌ電極の耐ＥＭ性を向上させることが行なわ
れている。この方法によってＡｌの耐ＥＭ性は確かに向
上することもあるが、その効果は素子化プロセスの影響
が大きく、再現性に乏しいうえに、添加の方法によって
は、ＭＥＳＦＥＴのゲート電極に要求される基本的な性
質であるショットキ接触特性が劣化してしまうこともし
ばしばあり、実用に際しての問題が大きかった。このた
め、Ａｌ以外の金属、例えばＴｉ、Ｔａ、Ｗ等の高融点
金属やそのシリサイドおよびナイトライド、例えば、Ｗ
Ｓｉ、ＷＮ、あるいはＷＳｉＮなどの材料でショットキ
接触ゲート電極を形成することも行なわれている。これ
らの材料を用いると耐ＥＭ性は向上するが、これらの材
料は一般的にＡｌ程度電気抵抗が低くないため、ゲート
抵抗を低減しＭＥＳＦＥＴとしての特性を維持するため
にＡｕのような低抵抗材料との積層構造にする必要があ
る。しかし、高融点材料のため蒸着による薄膜形成が容
易ではなく、加工性についてもＡｌに大きく劣るため、
ＭＥＳＦＥＴを作製するための工程が複雑になり、歩留
り、生産性を低下させる原因となっていた。
【０００４】
【発明が解決しようとする課題】以上述べた如く、Ｇａ
Ａｓに対して良好なショットキ特性を示すと同時に耐Ｅ
Ｍ性にも優れ、かつ薄膜形成が容易で加工性にも優れた
ショットキ接触ゲート電極を見いだせていないために、
信頼性に優れたＧａＡｓ ＭＥＳＦＥＴを安価に供給す
る上で大きな障害になっていた。
Ａｓに対して良好なショットキ特性を示すと同時に耐Ｅ
Ｍ性にも優れ、かつ薄膜形成が容易で加工性にも優れた
ショットキ接触ゲート電極を見いだせていないために、
信頼性に優れたＧａＡｓ ＭＥＳＦＥＴを安価に供給す
る上で大きな障害になっていた。
【０００５】本発明は、上述した問題点を解決するため
になされたもので、耐ＥＭ性に優れたショットキゲート
型電界効果トランジスタ用ゲート電極を提供することを
目的としている。
になされたもので、耐ＥＭ性に優れたショットキゲート
型電界効果トランジスタ用ゲート電極を提供することを
目的としている。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る半導体装置は、少なくとも、半導体基
板あるいは半導体薄層表面に対しショットキ接触をなす
電極を具備する半導体装置において、該ショットキ接触
電極金属が、前記半導体基板または半導体薄層に接する
第一のＡｌ層と、Ｎｉからなる中間層と、第二のＡｌ層
とを順次積層してなる積層構造を有することを特徴とす
るものである。
に、本発明に係る半導体装置は、少なくとも、半導体基
板あるいは半導体薄層表面に対しショットキ接触をなす
電極を具備する半導体装置において、該ショットキ接触
電極金属が、前記半導体基板または半導体薄層に接する
第一のＡｌ層と、Ｎｉからなる中間層と、第二のＡｌ層
とを順次積層してなる積層構造を有することを特徴とす
るものである。
【０００７】
【作用】本発明によれば、従来のＡｌゲート電極と殆ど
同じ工程で容易に形成でき、しかも良好なショットキ特
性を示すと同時に耐ＥＭ性にも優れたショットキ接触ゲ
ート電極を作製することが可能となり、高信頼のＭＥＳ
ＦＥＴを安価に提供することが出来る。
同じ工程で容易に形成でき、しかも良好なショットキ特
性を示すと同時に耐ＥＭ性にも優れたショットキ接触ゲ
ート電極を作製することが可能となり、高信頼のＭＥＳ
ＦＥＴを安価に提供することが出来る。
【０００８】
【実施例】（実施例１）図１は本発明の一実施例を示す
要部断面図である。図１は、従来の図２におけると同様
にゲート電極の断面を示したものであるが、ゲート電極
５が厚さ約３５０ｎｍの第１のＡｌ層５１と厚さ約３５
０ｎｍの第２のＡｌ層５２および、その中間層としての
厚さ約１０ｎｍのＮｉ層５３との積層から構成されてい
る特徴を有する。
要部断面図である。図１は、従来の図２におけると同様
にゲート電極の断面を示したものであるが、ゲート電極
５が厚さ約３５０ｎｍの第１のＡｌ層５１と厚さ約３５
０ｎｍの第２のＡｌ層５２および、その中間層としての
厚さ約１０ｎｍのＮｉ層５３との積層から構成されてい
る特徴を有する。
【０００９】このような積層構造は、リフトオフ法と、
抵抗加熱あるいはＥＢ（Ｅｌｅｃｔｒｏｎ Ｂｅａｍ）
加熱による真空蒸着法とを組み合わせることで容易に形
成し得る。上記実施例に例示した各層の厚さは、上記例
に限られることはないが、ＧａＡｓ ＭＥＳＦＥＴの場
合を例に考えると、素子作製工程中に上記積層ゲート電
極が３００℃程度の熱履歴を経ることは普通であり、し
たがって第１のＡｌ層があまり薄くても、また中間層と
なるＮｉ層があまり厚くても、第１のＡｌ層中へのＮｉ
の拡散、ＡｌとＮｉの金属間化合物の形成によりショッ
トキ接触特性が劣化してしまう事が懸念される。
抵抗加熱あるいはＥＢ（Ｅｌｅｃｔｒｏｎ Ｂｅａｍ）
加熱による真空蒸着法とを組み合わせることで容易に形
成し得る。上記実施例に例示した各層の厚さは、上記例
に限られることはないが、ＧａＡｓ ＭＥＳＦＥＴの場
合を例に考えると、素子作製工程中に上記積層ゲート電
極が３００℃程度の熱履歴を経ることは普通であり、し
たがって第１のＡｌ層があまり薄くても、また中間層と
なるＮｉ層があまり厚くても、第１のＡｌ層中へのＮｉ
の拡散、ＡｌとＮｉの金属間化合物の形成によりショッ
トキ接触特性が劣化してしまう事が懸念される。
【００１０】本発明者が第１のＡｌ層の厚さと中間層と
なるＮｉ層の厚さとの比を種々選択して行なった実験で
は、第１のＡｌ層の厚さに対する中間層となるＮｉ層の
厚さの比が１／１０以上になるとショットキ障壁高さが
低下する傾向が見られた。従って、実用的には、上記実
施例に示したような厚さ、すなわち、第１のＡｌ層の厚
さを略２５０〜４００ｎｍ、中間層となるＮｉ層の厚さ
を略５〜２０ｎｍに設定することが望ましい。中間層と
なるＮｉ層の厚さの下限は実用的な蒸着装置の厚み制御
性をもとに決定したものである。
なるＮｉ層の厚さとの比を種々選択して行なった実験で
は、第１のＡｌ層の厚さに対する中間層となるＮｉ層の
厚さの比が１／１０以上になるとショットキ障壁高さが
低下する傾向が見られた。従って、実用的には、上記実
施例に示したような厚さ、すなわち、第１のＡｌ層の厚
さを略２５０〜４００ｎｍ、中間層となるＮｉ層の厚さ
を略５〜２０ｎｍに設定することが望ましい。中間層と
なるＮｉ層の厚さの下限は実用的な蒸着装置の厚み制御
性をもとに決定したものである。
【００１１】本発明は、発明者が種々実験を重ねた結
果、中間層となるＮｉ薄層をＡｌ層に挿入することによ
りＡｌの耐ＥＭ性が格段に向上することを見いだしてな
されたものであり、かかる効果が得られる原因が現時点
において必ずしも明確になっているわけではないが、以
上述べたような構造により、Ａｌのショットキ接触特性
を損なうことなく耐ＥＭ性を従来Ａｌの５倍以上に改善
できた。なお、上記耐ＥＭ性の改善値は高温通電により
抵抗値の増大がイニシャルの１．５倍に達するまでの時
間を計測し比較して定めたものである。
果、中間層となるＮｉ薄層をＡｌ層に挿入することによ
りＡｌの耐ＥＭ性が格段に向上することを見いだしてな
されたものであり、かかる効果が得られる原因が現時点
において必ずしも明確になっているわけではないが、以
上述べたような構造により、Ａｌのショットキ接触特性
を損なうことなく耐ＥＭ性を従来Ａｌの５倍以上に改善
できた。なお、上記耐ＥＭ性の改善値は高温通電により
抵抗値の増大がイニシャルの１．５倍に達するまでの時
間を計測し比較して定めたものである。
【００１２】なお、本発明に係る電極上に、層間絶縁膜
あるいは、表面保護膜等を介して上記配線あるいは、パ
ッド用金属膜を形成し得ることは特に説明を要せずに明
白である。
あるいは、表面保護膜等を介して上記配線あるいは、パ
ッド用金属膜を形成し得ることは特に説明を要せずに明
白である。
【００１３】
【発明の効果】叙上の如く本発明によれば、Ａｌのショ
ットキ接触特性を損なうことなく耐ＥＭ性を従来Ａｌの
５倍以上に改善でき、しかも製作容易なショットキ接触
ゲート電極を作製することが可能となり、高信頼のＭＥ
ＳＦＥＴを安価に提供することが出来る。
ットキ接触特性を損なうことなく耐ＥＭ性を従来Ａｌの
５倍以上に改善でき、しかも製作容易なショットキ接触
ゲート電極を作製することが可能となり、高信頼のＭＥ
ＳＦＥＴを安価に提供することが出来る。
【図１】本発明の一実施例のＭＥＳＦＥＴにおけるゲー
ト電極の要部を示す断面図、
ト電極の要部を示す断面図、
【図２】従来例のＭＥＳＦＥＴにおけるゲート電極の要
部を示す断面図。
部を示す断面図。
【符号の説明】５ ゲート電極（積層構造） ５１ 第１のＡｌ層 ５２ 第２のＡｌ層 ５３ （中間層の）Ｎｉ層 １０１ 半絶縁性ＧａＡｓ基板 １０２ ｎ型動作層 １０３ ソース電極 １０４ ドレイン電極
Claims (1)
- 【請求項１】 少なくとも、半導体基板または半導体薄
層表面に対しショットキ接触をなす電極を具備する半導
体装置において、該ショットキ接触電極金属が、前記半
導体基板または半導体薄層に接する第一のＡｌ層と、Ｎ
ｉからなる中間層と、第二のＡｌ層とを順次積層してな
る積層構造を有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13735492A JPH05335348A (ja) | 1992-05-29 | 1992-05-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13735492A JPH05335348A (ja) | 1992-05-29 | 1992-05-29 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05335348A true JPH05335348A (ja) | 1993-12-17 |
Family
ID=15196701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13735492A Pending JPH05335348A (ja) | 1992-05-29 | 1992-05-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05335348A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4868977A (en) * | 1985-11-27 | 1989-09-26 | Matsushita Electric Industrial Co., Ltd. | Working apparatus |
| US5789311A (en) * | 1994-09-26 | 1998-08-04 | Fuji Electric Co., Ltd. | Manufacturing method of SiC Schottky diode |
| JP2007251180A (ja) * | 2006-03-17 | 2007-09-27 | United Monolithic Semiconductors Gmbh | 金属性の制御電極を有する半導体素子を製造する方法、および半導体素子 |
| CN108555606A (zh) * | 2018-07-21 | 2018-09-21 | 陈淑红 | 一种锂电池镍带切放设备 |
-
1992
- 1992-05-29 JP JP13735492A patent/JPH05335348A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4868977A (en) * | 1985-11-27 | 1989-09-26 | Matsushita Electric Industrial Co., Ltd. | Working apparatus |
| US5789311A (en) * | 1994-09-26 | 1998-08-04 | Fuji Electric Co., Ltd. | Manufacturing method of SiC Schottky diode |
| JP2007251180A (ja) * | 2006-03-17 | 2007-09-27 | United Monolithic Semiconductors Gmbh | 金属性の制御電極を有する半導体素子を製造する方法、および半導体素子 |
| CN108555606A (zh) * | 2018-07-21 | 2018-09-21 | 陈淑红 | 一种锂电池镍带切放设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5313424B2 (ja) | トラッピング（ｔｒａｐｐｉｎｇ）を低減させたＩＩＩ族窒化物ベースの電界効果トランジスタ（ＦＥＴ）およびトランジスタの製造方法 | |
| JP3512659B2 (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体装置 | |
| US6204560B1 (en) | Titanium nitride diffusion barrier for use in non-silicon technologies and method | |
| US5770489A (en) | Method of making a compound semiconductor field-effect transistor | |
| JP2000174260A (ja) | 半導体装置 | |
| JPH05335348A (ja) | 半導体装置 | |
| US5631479A (en) | Semiconductor device with laminated refractory metal schottky barrier gate electrode | |
| JP3344416B2 (ja) | 半導体装置およびその製造方法 | |
| CN114823879A (zh) | 用于半导体器件的改进的后侧接触结构和对应的制造工艺 | |
| JPS6257255A (ja) | 化合物半導体装置の製造方法 | |
| JP2003037118A (ja) | 電界効果トランジスタ | |
| US11894432B2 (en) | Back side contact structure for a semiconductor device and corresponding manufacturing process | |
| US5045497A (en) | Method of making a schottky electrode | |
| CN110556423A (zh) | 一种新型mis-hemt器件结构及其制备方法 | |
| JP4977466B2 (ja) | 窒化物半導体装置のショットキー電極及びその製造方法 | |
| JPS59181060A (ja) | 半導体装置 | |
| JP2630208B2 (ja) | オーミック電極 | |
| JPS6357946B2 (ja) | ||
| JPH0684967A (ja) | 半導体装置 | |
| JP2917872B2 (ja) | 半導体装置の製造方法 | |
| JPS62156877A (ja) | シヨツトキ−ゲ−ト電界効果トランジスタおよびその製造方法 | |
| JPS6050072B2 (ja) | 半導体装置の製造方法 | |
| TW202141795A (zh) | 半導體裝置、半導體裝置的製造方法、及試驗裝置 | |
| JPH03211880A (ja) | ショットキー接合の形成方法 | |
| JPH03231424A (ja) | 化合物半導体装置の製造方法 |