JP2008288482A - 炭化珪素半導体素子及びその製造方法 - Google Patents

Abstract

【課題】半導体素子において、半導体基板に存在するＢａｓａｌ Ｐｌａｎｅ転位に起因する素子特性の低下を抑制する。
【解決手段】半導体基板１０１と、半導体基板１０１の表面に形成された半導体層１０２と、半導体層１０２の上に形成されたゲート絶縁膜１１１と、ゲート絶縁膜１１１によって半導体層１０２から絶縁されたゲート電極１１３を備える。炭化珪素エピタキシャル層１０２は、ウェル領域１０５とゲート絶縁膜１１１との間にｎ型不純物を含む蓄積型チャネル層１１５を有し、ウェル領域１０５と蓄積型チャネル層１１５との間にｐ型の不純物を含むＢａｓａｌＰｌａｎｅ転位を刃状転位に変化させるための転位変化層１１６を有している。半導体基板１０１におけるＢａｓａｌ Ｐｌａｎｅ転位の密度は１０^４ｃｍ^−２以上であり、半導体層１０２の表面のうちゲート電極１１３に対向する部分におけるＢａｓａｌ Ｐｌａｎｅ転位の密度は１０^３ｃｍ^−２以下である。
【選択図】図１

Description

本発明は、炭化珪素を用いた半導体素子及びその製造方法に関する。

炭化珪素（シリコンカーバイド：ＳｉＣ）は、珪素（Ｓｉ）に比べてバンドギャップが大きく、絶縁破壊電界強度が高いことなどから、次世代の低損失パワーデバイス等へ応用されることが期待される半導体材料である。炭化珪素は、立方晶系の３Ｃ−ＳｉＣや六方晶系の６Ｈ−ＳｉＣ、４Ｈ−ＳｉＣ等、多くのポリタイプを有する。この中で、実用的な炭化珪素半導体素子を作製するために一般的に使用されているポリタイプは４Ｈ−ＳｉＣである。

ＭＯＳＦＥＴなどの炭化珪素半導体素子を作製する際には、通常、ｃ軸の結晶軸に対し垂直な（０００１）面にほぼ一致する面を主面とする４Ｈ−ＳｉＣ基板が用いられる。４Ｈ−ＳｉＣ基板（以下、単に「ＳｉＣ基板」という）上には、炭化珪素半導体素子の活性領域となるエピタキシャル成長層が形成される。エピタキシャル成長層のうち選択された領域には、作製しようとする半導体素子の種類に応じて、導電型やキャリア濃度が制御された不純物ドープ層が形成される。不純物ドープ層は、例えばＭＯＳＦＥＴではｐ型ウェル領域やｎ^＋ソース領域として機能する。

図７に従来技術によるＳｉＣの蓄積型チャネル構造の縦型パワーＭＯＳＦＥＴについて説明する。従来構造の縦型パワーＭＯＳＦＥＴ３００は、炭化珪素基板３０１上にｎ型の伝導性を示すドーパントを供給しながらエピタキシャル成長によって形成したｎ型ドリフト層３０２有する。ドリフト層の一部分にｐ型ドーパントとなる不純物（例えばＡｌ）をイオン注入することによりｐ型のウェル領域３０５が形成されている。さらに、ウェル領域の一部分にｎ型ドーパントとなる不純物（例えば窒素）をイオン注入することによりソース領域３０８、ｐ型不純物をイオン注入することによりコンタクト領域３０９を形成する。さらに、少なくともウェル領域３０５上にｎ型蓄積チャネル層３０７をｎ型不純物のイオン注入、もしくはｎ型ドーパントを供給しながらエピタキシャル成長することにより形成する。蓄積チャネル層３０７上に例えば熱酸化によりゲート絶縁膜３１１を形成し、ゲート絶縁膜３１１上にゲート電極３１３を形成する。さらに、ソース領域３０８及びコンタクト領域３０９と接するようにソース電極３１２が形成され、炭化珪素基板３０１の裏面にはドレイン電極３１４を有する。

ＳｉＣ基板には、その結晶成長原理などに起因して結晶欠陥が存在することが知られている。ＳｉＣパワーデバイス特性に大きな影響を与える代表的な結晶欠陥としては、基板を貫通する欠陥であるマイクロパイプと、Ｂａｓａｌ Ｐｌａｎｅ転位と呼ばれる結晶欠陥が存在する。以下、Ｂａｓａｌ Ｐｌａｎｅ転位による課題について説明する。

図８はＢａｓａｌ Ｐｌａｎｅ転位を説明するための図である。図８に示すＳｉＣ基板１０は、（０００１）面より数度（オフ角）傾けてステップ密度を増大させた表面（ステップ構造表面）を有するオフアングル基板である。ＳｉＣ基板１０の上にはエピタキシャル成長層１１が形成されている。Ｂａｓａｌ Ｐｌａｎｅ転位１２は、図８に示すように、ＳｉＣ基板中では（０００１）面内に生じる方向性のない転位であり、現在の技術では、ＳｉＣ基板１０に１０^４ｃｍ^−２以上の密度で存在する。この転位１２は、エピタキシャル成長層１１に引き継がれる。エピタキシャル成長層１１におけるＢａｓａｌ Ｐｌａｎｅ転位１３は、所定の方向（オフ方向）に直線状に延びる転位となる。

本発明者らが検討したところ、Ｂａｓａｌ Ｐｌａｎｅ転位１３は、刃状転位など他の転位と比べて、半導体素子の特性に与える影響が大きいことがわかった。特に、エピタキシャル成長層１１の表面に形成されるゲート絶縁膜の信頼性を低下させる一因となるため、Ｂａｓａｌ Ｐｌａｎｅ転位１３を有するエピタキシャル層１１を用いて半導体素子を形成すると、ＳｉＣの優れた物性値から期待されるような高耐圧の半導体素子が得られないという問題がある。

これに対し、Ｂａｓａｌ Ｐｌａｎｅ転位による素子特性の低下を抑制するために、特許文献１には、炭化珪素エピタキシャル成長前に基板表面をＣＭＰ（chemical mechanical polishing）研磨と水素エッチングすることによって、Ｂａｓａｌ Ｐｌａｎｅ転位が刃状転位に変換することを開示している。
特開２００５−３１１３４８号公報

特許文献１の方法によると、基板のＢａｓａｌ Ｐｌａｎｅ転位がエピタキシャル成長層で刃状転位に変換されても、ＣＭＰ研磨によってＳｉＣ基板表面がダメージを受けてしまうおそれがある。また、エピタキシャル成長前に水素エッチングを行うことによってエピタキシャル成長層表面にステップバンチングが発生して表面モフォロジーが劣化する可能性が有る。また、蓄積型チャネル層を形成する際には、下地のベース層、コンタクト層及びドリフト層が研磨されてしまうという課題があり、蓄積型チャネル層を形成するうえでは特許文献１を適用することでベース層、コンタクト層、ドリフト層の表面が荒れるため、デバイスの特性が落ちる可能性がある。

これらのため、上述したような特許文献１の方法によってＢａｓａｌ Ｐｌａｎｅ転位を刃状転位に変換して炭化珪素半導体素子を作製しても、所望の素子特性を得ることは困難である。

本発明は、前記従来の問題点に鑑みてなされたものであり、その目的は、炭化珪素基板を用いた炭化珪素半導体素子において、Ｂａｓａｌ Ｐｌａｎｅ転位に起因する素子特性の低下を抑制することにある。

本発明の炭化珪素半導体素子は、炭化珪素半導体基板の主面上に形成された第１導電型の不純物を含む炭化珪素からなるドリフト層と、前記ドリフト層内に形成された第２導電型の不純物を含むウェル領域と、前記ウェル領域内に形成された第１導電型の不純物を含むソース領域と、前記ウェル領域内に形成された第２導電型の不純物を含むコンタクト領域と、前記ウェル領域内で、かつ前記ソース領域が形成されていない領域上に形成された第２導電型の不純物を含む転位変化層と、前記転位変化層上に形成された第１導電型の不純物を含む蓄積型チャネル層と、少なくとも前記蓄積型チャネル層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に設けられたゲート電極と、前記ソース領域と接する位置に設けられたソース電極と、前記半導体基板の主面と対向する面に設けられたドレイン電極を含む。

好ましくは、前記転位変化層は第２導電型の不純物がアルミニウムである。

ある好ましい実施形態において、隣接する前記ウェル領域間で、かつ前記ゲート絶縁膜の下に位置する前記ドリフト領域の上に、第１導電型の高濃度ドリフト層が形成されている。

好ましくは、前記高濃度ドリフト層の第１導電型の不純物濃度は、前記ドリフト層の第１導電型の不純物濃度に比べて高い。

ある好ましい実施形態において、前記半導体基板は、（０００１）面を主面とする炭化珪素基板である。

本発明の炭化珪素半導体素子は、炭化珪素半導体基板の主面上に形成された第１導電型の不純物を含む炭化珪素からなるドリフト層と、前記ドリフト層上に形成された第２導電型の不純物を含むウェル領域と、前記ウェル領域内に形成された第１導電型の不純物を含むソース領域と、前記ウェル領域内に形成された第２導電型の不純物を含むコンタクト領域と、前記ウェル領域と接する位置に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられたゲート電極と、前記ソース領域と接する位置に設けられたソース電極と、前記半導体基板の主面と対向する面の上に設けられたドレイン電極と、前記ドリフト層の前記ウェル領域同士間に、第１導電型の高濃度ドリフト層とを含み、前記高濃度ドリフト層中に第２導電型の不純物を含む。

前記高濃度ドリフト層中の第２導電型の不純物濃度が、前記ウェル領域の第２導電型の不純物濃度と等しい。

ある好ましい実施形態において、前記ウェル領域の第２導電型の不純物がアルミニウムである。

好ましくは、前記ウェル領域と前記ゲート絶縁膜との間に第１導電型の不純物を含む蓄積型チャネル層を備えている。

ある好ましい実施形態において、前記高濃度ドリフト層の第１導電型の不純物濃度は、前記ドリフト層の第１導電型の不純物濃度に比べて高い。

前記半導体基板は、（０００１）面を主面とする炭化珪素基板である。

本発明の炭化珪素半導体素子の製造方法は、（Ａ）炭化珪素半導体基板上に第１の導電型の炭化珪素からなるドリフト層を形成する工程と、（Ｂ）前記ドリフト層の少なくとも一部にイオン注入により第２の導電型のウェル領域を形成する工程と、（Ｃ）前記ウェル領域上の少なくとも一部に気相成長により第２導電型の不純物を含む転位変化層を形成する工程と、（Ｄ）前記転位変化層の上に第１の導電型の蓄積型チャネル層を形成する工程とを含む。

ある好ましい実施形態において、前記工程（Ｃ）は、少なくともアルミニウムを含むガスを供給する工程を含む。

ある好ましい実施形態において、前記工程（Ｃ）における前記原料ガスの珪素の含有量に対する炭素の含有量の比であるＣ／Ｓｉは、前記蓄型チャネル層を形成する工程（Ｄ）での含有量比Ｃ／Ｓｉよりも小さい。

前記工程（Ｄ）の後に、前記ドリフト層の隣接する前記ウェル領域の間に、第１導電型の高濃度ドリフト層を形成する工程を含むことが好ましい。

本発明の炭化珪素半導体素子の製造方法は、（Ａ）炭化珪素半導体基板上に第１の導電型の炭化珪素からなるドリフト層を形成する工程と、（Ｂ）前記ドリフト層上に気相成長により第２の導電型のウェル領域を形成する工程とを包含し、前記工程（Ｂ）は、前記ウェル領域同士間に、第１導電型の高濃度ドリフト層を形成する工程（Ｂ１）を含む。

ある好ましい実施形態において、前記工程（Ｂ）は、少なくともアルミニウムを含むガスを供給する工程を含む。

ある好ましい実施形態において、前記工程（Ｂ）における前記原料ガスの珪素の含有量に対する炭素の含有量の比であるＣ／Ｓｉは前記ドリフト層を形成する工程（Ｄ）での含有量比Ｃ／Ｓｉよりも小さい。

前記工程（Ｂ）の後に、前記ウェル領域上に第１の導電型の蓄積型チャネル層を形成する工程を含む。

本発明の炭化珪素半導体素子によると、半導体層のうち所望の領域におけるＢａｓａｌ Ｐｌａｎｅ転位の密度が低減されているので、Ｂａｓａｌ Ｐｌａｎｅ転位に起因するゲート絶縁膜の信頼性の低下を抑制できる。また、本発明の製造方法によると、プロセスを複雑にすることなく、上記半導体素子を製造できる。

本発明の炭化珪素半導体素子は、蓄積チャネル層とウェル領域との間にエピタキシャル成長によりアルミニウムがドーピングされて形成されたｐ型のドープ層を有する構造となっており、この層が転位変化層として作用することでウェル領域中のＢａｓａｌ Ｐｌａｎｅ転位を蓄積チャネル中では刃状転位に変化していることを特徴としている。

本発明において、Ｂａｓａｌ Ｐｌａｎｅ転位が刃状転位に変化するのは次のようなメカニズムが考えられる。炭化珪素にドーピングされたアルミニウムは、シリコンの位置を置換するか、過分のアルミニウムは格子間の位置を占めている。Ｂａｓａｌ Ｐｌａｎｅ転位の転位線は、前記位置に存在するアルミニウムによってその伝搬が緩和、抑制されて、刃状転位に変形する。

（第１の実施形態）
以下、図面を参照しながら、本発明による第１の実施形態を説明する。ここでは、蓄積チャネル層とウェル領域の間にアルミニウムをドーピングしたｐ型ドープ層を有するＭＯＳＦＥＴについて説明する。

図１に示す半導体素子１００は、低抵抗のｎ型炭化珪素基板１０１と、炭化珪素基板１０１の主面上に形成された炭化珪素エピタキシャル層１０２と、炭化珪素エピタキシャル層１０２上に形成されたソース電極１１２およびゲート絶縁膜１１１と、ゲート絶縁膜１１１上に設けられたゲート電極１１３と、炭化珪素基板１０１の裏面に形成されたドレイン電極１１４とを有している。

炭化珪素基板１０１は、（０００１）面を主面とする炭化珪素基板であり、例えば、４Ｈ−ＳｉＣからなり、（０００１）Ｓｉ面より数度（オフ角）傾けてステップ密度を増大させた表面を有するオフカット基板である。炭化珪素基板１０１におけるＢａｓａｌ Ｐｌａｎｅ転位は、例えば１０^４ｃｍ^−２以上（本実施形態では３×１０^４ｃｍ^−２）である。

炭化珪素エピタキシャル層１０２は、複数のｐ型ウェル領域１０５とドリフト領域１０７とを有している。ドリフト領域１０７は、炭化珪素基板１０１よりも低濃度でｎ型不純物を含む炭化珪素層である。ウェル領域１０５の内部には、高濃度でｎ型不純物を含むｎ型ソース領域１０８と、高濃度でｐ型不純物を含むコンタクト領域１０９が形成されている。ソース領域１０８の一部は、ソース電極１１２とオーミック接触を形成している。ウェル領域１０５同士の間にはｎ型の高濃度ドリフト層１１７を有している。

また、炭化珪素エピタキシャル層１０２は、ウェル領域１０５とゲート絶縁膜１１１との間にｎ型不純物を含む蓄積型チャネル層１１５を有し、ウェル領域１０５と蓄積型チャネル層１１５との間にｐ型の不純物を含むＢａｓａｌＰｌａｎｅ転位を刃状転位に変化させるための転位変化層１１６を有しており、蓄積型チャネル層１１５の上面、すなわちゲート電極１１３に対向する部分におけるＢａｓａｌ Ｐｌａｎｅ転位の密度は、転位変化層１１６の下面におけるＢａｓａｌ Ｐｌａｎｅ転位の密度よりも２桁ほど小さく、約３×１０^２ｃｍ^−２である。一旦、Ｂａｓａｌ Ｐｌａｎｅ転位から刃状転位に変換すれば、再度Ｂａｓａｌ Ｐｌａｎｅ転位に変換することはないので、転位変化層１１６上に形成された蓄積型チャネル層１１５においてもＢａｓａｌ Ｐｌａｎｅ転位密度は約３×１０^２ｃｍ^−２である。この結果、ゲート絶縁膜１１１は、蓄積型チャネル層１１５の上に形成されるので、従来よりも高い信頼性を確保できる。

以下、図面を参照しながら、半導体素子１００を製造する方法の一例を説明する。

まず、図２（ａ）に示すように、炭化珪素基板１０１の主面上に炭化珪素エピタキシャル層１０２を成長させる。炭化珪素基板１０１として、例えば、主面が（０００１）面から［１１−２０］（１１２バー０）方向に８度のオフ角度がついた直径５０ｍｍの４Ｈ−ＳｉＣ基板を用いる。基板１０１はｎ型であり、基板１０１におけるキャリア濃度は８×１０^１８ｃｍ^−３である。

ここで、炭化珪素エピタキシャル成長層１０２の具体的な形成方法を説明する。

エピタキシャル成長層１０２は、例えば図３に示すような縦型薄膜成長装置１４９を用いて形成できる。まず、縦型薄膜成長装置１４９の構成を説明する。

縦型薄膜成長装置１４９は、反応炉１５０と、反応炉１５０を加熱するためのコイル１５４とを備えている。コイル１５４は、反応炉１５０の周りに設けられており、高周波誘導加熱により反応炉１５０を加熱する。反応炉１５０は周囲を断熱材１６２で覆われている。反応炉１５０の内部には、支持軸１５３によって支持されたカーボン製のサセプタ１６３が配置されており、炭化珪素基板などの試料１５１は、サセプタ１６３によって反応炉１５０の内部に固定される。反応炉１５０は、ガス排気系１５９およびガス供給系１５８にそれぞれ接続されている。ガス排気系１５９は、排気用配管１６０と圧力調整バルブ１６１とを備え、必要に応じて反応炉１５０のガスを排気する。ガス供給系１５８は、炭化珪素のエピタキシャル成長に用いる原料ガス１５５、希釈ガス１５６、ドーパントガス１５７などを必要に応じて反応炉１５０に供給する。

本実施形態では、試料１５１として炭化珪素基板１１をサセプタ１６３で反応炉１５０に固定する。次いで、ガス排気系１５９により、反応炉１５０の内部を１０^−６〜１０^−５Ｐａ程度の真空度にまで真空排気する。続いて、希釈ガス１５６として水素ガス（流量：２Ｌ／ｍｉｎ）をガス供給系１５８から反応炉１５０に供給し、圧力調整バルブ１６１を用いて反応炉１５０の圧力を１０ｋＰａに制御する。

この後、水素ガスの流量を維持しながら、反応炉１５０の周囲に設けられたコイル１５４に、誘導加熱装置を用いて２０．０ｋＨｚ、２０ｋＷの高周波電力を印加し、サセプタ１６３を加熱する。炭化珪素基板１１の温度は１６００℃で一定となるように制御される。次いで、原料ガス１５５として、プロパンガス（流量：３ｍＬ／ｍｉｎ）およびシランガス（流量：２ｍＬ／ｍｉｎ）を反応炉１５０に供給する。プロパンガスおよびシランガスは、それぞれ５０ｍＬ／ｍｉｎの水素ガスで希釈して供給する。さらに、原料ガス１５５と同時に、ドーパントガス１５７として窒素（流量：０．１ｍＬ／ｍｉｎ）を供給する。このようにして、炭化珪素基板１１の上に転位変化層１２が形成される。形成されたエピタキシャル層１０２の厚さは１０μｍである。このようにして、炭化珪素基板１０１と、炭化珪素基板１０１の上に形成された炭化珪素エピタキシャル層１０２とを備えたエピ基板１０３が得られる。

続いて、図２（ｂ）に示すように、エピ基板１０３の炭化珪素エピタキシャル成長層１０２のうち選択された領域に不純物イオンを注入する。具体的には、炭化珪素エピタキシャル層１０２のマスク１０６を形成していない領域にｐ型不純物（例えばＡｌ）イオンを注入した後、エピ基板１０３の表面にカーボンのキャップ層を形成した後に活性化アニールを行うことによって、ウェル領域１０５を形成する。

さらに、図２（ｃ）に示すように、エピタキシャル成長層１０２の表面にｐ型の転位変化層１１６及びｎ型の蓄積型チャネル層１１５を形成する。転位変化層１１６及び蓄積型チャネル層１１５は前述の縦型薄膜成長装置１４９を用いて形成し、形成方法もエピタキシャル成長層１０２の形成方法と同一である。転位変化層１１６の形成時にはドーパントガスとしてトリメチルアルミニウムガスを用い、ｐ型濃度１×１０^１７ｃｍ^−３とし、膜厚は５０ｎｍとした。蓄積型チャネル層１１５の形成時にはドーパントガスとして窒素を用い、ｎ型濃度２×１０^１７ｃｍ^−３とし、膜厚は１５０ｎｍとした。これにより、エピタキシャル成長層１０４が形成される。

この後、図２（ｄ）に示すように、ウェル領域１０５の一部（ソース領域になる部分）にｎ型不純物（例えば窒素）イオンを注入し、他の一部（コンタクト領域になる部分）にｐ型不純物（例えばアルミニウム）イオンを注入する。さらに、ドリフト層１０７のウェル領域１０５同士間にｎ型不純物イオンを注入する。これらのイオン注入処理を行ったエピ基板１０３の表面にカーボンキャップ層を形成して活性化アニールすることでウェル領域内にソース領域１０８、コンタクト領域１０９、ドリフト層１０７内に高濃度ドリフト層１１７を形成する。

更に、図２（ｅ）に示すように、ゲート絶縁膜１１１を形成する。ゲート絶縁膜１１１は、厚さが５０ｎｍであるＳｉＯ_２膜であり、約１１００℃の温度下で炭化珪素エピタキシャル層１０４の表面を熱酸化することによって形成できる。

最後に、図２（ｆ）に示すように、ゲート電極１１３、ソース電極１１２およびドレイン電極１１４を形成する。ソース電極１１２およびドレイン電極１１４は、それぞれ、電子ビーム（ＥＢ）蒸着装置を用いてソース領域１０８および炭化珪素基板１０１の裏面にＮｉを蒸着し、続いて加熱炉を用いて１０００℃で加熱することによって形成される。ソース電極１１２はソース領域１０８とオーミック接合を形成しており、また、ドレイン電極１１４は炭化珪素基板１０１とオーミック接合を形成している。ゲート電極１１３は、ＬＰＣＶＤ装置を用いて、ゲート絶縁膜１１１上にリンドープpoly-Si膜を堆積することによって形成できる。これにより、半導体素子１０３が得られる。

なお、本実施形態の半導体素子の製造方法は、上記方法に限定されない。例えば、炭化珪素基板１０１として４Ｈ−ＳｉＣ以外のポリタイプからなる基板を用いてもよい。また、上記方法では、ゲート絶縁膜１１１は、炭化珪素エピタキシャル層１０４を熱酸化することによって形成された熱酸化（ＳｉＯ_２）膜であるが、炭化珪素エピタキシャル層１０４の上にＣＶＤ法で堆積されたＳｉＯ_２膜であってもよい。

ここで、エピ基板１０３の蓄積型チャネル層１１５の表面におけるＢａｓａｌ Ｐｌａｎｅ転位の密度を測定したので、その方法および結果を説明する。

５００℃に加熱して溶融させた水酸化カリウム（ＫＯＨ）の中に、エピ基板１０３を５分間浸すことにより、炭化珪素エピタキシャル層表面に対してＫＯＨエッチングを行った。次いで、エッチングされた表面を顕微鏡で観察し、Ｂａｓａｌ Ｐｌａｎｅ転位の密度を調べた。

貝殻状のピットがＢａｓａｌ Ｐｌａｎｅ転位であり、単位面積当たりのピット数を調べることによって転位密度を測定できる。この結果、サンプル基板の炭化珪素エピタキシャル層表面におけるＢａｓａｌ Ｐｌａｎｅ転位の密度は約１０^２ｃｍ^−２であった。

上記結果と比較するために、比較エピ基板として、転位変化層１１６を含まないエピ基板を作製し、上記と同様の転位密度の測定を行った。比較サンプル基板の作製は、転位変化層１１６を含まない以外はエピ基板１０３と全く同一の構造とした。得られた比較サンプル基板の表面に対してＫＯＨエッチングを行った後、表面を観察すると、サンプル基板よりも高い密度でＢａｓａｌ Ｐｌａｎｅ転位が観察された。Ｂａｓａｌ Ｐｌａｎｅ転位の密度は約１０^４ｃｍ^−２であり、炭化珪素基板１０１における密度とほぼ等しかった。

本実施形態では、転位変化層１１６を形成する際に、反応炉１５０に供給する原料ガス中の珪素の含有量に対する炭素の含有量の比Ｃ／Ｓｉを、蓄積型チャネル層１１５を形成する際の原料ガス中における比Ｃ／Ｓｉよりも大きくなるように設定する。

次に、図面を参照しながら、Ｂａｓａｌ Ｐｌａｎｅ転位を刃状転位に変換させる原理を説明する。

図４は、本実施形態におけるエピタキシャル成長機構の模式図である。図４に示すように、炭化珪素基板１のステップ構造表面に炭化珪素をエピタキシャル成長させるので、炭化珪素は各ステップから横方向に成長する。転位変化層３を形成するためのエピタキシャル成長工程において、原料ガスに含まれる炭素量を増やすと、ｐ型ドーパントであるアルミニウムは、シリコンの位置を置換するか、過分のアルミニウムは格子間元素となる。Ｂａｓａｌ Ｐｌａｎｅ転位の転位線は、前記位置に存在するアルミニウムによってその伝搬が緩和、抑制されてＢａｓａｌ Ｐｌａｎｅ転位は上方（ｃ軸方向）に延びる刃状転位に変化する。

一方、従来のエピ基板では、転位変化層１２が形成されていないので、図８に示すように、基板１０におけるＢａｓａｌ Ｐｌａｎｅ転位１２は、そのまま炭化珪素エピタキシャル層１１にＢａｓａｌ Ｐｌａｎｅ転位１３として引き継がれる。なお、転位変化層を有していない場合でも、Ｂａｓａｌ Ｐｌａｎｅ転位１２の一部は、エピタキシャル成長工程中に刃状転位に変化するが、その割合は、転位変化層を有する場合における変化の割合よりも極めて小さい。

次に、本実施形態における半導体素子の特性を調べたのでその結果を説明する。

まず、図２を参照しながら説明した方法と同様の方法で、実施例の縦型パワーＭＯＳＦＥＴを作製した。また、比較例として、図７に示した従来の蓄積型チャネル構造の縦型パワーＭＯＳＦＥＴ３００（比較例の縦型パワーＭＯＳＦＥＴ）を作製した。

比較例の縦型パワーＭＯＳＦＥＴ３００は、前述の方法で作製し、蓄積チャネル層３０７はｎ型のドーパントを供給しながらエピタキシャル成長することによって形成している。

次いで、実施例および比較例の縦型パワーＭＯＳＦＥＴにおける電流−電圧特性をそれぞれ測定し、測定結果を比較したところ、実施例の縦型パワーＭＯＳＦＥＴでは、比較例の縦型パワーＭＯＳＦＥＴに比べて、ゲート絶縁膜の耐圧が約２倍以上高いことがわかった。

この理由は次のように考えられる。比較例の縦型パワーＭＯＳＦＥＴでは、炭化珪素エピタキシャル層表面におけるＢａｓａｌ Ｐｌａｎｅ転位密度が炭化珪素基板における密度と同程度（約１０^４ｃｍ^−２）と高いため、炭化珪素エピタキシャル層上に形成されたゲート絶縁膜の耐圧を大幅に低下させる。これに対し、本実施例の縦型パワーＭＯＳＦＥＴでは、蓄積チャネル層とウェル領域との間にエピタキシャル成長によりアルミニウムがドーピングされて形成されたｐ型のドープ層を有する転位変化層によって、ゲート絶縁膜の耐圧を低下させるＢａｓａｌ Ｐｌａｎｅ転位が、ゲート絶縁膜の信頼性に影響を与えにくい刃状転位に変化していると考えられ、炭化珪素エピタキシャル層表面におけるＢａｓａｌ Ｐｌａｎｅ転位密度は約１０^２ｃｍ^−２まで約２桁も低減されている。このような転位密度の大幅な低減により、本実施例のＭＯＳＦＥＴは、比較例の縦型パワーＭＯＳＦＥＴよりもゲート絶縁膜の耐圧を向上でき、この結果、高耐圧で信頼性の高い半導体素子を提供することができる。

（第２の実施形態）
本発明の半導体素子は、ｐ型のウェル領域が、アルミニウムをドーピングしてエピタキシャル成長により形成された構造となっており、この領域が転位変化層として作用することでドリフト層中のＢａｓａｌ Ｐｌａｎｅ転位を蓄積チャネル中で刃状転位に変化していることを特徴としている。

以下、図面を参照しながら、本発明による第２の実施形態を説明する。ここでは、ｐ型のウェル領域をアルミニウムをドーピングしたエピタキシャル成長により形成したＭＯＳＦＥＴについて説明する。

図５に示す半導体素子２００は、低抵抗のｎ型炭化珪素基板２０１と、炭化珪素基板２０１の主面上に形成された炭化珪素エピタキシャル層２０２と、炭化珪素エピタキシャル層２０２に形成されたソース電極２１２および蓄積型チャネル層２１１と、蓄積型チャネル層２１１上に形成されたゲート絶縁膜２１３２１６と、ゲート絶縁膜２１３上に設けられたゲート電極２１６と、炭化珪素基板２０１の裏面に形成されたドレイン電極２１４とを有している。

炭化珪素基板２０１は、（０００１）面を主面とする炭化珪素基板であり、例えば、４Ｈ−ＳｉＣからなり、（０００１）Ｓｉ面より数度（オフ角）傾けてステップ密度を増大させた表面を有するオフカット基板である。炭化珪素基板２０１におけるＢａｓａｌ Ｐｌａｎｅ転位は、例えば１０^４ｃｍ^−２以上（本実施形態では３×１０^４ｃｍ^−２）である。

炭化珪素エピタキシャル層２０２は、複数のｐ型ウェル領域２０５とドリフト領域２０７とを有している。ドリフト領域２０７は、炭化珪素基板２０１よりも低濃度でｎ型不純物を含む炭化珪素層である。ウェル領域２０５の内部には、高濃度でｎ型不純物を含むｎ型ソース領域２０８と、高濃度でｐ型不純物を含むコンタクト領域２０９が形成されている。ソース領域２０８の一部は、ソース電極２１２とオーミック接触を形成している。ウェル領域２０５同士の間にはｎ型の高濃度ドリフト層２１５を有している。また、ウェル領域２０５とゲート絶縁膜２１３との間にはｎ型不純物を含む蓄積型チャネル層２１１を有している。

ｐ型ウェル領域２０５は、アルミニウムをドーピングしてエピタキシャル成長によって形成されるため、このウェル領域２０５において、Ｂａｓａｌ Ｐｌａｎｅ転位が刃状転位に変化する転位変化層として作用し、ｐ型ウェル領域におけるＢａｓａｌ Ｐｌａｎｅ転位の密度は、ｎ型ドリフト層２０７におけるＢａｓａｌ Ｐｌａｎｅ転位の密度よりも２桁ほど小さく、約３×１０^２ｃｍ^−２である。この結果、ゲート絶縁膜２１３は、蓄積型チャネル層２１１を介するものの、Ｂａｓａｌ Ｐｌａｎｅ転位密度が低減した領域の上方に形成されるので、図７に示すような従来構造よりも高い信頼性を確保できる。

以下、図面を参照しながら、半導体素子２００を製造する方法の一例を説明する。

まず、図６（ａ）に示すように、炭化珪素基板２０１の主面上に炭化珪素エピタキシャル層２０２を成長させる。炭化珪素基板２０１として、例えば、主面が（０００１）面から［１１−２０］（１１２バー０）方向に８度のオフ角度がついた直径５０ｍｍの４Ｈ−ＳｉＣ基板を用いる。基板２０１はｎ型であり、基板２０１におけるキャリア濃度は８×１０^１８ｃｍ^−３である。

ここで、炭化珪素エピタキシャル成長層２０２は、第１の実施形態と同様方法により、図３に示すような縦型薄膜成長装置１４９を用いて形成できる。炭化珪素基板２０１上にｎ型ドーパントとして窒素を用いてｎ型ドリフト層２０２を１０μｍ形成する。

引き続き、図６（ｂ）に示すように、縦型薄膜成長装置１４９においてドーパントガスを窒素からトリメチルアルミニウムガスに切り替えることによりｎ型ドリフト層上にｐ型ドープ層２０４を形成する。

さらに、図６（ｃ）に示すように、炭化珪素エピタキシャル成長層２０３のうち選択された領域に不純物イオンを注入する。具体的には、炭化珪素エピタキシャル層２０３の表面にマスク２０５を形成していない領域にｎ型不純物（例えば窒素）イオンを注入する。

この後、図６（ｄ）に示すように、ウェル領域２０７の一部（ソース領域になる部分）にｎ型不純物（例えば窒素）イオンを注入し、他の一部（コンタクト領域になる部分）にｐ型不純物（例えばアルミニウム）イオンを注入する。これらのイオン注入処理を行った炭化珪素エピタキシャル層２０３の表面にカーボンキャップ層を形成して活性化アニールすることでｎ型の高濃度ドリフト層２１５をウェル領域２０７間に形成する。

更に、図６（ｅ）に示すように、エピタキシャル成長層２０３の表面にｎ型の蓄積型チャネル層２１１を形成する。蓄積型チャネル層２１１は前述の縦型薄膜成長装置１４９を用いて形成し、形成方法もエピタキシャル成長層２０２の形成方法と同一である。蓄積型チャネル層２１１の形成時にはドーパントガスとして窒素を用い、ｎ型濃度２×１０^１７ｃｍ^−３とし、膜厚は１５０ｎｍとした。

最後に、図６（ｆ）に示すように、ゲート絶縁膜２１３を形成する。ゲート絶縁膜２１３は、厚さが５０ｎｍであるＳｉＯ_２膜であり、約１１００℃の温度下で熱酸化することによって形成できる。その後、ゲート電極２１６、ソース電極２１２およびドレイン電極２１４を形成する。ソース電極２１２およびドレイン電極２１４は、それぞれ、電子ビーム（ＥＢ）蒸着装置を用いてソース領域２０８および炭化珪素基板２０１の裏面にＮｉを蒸着し、続いて加熱炉を用いて１０００℃で加熱することによって形成される。ソース電極２１２はソース領域２０８とオーミック接合を形成しており、また、ドレイン電極２１４は炭化珪素基板２０１とオーミック接合を形成している。ゲート電極２１６は、ＬＰＣＶＤ装置を用いて、ゲート絶縁膜２１３上にリンドープpoly-Si膜を堆積することによって形成できる。これにより、半導体素子２０６が得られる。

ここで、エピ基板２０６の蓄積型チャネル層２１１の表面におけるＢａｓａｌ Ｐｌａｎｅ転位の密度を測定したので、その方法および結果を説明する。

５００℃に加熱して溶融させた水酸化カリウム（ＫＯＨ）の中に、エピ基板２０６を５分間浸すことにより、炭化珪素エピタキシャル層表面に対してＫＯＨエッチングを行った。次いで、エッチングされた表面を顕微鏡で観察し、Ｂａｓａｌ Ｐｌａｎｅ転位の密度を調べた。この結果、サンプル基板の炭化珪素エピタキシャル層表面におけるＢａｓａｌ Ｐｌａｎｅ転位の密度は約１０^２ｃｍ^−２であり、第１の実施形態の比較サンプル基板に比べて２桁近く低減していることが明らかとなった。これは、第１の実施形態で説明したＢａｓａｌ Ｐｌａｎｅ転位を刃状転位に変換させる原理に起因するものと考えられる。

次に、本実施形態における半導体素子の特性を調べたのでその結果を説明する。

まず、図６を参照しながら説明した方法と同様の方法で、実施例の縦型パワーＭＯＳＦＥＴを作製した。また、比較例として、図７に示した従来の蓄積型チャネル構造の縦型パワーＭＯＳＦＥＴ３００（比較例の縦型パワーＭＯＳＦＥＴ）を作製した。

比較例の縦型パワーＭＯＳＦＥＴ３００は、前述の方法で作製し、ｐ型のウェル領域３０５はドリフト層の一部分にｐ型ドーパントとなる不純物（例えばＡｌ）をイオン注入することにより形成している。

次いで、実施例および比較例の縦型パワーＭＯＳＦＥＴにおける電流−電圧特性をそれぞれ測定し、測定結果を比較したところ、実施例の縦型パワーＭＯＳＦＥＴでは、比較例の縦型パワーＭＯＳＦＥＴに比べて、ゲート絶縁膜の耐圧が約２倍以上高いことがわかった。

この理由は次のように考えられる。比較例の縦型パワーＭＯＳＦＥＴでは、炭化珪素エピタキシャル層表面におけるＢａｓａｌ Ｐｌａｎｅ転位密度が炭化珪素基板における密度と同程度（約１０^４ｃｍ^−２）と高いため、炭化珪素エピタキシャル層上に形成されたゲート絶縁膜の耐圧を大幅に低下させる。これに対し、実施例の縦型パワーＭＯＳＦＥＴでは、ｐ型のウェル領域にアルミニウムをドーピングしてエピタキシャル成長により形成した転位変化層によって、ゲート絶縁膜の耐圧を低下させるＢａｓａｌ Ｐｌａｎｅ転位が、ゲート絶縁膜の信頼性に影響を与えにくい刃状転位に変化していると考えられ、炭化珪素エピタキシャル層表面におけるＢａｓａｌ Ｐｌａｎｅ転位密度は約１０^２ｃｍ^−２まで約２桁も低減されている。このような転位密度の大幅な低減により、本実施例のＭＯＳＦＥＴは比較例の縦型パワーＭＯＳＦＥＴよりもゲート絶縁膜の耐圧を向上でき、この結果、高耐圧で信頼性の高い半導体素子を提供することができる。

本発明は、半導体層のうち所望の領域におけるＢａｓａｌ Ｐｌａｎｅ転位密度を低減することにより、高耐圧で信頼性の高い半導体素子を提供できるので、炭化珪素パワー素子に適用すると、炭化珪素の優れた物性値から期待されるような高い耐圧を実現できるので、特に有利である。

本発明による第１の実施形態の半導体素子の断面模式図 （ａ）〜（ｆ）は、本発明による第１の実施形態の半導体素子の製造方法を説明するための工程断面図 本発明による実施形態で使用する縦型薄膜成長装置の構造を示す概略図 本発明のエピ基板における基板転位のエピタキシャル層への伝播の様子を説明するための断面図 本発明による第２の実施形態の半導体素子の断面模式図 （ａ）〜（ｆ）は、本発明による第２の実施形態の半導体素子の製造方法を説明するための工程断面図 従来構造の半導体素子の断面模式図 従来のエピ基板における基板転位のエピタキシャル層への伝播の様子を説明するための断面図

符号の説明

１ 基板
２ エピ膜
３，１１６ 転位変化層
４ Ｂａｓａｌ Ｐｌａｎｅ転位
５ 刃状転位
１０１，２０１ 半導体基板（炭化珪素基板）
１０２，２０２ 半導体層（炭化珪素エピタキシャル層）
１０５，２０５ ウェル領域
１０７，２０７ ドリフト領域
１０８，２０８ ソース領域
１１１，２１３ ゲート絶縁膜
１１２，２１２ ソース電極
１１３，２１６ ゲート電極
１１４，２１４ ドレイン電極
１４９ 縦型薄膜成長装置
２１５ 高濃度ドリフト層

Claims (19)

1. 炭化珪素半導体基板の主面上に形成された第１導電型の不純物を含む炭化珪素からなるドリフト層と、
   前記ドリフト層内に形成された第２導電型の不純物を含むウェル領域と、
   前記ウェル領域内に形成された第１導電型の不純物を含むソース領域と、
   前記ウェル領域内に形成された第２導電型の不純物を含むコンタクト領域と、
   前記ウェル領域内で、かつ前記ソース領域が形成されていない領域上に形成された第２導電型の不純物を含む転位変化層と、
   前記転位変化層上に形成された第１導電型の不純物を含む蓄積型チャネル層と、
   少なくとも前記蓄積型チャネル層上に形成されたゲート絶縁膜と、
   前記ゲート絶縁膜上に設けられたゲート電極と、
   前記ソース領域と接する位置に設けられたソース電極と、
   前記半導体基板の主面と対向する面に設けられたドレイン電極と、
   を含むことを特徴とする炭化珪素半導体素子。
2. 前記転位変化層は第２導電型の不純物としてアルミニウムを含むことを特徴とする請求項１に記載の炭化珪素半導体素子。
3. 隣接する前記ウェル領域間で、かつ前記ゲート絶縁膜の下に位置する前記ドリフト領域の上に、第１導電型の高濃度ドリフト層が形成されていることを特徴とする請求項１または２に記載の炭化珪素半導体素子。
4. 前記高濃度ドリフト層の第１導電型の不純物濃度は、前記ドリフト層の第１導電型の不純物濃度に比べて高いことを特徴とする請求項１から３のいずれかに記載の炭化珪素半導体素子。
5. 前記半導体基板は、（０００１）面を主面とする炭化珪素基板である請求項１から４のいずれかに記載の炭化珪素半導体素子。
6. 炭化珪素半導体基板の主面上に形成された第１導電型の不純物を含む炭化珪素からなるドリフト層と、
   前記ドリフト層上に形成された第２導電型の不純物を含むウェル領域と、
   前記ウェル領域内に形成された第１導電型の不純物を含むソース領域と、
   前記ウェル領域内に形成された第２導電型の不純物を含むコンタクト領域と、
   前記ウェル領域と接する位置に設けられたゲート絶縁膜と、
   前記ゲート絶縁膜上に設けられたゲート電極と、
   前記ソース領域と接する位置に設けられたソース電極と、
   前記半導体基板の主面と対向する面の上に設けられたドレイン電極と、
   前記ドリフト層の前記ウェル領域同士間に、第１導電型の高濃度ドリフト層と、
   を含み、前記高濃度ドリフト層中に第２導電型の不純物を含むことを特徴とする炭化珪素半導体素子。
7. 前記高濃度ドリフト層中の第２導電型の不純物濃度が、前記ウェル領域の第２導電型の不純物濃度と等しいことを特徴とする請求項６に記載の炭化珪素半導体素子。
8. 前記ウェル領域の第２導電型の不純物がアルミニウムであることを特徴とする請求項６または７に記載の炭化珪素半導体素子。
9. 前記ウェル領域と前記ゲート絶縁膜との間に第１導電型の不純物を含む蓄積型チャネル層を備えていることを特徴とする請求項６から８のいずれかに記載の炭化珪素半導体素子。
10. 前記高濃度ドリフト層の第１導電型の不純物濃度は、前記ドリフト層の第１導電型の不純物濃度に比べて高いことを特徴とする請求項６から９のいずれかに記載の炭化珪素半導体素子。
11. 前記半導体基板は、（０００１）面を主面とする炭化珪素基板である請求項６から１０のいずれかに記載の炭化珪素半導体素子。
12. （Ａ）炭化珪素半導体基板上に第１の導電型の炭化珪素からなるドリフト層を形成する工程と、
    （Ｂ）前記ドリフト層の少なくとも一部にイオン注入により第２の導電型のウェル領域を形成する工程と、
    （Ｃ）前記ウェル領域上の少なくとも一部に気相成長により第２導電型の不純物を含む転位変化層を形成する工程と、
    （Ｄ）前記転位変化層の上に第１の導電型の蓄積型チャネル層を形成する工程と、
    を含むことを特徴とする炭化珪素半導体素子の製造方法。
13. 前記工程（Ｃ）は、少なくともアルミニウムを含むガスを供給する工程を含む請求項１２に記載の半導体素子の製造方法。
14. 前記工程（Ｃ）における前記原料ガスの珪素の含有量に対する炭素の含有量の比であるＣ／Ｓｉは、前記蓄型チャネル層を形成する工程（Ｄ）での含有量比Ｃ／Ｓｉよりも小さいことを特徴とする請求項１２または１３に記載の炭化珪素半導体素子の製造方法。
15. 前記工程（Ｄ）の後に、前記ドリフト層の隣接する前記ウェル領域の間に、第１導電型の高濃度ドリフト層を形成する工程を含むことを特徴とする請求項１２から１４のいずれかに記載の半導体素子の製造方法。
16. （Ａ）炭化珪素半導体基板上に第１の導電型の炭化珪素からなるドリフト層を形成する工程と、
    （Ｂ）前記ドリフト層上に気相成長により第２の導電型のウェル領域を形成する工程と、
    を包含し、
    前記工程（Ｂ）は、前記ウェル領域同士間に、第１導電型の高濃度ドリフト層を形成する工程（Ｂ１）を含むことを特徴とする炭化珪素半導体素子の製造方法。
17. 前記工程（Ｂ）は、少なくともアルミニウムを含むガスを供給する工程を含む請求項１６に記載の半導体素子の製造方法。
18. 前記工程（Ｂ）における前記原料ガスの珪素の含有量に対する炭素の含有量の比であるＣ／Ｓｉは前記ドリフト層を形成する工程（Ｄ）での含有量比Ｃ／Ｓｉよりも小さいことを特徴とする請求項１６または１７に記載の炭化珪素半導体素子の製造方法。
19. 前記工程（Ｂ）の後に、前記ウェル領域上に第１の導電型の蓄積型チャネル層を形成する工程を含むことを特徴とする請求項１６から１８のいずれかに記載の半導体素子の製造方法。

Images