JP4200215B2 - デュエルターゲット同時パルスレーザ蒸着手法による炭化ケイ素のp型半導体の結晶薄膜の作製方法 - Google Patents

デュエルターゲット同時パルスレーザ蒸着手法による炭化ケイ素のp型半導体の結晶薄膜の作製方法 Download PDF

Info

Publication number
JP4200215B2
JP4200215B2 JP2004095496A JP2004095496A JP4200215B2 JP 4200215 B2 JP4200215 B2 JP 4200215B2 JP 2004095496 A JP2004095496 A JP 2004095496A JP 2004095496 A JP2004095496 A JP 2004095496A JP 4200215 B2 JP4200215 B2 JP 4200215B2
Authority
JP
Japan
Prior art keywords
thin film
sic
substrate
plane
sapphire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004095496A
Other languages
English (en)
Other versions
JP2005285964A (ja
Inventor
八三 武藤
毅 楠森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2004095496A priority Critical patent/JP4200215B2/ja
Publication of JP2005285964A publication Critical patent/JP2005285964A/ja
Application granted granted Critical
Publication of JP4200215B2 publication Critical patent/JP4200215B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

本発明は、SiCのp型半導体の結晶薄膜の作製方法及び同法で作製された薄膜に関するものであり、更に詳しくは、p型半導体化したSiCのエピタキシャル薄膜と一軸配向及び多結晶等の結晶性薄膜(全体を結晶薄膜と称す)、また、半導体化SiC薄膜と他の半導体薄膜や基板との間のp−n半導体接合素子の作製方法と、それにより得られる該薄膜、及び該薄膜と基板や他の薄膜との積層によるp−n半導体接合素子に関するものである。本発明は、次世代のワイドギャップ半導体としてその実用化が期待されているSiCのp型半導体の技術分野において、従来法のような超高温でのCVD法あるいはイオン注入や超高温後熱処理等の超高温プロセスを必要とせずに、比較的低温域においてSiCのp型半導体を達成することが可能な新規なSiCのp型半導体の結晶薄膜の作製方法等を提供するものであり、特に、ワイドバンドギャップ半導体のエレクトロニクスとオプトエレクトロニクスの基礎となるSiCの半導体化結晶薄膜と、該p型化薄膜の相互及び他の半導体との積層薄膜と、それらを得るためのパルスレーザ蒸着成膜方法に関する新しい技術を提供するものとして有用である。
SiCには、大別して2種類がある。立方晶系の結晶構造を持つ低温準安定型の3C−SiC(βSiC)と、SiとCの層状配列の繰り返し周期の違いによりc軸長が異なる2H、4H、6H等の六方晶構造を持つ高温型SiC(αSiC)等の多形(ポリタイプ)がある。αSiCとβSiCとは、それぞれ、2.9−3.3eVと2.2eVのバンド間エネルギー分離幅を持つ。後者は、前者に較べて小さいが、シリコン(Si)の値1.1eVと較べれば大きく、また、耐高電圧特性、熱伝導度や耐熱特性は、Siに較べて格段に高いので、共に次世代のワイドバンドギャップ半導体として期待されている。βからαへの転移温度は約1600℃であるが、β、α共に分解・昇華する温度は高く、2000−2700℃以上である(明確な融点はない)。そのために、素子の基となるSiCの単結晶作製には、種結晶への低圧昇華法(非特許文献1参照)か、有機シリコンと炭化水素の気相でのプラズマ分解堆積(CVD)法(非特許文献2参照)が用いられるが、前者では2000―2500℃域、後者では1500−1800℃域の超高温プロセスを要する。その結果、また、他の元素の添加による半導体化の制御が難しいことなどにより、基板(ウエハ)が極めて高価となる。
更に、素子開発の際のSiCのp型やn型半導体化には、高コストなイオン注入法(非特許文献3、4参照)、又は、膜原料にドーピング用の混合ガスを使ったCVD法(非特許文献5参照)が主に用いられている。後者では1600℃域の超高温を要する。また、現在、素子化に主に使われる前者に関しては、室温域でのイオン注入法では、非晶質化が起こるので、それを再結晶するのに1600−1800℃域の超高温での後熱処理を行う他、レーザアニーリングの試みや、高温でのイオン注入法の試みがなされている(非特許文献6,7参照)。このように、単結晶作製に加えて、半導体化でも超高温プロセスを要するので、素子開発の障壁となっている。最近、パルスレーザアブレーション堆積(PLAD)方法によりSiCのエピタキシャル薄膜がサファイア基板上に作製された(非特許文献8参照)。また、同PLAD法によりp型Si(111)基板上にSiC薄膜を作製すると、基板と膜間でp−n接合を示すという報告がある(非特許文献9参照)。しかし、これは、成膜時に自然に起きた格子欠陥に由来して少量の電子(n型キャリアー)が発生したものであり、素子化にはn型に加え、より困難なp型化共々、高電気伝導率を持つ半導体化を意図的に達成できるドーピングの制御方法が必要である。以上のように、比較的低温でSiCのエピタキシャル薄膜を作製すると同時に、ドーピングと活性化が達成され、超高温後処理等が不必要となるような、従来法よりも簡便な半導体化技術の開発が望まれている。
なお、基板としては、従来、SiC自身(αSiC、βSiC)(非特許文献1−7参照)の他、六方晶系のサファイア(Al23 )(非特許文献8参照)、GaNやAlN、及び立方晶系であるSiやβSiCを用い(非特許文献9参照)、面としては、六方晶では(0001)面、立方晶では(100)や(111)面を用いてSiC結晶薄膜が作製されている。また、GaNやAlN等のIII族金属窒化物の上にはSiC薄膜を作製できること、更に、以下の薄膜上にはGaNを成膜可能であることが報告されているので、該薄膜を基板の代わりに用いることができる。フェライト(Fe24 )の(111)面(非特許文献10参照)、サファイア(0001)やSi(111)面上のAlN、GaN、又はInN薄膜、及びそれらの積層薄膜や、それら混合窒化物の(0001)薄膜(非特許文献11,12参照)、αSiCの(0001)やβSiCの(111)、Si上のアルミナ(γ−Al23 )の(111)薄膜(非特許文献13、14参照)、又はサファイアのc、a及びR面あるいは立方晶系結晶の(111)面上のZnO(0001)薄膜、更に、ZrB2 基板やYSZ基板の他、溶融石英(非晶質)基板等の多くの基板や結晶面へのGaN成膜の報告等がある(非特許文献15,16,17参照)。
従って、従来と異なり超高温でのCVD法あるいはイオン注入や超高温後熱処理等の超高温プロセスを必要とせず、比較的低温域においてSiCの成膜時に(in−situに)半導体化用添加材料をドーピングし、かつ活性化させ得る簡便な半導体化技術を開発し、SiC基板上にn型及びp型半導体薄膜を作製できることを実証すれば、SiC薄膜の作製が可能なことが分かっている上記の各基板や薄膜上にn型及びp型SiC半導体薄膜及びp−n接合素子を作製できることになる。これにより、特に、高出力、高温、高電圧、高周波数デバイス等の次世代半導体素子が係わるエレクトロニクスやオプトニクス分野に新たな技術を提供できるようになることから、当技術分野においては、比較的低温域において上記SiC半導体薄膜の成膜を可能とする新しい成膜技術の開発が強く要請されていた。
昇華法、4H,6HSiC基板、温度2000−2300℃E. N. Mokhov, M. G. Ramm, M. S. Ramm, et al, Materials Science Forum, Vol.433-436 (2003) 29. CVD法、4H-SiC基板 温度1550℃T. Tsuchida, I. Kamata, T. Jikimoto, T. Miyanagi, K. Izumi, Materials Science Forum, Vol.433-436 (2003) 131. Alイオン注入法,4H−SiC基板、後熱処理温度1600,1740℃A. J. Bauer, M. Rambach, L. Frey, et al, Materials Science Forum, Vol.433-436 (2003) 609. B、N、Alのイオン注入法計算,4HSiC基板M. S. Janson, J. Slotte, A. Yu. Kuznetsov, K. Saarien, A. Hallen, Materials Science Forum, Vol.433-436 (2003) 641. 半導体化CVD法、n−SiC基板 原料ガスPH3,N2,C3H8,SiH4 Rongjun Wang, Ishwara B. Bhat, T. Paul Chow, Materials Science Forum, Vol.433-436 (2003) 145. NとAlのイオン注入法,4HSiC基板、レーザアニーリングYasunori Tanaka, Hisao Tanoue, Kazuo Arai, Materials Science Forum, Vol.433-436 (2003) 605. 高温イオン注入(500℃)+1800℃後熱処理根来佑樹、木本恒暢、松波弘之、第64回応用物理学関係連合会 講演要旨集1p−B−14、(2003)、P.353 PLAD法、SiC/Si サファイアとSi(111)基板H. Muto, T. Kusumori, Materials Science Forum, Vol.389-393 (2002) 371. PLAD法,無添加SiC膜/p−Si,p型Si基板上に格子欠陥由来のn−SiC膜H. Muto, T. Asano, T. Kusumori, Materials Science Forum, Vol.433-436 (2003) 225. 太田実雄、藤岡 洋、尾嶋正治、第58回応用物理学関係連合会 講演要旨集 31a−L−7、(2002)、P.421 SiC膜/基板(sapphire、AlN/Sapphire、GaN/AlN/Sapphire等)基板温度:1200−1400℃G. S. Sun, J. M. Li, M. C. Lou, S. R. Zhu, L. Wang, F. F. Zhang, L. Y. Lin, J. Crystal Growth, 227-118 (2001) 811-815 AlN and GaN薄膜/Si(111)基板、plasma assisted MBE 法H. P. D. Shenk, G. D. Kipshidze, V. B. Lebedev, et al, J.Crystal Growth, 201-202 (1999) 359-364 越智法彦、松浦由幸、大塚康二、桑原憲弘、角谷正友、福家俊郎、第50回応用物理学関係連合会 講演要旨集 29a−T−10、(2003)、P.411 原田昌史、永野孝幸、柴田典義、第50回応用物理学関係連合会 講演要旨集 27a−V−2、(2003)、P.382 R. -F. Xiao, X. W. Sun, H. B. Liao, n. Cue and H. S. Kwok, J. Appl. Phys. 80, (1996) 4224 岩谷素顕、飯田一喜、川島毅士、福井伸次、宮崎敦嗣、高浪俊、富田仁人、新田州吾、上山智、天野浩、赤崎勇、第50回応用物理学関係連合会 講演要旨集 29a−T−4、(2003)、P.409 本家尚志、伊藤真吾、太田実雄、藤岡洋、尾嶋正治、第50回応用物理学関係連合会 講演要旨集 29a−T−7、(2003)、P.410
このような状況の中で、本発明者らは、上記従来技術に鑑みて、従来の方法である、SiCの単結晶基板への高温イオン注入法や、低温でのイオン注入と再結晶化熱処理プロセスの結合、更に、膜原料ガスにドーピング用ガスも同時に添加するCVD法等のような、高コストとなる1600−2500℃域の超高温プロセスを用いることなく、SiCのp型半導体化を達成することができる方法と同半導体薄膜を開発することを目標として、創意工夫と研究を積み重ねた結果、PLAD法を使い、膜用のSiCターゲットと、添加材料用のAl、BC等のターゲットを同時ないし交互にアブレーションするか、あるいはSiCとこれらの成分を含む混合ターゲットをアブレーションするデュエル同時パルスレーザ蒸着(デュエル同時PLAD)手法を用い、1000−1100℃域の高温に基板温度を制御した種々の単結晶等の基板上に電子やホール添加用の元素を含むSiC薄膜を成膜することにより所期の目的を達成し得ることを見いだし、本発明を完成するに至った。
本発明の目的は、前記従来の問題点を解決し、イオン注入と超高温後処理、又は有機金属化合物を用いる超高温CVD等の方法を用いることなしに、SiCのp型半導体化エピタキシャル薄膜及び結晶性薄膜を得る方法と、本方法により得られる半導体薄膜及びp−n薄膜素子を提供することにある。
上記課題を解決するための本発明は、以下の技術的手段から構成される。
(1)パルスレーザをターゲット物質に照射し、瞬間・パルス的にイオン、原子やクラスターからなる微粒子に分解・剥離(アブレーション)させて、高温に温度制御した基板上にターゲット物質の薄膜を作製するパルスレーザアブレーション堆積(PLAD)手段を用いて、膜材料として、炭化ケイ素(SiC)、又は炭素とケイ素の混合物のターゲットと、アクセプターをSiCの成膜時にin−situでドーピングするための添加材料として、1)炭化アルミニューム(Al )、又は、2)炭化ホウ素(B C、n=1−6)のターゲットとを使用し、これらを同時又は交互にアブレーションさせるか、又は該膜材料と該添加材料の両材料物質を混合したターゲットをアブレーションさせるデュエル同時パルスレーザ蒸着(デュエル同時PLAD)手法により、1000−1100℃域の高温に基板温度を制御した基板上に、p型半導体化したSiCのエピタキシャル(単結晶)薄膜、又は結晶性薄膜を作製することを特徴とするSiC半導体薄膜の作製方法。
(2)n型6HSiC基板を使用し、基板−薄膜間に印加した正負のバイアス電圧に対して非対称なV−I特性を示すp−n接合特性を有する薄膜を作製する、前記(1)に記載のSiC半導体薄膜の作製方法。
)基板として、1)サファイア、シリコン(Si)、GaN、又はSiC自身の単結晶、2)Si、サファイア又はGaNの単結晶上に作製したSiCのエピタキシャル薄膜あるいは結晶性薄膜、又は、3)Si又はサファイアの単結晶上に作製した窒化ガリウム(GaN)、窒化アルミニューム(AlN)、窒化インジューム(InN)もしくはこれらのIII族金属窒化物の混合物のエピタキシャル薄膜、を使用する前記(1)又は(2)に記載のSiC半導体薄膜の作製方法。
)基板の結晶面として、1)サファイア、六方晶(α)SiC、又は六方晶GaNもしくはAlNの(0001)面、2)立方晶であるSi、βSiC、又は立方晶GaNの(111)面、3)サファイアの(0001)、Siもしくはフェライトの(111)面上に作製した、GaN、AlN、InN薄膜、又はこれらIII族金属窒化物の積層薄膜、もしくはIII族金属窒化混合物薄膜の(0001)面、4)サファイア(0001)面上に作製した、αSiCの(0001)面、又はβSiCの(111)面、5)サファイアのc面、a面、又はR面上のZnO緩衝層の上に作製したGaN(0001)面、6)Si上のアルミナの緩衝層の(0001)面、又は、7)石英ガラス基板の面、を使用する前記(1)又は(2)に記載のSiC半導体薄膜の作製方法。
次ぎに、本発明について更に詳細に説明する。
本発明においては、デュエル同時PLAD手法により、サファイアやSiC等の単結晶基板上に、p型のSiCの単結晶薄膜とp−n接合素子構造を作製する。まず、SiCターゲットと窒素を含む添加材料用ターゲットとを用いて、サファイアとn型SiCのc面単結晶基板上へのn型半導体化したSiC(n−SiCと略記する)のエピタキシャル薄膜の作製と、薄膜のX線回折(XRD)及び反射高速電子線回折(RHEED)と原子間力顕微鏡(AFM)による解析結果、及び電気伝導率と電圧―電流(V−I)特性の測定から高伝導率のn型半導体薄膜の作製と、同薄膜−基板間にn/n接合の作製がなされていることの実証、について説明する。続いて、p型化に関しては、Al及びBを含む添加材料用ターゲットとAl金属ターゲットを用いての同様な実験によるp型半導体化したSiC(p−SiCと略記する)のエピタキシャル薄膜の作製と、同薄膜−n型6HSiC基板間にp/n接合が作製されていることの実証、について述べる。これらを、図を用いて順次説明する。
図1に、デュエル同時PLAD手法の一例を示す。真空容器中に膜用と添加材料用の2つのターゲット(ターゲット1,2)を装着でき、外部から2つの別々のパルスレーザ(レーザ1,2)をパルス周波数f、照射エネルギーEの他、集光レンズ等の集光手段によりフルーエンスFを変える等をして両ターゲットに照射することにより、SiCの成膜時に添加材料も同時にアブレーションさせ、かつその濃度を制御すると共に、基板の温度制御を行うことで成膜時に添加材料のドーピングと活性化ができる装置を構築して、用いた。なお、両ターゲットはモータ駆動によるターゲットの自転機構(1,2)付きの2つのターゲットホルダーに装着してあり、回転によりレーザで均一にアブレ−ションされる。また、基板はヒータ付きの基板ホルダーに装着し、その温度を制御する。
本発明におけるデュエル同時PLAD手法を用いた半導体化SiCの結晶薄膜の作製では、基板として、例えば、(1)サファイア、シリコン(Si)、GaN、又はSiC自身の単結晶、(2)Si、サファイア又はGaNの単結晶上に作製したSiCのエピタキシャル薄膜あるいは結晶性薄膜、又は、(3)Si又はサファイアの単結晶上に作製した窒化ガリウム(GaN)、窒化アルミニューム(AlN)、窒化インジューム(InN)もしくはこれらのIII族金属窒化物の混合物のエピタキシャル薄膜、を使用することができる。基板は、該結晶薄膜を作製できる基板であればよく、好適には、例えば、n−6HSiCとサファイアのc面が用いられる。外に、好適な例として、他のSiCの多形や、Si、GaN等の単結晶あるいはSi上に作製したAl23 、サファイアやSi上に作製したGaN、AlNやSiC、等が例示されるが、コストと応用目的に必要なp型SiCの結晶性薄膜とそれらないしは他の半導体とのp−n素子の品質に応じて使い分ければよく、それらの基板の種類に依らない。
また、基板の結晶面として、例えば、(1)サファイア、六方晶(α)SiC、又は六方晶GaNもしくはAlNの(0001)面、(2)立方晶であるSi、βSiC、又は立方晶GaNの(111)面、(3)サファイアの(0001)、Siもしくはフェライトの(111)面上に作製した、GaN、AlN、InN薄膜、又はこれらIII族金属窒化物の積層薄膜、もしくはIII族金属窒化混合物薄膜の(0001)面、(4)サファイア(0001)面上に作製した、αSiCの(0001)面、又はβSiCの(111)面、(5)サファイアのc面、a面、又はR面上のZnO緩衝層の上に作製したGaN(0001)面、(6)Si上のアルミナの緩衝層の(0001)面、又は、(7)石英ガラス基板の面、を使用することができる。
また、ターゲットとしては、好適には、例えば、6HSiCの焼結体が用いられるが、デュエル同時PLAD手法に必要なターゲットであればよい。即ち、SiCの素子に係わる膜の材料としては、当SiC自身の他、SiとCの混合物、更に、それらに添加材料としてp型半導体化用の元素や同元素の化合物を混合したターゲットであれば、いずれでもよく、それらの種類に依らない。
iCのp型半導体化用ターゲットには、好適には、例えば、(1)Alと、(2)炭化ホウ素BC、他の炭化ホウ素(BC、n=1−6、≠4)ターゲット等を使用できる。
次に、本発明によるデュエル同時PLAD手法とp型半導体化SiCの(0001)配向エピタキシャル薄膜及びp−n接合構造に関する実施形態を図面により詳細に説明する。
デュエル同時PLAD手法の概略を示す図1において、膜用のSiCターゲットと、添加材料用ターゲットとして、p型化にAlやBC等を図1の真空容器中の2つのターゲットホルダーにセットしておき、6H等のαSiC又はサファイアの(0001)基板、又はSi(111)やβSiC(111)基板ないしC 対称性を有する基板あるいは非晶質基板等をヒータ付きの基板ホルダーにセットしておけば、同基板上にp型半導体化したSiCエピタキシャル薄膜や結晶性薄膜を作製することができる。
該PLAD手法では、前述のように、真空容器中のSiC膜用と添加材料用のターゲット1と2の各々に、外部から光学窓を通して2つのパルスレーザ光(1,2)を集光照射して、同時に又は一定周期の比でターゲット物質をパルス的にアブレーションさせて、それを対向する位置にあり一定温度に制御されたヒータ付き基板ホルダー上に装着してある基板に衝突させて、その上にSiCの半導体化薄膜を作製する。
本発明では、膜材料と添加材料をアブレーションさせるための2つのレーザ光として、例えば、2台のNd:YAGパルスレーザ装置からの第4高調波(波長266nm)レーザが使用される。なお、レーザ光はSiCと添加材料用のターゲット物質をアブレーションできればよいので、レーザの種類及び波長は問わない。但し、膜の品質はレーザ波長等に依存し、一般に、短波長レーザを使うほどターゲットの微細分解が起こり、基板上で上質な結晶薄膜が生成するが、目的や必要とする膜やその品質に依存してレーザを選択すればよい。図1に示すように、外部から2つのパルスレーザ光をレーザのfとEの他、レンズ等の集光手段によりフルーエンスFを変えて両ターゲットに照射することにより、SiCの成膜時に添加材料も同時にアブレーションさせ、かつ濃度を制御し、更に、基板の温度を変える等のPLADの条件を種々検討することで後熱処理なしにドーピングと活性化ができる。
該PLAD手法では、膜材料と添加材料の2つを同時又は交互にアブレーションできればよいので、2台のレーザ装置を用いる方法の他、一台のパルスレーザ装置から出たレーザをハーフミラーで2つのビームに分離して用いる方法や、パルスに同期して回転するミラーやプリズムを用いビーム方向を変えることにより2つのターゲットへ一定のパルス数の比だけ交互にレーザが当たるようする方法等が例示されるが、2ビームあればよいのでその方法は問わない。
本発明では、ディスク等の形状のターゲットをセットできる一個の回転機構付きのターゲットホルダーに、膜材料と添加材料が一定の比率になり、かつ該ホルダーにセットできる様に扇型ないし円弧状と狭い帯状等に切りそれらを合わせて一個のディスク状のターゲットを作りセットする等を行ったターゲットをセットするか、あるいは膜材料と添加材料を一定の割合で混合した1個のターゲットをセットし、一本の周期的パルスレーザ光を照射しアブレーション(広義のデュエル同時PLAD)することにより、膜材料に対する添加材の濃度を制御して成膜する方法等が例示されるが、膜材料と添加材料の両者が一定の割合でアブレーションされればよいので、その方法を問わない。該デュエル同時PLAD手法により、膜用のSiCと添加材料用の2つのターゲットをアブレーションし、6H−SiCやサファイアのc面基板等の上に添加材料を含むSiCを成膜するための実験を種々行うことにより、p型半導体化したSiCのヘテロエピタキシャル薄膜とp−n素子構造を作製することができる。
本発明により、(1)膜用のSiCターゲットと電子又はホールのドーピング用の添加材料ターゲットを同時ないし交互にアブレーションさせる等の該デュエル同時PLAD手法を用いる方法により、種々の単結晶や非晶質の基板上にp型半導体化したSiCの結晶性薄膜、及びそれらのp−n接合や、他のp型やn型基板や半導体薄膜とのp−n接合の作製が可能となる、(2)また、本発明では、電子やホールのドーピング用の添加材料をSiCの成膜時にin−situで添加し、かつ活性化できるので、従来のイオン注入法等のように再結晶及びドーパントを活性化するための成膜後の超高温熱処理等の行程を必要とする問題もブレークスルーできる、(3)また、本発明では、種々の多くの基板や他のエピタキシャル薄膜上への成膜が可能であるので、SiCに関わる高温や高出力及び高周波素子のエレクトロニクスやオプトロニクス分野における電子素子化が可能となる、等の効果が奏される。
次に、実施例に基づいて本発明を具体的に説明するが本発明は、以下の実施例によって何ら限定されるものではない。尚、以下の実施例では、実験をn型とp型のSiC薄膜について同時的に作製を実施し、評価した関係上、p型SiC薄膜の作製、評価(実施例)と併せて、本発明の範囲外の添加材料及びn型SiC薄膜(参考例)について同時的に説明する。
実施例1、2
本実施例では、n型SiC基板に加えて、作製した膜のみの電気特性を調べるために絶縁体であるサファイア基板もセットして、同時に両基板上へ同一条件で作製したn型SiC薄膜の事例に関して説明する。サファイア上の膜については、XRD及びRHEEDとAFMの測定により良好な結晶性のエピタキシャル薄膜の生成と、電気伝導率測定からin−situドーピングにより高伝導率の半導体薄膜製について説明する。次いで、同時に(従って、同一のデュエル同時PLAD条件で)n型SiC基板上に作製したSiC薄膜について、膜と基板間のV−I特性の測定からn−n結合であること、即ち、該PLAD法によりn型SiCヘテロエピタキシャル薄膜が作製されることについて説明する。
デュエル同時PLAD手法によるn−SiC薄膜の作製では、膜用ターゲットに6HSiC焼結体を、添加材料用ターゲットにSi焼結体(参考例)を用い、基板にサファイアとn6H−SiCの(0001)単結晶を使用した。成膜条件は、以下のようである。基板温度T =1100℃、真空下(無負荷圧:3x10−7Torr、加熱時:3x10−6Torr)で成膜した。レーザ条件はSiCターゲットに対しては、周波数f=5Hz、レーザエネルギーE=40mJ/パルス、フルーエンスF=1J/cm/パルスである。他方、添加材料用ターゲットに対しては、f=2Hz、E=20mJ/パルスに設定し、添加材料であるSiの分解量がSiCの2−3%になるようにフルーエンスをF=0.6−1.5J/cm /パルスの範囲で調整した。これらの条件は、ある程度好適な値であるが各因子の好適値は他方のターゲットも含めてお互いに他の因子に関連しており、T 、fを変えた時にはEやFの好適値はある程度変わる。本発明は、当該実施例と条件によって何ら制限されるものではないが、実施例を順次にあげ、各薄膜の作製、結晶性、及びV−I特性等について説明する。
まず、サファイア上に作製した薄膜については、基板温度Ts を900−1100℃の範囲で変えて成膜したところ、各膜は図2(a)−(c)に示すRHEED像が観測された。RHEEDは膜の結晶の逆格子像を表しており、多結晶膜では結晶の方向に依らないリング状のパターン、単結晶性の膜では膜面の平坦性の優劣に依存して縦線状のストリークと呼ばれるパターンや、縦線中にドット(点)を含むパターンを与える。ストリーク間の間隔から膜の面内の結晶の格子定数と配向、縦のドット間の間隔から膜の垂直方向の格子定数、従って、結晶の種類が分かる。SiCの場合は、多形の種類を判定できる。
s =950℃で作製した膜では、リング状のパターン(図2(a))を与えたことから多結晶性SiC薄膜が生成し、1000℃以上(図2(b)、(c))では、ストリークパターンを示すことから、エピタキシャル薄膜が成長することが分かる。なお、900℃以下では結晶とならず、非晶質性のSiC系薄膜が生成した。なお、図2(b)の1000℃では、低温準安定型の3C−SiCが生成した。更に、図2(c)の1100℃では、最も高温で生成する高温安定型の6H−SiCのエピタキシャル薄膜が生成していることが分かったので、以下この基板温度で成膜した。しかし、ここでは、デュエル同時PLAD法による半導体化が目的であり、SiCの多形の種類や、単結晶及び多結晶等の膜質に関しては、使用目的の薄膜や素子に合わせて条件を設定し成膜すればよく、当該実施例の条件に制約されるものではない。
図3に、一例として、SiCターゲットのみをアブレーションしてサファイアc面上に作製した無添加(ノンドープ)のSiC薄膜のAFM画像a)と、n型化用添加材であるSi ターゲット(参考例)を用いたデュエル同時PLAD手法により作製したSiC薄膜(n型化薄膜)のAFM画像b)の比較を示す。後者では、膜表面がサブナノメートル次元の極めて高い平坦性を持つことが分かる。表面の荒さを比較すると、RMS値でそれぞれ1.19nmと0.58nmであった。膜全体の結晶の配向性の尺度であり、小さいほど高配向性を表しているX線回折ピークのロッキングカーブの半値幅も1.2°と1.3°であり、共に小さな値を与えた。従って、n型化したSiC薄膜は無添加の場合と同程度の結晶配向性を持ち、表面に関しては、より平坦な高品質結晶薄膜が作製されていることを示している。更に、電気伝導率は、無添加SiC膜が0.01/Ω・cmであったのに対し、添加した膜では約600倍の高い値5.6/Ω・cmを示し、当該デュエルPLAD手法により高伝導率を持つ半導体薄膜が作製可能となることが分かった。
参考例
更に、Si添加用ターゲットを用いてサファイア上と同時に、従って、同一のデュエル同時PLAD条件で、n6H−SiCのc面上に作製したSiC薄膜について、膜と基板間で測定したV−I特性を、図4中において、点線で示す。なお、膜と基板共に端子付け用の電極には銀ペーストを用いた。バイアス電圧の正負に対して直線的に変化している。このことは、膜と基板共に電極と間でオーミック接続がとれていること、更に、SiC膜とn−SiC基板間はn−n接合であること、即ち、Si添加材料ターゲットからの窒素(N)ドーピングにより膜はn型半導体化されたSiC薄膜であることを実証している。
実施例
次に、実施例として、p型化用の添加材料ターゲットとして、(3)Alと、(4)B C及び、(5)Al金属(参考例)を用いたデュエル同時PLAD手法により、サファイアのc面上に作製したSiC薄膜と、n6H−SiCのc面上に作製したSiC薄膜について説明する。
まず、上記の(3)−(5)の添加材料用ターゲットを用いてサファイア基板上に作製したp型化薄膜のAFM像を図5−3)から5)に示す。画像を較べると、4)、5)、共に、また、特に、4)では、凹凸が大きいのに対し、3)は極めて平滑であることが分かる。膜表面の平滑度を求めたところ、RMS値で、4)2.1、5)2.8nmであるのに対し、3)では1.03nmであった。更に、SiC(000n)X線回折線のロッキングカーブの半値幅は、膜4)1.89°、5)1.78°に対して、3)では1.28°であり、無添加のSiC薄膜の値1.2°に近い。以上の結果は、(3)Al 添加材料ターゲットより作製した膜3)が最も結晶性も膜面の平滑性が良好であること、次に、(5)Al金属、(4)B Cを用いて作製した膜の順に結晶性等が低いことが分かる。
なお、電気伝導率の値は、膜3)で1.9/Ω・cm、4)は0.45/Ω・cm、5)は0.28/Ω・cmであり、無添加SiC膜の約200倍、45倍及び30倍の高い値を持つ半導体特性を示した。この結果から、電子伝導かホール伝導かは判定できないが、下記のように、デュエル同時PLAD法によりサファイア上と同時にn6H−SiC基板上に作製したSiC薄膜の結果から、p型半導体化されていることが実証された。
実施例3
以下に、p型化用添加材料ターゲットとして、(3)Alと、(4)BC及び、(5)Al金属(参考例)を用いてn6H−SiCのc面上に作製したSiC薄膜について説明する。図4中の実線の曲線は、(3)Alを用いて作製したSiC薄膜について、膜とn6H−SiC基板間で測定したV−I特性を示す。正負のバイアス電圧に対して非対称な(かつ非線形な)挙動、特に、負のバイアスに対して(この膜では−6V当たりまで)漏洩電流が小さく、正バイアス方向で急速に電流が立ち上がる挙動、即ち、p−n接合に特徴的なダイオード特性を示している(なお、点線は、前述のように、n型化用ターゲットSiを用いて作製したn−SiC膜のn−n接合の挙動である)。この結果は、ターゲット(3)を用いたデュエル同時PLAD手法によりp型半導体化SiCエピタキシャル薄膜が作製されたことを明確に実証している。
実施例4、5
次に、図6と7中の実線の曲線は、添加材料用のターゲット(4)BCと(5)Al金属(参考例)を用いてn6H−SiC基板上に作製したSiC薄膜について、膜と基板の間で測定したV−I特性を示す。両者共に、上記の(3)Alを用いて作製した薄膜の場合と類似して、正負のバイアス電圧に対して非対称な挙動、即ち、ダイオード特性を示している。しかし、(3)の場合よりダイオード特性が良くないのは、前述のように、これらの薄膜の結晶性が膜3)より劣るので、格子欠陥由来の易動電子(nキャリアー)が発生し、ホールと相殺するためにp−n接合特性が劣っているためであると推論される。
より高特性化のためには、更に、PLAD条件を好適化する必要がある。しかし、いずれにしても、以上の結果は、当該デュエル同時PLAD手法が、膜用のSiCターゲットと添加材料用のターゲットを用いて成膜時に半導体化ドーパントをin−situに添加すると共に、後処理なしp型半導体化やp−n接合構造を作製できることを実証している。
以上詳述したように、本発明は、SiCのp型半導体の結晶薄膜の作製方法及び同方法で作製した薄膜に係わるものであり、本発明により、膜用のSiCターゲットと電子又はホールのドーピング用の添加材料ターゲットを同時ないし交互にアブレーションさせる等の該デュエル同時PLAD手法を用いる方法により、種々の単結晶や非晶質の基板上にp型半導体化したSiCの結晶性薄膜、及びそれらのp−n接合や、他のp型やn型基板や半導体薄膜とのp−n接合の作製が可能となる。また、本発明では、電子やホールのドーピング用の添加材料をSiCの成膜時にin−situで添加し、かつ活性化できるので、従来のイオン注入法等のように再結晶及びドーパントを活性化するための成膜後の超高温熱処理等の行程を必要とする問題もブレークスルーできる。また、本発明では、種々の多くの基板や他のエピタキシャル薄膜上への成膜が可能であるので、SiCに関わる高温や高出力及び高周波素子のエレクトロニクスやオプトロニクス分野における電子素子化が可能となる。
基板上にSiCの半導体化結晶薄膜を作製するための、SiC膜用と添加材料用の2つのターゲットを2本のパルスレーザ光で同時にアブレーションさせるデュエル同時PLAD手法による成膜の一方法を示す概略図である。 n−6HSiCのc面上に、基板温度、(a)950℃、(b)1000℃、(c)1100℃で作製したn型SiC薄膜について測定したRHEEDパターンを示す。 サファイアc面上に作製した、a)無添加のSiC薄膜と、b)Si34 添加材料用ターゲットを用いたデュエル同時PLAD手法により作製したSiC薄膜のAFM画像を示す。 点線と実線は各々、n型とp型化添加材料ターゲットSi3 4 とAl43 を用いたデュエル同時PLAD手法によりn6H−SiCのc面上に作製したSiC薄膜について、膜と基板間で測定したV−I特性を示す。 p型化用添加材料ターゲット、3)Al43 と、4)B4 C、及び5)金属Alを用いたデュエル同時PLAD手法により、サファイアのc面上に作製したSiC薄膜のAFM像を示す。 実線はp型化用添加材料ターゲットB4 Cを用いてn6H−SiC基板上に作製したSiC薄膜について、膜と基板間で測定したV−I特性を示す。 実線はp型化用添加材料ターゲット金属Alを用いてn6H−SiC基板上に作製したSiC薄膜について、膜と基板間で測定したV−I特性を示す。

Claims (4)

  1. パルスレーザをターゲット物質に照射し、瞬間・パルス的にイオン、原子やクラスターからなる微粒子に分解・剥離(アブレーション)させて、高温に温度制御した基板上にターゲット物質の薄膜を作製するパルスレーザアブレーション堆積(PLAD)手段を用いて、膜材料として、炭化ケイ素(SiC)、又は炭素とケイ素の混合物のターゲットと、アクセプターをSiCの成膜時にin−situでドーピングするための添加材料として、(1)炭化アルミニューム(Al )、又は、(2)炭化ホウ素(B C、n=1−6)のターゲットとを使用し、これらを同時又は交互にアブレーションさせるか、又は該膜材料と該添加材料の両材料物質を混合したターゲットをアブレーションさせるデュエル同時パルスレーザ蒸着(デュエル同時PLAD)手法により、1000−1100℃域の高温に基板温度を制御した基板上に、p型半導体化したSiCのエピタキシャル(単結晶)薄膜、又は結晶性薄膜を作製することを特徴とするSiC半導体薄膜の作製方法。
  2. n型6HSiC基板を使用し、基板−薄膜間に印加した正負のバイアス電圧に対して非対称なV−I特性を示すp−n接合特性を有する薄膜を作製する、請求項1に記載のSiC半導体薄膜の作製方法。
  3. 基板として、(1)サファイア、シリコン(Si)、GaN、又はSiC自身の単結晶、(2)Si、サファイア又はGaNの単結晶上に作製したSiCのエピタキシャル薄膜あるいは結晶性薄膜、又は、(3)Si又はサファイアの単結晶上に作製した窒化ガリウム(GaN)、窒化アルミニューム(AlN)、窒化インジューム(InN)もしくはこれらのIII族金属窒化物の混合物のエピタキシャル薄膜、を使用する請求項1又は2に記載のSiC半導体薄膜の作製方法。
  4. 基板の結晶面として、(1)サファイア、六方晶(α)SiC、又は六方晶GaNもしくはAlNの(0001)面、(2)立方晶であるSi、βSiC、又は立方晶GaNの(111)面、(3)サファイアの(0001)、Siもしくはフェライトの(111)面上に作製した、GaN、AlN、InN薄膜、又はこれらIII族金属窒化物の積層薄膜、もしくはIII族金属窒化混合物薄膜の(0001)面、(4)サファイア(0001)面上に作製した、αSiCの(0001)面、又はβSiCの(111)面、(5)サファイアのc面、a面、又はR面上のZnO緩衝層の上に作製したGaN(0001)面、(6)Si上のアルミナの緩衝層の(0001)面、又は、(7)石英ガラス基板の面、を使用する請求項1又は2に記載のSiC半導体薄膜の作製方法。
JP2004095496A 2004-03-29 2004-03-29 デュエルターゲット同時パルスレーザ蒸着手法による炭化ケイ素のp型半導体の結晶薄膜の作製方法 Expired - Lifetime JP4200215B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004095496A JP4200215B2 (ja) 2004-03-29 2004-03-29 デュエルターゲット同時パルスレーザ蒸着手法による炭化ケイ素のp型半導体の結晶薄膜の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004095496A JP4200215B2 (ja) 2004-03-29 2004-03-29 デュエルターゲット同時パルスレーザ蒸着手法による炭化ケイ素のp型半導体の結晶薄膜の作製方法

Publications (2)

Publication Number Publication Date
JP2005285964A JP2005285964A (ja) 2005-10-13
JP4200215B2 true JP4200215B2 (ja) 2008-12-24

Family

ID=35184042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004095496A Expired - Lifetime JP4200215B2 (ja) 2004-03-29 2004-03-29 デュエルターゲット同時パルスレーザ蒸着手法による炭化ケイ素のp型半導体の結晶薄膜の作製方法

Country Status (1)

Country Link
JP (1) JP4200215B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104032265A (zh) * 2014-06-13 2014-09-10 东北大学 一种制备组合薄膜材料库的装置与方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5466087B2 (ja) * 2010-06-07 2014-04-09 株式会社ブリヂストン 炭化ケイ素焼結体の製造方法
KR101219225B1 (ko) * 2010-07-15 2013-01-18 국립대학법인 울산과학기술대학교 산학협력단 펄스 레이저 증착장치
CN105925938B (zh) * 2016-07-08 2018-05-01 合肥工业大学 一种Cs2SnI6薄膜的激光脉冲沉积制备方法
KR102312535B1 (ko) * 2019-12-23 2021-10-13 강릉원주대학교 산학협력단 펄스레이저법을 이용한 질화알루미늄 박막의 제조방법
CN113436968B (zh) * 2021-06-22 2023-05-05 贵州大学 用短脉冲激光产生的等离子体作用在硅表面制备pn层的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104032265A (zh) * 2014-06-13 2014-09-10 东北大学 一种制备组合薄膜材料库的装置与方法

Also Published As

Publication number Publication date
JP2005285964A (ja) 2005-10-13

Similar Documents

Publication Publication Date Title
Shur et al. SiC materials and devices
KR100797855B1 (ko) 쇼트키 접합형 반도체 장치의 제조방법
JP4185215B2 (ja) SiCウエハ、SiC半導体デバイス、および、SiCウエハの製造方法
Foti Silicon carbide: from amorphous to crystalline material
JP4844330B2 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP3692076B2 (ja) SiC単結晶およびその成長方法
EP1531491A2 (en) SiC device and method for manufacturing the same
US20010015170A1 (en) SiC device and method for manufacturing the same
WO2001018872A1 (fr) TRANCHE DE SiC, DISPOSITIF A SEMI-CONDUCTEUR DE SiC, ET PROCEDE DE PRODUCTION D'UNE TRANCHE DE SiC
JP5053553B2 (ja) 単結晶ダイヤモンド成長用基材の製造方法
JP5011493B2 (ja) 炭化珪素半導体素子の製造方法
JP2009088223A (ja) 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置
JP2007131504A (ja) SiCエピタキシャルウエーハおよびそれを用いた半導体デバイス
JPWO2003078702A1 (ja) SiC結晶の製造方法およびSiC結晶
JP4879507B2 (ja) バイポーラ型半導体装置の順方向電圧回復方法、積層欠陥縮小方法およびバイポーラ型半導体装置
JP2005311347A (ja) ショットキー接合型半導体装置の製造方法
JP4442366B2 (ja) エピタキシャルSiC膜とその製造方法およびSiC半導体デバイス
JP4200215B2 (ja) デュエルターゲット同時パルスレーザ蒸着手法による炭化ケイ素のp型半導体の結晶薄膜の作製方法
WO2008015766A1 (en) Method for recovering forward voltage of bipolar semiconductor device, method for reducing lamination defect and bipolar semiconductor device
JP3915252B2 (ja) 炭化けい素半導体基板の製造方法
JP4586160B2 (ja) デュエルパルスレーザ蒸着手法による窒化ガリウムのp型半導体の結晶薄膜の作製方法及び同法で作製した薄膜
JP2007027630A (ja) バイポーラ型半導体装置およびその製造方法
JP2007235162A (ja) ショットキー接合型半導体装置
JP2003347212A (ja) SiC/Si間ヘテロ接合素子の作製方法及び同方法で作製した素子
JP7477407B2 (ja) 酸化ガリウム系半導体の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070220

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070418

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080325

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080522

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080909

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

R150 Certificate of patent or registration of utility model

Ref document number: 4200215

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term