JP2003347212A - ＳｉＣ／Ｓｉ間ヘテロ接合素子の作製方法及び同方法で作製した素子 - Google Patents
ＳｉＣ／Ｓｉ間ヘテロ接合素子の作製方法及び同方法で作製した素子Info
- Publication number
- JP2003347212A JP2003347212A JP2002158179A JP2002158179A JP2003347212A JP 2003347212 A JP2003347212 A JP 2003347212A JP 2002158179 A JP2002158179 A JP 2002158179A JP 2002158179 A JP2002158179 A JP 2002158179A JP 2003347212 A JP2003347212 A JP 2003347212A
- Authority
- JP
- Japan
- Prior art keywords
- sic
- thin film
- type
- junction
- heterojunction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
【課題】 α−ＳｉＣヘテロエピタキシャル等の結晶性
薄膜を作製する方法、Ｓｉ／α−ＳｉＣ間のヘテロ接合
により電子素子を作製する方法、及び同接合素子を提供
する。 【解決手段】 α−ＳｉＣターゲットと１３００℃領域
の高温まで基板を加熱できる基板加熱機構を用いるパル
スレーザアブレーション方法による成膜方法により、ｐ
型やｎ型に半導体化したＳｉの（１１１）単結晶面を主
に用いて、その上に高温型α−ＳｉＣのヘテロエピタキ
シャルや多結晶性薄膜を作製する方法、そのＳｉＣ／Ｓ
ｉヘテロ接合間に金属電極を取り付けて、ｐ／ｎ接合
や、ショットキー接合のＩ−Ｖ特性を有する素子を作製
することを特徴とするＳｉＣ／Ｓｉヘテロ接合素子の作
製方法、及び同方法により作製したＳｉＣ／Ｓｉヘテロ
接合素子。
薄膜を作製する方法、Ｓｉ／α−ＳｉＣ間のヘテロ接合
により電子素子を作製する方法、及び同接合素子を提供
する。 【解決手段】 α−ＳｉＣターゲットと１３００℃領域
の高温まで基板を加熱できる基板加熱機構を用いるパル
スレーザアブレーション方法による成膜方法により、ｐ
型やｎ型に半導体化したＳｉの（１１１）単結晶面を主
に用いて、その上に高温型α−ＳｉＣのヘテロエピタキ
シャルや多結晶性薄膜を作製する方法、そのＳｉＣ／Ｓ
ｉヘテロ接合間に金属電極を取り付けて、ｐ／ｎ接合
や、ショットキー接合のＩ−Ｖ特性を有する素子を作製
することを特徴とするＳｉＣ／Ｓｉヘテロ接合素子の作
製方法、及び同方法により作製したＳｉＣ／Ｓｉヘテロ
接合素子。
Description
【０００１】
【発明の属する技術分野】本発明は、ＳｉＣの素子化の
ためのα−ＳｉＣヘテロエピタキシャル薄膜等とＳｉ間
のヘテロ接合の作製と、これに金属電極を接合すること
による素子の作製方法、及び同方法で作製した薄膜素子
に関するものであり、更に詳しくは、高電圧、高出力、
高周波数、高温及び耐放射線性等の特性を有する、ワイ
ドバンドギャップ半導体のエレクトロニクスやオプトニ
クスの分野における、α−ＳｉＣの積層薄膜素子の作製
技術に係るものであり、ＰＬＤ方法によるｐ型又はｎ型
のＳｉ単結晶基板上へのｎ型α−ＳｉＣのヘテロエピタ
キシャル薄膜素子又は多結晶薄膜素子の作製方法、及び
それにより得られるｐ／ｎ接合ないしショットキーダイ
オード特性を有するｐ／ｎ薄膜接合素子に関するもので
ある。
ためのα−ＳｉＣヘテロエピタキシャル薄膜等とＳｉ間
のヘテロ接合の作製と、これに金属電極を接合すること
による素子の作製方法、及び同方法で作製した薄膜素子
に関するものであり、更に詳しくは、高電圧、高出力、
高周波数、高温及び耐放射線性等の特性を有する、ワイ
ドバンドギャップ半導体のエレクトロニクスやオプトニ
クスの分野における、α−ＳｉＣの積層薄膜素子の作製
技術に係るものであり、ＰＬＤ方法によるｐ型又はｎ型
のＳｉ単結晶基板上へのｎ型α−ＳｉＣのヘテロエピタ
キシャル薄膜素子又は多結晶薄膜素子の作製方法、及び
それにより得られるｐ／ｎ接合ないしショットキーダイ
オード特性を有するｐ／ｎ薄膜接合素子に関するもので
ある。
【０００２】
【従来の技術】ＳｉＣには、大別して２種類がある。高
温型（α−ＳｉＣ）は、ＳｉとＣの層状配列の繰り返し
周期の違いにより６Ｈ、４Ｈ、２Ｈ等の結晶構造異性体
があるが、ｃ軸長が異なるのみで全て同じａ軸長を持つ
六方晶系構造を有する。低温型（β−ＳｉＣ）は、１種
類のみで立方晶系結晶構造を有する。β−ＳｉＣとα−
ＳｉＣは、それぞれ、２．２ｅＶと２．９−３．３ｅＶ
のバンド間エネルギー分離幅を持つので、次世代のワイ
ドバンドギャップ半導体として期待されている。βから
αへの転移温度は約１６００℃であるが、β、α共に融
点（明確な融点と言うより次第に分解・昇華する温度）
は高く、２７００℃程である。素子の基となるＳｉＣの
単結晶は、種結晶への低圧高温蒸発法あるいは有機シリ
コンと炭化水素の気相での高温熱分解やプラズマ分解堆
積（ＣＶＤ）法等による結晶成長方法で作製されてい
る。
温型（α−ＳｉＣ）は、ＳｉとＣの層状配列の繰り返し
周期の違いにより６Ｈ、４Ｈ、２Ｈ等の結晶構造異性体
があるが、ｃ軸長が異なるのみで全て同じａ軸長を持つ
六方晶系構造を有する。低温型（β−ＳｉＣ）は、１種
類のみで立方晶系結晶構造を有する。β−ＳｉＣとα−
ＳｉＣは、それぞれ、２．２ｅＶと２．９−３．３ｅＶ
のバンド間エネルギー分離幅を持つので、次世代のワイ
ドバンドギャップ半導体として期待されている。βから
αへの転移温度は約１６００℃であるが、β、α共に融
点（明確な融点と言うより次第に分解・昇華する温度）
は高く、２７００℃程である。素子の基となるＳｉＣの
単結晶は、種結晶への低圧高温蒸発法あるいは有機シリ
コンと炭化水素の気相での高温熱分解やプラズマ分解堆
積（ＣＶＤ）法等による結晶成長方法で作製されてい
る。
【０００３】しかし、このＳｉＣの単結晶の作製には、
シリコンウェハーと異なり、超高温プロセスが必要とさ
れ、また、不純物の混入等の問題もあり、単結晶の作製
が容易でない。そのために、ＳｉＣ基板は極めて高価
（ＳｉＣでは直径１−２インチ×厚さ０．３ｍｍの円盤
状基板一枚で１０−５０万円以上）であり、それがＳｉ
Ｃ素子開発の一つの障壁となっている。また、通常、上
記方法では、ｎ型半導体であるＳｉＣ基板が得られる
が、ＳｉＣのｐ／ｎ接合等の素子化において必要とされ
るｐ型ＳｉＣは、このｎ型ＳｉＣ基板を用いて、それに
イオン打ちこみ（ドーピング）することにより作製され
る。しかし、イオン打ちこみした領域は、非晶質となる
ので、１６００−１８００℃という超高温で再結晶化さ
せないとｐ／ｎ接合特性を得ることはできない。あるい
は、ｎ型ＳｉＣ基板の上に、ｐ型化用のドーピング剤を
添加した有機シリコンと炭化水素の混合ガス系を用いた
ＣＶＤ法によりｐ型のＳｉＣ単結晶薄膜を成膜する手法
が採られている。これらは、ＳｉＣ単結晶基板の上に同
じＳｉＣ薄膜を作製するのでホモエピタキシャル成膜と
呼ばれているが、これらも超高温プロセスを要すること
が素子開発の障壁となっている。
シリコンウェハーと異なり、超高温プロセスが必要とさ
れ、また、不純物の混入等の問題もあり、単結晶の作製
が容易でない。そのために、ＳｉＣ基板は極めて高価
（ＳｉＣでは直径１−２インチ×厚さ０．３ｍｍの円盤
状基板一枚で１０−５０万円以上）であり、それがＳｉ
Ｃ素子開発の一つの障壁となっている。また、通常、上
記方法では、ｎ型半導体であるＳｉＣ基板が得られる
が、ＳｉＣのｐ／ｎ接合等の素子化において必要とされ
るｐ型ＳｉＣは、このｎ型ＳｉＣ基板を用いて、それに
イオン打ちこみ（ドーピング）することにより作製され
る。しかし、イオン打ちこみした領域は、非晶質となる
ので、１６００−１８００℃という超高温で再結晶化さ
せないとｐ／ｎ接合特性を得ることはできない。あるい
は、ｎ型ＳｉＣ基板の上に、ｐ型化用のドーピング剤を
添加した有機シリコンと炭化水素の混合ガス系を用いた
ＣＶＤ法によりｐ型のＳｉＣ単結晶薄膜を成膜する手法
が採られている。これらは、ＳｉＣ単結晶基板の上に同
じＳｉＣ薄膜を作製するのでホモエピタキシャル成膜と
呼ばれているが、これらも超高温プロセスを要すること
が素子開発の障壁となっている。
【０００４】そのために、ＳｉＣ単結晶基板の代用とし
て、他の安価な単結晶基板上にＳｉＣの単結晶性薄膜を
成長させるヘテロエピタキシャル薄膜の作製方法や、そ
れによる素子化等が試みられてきた。これまでに、分子
ビームエピタキシー( ＭＢＥ) 法、プラズマＣＶＤ法や
ＰＬＤ法等によりＳｉＣの成膜研究は行われている（文
献：「ＭＢＥ法」：S.Kaneda, Y.Sakamoto, C.Nishi,
M.Kanaya, and S. Hannai, Jpn.J.Appl.Phys., Vol.25
(1986) 1307. 等；「ＣＶＤ法」：H.Matsunami,T.Ueda,
and H.Nishino, Mat.Res.Soc.Symp.Proc.,Vol.162 (19
90) 397.等；「ＰＬＤ法」：Jamey S. Pelt, Matthew
E. Ramsey, Steven M. Durbin, Thin Solid Films,Vol.
371(2000) 72.等）。
て、他の安価な単結晶基板上にＳｉＣの単結晶性薄膜を
成長させるヘテロエピタキシャル薄膜の作製方法や、そ
れによる素子化等が試みられてきた。これまでに、分子
ビームエピタキシー( ＭＢＥ) 法、プラズマＣＶＤ法や
ＰＬＤ法等によりＳｉＣの成膜研究は行われている（文
献：「ＭＢＥ法」：S.Kaneda, Y.Sakamoto, C.Nishi,
M.Kanaya, and S. Hannai, Jpn.J.Appl.Phys., Vol.25
(1986) 1307. 等；「ＣＶＤ法」：H.Matsunami,T.Ueda,
and H.Nishino, Mat.Res.Soc.Symp.Proc.,Vol.162 (19
90) 397.等；「ＰＬＤ法」：Jamey S. Pelt, Matthew
E. Ramsey, Steven M. Durbin, Thin Solid Films,Vol.
371(2000) 72.等）。
【０００５】ＭＢＥ法によるβ−ＳｉＣのエピタキシャ
ル薄膜の生成、及びＣＶＤ法とＰＬＤ法によるβ−Ｓｉ
Ｃ多結晶薄膜やβ−ＳｉＣと炭素の混合した薄膜の生成
は知られているが、従来、高電圧までのｐ／ｎ接合型の
電流−電圧（Ｉ−Ｖ）特性を持つような電子素子化を達
成したα−ＳｉＣのヘテロエピタキシャル薄膜素子の成
功例はない。また、α型はβ型より大きなバンドギャッ
プ値を有するので、より高出力、高温等の素子や短波長
の発光ダイオード（ＬＥＤ）及び短波長レーザ用の基板
等への応用が期待される。特に、高い転移点１６００℃
以上の高温プロセスを必要とするα−ＳｉＣでは、低温
でのヘテロ薄膜の作製技術が望まれている。
ル薄膜の生成、及びＣＶＤ法とＰＬＤ法によるβ−Ｓｉ
Ｃ多結晶薄膜やβ−ＳｉＣと炭素の混合した薄膜の生成
は知られているが、従来、高電圧までのｐ／ｎ接合型の
電流−電圧（Ｉ−Ｖ）特性を持つような電子素子化を達
成したα−ＳｉＣのヘテロエピタキシャル薄膜素子の成
功例はない。また、α型はβ型より大きなバンドギャッ
プ値を有するので、より高出力、高温等の素子や短波長
の発光ダイオード（ＬＥＤ）及び短波長レーザ用の基板
等への応用が期待される。特に、高い転移点１６００℃
以上の高温プロセスを必要とするα−ＳｉＣでは、低温
でのヘテロ薄膜の作製技術が望まれている。
【０００６】安価なＳｉ基板上に、低温かつ簡便な方法
でＳｉＣの単結晶薄膜を成膜し、ＳｉＣ／Ｓｉヘテロ素
子を作製できれば、その応用分野は広く、これまでに、
ＣＶＤ法等によりＳｉＣ／Ｓｉヘテロ素子を作製する試
みがなされている。しかし、β−ＳｉＣのエピタキシャ
ル薄膜や多結晶薄膜の生成の報告はあるが、α−ＳｉＣ
エピタキシャル薄膜は作製されていない。また、ＣＶＤ
等で作ったＳｉ（１００）上のβ−ＳｉＣ薄膜へのＰイ
オンのインプランテーションによりｐ／ｎ素子が作製さ
れているが、α−ＳｉＣのヘテロエピタキシャル素子は
作製されていない。以上のことから、当該技術分野で
は、α−ＳｉＣのエピタキシャル薄膜の作製と共に、高
品質で高出力や耐圧の高いα−ＳｉＣ／Ｓｉヘテロ素子
の作製技術の開発が望まれている（文献：K. Sibahara,
T.Takeuchi, S. Nishino and H. Matsunami, J.J.App
l.Phys. 28,(1989) 1341.等）。
でＳｉＣの単結晶薄膜を成膜し、ＳｉＣ／Ｓｉヘテロ素
子を作製できれば、その応用分野は広く、これまでに、
ＣＶＤ法等によりＳｉＣ／Ｓｉヘテロ素子を作製する試
みがなされている。しかし、β−ＳｉＣのエピタキシャ
ル薄膜や多結晶薄膜の生成の報告はあるが、α−ＳｉＣ
エピタキシャル薄膜は作製されていない。また、ＣＶＤ
等で作ったＳｉ（１００）上のβ−ＳｉＣ薄膜へのＰイ
オンのインプランテーションによりｐ／ｎ素子が作製さ
れているが、α−ＳｉＣのヘテロエピタキシャル素子は
作製されていない。以上のことから、当該技術分野で
は、α−ＳｉＣのエピタキシャル薄膜の作製と共に、高
品質で高出力や耐圧の高いα−ＳｉＣ／Ｓｉヘテロ素子
の作製技術の開発が望まれている（文献：K. Sibahara,
T.Takeuchi, S. Nishino and H. Matsunami, J.J.App
l.Phys. 28,(1989) 1341.等）。
【０００７】
【発明が解決しようとする課題】このような状況の中
で、本発明者らは、上記従来技術に鑑みて、前記の従来
のβ−ＳｉＣ薄膜ではなく、α−ＳｉＣのヘテロエピタ
キシャル等の結晶性薄膜のｐ／ｎ接合やショットキーダ
イオードの作製方法を開発することを目的として創意工
夫と研究を積み重ねた結果、α−ＳｉＣのターゲットと
基板の高温加熱機構等を使うＰＬＤ方法を用いると共
に、ｐ型又はｎ型半導体化Ｓｉ単結晶を用いて格子の対
称性の整合を行い、その上に、ＳｉＣのエピタキシャル
や多結晶性の薄膜を成膜してＳｉＣ／Ｓｉ接合を作製
し、更に、金属電極を取り付けることにより所期の目的
を達成し得ることを見いだし、本発明を完成するに至っ
た。本発明は、前記の従来技術の問題点を解決し、Ｓｉ
基板上にｎ型化α−ＳｉＣのヘテロエピタキシャル又は
多結晶性の薄膜の接合を作製し、それに金属電極を取り
付けることによりｐ／ｎないしショットキーダイオード
接合素子を得る方法と、本方法により得られる同α−Ｓ
ｉＣ／Ｓｉヘテロ接合素子を提供することを目的とする
ものである。
で、本発明者らは、上記従来技術に鑑みて、前記の従来
のβ−ＳｉＣ薄膜ではなく、α−ＳｉＣのヘテロエピタ
キシャル等の結晶性薄膜のｐ／ｎ接合やショットキーダ
イオードの作製方法を開発することを目的として創意工
夫と研究を積み重ねた結果、α−ＳｉＣのターゲットと
基板の高温加熱機構等を使うＰＬＤ方法を用いると共
に、ｐ型又はｎ型半導体化Ｓｉ単結晶を用いて格子の対
称性の整合を行い、その上に、ＳｉＣのエピタキシャル
や多結晶性の薄膜を成膜してＳｉＣ／Ｓｉ接合を作製
し、更に、金属電極を取り付けることにより所期の目的
を達成し得ることを見いだし、本発明を完成するに至っ
た。本発明は、前記の従来技術の問題点を解決し、Ｓｉ
基板上にｎ型化α−ＳｉＣのヘテロエピタキシャル又は
多結晶性の薄膜の接合を作製し、それに金属電極を取り
付けることによりｐ／ｎないしショットキーダイオード
接合素子を得る方法と、本方法により得られる同α−Ｓ
ｉＣ／Ｓｉヘテロ接合素子を提供することを目的とする
ものである。
【０００８】
【課題を解決するための手段】上記課題を解決するため
の本発明は、以下の技術的手段からなる。 （１）パルスレーザをターゲット物質に照射してその物
質を瞬間・パルス的にイオンやクラスター等の微粒子に
分解・剥離（アブレーション）させ、それを所定の温度
に温度制御した単結晶基板上に堆積させて、その基板上
にターゲット物質の薄膜を作製する方法（ＰＬＤ法）に
よりＳｉＣエピタキシャル薄膜とＳｉ間のヘテロ接合を
作製する方法であって、高温型炭化ケイ素（α−Ｓｉ
Ｃ）のターゲットないし他の元素を微量ドーピングする
ことによりｎ型に半導体化させたα−ＳｉＣのターゲッ
トを用いてアブレーションさせて、ｐ型又はｎ型半導体
化ケイ素（ｐ−Ｓｉ、ｎ−Ｓｉ）の単結晶（１１１）基
板面上に、上記ｎ型に半導体化させたα−ＳｉＣの単結
晶（ヘテロエピタキシャル）薄膜を堆積させることによ
り、ｎ型ＳｉＣ／ｐ型Ｓｉ又はｎ型ＳｉＣ／ｎ型Ｓｉの
接合を作製することを特徴とするＳｉＣ／Ｓｉヘテロ接
合の作製方法。 （２）上記ＰＬＤ薄膜作製方法によりＳｉＣ多結晶薄膜
とＳｉ間のヘテロ接合を作製する方法であって、α−Ｓ
ｉＣのターゲットないし他の元素を微量ドーピングする
ことによりｎ型に半導体化させたα−ＳｉＣのターゲッ
トを用いてアブレーションさせて、ｐ型又はｎ型半導体
化ケイ素の単結晶基板上に、上記ｎ型に半導体化させた
α−ＳｉＣの多結晶薄膜を堆積させることによりＳｉＣ
／Ｓｉヘテロ接合を作製することを特徴とするＳｉＣ／
Ｓｉヘテロ接合の作製方法。 （３）基板を１１００−１３００℃の温度に制御するこ
とを特徴とする前記（１）又は（２）に記載の方法。 （４）前記（１）に記載の方法により作製したＳｉＣ／
Ｓｉヘテロ接合に金属電極を取り付けることによりｐ／
ｎ接合ないしショットキーダイオード特性を有するＳｉ
Ｃエピタキシャル薄膜とＳｉ間のヘテロ接合素子を作製
することを特徴とする薄膜素子の作製方法。 （５）前記（２）に記載の方法により作製したＳｉＣ／
Ｓｉヘテロ接合に金属電極を取り付けることによりｐ／
ｎ接合ないしショットキーダイオード特性を有する多結
晶性ＳｉＣ／Ｓｉ間ヘテロ接合素子を作製することを特
徴とする薄膜素子の作製方法。 （６）前記（４）又は（５）に記載の薄膜素子の作製方
法により作製してなる、ｐ／ｎ接合ないしショットキー
ダイオード特性を有するヘテロエピタキシャル又は多結
晶性のα−ＳｉＣ薄膜とＳｉ単結晶基板間のＳｉＣ／Ｓ
ｉ間ヘテロ接合素子。
の本発明は、以下の技術的手段からなる。 （１）パルスレーザをターゲット物質に照射してその物
質を瞬間・パルス的にイオンやクラスター等の微粒子に
分解・剥離（アブレーション）させ、それを所定の温度
に温度制御した単結晶基板上に堆積させて、その基板上
にターゲット物質の薄膜を作製する方法（ＰＬＤ法）に
よりＳｉＣエピタキシャル薄膜とＳｉ間のヘテロ接合を
作製する方法であって、高温型炭化ケイ素（α−Ｓｉ
Ｃ）のターゲットないし他の元素を微量ドーピングする
ことによりｎ型に半導体化させたα−ＳｉＣのターゲッ
トを用いてアブレーションさせて、ｐ型又はｎ型半導体
化ケイ素（ｐ−Ｓｉ、ｎ−Ｓｉ）の単結晶（１１１）基
板面上に、上記ｎ型に半導体化させたα−ＳｉＣの単結
晶（ヘテロエピタキシャル）薄膜を堆積させることによ
り、ｎ型ＳｉＣ／ｐ型Ｓｉ又はｎ型ＳｉＣ／ｎ型Ｓｉの
接合を作製することを特徴とするＳｉＣ／Ｓｉヘテロ接
合の作製方法。 （２）上記ＰＬＤ薄膜作製方法によりＳｉＣ多結晶薄膜
とＳｉ間のヘテロ接合を作製する方法であって、α−Ｓ
ｉＣのターゲットないし他の元素を微量ドーピングする
ことによりｎ型に半導体化させたα−ＳｉＣのターゲッ
トを用いてアブレーションさせて、ｐ型又はｎ型半導体
化ケイ素の単結晶基板上に、上記ｎ型に半導体化させた
α−ＳｉＣの多結晶薄膜を堆積させることによりＳｉＣ
／Ｓｉヘテロ接合を作製することを特徴とするＳｉＣ／
Ｓｉヘテロ接合の作製方法。 （３）基板を１１００−１３００℃の温度に制御するこ
とを特徴とする前記（１）又は（２）に記載の方法。 （４）前記（１）に記載の方法により作製したＳｉＣ／
Ｓｉヘテロ接合に金属電極を取り付けることによりｐ／
ｎ接合ないしショットキーダイオード特性を有するＳｉ
Ｃエピタキシャル薄膜とＳｉ間のヘテロ接合素子を作製
することを特徴とする薄膜素子の作製方法。 （５）前記（２）に記載の方法により作製したＳｉＣ／
Ｓｉヘテロ接合に金属電極を取り付けることによりｐ／
ｎ接合ないしショットキーダイオード特性を有する多結
晶性ＳｉＣ／Ｓｉ間ヘテロ接合素子を作製することを特
徴とする薄膜素子の作製方法。 （６）前記（４）又は（５）に記載の薄膜素子の作製方
法により作製してなる、ｐ／ｎ接合ないしショットキー
ダイオード特性を有するヘテロエピタキシャル又は多結
晶性のα−ＳｉＣ薄膜とＳｉ単結晶基板間のＳｉＣ／Ｓ
ｉ間ヘテロ接合素子。
【０００９】
【発明の実施の形態】次に、本発明について更に詳細に
説明する。本発明においては、Ｓｉ基板上にｎ型α−Ｓ
ｉＣの単結晶薄膜又は多結晶性薄膜を作製し、それに金
属電極を取り付ける。即ち、本発明は、ｐ型又はｎ型に
半導体化したＳｉ単結晶を用いると共に、その基板面を
選択し、α−ＳｉＣ又はｎ型に半導体化したα−ＳｉＣ
ターゲットと高温ヒータを用いるＰＬＤ薄膜作製方法に
より成膜し、更に、金属電極を取り付けることにより達
成される。
説明する。本発明においては、Ｓｉ基板上にｎ型α−Ｓ
ｉＣの単結晶薄膜又は多結晶性薄膜を作製し、それに金
属電極を取り付ける。即ち、本発明は、ｐ型又はｎ型に
半導体化したＳｉ単結晶を用いると共に、その基板面を
選択し、α−ＳｉＣ又はｎ型に半導体化したα−ＳｉＣ
ターゲットと高温ヒータを用いるＰＬＤ薄膜作製方法に
より成膜し、更に、金属電極を取り付けることにより達
成される。
【００１０】図１に、ＰＬＤ成膜法を示す。膜を作製し
ようとするα−ＳｉＣないしｎ型に半導体化したα−Ｓ
ｉＣのターゲットを真空チャンバー（容器）中にセット
しておき、外部から光学窓を通してパルスレーザ光を当
該ターゲットに集光照射してＳｉＣを爆発的に分解・剥
離させて、高エネルギーを持ったイオン及びクラスター
等の微粒子に分解させる。そのプラズマ状（アブレーシ
ョンプルーム：炎）になった微粒子を、その対向する位
置にあって電気ヒータ等の加熱機構により一定温度に制
御された基板ホルダーにセットした基板に衝突させて、
その上にＳｉＣの結晶を再構築させて、その結晶性薄膜
を作製する。本発明者らの研究から、ＰＬＤ成膜の際
に、基板に衝突した微粒子系の運動エネルギーが熱エネ
ルギーに変換されて、それが基板の持つ熱容量と相まっ
て、結晶格子一層程をちょうど融解させ得る程度の温度
となるような条件を構成できれば、結晶性薄膜が作製で
きると推論するに到った。しかし、α−ＳｉＣは、極め
て高い融点（約２７００℃）を有するので、１２００−
１３００℃程のかなり高温まで加熱できるヒータを使用
すると共に、高エネルギーのアブレーション炎が生じる
ＰＬＤ条件とＳｉ基板面の選択や、チャンバー内の窒素
圧の調整を行えば、ｎ型半導体化したα−ＳｉＣの単結
晶薄膜や多結晶薄膜の作製が可能となる。
ようとするα−ＳｉＣないしｎ型に半導体化したα−Ｓ
ｉＣのターゲットを真空チャンバー（容器）中にセット
しておき、外部から光学窓を通してパルスレーザ光を当
該ターゲットに集光照射してＳｉＣを爆発的に分解・剥
離させて、高エネルギーを持ったイオン及びクラスター
等の微粒子に分解させる。そのプラズマ状（アブレーシ
ョンプルーム：炎）になった微粒子を、その対向する位
置にあって電気ヒータ等の加熱機構により一定温度に制
御された基板ホルダーにセットした基板に衝突させて、
その上にＳｉＣの結晶を再構築させて、その結晶性薄膜
を作製する。本発明者らの研究から、ＰＬＤ成膜の際
に、基板に衝突した微粒子系の運動エネルギーが熱エネ
ルギーに変換されて、それが基板の持つ熱容量と相まっ
て、結晶格子一層程をちょうど融解させ得る程度の温度
となるような条件を構成できれば、結晶性薄膜が作製で
きると推論するに到った。しかし、α−ＳｉＣは、極め
て高い融点（約２７００℃）を有するので、１２００−
１３００℃程のかなり高温まで加熱できるヒータを使用
すると共に、高エネルギーのアブレーション炎が生じる
ＰＬＤ条件とＳｉ基板面の選択や、チャンバー内の窒素
圧の調整を行えば、ｎ型半導体化したα−ＳｉＣの単結
晶薄膜や多結晶薄膜の作製が可能となる。
【００１１】そのために、本発明では、ＢＮコートした
炭素ヒータを使用したが、その他にも、高融点を有し、
超高真空や真空中でも蒸発しないタングステン、モリブ
デン、タンタル又はシリコンカーバイト等のヒータを使
用することが可能である。成膜には、Ｎｄ：ＹＡＧレー
ザの４倍波（２６６ｎｍ）を用いて、ＰＬＤ条件の最適
化を行った処、サファイア（０００１）とＳｉ（１１
１）単結晶基板上に格子欠陥が少なく、それぞれ、絶縁
体と絶縁体に近いＳｉＣのエピタキシャル薄膜を作製で
きた。本発明では、そのＰＬＤの最適条件から成膜速度
を早める方向へ条件をシフトさせるか、レーザエネルギ
ー、フルーエンス又はレーザ周波数を高くするか、ある
いは窒素を流し、真空度を少し（１−２桁）落とすと、
ｎ型の電気伝導性を示す半導体化したＳｉＣのエピタキ
シャル薄膜を生成できる。他方、あまり大きく条件をず
らすと、ＳｉＣの多結晶薄膜が生成する。なお、窒素の
ような５価の元素をドープしたターゲットを用いても、
ｎ型半導体化ＳｉＣ薄膜を作製できる。更に、最適化Ｐ
ＬＤ条件下でも、Ｓｉ単結晶基板の（１００）や（１１
０）面上には多結晶性ＳｉＣ薄膜が生成する。
炭素ヒータを使用したが、その他にも、高融点を有し、
超高真空や真空中でも蒸発しないタングステン、モリブ
デン、タンタル又はシリコンカーバイト等のヒータを使
用することが可能である。成膜には、Ｎｄ：ＹＡＧレー
ザの４倍波（２６６ｎｍ）を用いて、ＰＬＤ条件の最適
化を行った処、サファイア（０００１）とＳｉ（１１
１）単結晶基板上に格子欠陥が少なく、それぞれ、絶縁
体と絶縁体に近いＳｉＣのエピタキシャル薄膜を作製で
きた。本発明では、そのＰＬＤの最適条件から成膜速度
を早める方向へ条件をシフトさせるか、レーザエネルギ
ー、フルーエンス又はレーザ周波数を高くするか、ある
いは窒素を流し、真空度を少し（１−２桁）落とすと、
ｎ型の電気伝導性を示す半導体化したＳｉＣのエピタキ
シャル薄膜を生成できる。他方、あまり大きく条件をず
らすと、ＳｉＣの多結晶薄膜が生成する。なお、窒素の
ような５価の元素をドープしたターゲットを用いても、
ｎ型半導体化ＳｉＣ薄膜を作製できる。更に、最適化Ｐ
ＬＤ条件下でも、Ｓｉ単結晶基板の（１００）や（１１
０）面上には多結晶性ＳｉＣ薄膜が生成する。
【００１２】次に、このｎ型エピタキシャルＳｉＣ薄膜
／Ｓｉ（１１１）接合体やｎ型ＳｉＣ多結晶薄膜／Ｓｉ
（１１１）接合体について、下部のＳｉ基板と上部の薄
膜とに銀等の金属で電極を取り付け、電圧（Ｖ）を印加
して電流（Ｉ）の変化を測定したところ、高電圧までｐ
／ｎ接合やショットキー接合に特有なＶ−Ｉ非線形特性
を示す素子となることが明らかになった。
／Ｓｉ（１１１）接合体やｎ型ＳｉＣ多結晶薄膜／Ｓｉ
（１１１）接合体について、下部のＳｉ基板と上部の薄
膜とに銀等の金属で電極を取り付け、電圧（Ｖ）を印加
して電流（Ｉ）の変化を測定したところ、高電圧までｐ
／ｎ接合やショットキー接合に特有なＶ−Ｉ非線形特性
を示す素子となることが明らかになった。
【００１３】
【実施例】次に、実施例に基づいて本発明を具体的に説
明するが、本発明は以下の実施例によって何ら限定され
るものではない。以下に、Ｓｉ基板上へのｎ型α−Ｓｉ
Ｃ薄膜の成膜と金属電極を含めたＳｉＣ／Ｓｉヘテロ接
合素子の作製に関する一実施例を具体的に説明する。本
発明の成膜の一実施例として、α−ＳｉＣターゲットと
高温ヒータを用いるＹＡＧパルスレーザ蒸着法により、
（Ａ）ｎ型ないし、（Ｂ）ｐ型のＳｉ（１１１）単結晶
基板上に、ｎ型のα−ＳｉＣ（０００１）エピタキシャ
ル薄膜の作製を行った例と、（Ｃ）ｐ型のＳｉ（１１
１）基板上に、ＳｉＣの多結晶薄膜の作製を行った例を
示す。更に、（Ａ）、（Ｂ）、（Ｃ）の試料について、
電極を取り付け素子化した試料のＩ−Ｖ電気特性に関す
る結果を示す。
明するが、本発明は以下の実施例によって何ら限定され
るものではない。以下に、Ｓｉ基板上へのｎ型α−Ｓｉ
Ｃ薄膜の成膜と金属電極を含めたＳｉＣ／Ｓｉヘテロ接
合素子の作製に関する一実施例を具体的に説明する。本
発明の成膜の一実施例として、α−ＳｉＣターゲットと
高温ヒータを用いるＹＡＧパルスレーザ蒸着法により、
（Ａ）ｎ型ないし、（Ｂ）ｐ型のＳｉ（１１１）単結晶
基板上に、ｎ型のα−ＳｉＣ（０００１）エピタキシャ
ル薄膜の作製を行った例と、（Ｃ）ｐ型のＳｉ（１１
１）基板上に、ＳｉＣの多結晶薄膜の作製を行った例を
示す。更に、（Ａ）、（Ｂ）、（Ｃ）の試料について、
電極を取り付け素子化した試料のＩ−Ｖ電気特性に関す
る結果を示す。
【００１４】実施例１
図１及び前述のように、膜を作ろうとする物質のターゲ
ットを真空チャンバー中のターゲットホルダーにセット
しておき、外部からパルスレーザ光をそれに集光照射し
てターゲット物質を爆発的に分解・剥離させて、それを
対向する位置にあって電気ヒータ等により一定温度に制
御された基板ホルダー上の基板に衝突させて、基板上に
その物質の薄膜を作製した。
ットを真空チャンバー中のターゲットホルダーにセット
しておき、外部からパルスレーザ光をそれに集光照射し
てターゲット物質を爆発的に分解・剥離させて、それを
対向する位置にあって電気ヒータ等により一定温度に制
御された基板ホルダー上の基板に衝突させて、基板上に
その物質の薄膜を作製した。
【００１５】ここでは、レーザ光として、Ｎｄ：ＹＡＧ
パルスレーザの４倍波（波長２６６ｎｍ）を使用した。
なお、ＹＡＧレーザの基本波、２倍波、３倍波、５倍波
でも結晶性は低いがα−ＳｉＣ薄膜が作製できたので、
レーザの種類を限定するものではなく、エキシマーガス
レーザを用いてもα−ＳｉＣの成膜が可能である。４倍
波を用いて、条件を変化させてＳｉ（１１１）基板上へ
のＰＬＤ成膜の最適化実験を行った。その結果、ＳｉＣ
本来の性質である絶縁体（格子欠陥が少ない）に近い良
質な単結晶薄膜を作製するための最適成膜条件は、レー
ザエネルギー：３０−４０ｍＪ／パルス、フルーエンス
（レンズを用いてターゲット上へ集光したレーザの照射
エネルギー密度）：約０．５−１．２Ｊ／ｃｍ2 ／パル
ス、レーザ周波数：１−２Ｈｚ、ターゲット−基板間距
離：３０ｍｍ、真空度：１×１０-7Ｔｏｒｒ、基板をセ
ットした基板ホルダーの温度Ｔh ：１３００℃、等であ
った。
パルスレーザの４倍波（波長２６６ｎｍ）を使用した。
なお、ＹＡＧレーザの基本波、２倍波、３倍波、５倍波
でも結晶性は低いがα−ＳｉＣ薄膜が作製できたので、
レーザの種類を限定するものではなく、エキシマーガス
レーザを用いてもα−ＳｉＣの成膜が可能である。４倍
波を用いて、条件を変化させてＳｉ（１１１）基板上へ
のＰＬＤ成膜の最適化実験を行った。その結果、ＳｉＣ
本来の性質である絶縁体（格子欠陥が少ない）に近い良
質な単結晶薄膜を作製するための最適成膜条件は、レー
ザエネルギー：３０−４０ｍＪ／パルス、フルーエンス
（レンズを用いてターゲット上へ集光したレーザの照射
エネルギー密度）：約０．５−１．２Ｊ／ｃｍ2 ／パル
ス、レーザ周波数：１−２Ｈｚ、ターゲット−基板間距
離：３０ｍｍ、真空度：１×１０-7Ｔｏｒｒ、基板をセ
ットした基板ホルダーの温度Ｔh ：１３００℃、等であ
った。
【００１６】実施例２
基板温度１３００℃で、ＰＬＤ法により、（Ａ）ｐ型の
Ｓｉ（１１１）単結晶基板上に作製したＳｉＣ（０００
１）エピタキシャル薄膜と、（Ｂ）ｎ型のＳｉ（１１
１）単結晶基板上に作製したＳｉＣ（０００１）エピタ
キシャル薄膜と、及び（Ｃ）ｐ型のＳｉ（１１１）単結
晶基板上に作製したＳｉＣ多結晶薄膜について、その結
晶特性と金属電極を取り付けて素子化した試料について
の電圧−電流特性に関する結果を説明する。まず、図３
に、（Ａ）試料の赤外線吸収スペクトルを示す。Ｓｉ−
Ｃ結合による基準伸縮振動（波数：約７９５ｃｍ-1）の
みが観察された。また、（Ｂ）、（Ｃ）試料についても
これと同様の、Ｓｉ−Ｃ結合による基準伸縮振動（波
数：約７９５ｃｍ-1）のみが観測されことから、これら
が、ＳｉＣ薄膜であることは明らかである。
Ｓｉ（１１１）単結晶基板上に作製したＳｉＣ（０００
１）エピタキシャル薄膜と、（Ｂ）ｎ型のＳｉ（１１
１）単結晶基板上に作製したＳｉＣ（０００１）エピタ
キシャル薄膜と、及び（Ｃ）ｐ型のＳｉ（１１１）単結
晶基板上に作製したＳｉＣ多結晶薄膜について、その結
晶特性と金属電極を取り付けて素子化した試料について
の電圧−電流特性に関する結果を説明する。まず、図３
に、（Ａ）試料の赤外線吸収スペクトルを示す。Ｓｉ−
Ｃ結合による基準伸縮振動（波数：約７９５ｃｍ-1）の
みが観察された。また、（Ｂ）、（Ｃ）試料についても
これと同様の、Ｓｉ−Ｃ結合による基準伸縮振動（波
数：約７９５ｃｍ-1）のみが観測されことから、これら
が、ＳｉＣ薄膜であることは明らかである。
【００１７】次に、図４ａに、（Ａ）試料について、θ
−２θ掃引により測定したＸ線回折パターンを示す。基
板であるＳｉの（ｈｈｈ）；ｈ＝１−３のＸ線回折（Ｘ
ＲＤ）線の外にα−ＳｉＣの（０００ｍ）；ｍ＝ｎ、２
ｘｎ（ｎＨ六方晶系）あるいは、β−ＳｉＣの（ｈｈ
ｈ）；ｈ＝１，２に由来するＸＲＤ線のみが観測されて
いる。（Ｂ）試料についても同様のＸ線回折パターンが
観測された。これらは、試料（Ａ）、（Ｂ）共に、基板
面垂直方向にｃ軸が配向したα−ＳｉＣ（０００１）単
結晶薄膜ないしは（１１１）方向に配向したβ−ＳｉＣ
単結晶薄膜が作製されていることを示している。
−２θ掃引により測定したＸ線回折パターンを示す。基
板であるＳｉの（ｈｈｈ）；ｈ＝１−３のＸ線回折（Ｘ
ＲＤ）線の外にα−ＳｉＣの（０００ｍ）；ｍ＝ｎ、２
ｘｎ（ｎＨ六方晶系）あるいは、β−ＳｉＣの（ｈｈ
ｈ）；ｈ＝１，２に由来するＸＲＤ線のみが観測されて
いる。（Ｂ）試料についても同様のＸ線回折パターンが
観測された。これらは、試料（Ａ）、（Ｂ）共に、基板
面垂直方向にｃ軸が配向したα−ＳｉＣ（０００１）単
結晶薄膜ないしは（１１１）方向に配向したβ−ＳｉＣ
単結晶薄膜が作製されていることを示している。
【００１８】次に、図４ｂに、（Ａ）試料に関して、α
−ＳｉＣの（１０−１３）面について測定したＸ線回折
のφ極軸回転依存性を示す。この回折は、β−ＳｉＣで
は起こらない（存在しない）回折線であり、これが観測
されたことは、この試料がα−ＳｉＣ（０００１）単結
晶薄膜であることを証明している。（Ｂ）試料も同様の
α−ＳｉＣ（０００１）単結晶薄膜であると考えられ
る。他方、試料（Ｃ）では、θ−２θ掃引Ｘ線回折測定
によりＳｉ基板からの回折線のみが観測された。赤外線
吸収スペクトル測定によりＳｉ−Ｃ伸縮振動が検出され
たことと、後記の反射型高速電子線回折（ＲＨＥＥＤ）
測定の結果から、（Ｃ）試料は、ＳｉＣの多結晶薄膜で
あることを確認した。
−ＳｉＣの（１０−１３）面について測定したＸ線回折
のφ極軸回転依存性を示す。この回折は、β−ＳｉＣで
は起こらない（存在しない）回折線であり、これが観測
されたことは、この試料がα−ＳｉＣ（０００１）単結
晶薄膜であることを証明している。（Ｂ）試料も同様の
α−ＳｉＣ（０００１）単結晶薄膜であると考えられ
る。他方、試料（Ｃ）では、θ−２θ掃引Ｘ線回折測定
によりＳｉ基板からの回折線のみが観測された。赤外線
吸収スペクトル測定によりＳｉ−Ｃ伸縮振動が検出され
たことと、後記の反射型高速電子線回折（ＲＨＥＥＤ）
測定の結果から、（Ｃ）試料は、ＳｉＣの多結晶薄膜で
あることを確認した。
【００１９】次に、図５ａ及びｂに、（Ａ）と（Ｃ）試
料について測定したＲＨＥＥＤ像を示す。ＲＨＥＥＤ法
とは、結晶性薄膜の膜面に対して２−３°の低角度で１
０−３０ＫｅＶの高速電子線を照射することにより膜の
表面に近い低角度での電子線回折像を測定して、それよ
り膜面の結晶構造や平滑度を知る方法である。ナノメー
タ（１０-9ｍ）次元の表面平滑度を持つ良質な薄膜結晶
の場合には、結晶の対称性を有する方向へ電子線を照射
してＲＨＥＥＤを測定すると、回折点が結晶膜面垂直
（ここでは紙面上下）方向に立ったストリークと呼ばれ
る縦棒状の輝線が何本か対称的に並んだパターンが観測
される。これらの輝線の間隔は、結晶格子の間隔に逆比
例する（逆格子の間隔に比例する）ので、結晶格子長の
情報を得ることができる。
料について測定したＲＨＥＥＤ像を示す。ＲＨＥＥＤ法
とは、結晶性薄膜の膜面に対して２−３°の低角度で１
０−３０ＫｅＶの高速電子線を照射することにより膜の
表面に近い低角度での電子線回折像を測定して、それよ
り膜面の結晶構造や平滑度を知る方法である。ナノメー
タ（１０-9ｍ）次元の表面平滑度を持つ良質な薄膜結晶
の場合には、結晶の対称性を有する方向へ電子線を照射
してＲＨＥＥＤを測定すると、回折点が結晶膜面垂直
（ここでは紙面上下）方向に立ったストリークと呼ばれ
る縦棒状の輝線が何本か対称的に並んだパターンが観測
される。これらの輝線の間隔は、結晶格子の間隔に逆比
例する（逆格子の間隔に比例する）ので、結晶格子長の
情報を得ることができる。
【００２０】図５ａでは、ストリークパターンが観測さ
れており、ナノ次元の平滑度を持つ良質な薄膜であるこ
とが分かる。更に、解析の結果、これはα−ＳｉＣ薄膜
の（１１−２０）方向の電子線回折パターンであり、従
って、この膜は、膜面（即ち、基板面）垂直方向に加え
て、膜面内でも配向している、即ち、単結晶（エピタキ
シャル）薄膜であることが明確に示されている。試料
（Ｂ）でも、同様にエピタキシャル薄膜であることが分
かった。他方、試料（Ｃ）では、図５ｂに示すように、
同心円状のＲＨＥＥＤ像が得られ、ストリーク像は観測
されなかった。これは、多結晶薄膜の場合に観測される
典型的なＤｅｂｙｅ−Ｓｃｈｅｅｒパターンと呼ばれる
ものであり、これにより、（Ｃ）試料では、ＳｉＣの多
結晶薄膜が生成していることが明らかである。
れており、ナノ次元の平滑度を持つ良質な薄膜であるこ
とが分かる。更に、解析の結果、これはα−ＳｉＣ薄膜
の（１１−２０）方向の電子線回折パターンであり、従
って、この膜は、膜面（即ち、基板面）垂直方向に加え
て、膜面内でも配向している、即ち、単結晶（エピタキ
シャル）薄膜であることが明確に示されている。試料
（Ｂ）でも、同様にエピタキシャル薄膜であることが分
かった。他方、試料（Ｃ）では、図５ｂに示すように、
同心円状のＲＨＥＥＤ像が得られ、ストリーク像は観測
されなかった。これは、多結晶薄膜の場合に観測される
典型的なＤｅｂｙｅ−Ｓｃｈｅｅｒパターンと呼ばれる
ものであり、これにより、（Ｃ）試料では、ＳｉＣの多
結晶薄膜が生成していることが明らかである。
【００２１】次に、（Ａ）、（Ｂ）、（Ｃ）の３試料
を、約１ｍｍ2 程度のサイズに切り出した小片試料を作
製し、図２のように、簡便のために銀（Ａｇ）ペースト
を用いてＳｉ（１１１）とＳｉＣ薄膜の両面へ銀により
銅電線を接続して電極を取り付けて素子化した。なお、
これらの素子では微小な素子断面積を通して大電流が流
れる。そのために、ある程度の発熱を伴うので、ヒート
シンク（熱の吸収・放出材）として真鍮の板材を用い、
下部のＳｉ面は銀ペーストを使い、銀電極を取り付ける
と同時にヒートシンク材の真鍮板に銀で接着した。
を、約１ｍｍ2 程度のサイズに切り出した小片試料を作
製し、図２のように、簡便のために銀（Ａｇ）ペースト
を用いてＳｉ（１１１）とＳｉＣ薄膜の両面へ銀により
銅電線を接続して電極を取り付けて素子化した。なお、
これらの素子では微小な素子断面積を通して大電流が流
れる。そのために、ある程度の発熱を伴うので、ヒート
シンク（熱の吸収・放出材）として真鍮の板材を用い、
下部のＳｉ面は銀ペーストを使い、銀電極を取り付ける
と同時にヒートシンク材の真鍮板に銀で接着した。
【００２２】図６に、ｐ型Ｓｉ（１１１）基板上に作製
したα−ＳｉＣのエピタキシャル薄膜の小片素子（Ａ）
について測定したＩ−Ｖ曲線を示す。典型的なｐ／ｎ接
合ないしショットキーダイオードの特性を示すと共に、
以下のように、高い破壊電圧を有している。逆バイアス
（負の印加電圧）方向では、−２５０Ｖでわずかに電流
が流れ始めるが（リーク電流）、−３００Ｖでも電圧破
壊は起こらなかった。いくつか素子を作製して試験した
が、破壊電圧は−３００〜−１００Ｖの範囲であった。
順バイアス方向で電流の立ち上がりが遅いのは、用いた
金属電極と素子間のショットキーバリアーによるもので
あり、電極用の金属を選択することにより減少させるこ
とが可能である。
したα−ＳｉＣのエピタキシャル薄膜の小片素子（Ａ）
について測定したＩ−Ｖ曲線を示す。典型的なｐ／ｎ接
合ないしショットキーダイオードの特性を示すと共に、
以下のように、高い破壊電圧を有している。逆バイアス
（負の印加電圧）方向では、−２５０Ｖでわずかに電流
が流れ始めるが（リーク電流）、−３００Ｖでも電圧破
壊は起こらなかった。いくつか素子を作製して試験した
が、破壊電圧は−３００〜−１００Ｖの範囲であった。
順バイアス方向で電流の立ち上がりが遅いのは、用いた
金属電極と素子間のショットキーバリアーによるもので
あり、電極用の金属を選択することにより減少させるこ
とが可能である。
【００２３】図７に、ｎ型Ｓｉ（１１１）基板上に作製
したα−ＳｉＣのエピタキシャル薄膜の素子（Ｂ）につ
いて得られた電気特性を示す。（Ａ）の場合と類似した
Ｉ−Ｖ特性を示しているが、特性は低い。即ち、逆バイ
アス方向の−５０〜―６０Ｖあたりで少し電流が流れ始
め、−１００Ｖ付近で破壊している。数個の小片素子を
作製して試験したが、破壊電圧は−５０〜−１００Ｖ程
度であった。ＳｉＣは、ホウ素やアルミニウム等のｎ型
化のための３価の金属元素等をドープしない限り、ｎ型
半導体となるので、（Ｂ）素子では、ｐ／ｎ接合とは考
えられず、ショットキー型の接合ができているものと推
定される。
したα−ＳｉＣのエピタキシャル薄膜の素子（Ｂ）につ
いて得られた電気特性を示す。（Ａ）の場合と類似した
Ｉ−Ｖ特性を示しているが、特性は低い。即ち、逆バイ
アス方向の−５０〜―６０Ｖあたりで少し電流が流れ始
め、−１００Ｖ付近で破壊している。数個の小片素子を
作製して試験したが、破壊電圧は−５０〜−１００Ｖ程
度であった。ＳｉＣは、ホウ素やアルミニウム等のｎ型
化のための３価の金属元素等をドープしない限り、ｎ型
半導体となるので、（Ｂ）素子では、ｐ／ｎ接合とは考
えられず、ショットキー型の接合ができているものと推
定される。
【００２４】次に、図８に、ｐ型Ｓｉ（１１１）基板上
に作製したα−ＳｉＣの多結晶薄膜の小片素子（Ｃ）に
ついて、測定したＩ−Ｖ曲線を示す。非線形Ｉ−Ｖ曲線
を示すが、（Ａ）及び（Ｂ）の場合と異なり、特性は大
幅に悪い。これは、多結晶による欠陥、空孔、炭素等の
不純物の混入等により膜の一部分に電流リーク（漏電）
パスが生じているためであると推定される。しかし、多
結晶ＳｉＣ／Ｓｉ素子は、（Ａ）ｐ型Ｓｉ基板や、
（Ｂ）ｎ型Ｓｉ基板上のエピタキシャル薄膜の素子に比
べると、ｐ／ｎやショットキー接合によるＩ−Ｖ特性は
良くないが、８００℃程度の比較的低温でも容易に作製
できるので、安価なセンサー等への応用が可能である。
に作製したα−ＳｉＣの多結晶薄膜の小片素子（Ｃ）に
ついて、測定したＩ−Ｖ曲線を示す。非線形Ｉ−Ｖ曲線
を示すが、（Ａ）及び（Ｂ）の場合と異なり、特性は大
幅に悪い。これは、多結晶による欠陥、空孔、炭素等の
不純物の混入等により膜の一部分に電流リーク（漏電）
パスが生じているためであると推定される。しかし、多
結晶ＳｉＣ／Ｓｉ素子は、（Ａ）ｐ型Ｓｉ基板や、
（Ｂ）ｎ型Ｓｉ基板上のエピタキシャル薄膜の素子に比
べると、ｐ／ｎやショットキー接合によるＩ−Ｖ特性は
良くないが、８００℃程度の比較的低温でも容易に作製
できるので、安価なセンサー等への応用が可能である。
【００２５】
【発明の効果】以上説明したように、本発明によれば、
α−ＳｉＣのターゲットやドーピングによりｎ型に半導
体化したα−ＳｉＣのターゲットを用い、かつ１１００
−１３００℃程の高温に基板を温度制御できるヒータを
用いるパルスレーザアブレーション方法によって、ｐ型
又はｎ型のＳｉ（１１１）単結晶基板上に、ｎ型の伝導
性を持つα−ＳｉＣのエピタキシャル薄膜や多結晶薄膜
を成膜することができる。また、上記基板と薄膜の間に
金属電極を取り付けることにより、ＳｉＣ／Ｓｉを含む
ヘテロ接合を作製することで、ｐ／ｎ型ないしショット
キー接合型の素子を作製することが可能となる。また、
本発明の素子は、従来のものよりも、低温で、簡便、か
つ短い行程で作製可能であり、そのエピタキシャル性の
品質の程度や膜の厚さ等により、種々の耐圧や整流出力
等の素子やセンサーを構築できるので、エレクトロニク
スやオプトニクスにおける素子化への応用が可能とな
る。
α−ＳｉＣのターゲットやドーピングによりｎ型に半導
体化したα−ＳｉＣのターゲットを用い、かつ１１００
−１３００℃程の高温に基板を温度制御できるヒータを
用いるパルスレーザアブレーション方法によって、ｐ型
又はｎ型のＳｉ（１１１）単結晶基板上に、ｎ型の伝導
性を持つα−ＳｉＣのエピタキシャル薄膜や多結晶薄膜
を成膜することができる。また、上記基板と薄膜の間に
金属電極を取り付けることにより、ＳｉＣ／Ｓｉを含む
ヘテロ接合を作製することで、ｐ／ｎ型ないしショット
キー接合型の素子を作製することが可能となる。また、
本発明の素子は、従来のものよりも、低温で、簡便、か
つ短い行程で作製可能であり、そのエピタキシャル性の
品質の程度や膜の厚さ等により、種々の耐圧や整流出力
等の素子やセンサーを構築できるので、エレクトロニク
スやオプトニクスにおける素子化への応用が可能とな
る。
【図１】Ｓｉ単結晶基板上にα−ＳｉＣのヘテロエピタ
キシャル薄膜や多結晶薄膜を作製するためのＰＬＤ成膜
の一方法を示す概略図である。
キシャル薄膜や多結晶薄膜を作製するためのＰＬＤ成膜
の一方法を示す概略図である。
【図２】α−ＳｉＣ薄膜／Ｓｉ単結晶間接合を素子化す
るために、金属電極及びヒートシンクを接続する一方法
を示す概略図である。
るために、金属電極及びヒートシンクを接続する一方法
を示す概略図である。
【図３】ｐ型Ｓｉ（１１１）基板上に作製したＳｉＣエ
ピタキシャル薄膜について測定した赤外線吸収スペクト
ルを示す。
ピタキシャル薄膜について測定した赤外線吸収スペクト
ルを示す。
【図４】ｐ型Ｓｉ（１１１）基板上に作製したＳｉＣエ
ピタキシャル薄膜について、ａ）θ−２θ掃引により測
定したＸ線回折パターンと、ｂ）α−ＳｉＣ結晶なら観
測される筈の（１０−１３）面からの回折線に関して測
定したＸ線回折のφ極軸回転依存性、を示す。
ピタキシャル薄膜について、ａ）θ−２θ掃引により測
定したＸ線回折パターンと、ｂ）α−ＳｉＣ結晶なら観
測される筈の（１０−１３）面からの回折線に関して測
定したＸ線回折のφ極軸回転依存性、を示す。
【図５】ｐ型Ｓｉ（１１１）単結晶基板上にＰＬＤ法に
より作製したα−ＳｉＣの、ａ）ヘテロエピタキシャル
薄膜、ｂ）多結晶薄膜、について測定した反射型高速電
子線回折（ＲＨＥＥＤ）像、を示す。
より作製したα−ＳｉＣの、ａ）ヘテロエピタキシャル
薄膜、ｂ）多結晶薄膜、について測定した反射型高速電
子線回折（ＲＨＥＥＤ）像、を示す。
【図６】ＰＬＤ法により作製したα−ＳｉＣエピタキシ
ャル薄膜／ｐ型（１１１）Ｓｉ基板間接合に金属電極を
取り付けて素子化した試料のＩ−Ｖ特性を示す。
ャル薄膜／ｐ型（１１１）Ｓｉ基板間接合に金属電極を
取り付けて素子化した試料のＩ−Ｖ特性を示す。
【図７】ＰＬＤ法により作製したα−ＳｉＣエピタキシ
ャル薄膜／ｎ型（１１１）Ｓｉ基板間接合に金属電極を
取り付けて素子化した試料のＩ−Ｖ特性を示す。
ャル薄膜／ｎ型（１１１）Ｓｉ基板間接合に金属電極を
取り付けて素子化した試料のＩ−Ｖ特性を示す。
【図８】ＰＬＤ法により作製したα−ＳｉＣ多結晶薄膜
／ｐ型（１１１）Ｓｉ基板間接合に金属電極を取り付け
て素子化した試料のＩ−Ｖ特性を示す。
／ｐ型（１１１）Ｓｉ基板間接合に金属電極を取り付け
て素子化した試料のＩ−Ｖ特性を示す。
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 29/165 Ｈ０１Ｌ 29/165
29/47 29/48 Ｄ
29/872
Ｆターム(参考） 4G077 AA03 BE08 DA03 EA02 ED02
HA06 SA04 SA07
4K029 AA06 AA24 BA56 BB08 BB09
BD01 DB20 EA08
4M104 AA03 AA07 BB08 CC03 GG03
5F103 AA10 DD17 GG01 HH03 JJ01
JJ03 RR10
Claims (6)
- 【請求項１】 パルスレーザをターゲット物質に照射し
てその物質を瞬間・パルス的にイオンやクラスター等の
微粒子に分解・剥離（アブレーション）させ、それを所
定の温度に温度制御した単結晶基板上に堆積させて、そ
の基板上にターゲット物質の薄膜を作製する方法（ＰＬ
Ｄ法）によりＳｉＣエピタキシャル薄膜とＳｉ間のヘテ
ロ接合を作製する方法であって、 高温型炭化ケイ素（α−ＳｉＣ）のターゲットないし他
の元素を微量ドーピングすることによりｎ型に半導体化
させたα−ＳｉＣのターゲットを用いてアブレーション
させて、ｐ型又はｎ型半導体化ケイ素（ｐ−Ｓｉ、ｎ−
Ｓｉ）の単結晶（１１１）基板面上に、上記ｎ型に半導
体化させたα−ＳｉＣの単結晶（ヘテロエピタキシャ
ル）薄膜を堆積させることにより、ｎ型ＳｉＣ／ｐ型Ｓ
ｉ又はｎ型ＳｉＣ／ｎ型Ｓｉの接合を作製することを特
徴とするＳｉＣ／Ｓｉヘテロ接合の作製方法。 - 【請求項２】 上記ＰＬＤ薄膜作製方法によりＳｉＣ多
結晶薄膜とＳｉ間のヘテロ接合を作製する方法であっ
て、 α−ＳｉＣのターゲットないし他の元素を微量ドーピン
グすることによりｎ型に半導体化させたα−ＳｉＣのタ
ーゲットを用いてアブレーションさせて、ｐ型又はｎ型
半導体化ケイ素の単結晶基板上に、上記ｎ型に半導体化
させたα−ＳｉＣの多結晶薄膜を堆積させることにより
ＳｉＣ／Ｓｉヘテロ接合を作製することを特徴とするＳ
ｉＣ／Ｓｉヘテロ接合の作製方法。 - 【請求項３】 基板を１１００−１３００℃の温度に制
御することを特徴とする請求項１又は２に記載の方法。 - 【請求項４】 請求項１に記載の方法により作製したＳ
ｉＣ／Ｓｉヘテロ接合に金属電極を取り付けることによ
りｐ／ｎ接合ないしショットキーダイオード特性を有す
るＳｉＣエピタキシャル薄膜とＳｉ間のヘテロ接合素子
を作製することを特徴とする薄膜素子の作製方法。 - 【請求項５】 請求項２に記載の方法により作製したＳ
ｉＣ／Ｓｉヘテロ接合に金属電極を取り付けることによ
りｐ／ｎ接合ないしショットキーダイオード特性を有す
る多結晶性ＳｉＣ／Ｓｉ間ヘテロ接合素子を作製するこ
とを特徴とする薄膜素子の作製方法。 - 【請求項６】 請求項４又は５に記載の薄膜素子の作製
方法により作製してなる、ｐ／ｎ接合ないしショットキ
ーダイオード特性を有するヘテロエピタキシャル又は多
結晶性のα−ＳｉＣ薄膜とＳｉ単結晶基板間のＳｉＣ／
Ｓｉ間ヘテロ接合素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002158179A JP2003347212A (ja) | 2002-05-30 | 2002-05-30 | ＳｉＣ／Ｓｉ間ヘテロ接合素子の作製方法及び同方法で作製した素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002158179A JP2003347212A (ja) | 2002-05-30 | 2002-05-30 | ＳｉＣ／Ｓｉ間ヘテロ接合素子の作製方法及び同方法で作製した素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003347212A true JP2003347212A (ja) | 2003-12-05 |
Family
ID=29773638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002158179A Pending JP2003347212A (ja) | 2002-05-30 | 2002-05-30 | ＳｉＣ／Ｓｉ間ヘテロ接合素子の作製方法及び同方法で作製した素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003347212A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006269824A (ja) * | 2005-03-24 | 2006-10-05 | Ngk Insulators Ltd | 半導体装置およびその製造方法 |
| WO2010043832A1 (fr) * | 2008-10-17 | 2010-04-22 | Centre National De La Recherche Scientifique (C.N.R.S) | Nouvelles utilisations pharmaceutiques de nanoparticules |
| JP2014116510A (ja) * | 2012-12-11 | 2014-06-26 | Nagoya Electrical Educational Foundation | 半導体評価方法 |
| JP2019160874A (ja) * | 2018-03-08 | 2019-09-19 | 株式会社Sumco | 半導体ウェーハのゲッタリング能力評価方法 |
| CN117286568A (zh) * | 2023-11-22 | 2023-12-26 | 希科半导体科技(苏州)有限公司 | 碳化硅衬底的外延生长设备、方法、以及碳化硅外延片 |
-
2002
- 2002-05-30 JP JP2002158179A patent/JP2003347212A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006269824A (ja) * | 2005-03-24 | 2006-10-05 | Ngk Insulators Ltd | 半導体装置およびその製造方法 |
| WO2010043832A1 (fr) * | 2008-10-17 | 2010-04-22 | Centre National De La Recherche Scientifique (C.N.R.S) | Nouvelles utilisations pharmaceutiques de nanoparticules |
| JP2014116510A (ja) * | 2012-12-11 | 2014-06-26 | Nagoya Electrical Educational Foundation | 半導体評価方法 |
| JP2019160874A (ja) * | 2018-03-08 | 2019-09-19 | 株式会社Sumco | 半導体ウェーハのゲッタリング能力評価方法 |
| JP7043899B2 (ja) | 2018-03-08 | 2022-03-30 | 株式会社Sumco | 半導体ウェーハのゲッタリング能力評価方法 |
| CN117286568A (zh) * | 2023-11-22 | 2023-12-26 | 希科半导体科技(苏州)有限公司 | 碳化硅衬底的外延生长设备、方法、以及碳化硅外延片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5033279B2 (ja) | Ｐ型ドーパントを含有する酸化亜鉛膜およびその製造方法 | |
| US7507650B2 (en) | Process for producing Schottky junction type semiconductor device | |
| JP2004119525A (ja) | 酸化物半導体ｐｎ接合デバイス | |
| JP2001068485A (ja) | ＺｎＯ結晶の成長方法、ＺｎＯ結晶構造及びそれを用いた半導体装置 | |
| WO2003061020A1 (en) | SCHOTTKY DIODE WITH SILVER LAYER CONTACTING THE ZnO AND MgxZn1-xO FILMS | |
| CN107347256A (zh) | 包含多晶化学气相沉积钻石的化合物半导体装置结构 | |
| JP2017532755A (ja) | 化合物半導体デバイスのためのエピタキシャル金属の遷移金属窒化物層 | |
| JP4019136B2 (ja) | ダイヤモンド紫外光発光素子 | |
| JP2003347212A (ja) | ＳｉＣ／Ｓｉ間ヘテロ接合素子の作製方法及び同方法で作製した素子 | |
| Kumar et al. | Characterization of thermally evaporated AgGaTe 2 films grown on KCl substrates | |
| JP4200215B2 (ja) | デュエルターゲット同時パルスレーザ蒸着手法による炭化ケイ素のｐ型半導体の結晶薄膜の作製方法 | |
| KR100623268B1 (ko) | Ⅲ족 질화물 반도체 기판 및 그 제조방법 | |
| Hullavarad et al. | Homo-and hetero-epitaxial growth of hexagonal and cubic MgxZn1− x O alloy thin films by pulsed laser deposition technique | |
| Xu et al. | Effect of Growth Temperature on the Characteristics of β-Ga203 Thin Films Grown on 4H-SiC (0001) Substrates by Low Pressure Chemical Vapor Deposition | |
| JP4142374B2 (ja) | 発光素子 | |
| JP4016102B2 (ja) | パルスレーザ蒸着によるダイアモンドの結晶薄膜の作製方法及び同方法で作製した薄膜 | |
| JP4069198B2 (ja) | α−ＳｉＣのヘテロエピタキシャル薄膜の作製方法及び同方法で作製した薄膜 | |
| US11545563B2 (en) | Band gap engineered materials | |
| US20240055256A1 (en) | Method for manufacturing a contact on a silicon carbide semiconductor substrate, and silicon carbide semiconductor device | |
| Uruno et al. | The growth of AgGaTe 2 layer on Si substrate by two-step closed space sublimation and its application to solar cell fabrications | |
| JP4048316B2 (ja) | 単結晶シリコン基板上の酸化亜鉛単結晶膜の製造方法及び製造装置並びに積層構造 | |
| Woolf et al. | The molecular beam epitaxial growth of GaAs on Si (100): a variable growth temperature study | |
| Sirajiddin et al. | SYNTHESIS, MORPHOLOGICAL AND PHOTOELECTRIC PROPERTIES OF THE (GAAS) 1-XY (GE2) X (ZNSE) Y SOLID SOLUTIONS | |
| Wellmann et al. | Status of 3 C‐SiC Growth and Device Technology | |
| JP4178231B2 (ja) | ＳｉＣエピタキシャル薄膜の多形制御の方法及び同方法で作製したＳｉＣエピタキシャル薄膜 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041005 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20041203 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050412 |