CN109256427A - 一种集成肖特基二极管的SiC MOSFET器件 - Google Patents
一种集成肖特基二极管的SiC MOSFET器件 Download PDFInfo
- Publication number
- CN109256427A CN109256427A CN201811094810.2A CN201811094810A CN109256427A CN 109256427 A CN109256427 A CN 109256427A CN 201811094810 A CN201811094810 A CN 201811094810A CN 109256427 A CN109256427 A CN 109256427A
- Authority
- CN
- China
- Prior art keywords
- area
- type
- contact zone
- shield
- slot bottom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002184 metal Substances 0.000 claims abstract description 15
- 238000000407 epitaxy Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000000926 separation method Methods 0.000 claims description 6
- 230000005684 electric field Effects 0.000 abstract description 9
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 239000000463 material Substances 0.000 description 10
- 230000000903 blocking effect Effects 0.000 description 7
- 230000008901 benefit Effects 0.000 description 5
- 229910018540 Si C Inorganic materials 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000003471 anti-radiation Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007850 degeneration Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种集成肖特基二极管的SiC MOSFET器件，包括：N型衬底、N型外延层、P‑body区、P+接触区、N+接触区、氧化层、侧栅、P‑shield区、金属电极、漏极；本发明提出的SiC MOSFET器件可以提升SiC MOSFET第三象限性能，实现了低的反向开启电压和导通损耗且避免双极退化问题，器件关断时槽底P‑shield区既可以屏蔽槽栅倒角处的电场，又可以保护槽底集成的肖特基界面，有效抑制这两处电场过大的现象，提高了器件整体电学特性和可靠性。
Description
技术领域
本发明属于电子科学与技术领域，主要涉及到功率半导体器件技术，具体的说是涉及一种集成肖特基二极管的SiC MOSFET器件。
背景技术
宽禁带半导体材料SiC是制备高压电力电子器件绝佳的理想材料，相对于Si材料，SiC材料具有击穿电场强度高(4×106V/cm)、载流子饱和漂移速度高(2×107cm/s)、热导率高(490W/Mk)、热稳定性好等优点，因此特别适合用于大功率、高压、高温和抗辐射电子器件。
MOSFET是SiC功率器件中使用最为广泛的一种器件结构，相对于双极型的器件，由于SiC MOSFET没有电荷存储效应，所以其有更低的开关损耗和更高的频率特性。
由于当前SiC材料与栅氧介质较差的界面态导致了过低的沟道迁移率，使得平面栅型MOSFET导通特性和理论极限相比还有较大的距离。而槽栅MOSFET结构因其无JFET区域，且提高了沟道密度，使得其正向导通能力显著提升。近年来随着SiC MOSFET优势逐渐被业界认可，其工艺制备能力不断优化，器件设计能力不断提升，SiC MOSFET正向阻断和导通能力得到了大幅提升。
随着业界对新一代电力电子系统在功率密度和效率等方面的更高要求，系统核心SiCMOSFET器件不仅需要具有出色的第一象限的电学性能，而且第三象限性能的优化也需特别关注。虽然MOSFET结构存在寄生体二极管，具有反向导通能力，但是由于SiC材料具有禁带宽度较宽的特点，其体二极管开启电压高达3伏(远高于Si基二极管开启电压)，因此体二极管反向导通时的损耗较大。同时由于SiC外延材料存在堆垛层错等尚未解决的缺陷问题，体二极管长时间工作极易引起双极退化，从而导致MOSFET电学性能也随之退化，如导通电阻增大、阻断泄漏电流增加等等。这将给整个功率系统的性能和可靠性带来严峻的挑战。
基于上述原因，有研究人员提出在传统SiC MOSFET结构的基础上，片内集成肖特基二极管。因为SiC肖特基二极管的开启电压低，这样既可以减小器件工作在第三象限时的反向开启电压和导通损耗，也可以避免双极退化问题。但是当器件处于阻断状态时，肖特基界面处的电场较大，导致所集成的肖特基二极管的反向泄漏电流增加，从而导致整个SiCMOSFET泄漏电流显著增加，性能发生退化。该问题在中高压SiC MOSFET器件中尤为突出。
为了优化SiC MOSFET器件第三象限性能和避免双极退化现象，同时避免所集成的肖特基界面电场聚集导致的阻断状态泄漏电流过大的问题，本发明提出一种槽底集成肖特基二极管的SiC MOSFET器件。该器件工作在第三象限时由肖特基二极管来提供反向导通时的电流通路，实现了低的反向开启电压和导通损耗且避免双极退化问题。而器件关断时槽底P-shield既可以屏蔽槽栅倒角处的电场，又可以保护槽底集成的肖特基界面，有效抑制这两处电场过大的现象，提高了器件整体电学特性和可靠性。
发明内容
本发明要解决的问题是：提升SiC MOSFET第三象限性能(低的开启电压及导通损耗)，从结构优化的途径来避免出现双极退化问题，阻断状态下小的泄漏电流等。
为实现上述发明目的，本发明技术方案如下：
一种集成肖特基二极管的SiC MOSFET器件，包括：N型衬底12、位于N型衬底12上方的N型外延层10、位于N型外延层10上方的P-body区20、位于P-body区20上方的P+接触区21和N+接触区11、位于P-body区20之间的氧化层4和侧栅3、位于侧栅3下方的P-shield区22、位于器件上方的金属电极51、位于器件下方且与N型衬底12形成欧姆接触的漏极52；金属电极51既与P+接触区21、N+接触区11欧姆接触形成器件源极，同时又在槽底与N型外延层10形成肖特基接触。
作为优选方式，槽底部P-shield区22之间设有槽底P型接触区23，槽底P型接触区23与P-shield区22相离，金属电极51在槽底P型接触区23与P-shield区22相离的间隙处形成肖特基接触。
作为优选方式，槽底的P-shield区22为连续的一片区域，或分离的多个子区域。
作为优选方式，在槽底P-shield区22分离的多个子区域间设有槽底N型接触区13，N型接触区13与P-shield区22分离的子区域相切或相离。
作为优选方式，P+接触区21位于P-body区20内部，同时N+接触区11仍位于P-body区20上方。
作为优选方式，所述器件中各掺杂类型相应变为相反的掺杂，即P型掺杂变为N型掺杂的同时N型掺杂变为P型掺杂。
器件所用材料为SiC材料，也可为其他半导体材料。
本发明的有益效果为：1：本发明提出的SiC MOSFET器件可以提升SiC MOSFET第三象限性能，实现了低的反向开启电压和导通损耗且避免双极退化问题。2：器件关断时槽底P-shield区既可以屏蔽槽栅倒角处的电场，又可以保护槽底集成的肖特基界面，有效抑制这两处电场过大的现象，提高了器件整体电学特性和可靠性。
附图说明
图1为传统SiC槽栅MOSFET器件结构图；
图2为本发明实施例1的器件结构图；
图3为本发明实施例2的器件结构图；
图4为本发明实施例3的器件结构图；
图5为本发明实施例4的器件结构图；
图6为本发明实施例5的器件结构图；
图7为实施例1器件I-V仿真图。
3为侧栅、4为氧化层、10为N型外延层、11为N+接触区、12为N型衬底、13为槽底N型接触区、20为P-body区、21为P+接触区、22为P-shield区、23为槽底P型接触区、51为金属电极、52为漏极。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
实施例1
如图2所示，本实施例的集成肖特基二极管的SiC MOSFET器件，包括：N型衬底12、位于N型衬底12上方的N型外延层10、位于N型外延层10上方的P-body区20、位于P-body区20上方的P+接触区21和N+接触区11、位于P-body区20之间的氧化层4和侧栅3、位于侧栅3下方的P-shield区22、位于器件上方的金属电极51、位于器件下方且与N型衬底12形成欧姆接触的漏极52；金属电极51既与P+接触区21、N+接触区11欧姆接触形成器件源极，同时又在槽底与N型外延层10形成肖特基接触，槽底的P-shield区22为连续的一片区域。
本例的工作原理为：
器件在正常使用的时候，漏极52的电压不低于金属电极51的电压。当侧栅3上的偏置电压为0伏时，器件工作在阻断状态。阻断状态下，虽然金属电极51在槽底部与N型外延层10所形成的肖特基接触界面处于反偏状态，但是该肖特基界面处的电场并不会很高。这归因于P-shield区22向N型外延层10耗尽的过程中，当反偏电压达到一定值时，P-shield区22将耗尽夹断金属电极51下方的N型外延层10，有效地保护肖特基界面。当侧栅3上的偏置电压达到器件阈值电压时，器件工作在正向导通状态，此时器件的电学特性与传统槽栅MOSFET一致。
当器件在功率应用中处于死区状态，需要器件起续流作用时，金属电极51在槽底部集成的肖特基二极管电压不到1伏时就已经开启，提供续流路径，这远低于传统槽栅MOSFET体二极管的开启电压。
图7为实施例1器件I-V仿真图，其中FS-TMOS为本发明实施例1的I-V仿真曲线，C-TMOS为传统SiC槽栅MOSFET器件的I-V仿真曲线。从图7可以看出，虽然实施例1所述器件的正向导通电阻比传统SiC槽栅MOSFET器件略小一些，既本发明器件的第一象限性能稍差。但是施例1所述器件的第三象限开启电压为0.7伏左右，而传统槽栅MOSFET第三象限开启电压接近3伏，即本发明器件结构的第三象限性能比传统SiC槽栅MOSFET器件更优。上述仿真结果与理论分析一致。
实施例2
如图3所示，本实施例的器件结构和实施例1的区别在于：槽底部P-shield区22之间设有槽底P型接触区23，槽底P型接触区23与P-shield区22相离，金属电极51在槽底P型接触区23与P-shield区22的间隙处形成肖特基接触。
实施例3
如图4所示，本实施例和实施例1主要区别在于：槽底的P-shield区22为分离的多个子区域。
实施例4
如图5所示，本实施例和实施例3的区别在于：P-shield区22相邻分离子区域之间设有槽底N型接触区13，N型接触区13与P-shield区22分离的子区域相切。
实施例5
如图6所示，本实施例和实施例1的区别在于：经过刻蚀，使得P+接触区21位于P-body区20内部，同时N+接触区11仍位于P-body区20上方。这样做的好处是：可以有效提高器件的抗闩锁能力。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (6)
1.一种集成肖特基二极管的SiC MOSFET器件，其特征在于包括：N型衬底(12)、位于N型衬底(12)上方的N型外延层(10)、位于N型外延层(10)上方的P-body区(20)、位于P-body区(20)上方的P+接触区(21)和N+接触区(11)、位于P-body区(20)之间的氧化层(4)和侧栅(3)、位于侧栅(3)下方的P-shield区(22)、位于器件上方的金属电极(51)、位于器件下方且与N型衬底(12)形成欧姆接触的漏极(52)；金属电极(51)既与P+接触区(21)、N+接触区(11)欧姆接触形成器件源极，同时又在槽底与N型外延层(10)形成肖特基接触。
2.根据权利要求1所述的一种集成肖特基二极管的SiC MOSFET器件，其特征在于：槽底部P-shield区(22)之间设有槽底P型接触区(23)，槽底P型接触区(23)与P-shield区(22)相离，金属电极(51)在槽底P型接触区(23)与P-shield区(22)相离的间隙处形成肖特基接触。
3.根据权利要求1所述的一种集成肖特基二极管的SiC MOSFET器件，其特征在于：槽底的P-shield区(22)为连续的一片区域，或分离的多个子区域。
4.根据权利要求3所述的一种集成肖特基二极管的SiC MOSFET器件，其特征在于：在槽底P-shield区(22)分离的多个子区域间设有槽底N型接触区(13)，N型接触区(13)与P-shield区(22)分离的子区域相切或相离。
5.根据权利要求1所述的一种集成肖特基二极管的SiC MOSFET器件，其特征在于：P+接触区(21)位于P-body区(20)内部，同时N+接触区(11)仍位于P-body区(20)上方。
6.根据权利要求1～5任意一项所述的一种集成肖特基二极管的SiC MOSFET器件，其特征在于：所述器件中各掺杂类型相应变为相反的掺杂，即P型掺杂变为N型掺杂的同时N型掺杂变为P型掺杂。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811094810.2A CN109256427A (zh) | 2018-09-19 | 2018-09-19 | 一种集成肖特基二极管的SiC MOSFET器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811094810.2A CN109256427A (zh) | 2018-09-19 | 2018-09-19 | 一种集成肖特基二极管的SiC MOSFET器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109256427A true CN109256427A (zh) | 2019-01-22 |
Family
ID=65047829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811094810.2A Pending CN109256427A (zh) | 2018-09-19 | 2018-09-19 | 一种集成肖特基二极管的SiC MOSFET器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109256427A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110968975A (zh) * | 2019-11-29 | 2020-04-07 | 电子科技大学 | 一种单粒子辐照效应仿真方法 |
| CN113130627A (zh) * | 2021-04-13 | 2021-07-16 | 电子科技大学 | 一种集成沟道二极管的碳化硅鳍状栅mosfet |
| CN116598355A (zh) * | 2023-05-06 | 2023-08-15 | 海科(嘉兴)电力科技有限公司 | 一种集成结势垒肖特基的沟槽型功率mosfet器件及工艺流程 |
| US11810974B2 (en) | 2020-12-17 | 2023-11-07 | National Tsing Hua University | Semiconductor structure with trench junction barrier schottky (TJBS) diode |
| CN117238968A (zh) * | 2023-11-10 | 2023-12-15 | 安建科技(深圳)有限公司 | 一种沟槽栅碳化硅mosfet器件及其制备方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010045598A1 (en) * | 1999-10-27 | 2001-11-29 | Jacek Korec | Method of fabricating trench-gated power MOSFET |
| CN101064308A (zh) * | 2001-08-23 | 2007-10-31 | 通用半导体公司 | 合并器件的形成方法和设计方法 |
| US20090294859A1 (en) * | 2008-05-28 | 2009-12-03 | Force-Mos Technology Corporation | Trench MOSFET with embedded junction barrier Schottky diode |
| CN101976687A (zh) * | 2010-10-21 | 2011-02-16 | 电子科技大学 | 一种低功耗快恢复金属氧化物半导体二极管 |
| CN103346083A (zh) * | 2013-07-09 | 2013-10-09 | 苏州捷芯威半导体有限公司 | 氮化镓肖特基二极管及其制造方法 |
| CN103346169A (zh) * | 2013-07-24 | 2013-10-09 | 清华大学 | SiC结势垒肖特基二极管及其制造方法 |
| CN104851915A (zh) * | 2015-04-17 | 2015-08-19 | 西安交通大学 | 槽栅型化合物半导体功率vdmos器件及提高其击穿电压的方法 |
-
2018
- 2018-09-19 CN CN201811094810.2A patent/CN109256427A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010045598A1 (en) * | 1999-10-27 | 2001-11-29 | Jacek Korec | Method of fabricating trench-gated power MOSFET |
| CN101064308A (zh) * | 2001-08-23 | 2007-10-31 | 通用半导体公司 | 合并器件的形成方法和设计方法 |
| US20090294859A1 (en) * | 2008-05-28 | 2009-12-03 | Force-Mos Technology Corporation | Trench MOSFET with embedded junction barrier Schottky diode |
| CN101976687A (zh) * | 2010-10-21 | 2011-02-16 | 电子科技大学 | 一种低功耗快恢复金属氧化物半导体二极管 |
| CN103346083A (zh) * | 2013-07-09 | 2013-10-09 | 苏州捷芯威半导体有限公司 | 氮化镓肖特基二极管及其制造方法 |
| CN103346169A (zh) * | 2013-07-24 | 2013-10-09 | 清华大学 | SiC结势垒肖特基二极管及其制造方法 |
| CN104851915A (zh) * | 2015-04-17 | 2015-08-19 | 西安交通大学 | 槽栅型化合物半导体功率vdmos器件及提高其击穿电压的方法 |
Non-Patent Citations (1)
| Title |
|---|
| 李轩: ""SiC MOSFET开关损耗模型与新结构研究"", 《中国博士学位论文全文数据库》 * |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110968975A (zh) * | 2019-11-29 | 2020-04-07 | 电子科技大学 | 一种单粒子辐照效应仿真方法 |
| US11810974B2 (en) | 2020-12-17 | 2023-11-07 | National Tsing Hua University | Semiconductor structure with trench junction barrier schottky (TJBS) diode |
| CN113130627A (zh) * | 2021-04-13 | 2021-07-16 | 电子科技大学 | 一种集成沟道二极管的碳化硅鳍状栅mosfet |
| CN113130627B (zh) * | 2021-04-13 | 2022-08-23 | 电子科技大学 | 一种集成沟道二极管的碳化硅鳍状栅mosfet |
| CN116598355A (zh) * | 2023-05-06 | 2023-08-15 | 海科(嘉兴)电力科技有限公司 | 一种集成结势垒肖特基的沟槽型功率mosfet器件及工艺流程 |
| CN117238968A (zh) * | 2023-11-10 | 2023-12-15 | 安建科技(深圳)有限公司 | 一种沟槽栅碳化硅mosfet器件及其制备方法 |
| CN117238968B (zh) * | 2023-11-10 | 2024-03-15 | 安建科技(深圳)有限公司 | 一种沟槽栅碳化硅mosfet器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109256427A (zh) | 一种集成肖特基二极管的SiC MOSFET器件 | |
| CN109244136A (zh) | 槽底肖特基接触SiC MOSFET器件 | |
| CN108389902B (zh) | 一种含有背面槽栅的逆导型igbt | |
| CN109244137A (zh) | 一种高可靠性SiC MOSFET器件 | |
| US20150053999A1 (en) | Wide bandgap insulated gate semiconductor device | |
| CN113130627B (zh) | 一种集成沟道二极管的碳化硅鳍状栅mosfet | |
| CN102364688B (zh) | 一种垂直双扩散金属氧化物半导体场效应晶体管 | |
| CN109904155B (zh) | 一种集成高速反向续流二极管的碳化硅mosfet器件 | |
| CN108899370A (zh) | 集成电阻区的vdmos器件 | |
| CN102723363B (zh) | 一种vdmos器件及其制作方法 | |
| CN110518065A (zh) | 低功耗高可靠性的沟槽型碳化硅mosfet器件 | |
| CN107482059A (zh) | 一种GaN异质结纵向逆导场效应管 | |
| CN112687746B (zh) | 碳化硅平面mosfet器件及制备方法 | |
| CN113471290B (zh) | 隧穿辅助导通的硅/碳化硅异质结mosfet功率器件 | |
| CN112687744B (zh) | 平面型碳化硅逆阻mosfet器件及其制备方法 | |
| CN112420694A (zh) | 集成反向肖特基续流二极管的可逆导碳化硅jfet功率器件 | |
| CN109860171B (zh) | 集成高速反向续流二极管的双极型碳化硅半导体功率器件 | |
| CN108336133B (zh) | 一种碳化硅绝缘栅双极型晶体管及其制作方法 | |
| CN109244138A (zh) | 具有良好第三象限性能的SiC MOSFET器件 | |
| CN116646401B (zh) | 一种碳化硅异质结的共源共栅mosfet器件 | |
| US6023078A (en) | Bidirectional silicon carbide power devices having voltage supporting regions therein for providing improved blocking voltage capability | |
| CN107393954A (zh) | 一种GaN异质结纵向场效应管 | |
| CN116110972A (zh) | 集成jfet提升第三象限导通特性的碳化硅mosfet器件 | |
| Yang et al. | Effects of p-type islands configuration on the electrical characteristics of the 4H-SiC trench MOSFETs with integrated Schottky barrier diode | |
| CN111933687B (zh) | 具有高安全工作区的横向功率器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190122 |
|
| RJ01 | Rejection of invention patent application after publication |