CN101989600B - 半导体结构及其制造方法 - Google Patents
半导体结构及其制造方法 Download PDFInfo
- Publication number
- CN101989600B CN101989600B CN 200910165620 CN200910165620A CN101989600B CN 101989600 B CN101989600 B CN 101989600B CN 200910165620 CN200910165620 CN 200910165620 CN 200910165620 A CN200910165620 A CN 200910165620A CN 101989600 B CN101989600 B CN 101989600B
- Authority
- CN
- China
- Prior art keywords
- district
- semiconductor structure
- grid
- layer
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种半导体结构及其制造方法,半导体结构,其包括一基底、至少一功率金氧半导体场效应晶体管、一浮置二极管或主体二极管、及至少一肖特基二极管。基底具有第一区、第二区以及第三区,其中第二区位于第一区及第三区之间。至少一功率金氧半导体场效应晶体管配置于第一区。浮置二极管或主体二极管配置于第二区。至少一肖特基二极管配置于第三区。另外,功率金氧半导体场效应晶体管及肖特基二极管的接触窗的材料包括钨且彼此电性连接。本发明提供的半导体结构及其制造方法,可以将功率金氧半导体场效应晶体管及肖特基二极管有效地整合在一起,并提高单元密度。
Description
技术领域
本发明涉及一种半导体结构及其制造方法,尤其涉及一种整合功率金氧半导体场效应晶体管(power metal-oxide-semiconductor field effecttransistor;简称为:power MOSFET)及肖特基二极管(Schottky diode)的半导体结构及其制造方法。
背景技术
功率金氧半导体场效应晶体管被广泛地应用在切换元件上,例如电源供应器、整流器或低压马达控制器等等。图1为现有功率金氧半导体场效应晶体管的剖面示意图。如图1所示,N型磊晶层12配置在N型重掺杂基底10上。栅极16配置在N型磊晶层12中。P型主体层14配置在栅极16两侧的N型磊晶层12中。N型重掺杂区18配置在栅极16两侧的P型主体层14中。介电层20配置在栅极16及N型重掺杂区18上。源极金属层22配置在介电层20上,并与N型重掺杂区18电性连接。漏极金属层24配置于N型重掺杂基底10的另一侧上。
随着笔记型电脑及手持性产品需求的日益提高,需要设计出可以具有较低输出电压、较低顺向压降(forward voltage drop)、较低功率损耗(powerloss)及较快反向复原(reverse recovery)的同步整流场效应晶体管(sync-FET)。然而,由于存在在P型主体层14及N型磊晶层12之间的本质PN二极管,使得上述需求难以实现。
现有做法是将功率金氧半导体场效应晶体管及肖特基二极管整合在一起,以达到上述需求。现有技术包括单一封装整合(silicon-in-one-package;简称为:SiP)及单一晶片整合(system-in-one-chip;简称为:SOP)两种。 单一封装整合将功率金氧半导体场效应晶体管及肖特基二极管平行封装在一起,其制程简单,但连接功率金氧半导体场效应晶体管及肖特基二极管的导线会产生寄生感应(parastitic inductances),进而限制整体效率。虽然单一晶片整合可以解决上述的寄生感应效应,但其单元间距(cell pitch)偏高(大于2μm),因此单元密度无法提高。
发明内容
本发明的目的是提供一种半导体结构,可以将功率金氧半导体场效应晶体管及肖特基二极管有效地整合在一起,并提高单元密度。
本发明的另一目的是提供一种半导体结构的制造方法,其制程简单,并可以与现有的制程相整合。
本发明提供一种半导体结构,包括具有第一导电型的基底、具有第一导电型的磊晶层、具有第二导电型的主体层、第一栅极、第二栅极、第一接触窗、第二接触窗及具有第一导电型的第一掺杂区。基底具有第一区、第二区以及第三区,其中第二区位于第一区及第三区之间。磊晶层配置在基底上。主体层配置于第一区及第二区的磊晶层中。第一栅极及第二栅极配置于主体层及主体层以外的部分磊晶层中,其中第一栅极位于第一区及第二区之间,且第二栅极位于第二区及第三区之间。第一接触窗配置于第一区的部分主体层中。第二接触窗至少配置于第三区的磊晶层中并与磊晶层及第二栅极接触,其中第一接触窗与第二接触窗电性连接。第一掺杂区配置于第一接触窗与第一栅极之间的主体层中。
在本发明的一实施例中,上述第二接触窗嵌入第二栅极中。
在本发明的一实施例中,上述第二接触窗配置于第三区及部分第二区的磊晶层中,且第二栅极位于第二接触窗的下方。
在本发明的一实施例中,上述第二区的主体层包覆第二接触窗的侧壁及部分底部。
在本发明的一实施例中,上述半导体结构还包括具有第二导电型的第二掺杂区,配置于第一接触窗的底部及部分侧壁上。
在本发明的一实施例中,上述半导体结构还包括介电层及金属层。介电层配置于基底上且暴露出第一接触窗及第二接触窗。金属层配置于基底上且覆盖介电层、第一接触窗及第二接触窗。
在本发明的一实施例中,上述第一接触窗及第二接触窗分别包括第一金属层及位于第一金属层周围的阻障层。
在本发明的一实施例中,上述第一金属层的材料包括钨。
在本发明的一实施例中,上述金属层的材料包括铝硅铜。
在本发明的一实施例中,上述第一导电型为N型,第二导电型为P型;或第一导电型为P型,第二导电型为N型。
在本发明的一实施例中,上述半导体结构的单元间距小于等于约1.5μm。
在本发明的一实施例中,上述半导体结构的单元密度大于等于约每平方英尺3x108个单元。
在本发明的一实施例中,上述第二栅极与所述金属层等电位。
在本发明的一实施例中,上述第一区环绕第二区,且第二区环绕第三区。
在本发明的一实施例中,上述半导体结构还包括至少一第三栅极,第三栅极配置于第三区的磊晶层中且位于第二接触窗的下方。
在本发明的一实施例中,上述第三栅极与所述金属层等电位。
本发明另提供一种半导体结构,其包括一基底、至少一功率金氧半导体场效应晶体管、一浮置二极管或主体二极管、及至少一肖特基二极管。基底具有第一区、第二区以及第三区,其中第二区位于第一区及第三区之间。至少一功率金氧半导体场效应晶体管配置于第一区。浮置二极管或主体二极管配置于第二区。至少一肖特基二极管配置于第三区。另外,功率金氧半导体场效应晶体管及肖特基二极管的接触窗的材料包括钨且彼此电性连接。
在本发明的一实施例中,上述第一区环绕第二区,且第二区环绕第三区。
在本发明的一实施例中,上述半导体结构的单元间距小于等于约1.5μm。
在本发明的一实施例中,上述半导体结构的单元密度大于等于约每平方英尺3×108个单元。
本发明又提供一种半导体结构的制造方法。首先,提供具有第一导电型的基底,基底具有第一区、第二区以及第三区,其中第二区位于第一区及第三区之间。接着,在基底上形成具有第一导电型的磊晶层。然后,在磊晶层中形成第一栅极及第二栅极,其中第一栅极位于第一区及第二区之间,且第二栅极位于第二区及第三区之间。之后,在第一区及第二区的磊晶层中形成具有第二导电型的主体层。在第一区的主体层中形成具有第一导电型的第一掺杂区。在基底上形成介电层,以曝露出第一区的部分第一掺杂区、至少第三区的磊晶层及至少部分第二栅极。以介电层为罩幕,移除部分第一掺杂区、部分磊晶层及部分第二栅极,以在第一区的第一掺杂区及第一掺杂区之外的部分主体层中形成第一开口,以及在第三区的磊晶层中及部分第二栅极中形成第二开口。在第一开口及第二开口中填入第一金属层。在基底上形成第二金属层,以覆盖介电层及第一金属层。
在本发明的一实施例中,上述介电层暴露出第一区的部分第一掺杂区、第三区的磊晶层、整个第二栅极及第二区的部分主体层。
在本发明的一实施例中,在形成第一开口及第二开口的步骤之后及填入第一金属层的步骤之前,上述本发明的方法还包括在第一开口的底部形成具有第二导电型的第二掺杂区。
在本发明的一实施例中,在形成第二掺杂区的步骤之后及填入第一金属层的步骤之前,上述本发明的方法还包括在第一开口及第二开口中形成阻障层。
在本发明的一实施例中,上述第一金属层的材料包括钨。
在本发明的一实施例中,上述第二金属层的材料包括铝硅铜。
在本发明的一实施例中,上述第一导电型为N型,第二导电型为P型;或第一导电型为P型,第二导电型为N型。
在本发明的一实施例中,上述第二栅极与所述第二金属层等电位。
在本发明的一实施例中,上述第一区环绕第二区,且第二区环绕第三区。
在本发明的一实施例中,在磊晶层中形成第一栅极及第二栅极的步骤中,上述半导体结构的制造方法还包括在第三区的磊晶层中形成至少一第三栅极。
在本发明的一实施例中,上述第三栅极与所述第二金属层等电位。
基于上述,在本发明的半导体结构中,由于钨接触窗配置于功率金氧半导体场效应晶体管区及肖特基二极管区,因此单元间距(相邻功率金氧半导体场效应晶体管的距离)可以减少到约1.5μm或更小,单元密度可以增加到约每平方英尺3x108个单元(300M cell/inch2)或更高。此外,本发明提供的方法简单、容易,并可以与现有的制程相整合,是一相当有竞争力的作法。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并结合附图作详细说明如下。
附图说明
图1为现有功率金氧半导体场效应晶体管的剖面示意图。
图2A为本发明第一实施例的一种半导体结构的上视示意图。
图2B是图2A中沿I-I’线的剖面示意图。
图3A为本发明第一实施例的一种半导体结构的一变形例的上视示意图。
图3B是图3A中沿I-I’线的剖面示意图。
图4A为本发明第一实施例的一种半导体结构的另一变形例的上视示意图。
图4B是图4A中沿I-I’线的剖面示意图。
5A为本发明第一实施例的一种半导体结构的又一变形例的上视示意图。
图5B是图5A中沿I-I’线的剖面示意图。
图6A为本发明第二实施例的一种半导体结构的上视示意图。
图6B是图6A中沿I-I’线的剖面示意图。
图7A至7E为本发明第一实施例的一种半导体结构的制造方法的剖面示意图。
图8A至8B为本发明第二实施例的一种半导体结构的制造方法的剖面示意图。
主要元件符号说明:
10:基底; 12:磊晶层;
14:主体层; 16:栅极;
18:重掺杂区; 20:介电层;
22:源极金属层; 24:漏极金属层;
100:基底; 102a:第一区;
102b:第二区; 102c:第三区;
104:磊晶层; 105:图案化光阻层;
106:主体层; 107:氧化层;
108:第一栅极; 109:多晶硅层;
110:第二栅极; 111:第三栅极;
112:介电层; 113:阻障层;
114:第一接触窗; 115:金属层;
116:第二接触窗; 117:图案化光阻层;
118:第一掺杂区; 120:金属层;
121:图案化光阻层; 122:第二掺杂区;
124:第一开口; 126:第二开口。
具体实施方式
图2A为本发明第一实施例的一种半导体结构的上视示意图,其中隐藏了最上层的金属层及介电层。
如图2A所示,在本发明的半导体结构中,一个浮置二极管环绕在一个肖特基二极管的周围,且十六个功率金氧半导体场效应晶体管环绕在浮置二极管的周围。但本发明并不对肖特基二极管、浮置二极管及功率金氧半导体场效应的数目作限制,可以根据制程或设计的需要而调整。一般而言,肖特基二极管的数目约占功率金氧半导体场效应晶体管数目的十分之一到三十分之一。
图2B是图2A中沿I-I’线的剖面示意图。如图2B所示,本发明的半导体结构包括具有第一导电型的基底100。基底100可以是具有N型重掺杂(N+)的硅基底。所述具有N型重掺杂的硅基底作为功率金氧半导体场效应晶体管的漏极。基底100具有第一区102a、第二区102b以及第三区102c。第二区102b位于第一区102a及第三区102c之间。第一区102a用来形成功率金氧半导体场效应晶体管,第二区102b用来形成浮置二极管,第三区102c用来形成肖特基二极管。在本实施例中,基底100包括两个第一区102a、两个第二区102b以及一个第三区102c,其中两个第一区102a彼此相连,且两个第二区102b彼此相连。如图2A的上视图所示,第一区102a环绕第二区102b,且第二区102b环绕第三区102c。
本发明的半导体结构还包括具有第一导电型的磊晶层104、具有第二导电型的主体层106、第一栅极108、第二栅极110、第一接触窗114、第二接触窗116及具有第一导电型的第一掺杂区118。
磊晶层104配置于基底100上。磊晶层104可以是具有N型淡掺杂(N-)的磊晶层。主体层106配置于第一区102a及第二区102b的磊晶层104中。主体层106可以是P型主体层。
第一栅极108与第二栅极110配置于主体层106及主体层106以外的部分磊晶层104中。第一栅极108位于第一区102a及第二区102b之间。第二栅极110位于第二区102b及第三区102c之间。在本实施例中,两个第二栅极110彼此相连,且第二栅极110与金属层120等电位。如图2A的上视图所示,第二栅极110实际上呈矩形框,沿着第二区102b及第三区102c之间的边界配置。另外,第一栅极108与第二栅极110分别包括多晶硅层109及位于多晶硅层109周围的氧化层107。
第一接触窗114配置于第一区102a的部分主体层106中。第二接触窗116至少配置于第三区102c的磊晶层104中并与磊晶层104及第二栅极110接触。在本实施例中,第二接触窗116配置于第三区102c的磊晶层104中,并嵌入第二栅极110中,如图2B所示。也就是说,第二栅极110覆盖第二接触窗116的侧壁及部分底部。另外,第一接触窗114及第二接触窗116分别包括金属层115及位于金属层115周围的阻障层113。金属层115的材料可以是钨,且阻障层113的材料可以是钛或氮化钛。此外,第一掺杂区118配置于第一接触窗114与第一栅极108之间的主体层106中。第一掺杂区118可以是具有N型重掺杂(N+)的掺杂区。所述具有N型重掺杂的掺杂区作为功率金氧半导体场效应晶体管的源极。
本发明的半导体结构还包括介电层112、金属层120及具有第二导电型的第二掺杂区122。介电层112配置于基底100上,以暴露出第一接触窗114及第二接触窗116。金属层120配置于基底100上,且覆盖介电层112、第一接触窗114及第二接触窗116。也就是说,第一接触窗114与第二接触窗116通过金属层120而电性连接。金属层120的材料可以是铝硅铜。第二掺杂区122配置于第一接触窗114的底部及部分侧壁上。第二掺杂区122可以是具有P型重掺杂(P+)的掺杂区,以进一步降低第一接触窗114与主体层106之间的电阻。
在本实施例中,第一区102a为功率金氧半导体场效应晶体管。在第二区102b中,第二栅极110与金属层120等电位,且金属层120未与主体层106 接触,因此P型主体层106与N型磊晶层104之间的接面为浮置二极管。在第三区102c中,由于磊晶层104为N型淡掺杂的磊晶层,因此第二接触窗116与N型磊晶层104的接面为肖特基接触。
在第一实施例中,是以第三区102c仅包括一个肖特基二极管为例来说明的,但本发明并不以此为限。以下将说明多个第一实施例的变形例,也就是第三区102c包括多个肖特基二极管时的上视图及剖面图。
图3A为本发明第一实施例的一种半导体结构的一变形例的上视示意图,其中隐藏了最上层的金属层及介电层。图3B是图3A中沿I-I’线的剖面示意图。如图3A、图3B所示,本发明的半导体结构还包括两个第三栅极111,且两个第三栅极111彼此相连。如图3B所示,第三栅极111配置于第三区102c的磊晶层104中,且位于第二接触窗116的下方。如图3A所示,第三栅极111实际上呈矩形框配置,且同样呈矩形框配置的第二栅极110环绕在第三栅极111周围。第三栅极111与第二栅极110均与金属层120等电位。在本变形例中,第三区102c包括两个肖特基二极管。此外,一个浮置二极管环绕在所述两个肖特基二极管的周围,且十六个功率金氧半导体场效应晶体管环绕在浮置二极管的周围。
图4A为本发明第一实施例的一种半导体结构的另一变形例的上视示意图,其中隐藏了最上层的金属层及介电层。图4B是图4A中沿I-I’线的剖面示意图。如图4A、图4B所示,本发明的半导体结构还包括三个第三栅极111,且三个第三栅极111彼此相连。如图4B所示,第三栅极111配置在第三区102c的磊晶层104中,且位于第二接触窗116的下方。如图4A所示,第三栅极111实际上呈条状配置,且与同样呈条状配置的第二栅极110相连成蛇状配置。第三栅极111与第二栅极110均与金属层120等电位。在本变形例中,第三区102c包括四个肖特基二极管。此外,一个浮置二极管环绕在所述四个肖特基二极管的周围,且十六个功率金氧半导体场效应晶体管环绕在浮置二极管的周围。
图5A为本发明第一实施例的一种半导体结构的又一变形例的上视示意图,其中隐藏了最上层的金属层及介电层。图5B是图5A中沿I-I’线的剖面示意图。如图5A、图5B所示,本发明的半导体结构还包括一个第三栅极111,且第三栅极111实际上呈鱼骨状。如图5B所示,第三栅极111配置于第三区102c的磊晶层104中,且位于第二接触窗116的下方。如图5A所示,第三栅极111与呈条状配置的第二栅极110彼此相连,且第三栅极111与第二栅极110均与金属层120等电位。在本变形例中,第三区102c包括八个肖特基二极管。此外,一个浮置二极管环绕在所述八个肖特基二极管的周围,且十四个功率金氧半导体场效应晶体管环绕在浮置二极管的周围。
图6A为本发明第二实施例的一种半导体结构的上视示意图,其中隐藏了最上层的金属层及介电层。图6B是图6A中沿I-I’线的剖面示意图。第二实施例与第一实施例类似,其差异在于第二实施例的第二区102b为主体二极管,不同于第一实施例的浮置二极管。以下,将说明第二实施例与第一实施例的不同处,相同处则不再赘述。
在第二实施例中,由于介电层112、第二接触窗116及金属层120的配置不同,因此第二区102b会形成主体二极管,与第一实施例的第二区102b为浮置二极管的技术特征不同。具体而言,第二接触窗116配置于第三区102c及部分第二区102b的磊晶层104中,且第二栅极110位于第二接触窗116的下方,如图6B所示。此外,第二区102b的主体层106包覆第二接触窗116的侧壁及部分底部。介电层112配置于基底100上,以暴露出第一接触窗114及第二接触窗116。金属层120配置于基底100上且覆盖介电层112、第一接触窗114及第二接触窗116。
在本实施例中,第一区102a为功率金氧半导体场效应晶体管。由于第二区102b的第二接触窗116与金属层120电性连接,因此P型主体层106与N型磊晶层104之间的接面为主体二极管。第三区102c的第二接触窗116与N型磊晶层104的接面为肖特基接触。
在第二实施例中,是以第三区102c仅包括一个肖特基二极管为例来说明的,但本发明并不以此为限。当然,第三区102c也可以包括多个肖特基二极管,其变形及改良方式如图3A至图5A及图3B至图5B所示,在此不再赘述。
基于上述,本发明的半导体结构包括基底、功率金氧半导体场效应晶体管、浮置二极管或主体二极管、以及肖特基二极管。基底具有第一区、第二区以及第三区,其中第二区位于第一区及第三区之间。至少一功率金氧半导体场效应晶体管配置于第一区。浮置二极管或主体二极管配置于第二区。至少一肖特基二极管配置于第三区。此外,功率金氧半导体场效应晶体管及肖特基二极管的接触窗的材料包括钨且彼此电性连接。
在本发明的半导体结构中,由于钨接触窗配置于功率金氧半导体场效应晶体管区及肖特基二极管区,因此单元间距(相邻功率金氧半导体场效应晶体管的距离)可以由2.0μm减少至小于等于1.5μm,单元密度可以大幅增加至约每平方英尺3×108个单元(300M cell/inch2)或更高。与现有单一晶片整合的结构相比,本发明的半导体结构不但可以将功率金氧半导体场效应晶体管及肖特基二极管有效地整合在一起,并且可以提高单元密度,大幅提升其竞争力。
以下,将说明本发明的半导体结构的制造方法。图7A至7E为本发明第一实施例的一种半导体结构的制造方法的剖面示意图。
首先,如图7A所示,在作为漏极的具有第一导电型的基底100上形成具有第一导电型的磊晶层104。基底100可以是具有N型重掺杂的硅基底。基底100具有两个第一区102a、两个第二区102b以及一个第三区102c。第二区位于第一区及第三区之间。在本实施例中,是以第三区102c为中心,第二区102b及第一区102a分别对其镜像配置。磊晶层104可以是具有N型轻掺杂的磊晶层,且其形成方法包括进行磊晶生长制程。
接着,在磊晶层104中形成第一栅极108及第二栅极110。第一栅极108位于第一区102a及第二区102b之间。第二栅极110位于第二区102b及第三 区102c之间。形成第一栅极108及第二栅极110的方法包括以下几个步骤。首先,在磊晶层104中蚀刻出预定形成第一栅极108及第二栅极110的沟渠。然后,在基底100及沟渠的表面上顺应性地形成氧化层107。氧化层107的材料可以是二氧化硅,且其形成方法包括进行热氧化法。之后,在沟渠中填入多晶硅层109。形成多晶硅层109的方法包括进行化学气相沉积制程。在磊晶层104中形成第一栅极108及第二栅极110步骤中,还包括在磊晶层104中形成至少一第三栅极(未示出),以利于形成如图3A~5A及图3B~5B的最终结构。
然后,如图7B所示,在基底100上形成图案化光阻层105。之后,以图案化光阻层105为罩幕,进行离子植入制程,以在第一区102a及第二区102b的磊晶层104中形成具有第二导电型的主体层106。主体层106可以是P型主体层。接着,移除图案化光阻层105并进行驱入(drive-in)制程。在此步骤中,覆盖第三区102c的图案化光阻层105可以避免在第三区102c中形成不必要的PN接面,因此有利于后续萧基特二极管的形成。
接下来,如图7C所示,在第一区102a的主体层106中形成具有第一导电型的第一掺杂区118。第一掺杂区118为具有N型重掺杂的掺杂区。所述具有N型重掺杂的掺杂区作为功率金氧半导体场效应晶体管的源极。形成第一掺杂区118方法包括进行离子植入制程及后续的驱入制程。然后,在基底100上依序形成介电材料层(未示出)及图案化光阻层117。之后,以图案化光阻层117为罩幕,移除部分的介电材料层及部分氧化层107,以形成介电层112。介电层112暴露出第一区102a的部分第一掺杂区118、至少第三区102c的磊晶层104及至少部分第二栅极110。在本实施例中,介电层112暴露出第一区102a的部分第一掺杂区118、第三区102c的磊晶层104及部分第二栅极110。
接着,如图7D所示,以介电层112为罩幕,移除部分主体层106、部分第一掺杂区118(如图7C中所示)、部分磊晶层104及部分第二栅极110(如 图7A中所示),以在第一区102a的第一掺杂区118及第一掺杂区118以外的部分主体层106中形成第一开口124,以及在第三区102c的磊晶层104中及部分第二栅极110中形成第二开口126。然后,在基底100上形成图案化光阻层121。之后,以图案化光阻层121为罩幕,进行离子植入制程,以在第一开口124的底部形成具有第二导电型的第二掺杂区122。第二掺杂区122可以是P型重掺杂的掺杂区。在此步骤中,使用与形成主体层106(如图7B所示)的相同光罩来形成第二掺杂区122。也就是说,同样的主体层光罩可以使用两次,并不需要制作额外的光罩来完成第二掺杂区122。在此步骤中,不但可以形成第二掺杂区122以进一步降低后续形成的第一接触窗114与主体层106之间的电阻,并且覆盖第三区102c的图案化光阻层121可以避免在第三区102c中形成不必要的PN接面,因此有利于后续萧基特二极管的形成。
然后,如图7E所示,移除图案化光阻层121并进行驱入制程。在此步骤中,高温会使得第二掺杂区122向其周围扩散至覆盖第一开口124的部分侧壁。接着,在第一开口124及第二开口126中依序填入阻障层113及金属层115。阻障层113的材料可以是钛或氧化钛,且金属层115的材料可以是钨。形成阻障层113及金属层115的方法包括进行溅渡法(sputtering)或化学气相沉积制程。第一开口124中的阻障层113及金属层115组成第一接触窗114。第二开口126中的阻障层113及金属层115组成第二接触窗116。之后,在基底100上形成金属层120,以覆盖介电层112、阻障层113及金属层115。至此,完成第一区102a的功率金氧半导体场效应晶体管、第一区102a的浮置二极管及第三区102c的肖特基二极管的制作。
图8A至8B为本发明第二实施例的一种半导体结构的制造方法的剖面示意图。第二实施例与第一实施例的差异在于第二实施例的第二区102b为主体二极管,不同于第一实施例的浮置二极管。以下,将说明第二实施例与第一实施例的不同处,相同处则不再赘述。
首先,提供如图7B所示的中间结构。接着,移除图案化光阻层105。然 后,如图8A所示,在第一区102a的主体层106中形成具有第一导电型的第一掺杂区118。第一掺杂区118为具有N型重掺杂的掺杂区。然后,在基底100上依序形成介电材料层(未示出)及图案化光阻层117。之后,以图案化光阻层117为罩幕,移除部分的介电材料层及部分氧化层107,以形成介电层112。介电层112暴露出第一区102a的部分第一掺杂区118、第三区102b的磊晶层104、整个第二栅极110及第二区102b的部分主体层106。
接着,如图8B所示,以介电层112为罩幕,移除部分主体层106、部分第一掺杂区118、部分磊晶层104及部分第二栅极110,以在第一区102a的第一掺杂区118及第一掺杂区118以外的部分主体层106中形成第一开口124,以及在第三区102c及部分第二区102b的磊晶层104中形成第二开口126。然后,在第一开口124的底部形成具有第二导电型的第二掺杂区122。第二掺杂区122可以是P型重掺杂的掺杂区。接着,在第一开口124及第二开口126中依序填入阻障层113及金属层115。之后,在基底100上形成金属层120,以覆盖介电层112、阻障层113及金属层115。
在以上的实施例中,是以第一导电型为N型,第二导电型为P型为例来说明的,但本发明并不以此为限。熟悉本领域的技术人员应了解,第一导电型也可以为P型,而第二导电型为N型。
综上所述,在本发明的半导体结构中,在多个功率金氧半导体场效应晶体管之中配置至少一个肖特基二极管,且这些功率金氧半导体场效应晶体管与肖特基二极管之间以浮置二极管或主体二极管隔开。通过在功率金氧半导体场效应晶体管区及肖特基二极管区配置彼此电性连接的钨接触窗,不但可以将功率金氧半导体场效应晶体管及肖特基二极管有效地整合在一起,且单元间距(相邻功率金氧半导体场效应晶体管的距离)可以由2.0μm减少至约等于小于1.5μm。这样,可以在单一晶片整合功率金氧半导体场效应晶体管区及肖特基二极管区,增加单元密度至约等于每平方英尺3×108个单元(300M cell/inch2)或更高,大幅提升其竞争力。此外,本发明的方法不需要额 外的光罩即可以完成本发明的半导体结构,其制程简单,并可以与现有的制程相整合。
最后应说明的是:以上实施例仅用以说明本发明的技术方案而非对其进行限制,尽管参照较佳实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对本发明的技术方案进行修改或者等同替换,而这些修改或者等同替换亦不能使修改后的技术方案脱离本发明技术方案的精神和范围。
Claims (31)
1.一种半导体结构,其特征在于,包括:
具有一第一导电型的一基底,所述基底具有一第一区、一第二区以及一第三区,其中所述第二区位于所述第一区及所述第三区之间;
具有所述第一导电型的一磊晶层,配置在所述基底上;
具有一第二导电型的一主体层,配置于所述第一区及所述第二区的所述磊晶层中;
一第一栅极及一第二栅极,配置于所述主体层及所述主体层以外的部分所述磊晶层中,其中所述第一栅极位于部分所述第一区及部分所述第二区中,且所述第二栅极位于部分所述第二区及部分所述第三区中;
一第一接触窗,配置于所述第一区的部分所述主体层中;
一第二接触窗,至少配置于所述第三区的所述磊晶层中并与所述磊晶层及所述第二栅极接触,其中所述第一接触窗与所述第二接触窗电性连接;以及
具有所述第一导电型的一第一掺杂区,配置于所述第一接触窗与所述第一栅极之间的所述主体层中。
2.根据权利要求1所述的半导体结构,其特征在于,其中所述第二接触窗嵌入所述第二栅极中。
3.根据权利要求1所述的半导体结构,其特征在于,其中所述第二接触窗配置于所述第三区及部分所述第二区的所述磊晶层中,且所述第二栅极位于所述第二接触窗的下方。
4.根据权利要求3所述的半导体结构,其特征在于,其中所述第二区的所述主体层包覆所述第二接触窗的侧壁及部分底部。
5.根据权利要求1所述的半导体结构,其特征在于,还包括具有所述第二导电型的一第二掺杂区,配置于所述第一接触窗的底部及部分侧壁上。
6.根据权利要求1所述的半导体结构,其特征在于,还包括:
一介电层,配置于所述基底上且暴露出所述第一接触窗及所述第二接触窗;以及
一金属层,配置于所述基底上且覆盖所述介电层、所述第一接触窗及所述第二接触窗。
7.根据权利要求1所述的半导体结构,其特征在于,其中所述第一接触窗及所述第二接触窗分别包括一第一金属层及位于所述第一金属层周围的一阻障层。
8.根据权利要求7所述的半导体结构,其特征在于,其中所述第一金属层的材料包括钨。
9.根据权利要求6所述的半导体结构,其特征在于,其中所述金属层的材料包括铝硅铜。
10.根据权利要求1所述的半导体结构,其特征在于,其中所述第一导电型为N型,所述第二导电型为P型;或所述第一导电型为P型,所述第二导电型为N型。
11.根据权利要求1所述的半导体结构,其特征在于,其中所述半导体结构的单元间距小于等于1.5μm。
12.根据权利要求1所述的半导体结构,其特征在于,其中所述半导体结构的单元密度大于等于每平方英尺3x108个单元。
13.根据权利要求6所述的半导体结构,其特征在于,其中所述第二栅极与所述金属层等电位。
14.根据权利要求1所述的半导体结构,其特征在于,其中所述第一区环绕所述第二区,且所述第二区环绕所述第三区。
15.根据权利要求6所述的半导体结构,其特征在于,还包括至少一第三栅极,所述第三栅极配置于所述第三区的所述磊晶层中且位于所述第二接触窗的下方。
16.根据权利要求15所述的半导体结构,其特征在于,其中所述第三栅极与所述金属层等电位。
17.一种半导体结构,其特征在于,包括:
一基底,所述基底具有一第一区、一第二区以及一第三区,其中所述第二区位于所述第一区及所述第三区之间;
至少一功率金氧半导体场效应晶体管,配置于所述第一区;
一浮置二极管或一主体二极管,配置于所述第二区;以及
至少一肖特基二极管,配置于所述第三区,
其中所述功率金氧半导体场效应晶体管的第一接触窗及所述肖特基二极管的第二接触窗透过金属层而彼此电性连接,且所述第一接触窗配置于所述基底中,
其中所述半导体结构还包括栅极,所述栅极位于部分所述第二区及部分所述第三区的所述基底中,且所述栅极与所述第二接触窗接触。
18.根据权利要求17所述的半导体结构,其特征在于,其中所述第一区环绕所述第二区,且所述第二区环绕所述第三区。
19.根据权利要求17所述的半导体结构,其特征在于,其中所述半导体结构的单元间距小于等于1.5μm。
20.根据权利要求17所述的半导体结构,其特征在于,其中所述半导体结构的单元密度大于等于每平方英尺3x108个单元。
21.一种半导体结构的制造方法,其特征在于,包括:
提供具有一第一导电型的一基底,所述基底具有一第一区、一第二区以及一第三区,其中所述第二区位于所述第一区及所述第三区之间;
在所述基底上形成具有所述第一导电型的一磊晶层;
在所述磊晶层中形成一第一栅极及一第二栅极,其中所述第一栅极位于部分所述第一区及部分所述第二区中,且所述第二栅极位于部分所述第二区及部分所述第三区中;
在所述第一区及所述第二区的所述磊晶层中形成具有一第二导电型的一主体层;
在所述第一区的所述主体层中形成具有所述第一导电型的一第一掺杂区;
在所述基底上形成一介电层,以曝露出所述第一区的部分所述第一掺杂区、至少所述第三区的所述磊晶层及至少部分所述第二栅极;
以所述介电层为罩幕,移除部分所述第一掺杂区、部分所述磊晶层及部分所述第二栅极,以在所述第一区的所述第一掺杂区及所述第一掺杂区之外的部分所述主体层中形成一第一开口,以及在所述第三区的所述磊晶层中及部分所述第二栅极中形成一第二开口;
在所述第一开口及所述第二开口中填入一第一金属层;以及
在所述基底上形成一第二金属层,以覆盖所述介电层及所述第一金属层。
22.根据权利要求21所述的半导体结构的制造方法,其特征在于,其中所述介电层暴露出所述第一区的部分所述第一掺杂区、所述第三区的所述磊晶层、整个所述第二栅极及所述第二区的部分所述主体层。
23.根据权利要求21所述的半导体结构的制造方法,其特征在于,在形成所述第一开口及所述第二开口的步骤之后及填入所述第一金属层的步骤之前,还包括在所述第一开口的底部形成具有所述第二导电型的一第二掺杂区。
24.根据权利要求23所述的半导体结构的制造方法,其特征在于,在形成所述第二掺杂区的步骤之后及填入所述第一金属层的步骤之前,还包括在所述第一开口及所述第二开口中形成一阻障层。
25.根据权利要求21所述的半导体结构的制造方法,其特征在于,其中所述第一金属层的材料包括钨。
26.根据权利要求21所述的半导体结构的制造方法,其特征在于,其中所述第二金属层的材料包括铝硅铜。
27.根据权利要求21所述的半导体结构的制造方法,其特征在于,其中所述第一导电型为N型,所述第二导电型为P型;或所述第一导电型为P型,所述第二导电型为N型。
28.根据权利要求21所述的半导体结构的制造方法,其特征在于,其中所述第二栅极与所述第二金属层等电位。
29.根据权利要求21所述的半导体结构的制造方法,其特征在于,其中所述第一区环绕所述第二区,且所述第二区环绕所述第三区。
30.根据权利要求21所述的半导体结构的制造方法,其特征在于,在所述磊晶层中形成所述第一栅极及所述第二栅极的步骤中,还包括在所述第三区的所述磊晶层中形成至少一第三栅极。
31.根据权利要求30所述的半导体结构的制造方法,其特征在于,其中所述第三栅极与所述第二金属层等电位。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200910165620 CN101989600B (zh) | 2009-08-06 | 2009-08-06 | 半导体结构及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200910165620 CN101989600B (zh) | 2009-08-06 | 2009-08-06 | 半导体结构及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101989600A CN101989600A (zh) | 2011-03-23 |
CN101989600B true CN101989600B (zh) | 2012-09-26 |
Family
ID=43746054
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200910165620 Active CN101989600B (zh) | 2009-08-06 | 2009-08-06 | 半导体结构及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101989600B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5729497B1 (ja) * | 2014-02-04 | 2015-06-03 | トヨタ自動車株式会社 | 半導体装置及び半導体装置の製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6320223B1 (en) * | 1999-03-18 | 2001-11-20 | U.S. Philips Corporation | Electronic device comprising a trench gate field effect device |
CN1547765A (zh) * | 2001-08-23 | 2004-11-17 | 通用半导体公司 | 具有内嵌的沟槽肖特基整流器的沟槽dmos晶体管 |
US7205628B2 (en) * | 2003-12-12 | 2007-04-17 | Rohm Co., Ltd. | Semiconductor device |
-
2009
- 2009-08-06 CN CN 200910165620 patent/CN101989600B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6320223B1 (en) * | 1999-03-18 | 2001-11-20 | U.S. Philips Corporation | Electronic device comprising a trench gate field effect device |
CN1547765A (zh) * | 2001-08-23 | 2004-11-17 | 通用半导体公司 | 具有内嵌的沟槽肖特基整流器的沟槽dmos晶体管 |
US7205628B2 (en) * | 2003-12-12 | 2007-04-17 | Rohm Co., Ltd. | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
CN101989600A (zh) | 2011-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8829614B2 (en) | Integrated Schottky diode in high voltage semiconductor device | |
TWI469321B (zh) | 具有整合蕭特基二極體之高密度場效電晶體 | |
US8110869B2 (en) | Planar SRFET using no additional masks and layout method | |
US9806175B2 (en) | Power MOSFET device structure for high frequency applications | |
US7446374B2 (en) | High density trench FET with integrated Schottky diode and method of manufacture | |
KR102316183B1 (ko) | 반도체 장치 | |
US9087911B2 (en) | Trench shield connected JFET | |
US20110073906A1 (en) | High voltage MOSFET diode reverse recovery by minimizing P-body charges | |
US9166042B2 (en) | High voltage MOSFET diode reverse recovery by minimizing P-body charges | |
US9876073B2 (en) | Integrated Schottky diode in high voltage semiconductor device | |
US7436022B2 (en) | Enhancing Schottky breakdown voltage (BV) without affecting an integrated MOSFET-Schottky device layout | |
US20130026568A1 (en) | Planar srfet using no additional masks and layout method | |
US8445958B2 (en) | Power semiconductor device with trench bottom polysilicon and fabrication method thereof | |
US8421180B2 (en) | Semiconductor structure | |
CN102751317B (zh) | 提高肖特基击穿电压且不影响mosfet-肖特基整合的器件结构及方法 | |
US20100184264A1 (en) | Manufacturing method of semiconductor power devices | |
US20120126312A1 (en) | Vertical dmos-field effect transistor | |
JP2009054946A (ja) | 半導体装置とその製造方法 | |
CN101989600B (zh) | 半导体结构及其制造方法 | |
US9455249B2 (en) | Planar srfet using no additional masks and layout method | |
CN101764153B (zh) | 横向扩散金属氧化物半导体元件 | |
TWI394263B (zh) | 半導體結構及其製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |