DE102005059035B4 - Isolationsgrabenstrukturen für hohe Spannungen - Google Patents

Isolationsgrabenstrukturen für hohe Spannungen Download PDF

Info

Publication number
DE102005059035B4
DE102005059035B4 DE102005059035A DE102005059035A DE102005059035B4 DE 102005059035 B4 DE102005059035 B4 DE 102005059035B4 DE 102005059035 A DE102005059035 A DE 102005059035A DE 102005059035 A DE102005059035 A DE 102005059035A DE 102005059035 B4 DE102005059035 B4 DE 102005059035B4
Authority
DE
Germany
Prior art keywords
area
areas
isolation trenches
isolation
center
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102005059035A
Other languages
English (en)
Other versions
DE102005059035A1 (de
Inventor
Ralf Lerner
Uwe Dr. Eckoldt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
X Fab Semiconductor Foundries GmbH
Original Assignee
X Fab Semiconductor Foundries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by X Fab Semiconductor Foundries GmbH filed Critical X Fab Semiconductor Foundries GmbH
Priority to DE102005059035A priority Critical patent/DE102005059035B4/de
Priority to EP06819931A priority patent/EP1958262A1/de
Priority to US12/096,661 priority patent/US20090090992A1/en
Priority to DE112006003213T priority patent/DE112006003213A5/de
Priority to JP2008543844A priority patent/JP2009518838A/ja
Priority to PCT/EP2006/069475 priority patent/WO2007065946A1/de
Publication of DE102005059035A1 publication Critical patent/DE102005059035A1/de
Application granted granted Critical
Publication of DE102005059035B4 publication Critical patent/DE102005059035B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Abstract

SOI-Isolationsgrabenstruktur im Kreuzungsbereich und/oder Einmündungsbereich von Isolationsgräben (14), welche Gebiete (12) mit Halbleiterbauelementen, an denen hohe elektrische Spannungen angelegt sind, gegenüber Nachbargebieten elektrisch isolieren, wobei spitze Ecken der gegeneinander zu isolierenden Gebiete (12) im Kreuzungsbereich und/oder im Einmündungsbereich der Isolationsgräben (14) abgeflacht sind und wobei im Zentrum der Kreuzungsbereichs und/oder im Zentrum des Einmündungsbereichs eine Mitteninsel (18) aus gleichem Material wie in unbearbeiteten Gebieten (12) vorgesehen ist, die in ihrer Form einem Konturenverlauf der abgeflachten Ecken so angepasst ist, dass eine Art Übergangsgraben von einem Isoliergraben zum anderen ausbildet ist, der annähernd die gleiche Breite wie die Isolationsgräben (14) aufweist.

Description

  • Isolationsgräben in SOI-Siliziumscheiben werden verwendet um in integrierten Smart Power-Schaltkreisen unterschiedliche Bauelemente (z. B. Transistoren) oder ganze Gebiete mit unterschiedlichem Potential voneinander zu isolieren. Der Isolationsgraben kann dabei z. B. das zu isolierende Bauelement oder das zu isolierende Gebiet ringförmig umschließen; beschrieben z. B. in der Patentschrift US 5 734 192 A oder auch in der US 6 394 638 B1 . Weiterhin ist in der Patentschrift US 5 283 461 A eine Grabenstruktur beschrieben, bei der die zu isolierenden Bauelemente durch ein Netz von Isolationsgräben getrennt sind, wobei es, wie in 1 gezeigt ist, zu Kreuzungspunkten (1a) und T-förmigem Zusammentreffen bzw. Einmündungen (1b) der Isolationsgräben (10) kommt. Der Isolationsgraben (10) mit einer Weite (14) ist auf beiden Seiten durch die aktive Siliziumschicht (12) der Scheibe umgeben. An den Kreuzungs- und Einmündungspunkten entsteht eine diagonale Weite des Isolationsgrabens (16). Die diagonale Weite (16) am Kreuzungspunkt ist dabei wesentlich größer – Wurzel aus dem doppelten Quadrat der Weite (14) – als die Weite (14) des einzelnen gerade verlaufenden Isolationsgrabens.
  • Den Aufbau des Isolationsgrabens (10) beschreibt z. B. US 6 524 928 B1 , siehe 2. Ausgangsmaterial ist die SOI-Scheibe bestehend aus der Trägerscheibe, dem Substrat (20), der aktiven Siliziumschicht (12) und dem vergrabenen Oxid (22) das die Trägerscheibe (20) von der für aktive Bauelemente genutzten Siliziumschicht (12) isoliert. Auf die Seitenwände des geätzten Isolationsgrabens wird zunächst eine Isolationsschicht (24), z. B. ein Dielektrikum wie Siliziumdioxid, aufgebracht. Anschließend wird der Isolationsgraben mit einem Verfüllmaterial (26), z. B. Polysilizium, verfüllt und oberflächlich eingeebnet.
  • Die Abscheidung der Verfüllschicht (26) zur Auffüllung des Isolationsgraben erfolgt z. B. durch chemisch physikalische Abscheideverfahren (CVD- oder PVD-Prozesse). Da bei der Abscheidung der Verfüllschicht der Isolationsgraben von beiden Grabenseiten her bedeckt wird, ist theoretisch eine Schichtdicke von mindestens der Hälfte der Weite (14) nötig, um den geraden Isolationsgraben ohne Kreuzungspunkte zu verfüllen. Für eine komplette Verfüllung des gesamten Isolationsgrabensystems reicht dies aber nicht aus, weil zur kompletten Verfüllung auch der Kreuzungsbereich und damit die Weite (16) berücksichtigt werden muss. Die dazu erforderliche Schichtdicke beträgt also mindestens die Hälfte der Weite (16) und ist damit wesentlich größer als die Schichtdicke, die zur Verfüllung der Grabenweite (14) nötig wäre. Eine größere Schichtdicke bedeutet aber längere Prozesszeiten und damit eine größere Fehlerquote und höhere Prozesskosten.
  • An 90°-Kreuzungs- und Einmündungsstellen der Isolationsgräben kommt es ferner zur Ausbildung von spitzen Kanten, die bei hohen zu isolierenden Spannungen elektrische Überschläge möglich machen.
  • Aus der Druckschrift US 6 335 260 B1 ist eine Isolationsgrabenstruktur im Kreuzungs- und Einmündungsbereich von Isolationsgräben von Halbleiterbauelementanordnungen bekannt, welche Gebiete mit hoher elektrischer Spannung gegenüber Nachbargebieten durch die Isolationsgräben elektrisch isolieren, wobei die Spitzen Ecken der gegeneinander zu isolierenden gebiete im Kreuzungs- bzw. Einmündungsbereich abgerundet sind und im Zentrum der Kreuzung, bzw. Einmündung der Isolationsgräben ein Grübchen ausgebildet ist.
  • Aus der Druckschrift US 5 072 266 A ist eine Isolationsstruktur mit Mitteninsel im Kreuzungsbereich der Isolationsgräben zu entnehmen, wobei die Insel aus "Black Silicon" besteht. Diese ist nicht per Design eingebracht. Hier ist nur auf ein verfahrenstechnisches Problem beim Ätzen der Isolationsgräben hingewiesen, z. B. dass Rückstände der Oxid-Grabenmaske oder Defektcluster zu ätzendes Silizium maskieren (Spalte 6, Zeilen 11–27).
  • Es ist wünschenswert, ein Layout für die Isolationsgräben zu haben, welches die Kantenschärfe der Ecken an den Kreuzungs- und Einmündungsstellen der Isolationgräben reduziert und eine angepaßte Grabenweite im Übergangsbereich der Gräben beinhaltet, um bereits mit möglichst gleichen geringen Schichtdicken, d. h. mit möglichst geringen Abscheidezeiten und damit mit geringen Fehlererscheinungen und Kosten, den Graben verfüllen zu können. Für einen stabilen Ätzprozess des Grabens ist jedoch andererseits ein gewisses Aspektverhältnis und damit bei gegebener Dicke der aktiven Siliziumschicht (12) eine bestimmte Weite des Grabens nötig. Damit kann die Forderung nach minimaler Weite nicht durch eine einfache Reduzierung der Weite (14) des Isolationsgrabens erfüllt werden.
  • Ziel der Erfindung ist die Verbesserung der Isolationswirkung der Isolationsgräben gegen hohe Spannungen und die Reduzierung der Weite der Isolationsgräben an den Kreuzungs- und Einmündungspunkten hin auf die vorgegebene Weite des geradlinigen Isolationsgrabens außerhalb dieser Punkte.
  • Aufgabe der Erfindung ist es, eine SOI-Isolationsgrabnstruktur (d. h. das Layout der Isolationsgrabenstruktur) anzugeben, die eine Verringerung der Kantenschärfe an den Ecken der Grabenwände beinhaltet und eine möglichst homogene Isolationsgrabenweite auch an Kreuzungs- und Einmündungspunkten vorsieht, um damit mit möglichst geringem Aufwand bei der Abscheidung der Verfüllschicht den Graben lückenlos verfüllen zu können.
  • Gelöst wird diese Aufgabe mit den in dem Anspruch 1 oder 2 angegebenen Merkmalen.
  • Der Gegenstand des Anspruchs 1 weist die Vorteile auf, dass die Kantenschärfe an den spitzen Ecken der Grabenwände durch Abflachen der Ecken verringert wird, wobei sich die Isolationswirkung für höhere Spannungen verbessert und, dass eine schädliche Aufweitung der Isolationsgräben im Kreuzungspunkt verhindert wird.
  • Die Erfindung wird nun anhand eines Ausführungsbeispiels unter Zuhilfenahme der Zeichnung erläutert.
  • Es zeigen
  • 3 die Draufsicht einer 90°-Kreuzung von Isolationsgräben in schematischer Darstellung, wie sie der Erfindung entspricht, und
  • 4 eine weitere Variante wie in 3 mit abgerundeten Ecken.
  • Wie in 3 gezeigt, bleibt in der Mitte des Kreuzungspunktes eine Mitteninsel (18) mit einer Kantenlänge (32) stehen.
  • Es wird eine mit ihren geraden Kanten gegenüber den geraden Seitenwänden der Isolationgräben um 45° gedrehte Mitteninsel (18) verwendet. Die eigentlichen Isolationsgräben (10) haben am Kreuzungspunkt keine 90°-Ecken sondern eine Abschrägung mit 135°-Winkeln der aktiven Siliziumschicht (12). Dadurch entfällt die für Hochspannungsanwendungen kritische 90°-Ecke. Es liegt im Rahmen der erfindungsgemäßen Lösung, dass auch mit anderen als 90°-Winkeln zusammenlaufende oder sich schneidende Isolationsgräben möglich sind, welche mit einer in der Form entsprechend angepaßten Mitteninsel (18) kombiniert sind. Auch können abgerundete Ecken der gegeneinander zu isolierenden Bereiche mit einer konkave Rundungen aufweisenden Mitteninsel (18) benutzt werden, wie das in 4 dargestellt ist.
  • Im gezeigten Beispiel wird die Weite (30) an die auszufüllende Weite (14) des Isolationsgrabens angepasst und es kommt so zur gleichmäßigen Auffüllung des Grabens im Kreuzungsbereich.
    • 10
    Isolationsgraben
    12
    aktive Siliziumschicht
    14
    Breite des einzelnen Isolationsgrabens
    16
    diagonale Breite des Isolationsgrabens im Schnittpunkt
    18
    Mitteninsel
    20
    Trägerscheibe/Substrat
    22
    vergrabenes Oxid
    24
    Isolationsschicht
    26
    Verfüllschicht
    30
    Breite des Isolationsgrabens zwischen aktiver Siliziumschicht (12) Mitteninsel (18)
    32
    Kantenlänge der Mitteninsel (18)

Claims (2)

  1. SOI-Isolationsgrabenstruktur im Kreuzungsbereich und/oder Einmündungsbereich von Isolationsgräben (14), welche Gebiete (12) mit Halbleiterbauelementen, an denen hohe elektrische Spannungen angelegt sind, gegenüber Nachbargebieten elektrisch isolieren, wobei spitze Ecken der gegeneinander zu isolierenden Gebiete (12) im Kreuzungsbereich und/oder im Einmündungsbereich der Isolationsgräben (14) abgeflacht sind und wobei im Zentrum der Kreuzungsbereichs und/oder im Zentrum des Einmündungsbereichs eine Mitteninsel (18) aus gleichem Material wie in unbearbeiteten Gebieten (12) vorgesehen ist, die in ihrer Form einem Konturenverlauf der abgeflachten Ecken so angepasst ist, dass eine Art Übergangsgraben von einem Isoliergraben zum anderen ausbildet ist, der annähernd die gleiche Breite wie die Isolationsgräben (14) aufweist.
  2. SOI-Isolationsgrabenstruktur im Kreuzungsbereich und/oder Einmündungsbereich von Isolationsgräben (14), welche Gebiete (12) mit Halbleiterbauelementen, an denen hohe elektrische Spannungen angelegt sind, gegenüber Nachbargebieten elektrisch isolieren, wobei im Zentrum des Kreuzungsbereichs und/oder im Zentrum des Einmündungsbereichs eine Mitteninsel (18) aus gleichem Material wie in unbearbeiteten Gebieten (12) vorgesehen ist, wobei die Ecken der gegeneinander zu isolierenden Gebiete (12) im Kreuzungsbereich und/oder im Einmündungsbereich der Isolationsgräben (14) abgerundet sind, und wobei die Mitteninsel (18) Flächenanteile aufweist, die den abgerundeten Ecken gegenüber stehen und deren Kanten in Spitzen zusammenlaufen und in eine Mitte der Isolationsgräben (14) zeigen.
DE102005059035A 2005-12-10 2005-12-10 Isolationsgrabenstrukturen für hohe Spannungen Active DE102005059035B4 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE102005059035A DE102005059035B4 (de) 2005-12-10 2005-12-10 Isolationsgrabenstrukturen für hohe Spannungen
EP06819931A EP1958262A1 (de) 2005-12-10 2006-12-08 Isolationsgrabenstruktur für eine hohe spannungsfestigkeit
US12/096,661 US20090090992A1 (en) 2005-12-10 2006-12-08 Isolation trench structure for high electric strength
DE112006003213T DE112006003213A5 (de) 2005-12-10 2006-12-08 Isolationsgrabenstruktur für eine hohe Spannungsfestigkeit
JP2008543844A JP2009518838A (ja) 2005-12-10 2006-12-08 高い絶縁強度用の絶縁トレンチ構造
PCT/EP2006/069475 WO2007065946A1 (de) 2005-12-10 2006-12-08 Isolationsgrabenstruktur für eine hohe spannungsfestigkeit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005059035A DE102005059035B4 (de) 2005-12-10 2005-12-10 Isolationsgrabenstrukturen für hohe Spannungen

Publications (2)

Publication Number Publication Date
DE102005059035A1 DE102005059035A1 (de) 2007-06-14
DE102005059035B4 true DE102005059035B4 (de) 2007-11-08

Family

ID=37770842

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102005059035A Active DE102005059035B4 (de) 2005-12-10 2005-12-10 Isolationsgrabenstrukturen für hohe Spannungen
DE112006003213T Ceased DE112006003213A5 (de) 2005-12-10 2006-12-08 Isolationsgrabenstruktur für eine hohe Spannungsfestigkeit

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE112006003213T Ceased DE112006003213A5 (de) 2005-12-10 2006-12-08 Isolationsgrabenstruktur für eine hohe Spannungsfestigkeit

Country Status (5)

Country Link
US (1) US20090090992A1 (de)
EP (1) EP1958262A1 (de)
JP (1) JP2009518838A (de)
DE (2) DE102005059035B4 (de)
WO (1) WO2007065946A1 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165406A (ja) * 2004-12-10 2006-06-22 Renesas Technology Corp 半導体装置およびその製造方法
JP5431638B2 (ja) * 2006-10-27 2014-03-05 ローム株式会社 半導体集積回路
DE102008029235B3 (de) 2008-06-19 2009-10-08 X-Fab Semiconductor Foundries Ag Kreuzungen von Isolationsgräben der SOI-Technologie
JP5527964B2 (ja) * 2008-12-15 2014-06-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法及び半導体装置
US8759942B2 (en) 2009-05-22 2014-06-24 X-Fab Semiconductor Foundries Ag Semiconductor device comprising an isolation trench including semiconductor islands
US20110049668A1 (en) * 2009-09-02 2011-03-03 Ming-Cheng Lin Deep trench isolation structures between high voltage semiconductor devices and fabrication methods thereof
JP5670669B2 (ja) 2010-08-30 2015-02-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6030109B2 (ja) * 2014-12-18 2016-11-24 ルネサスエレクトロニクス株式会社 半導体装置
FR3046291B1 (fr) * 2015-12-24 2018-02-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Circuit electronique comprenant des tranchees d'isolation electrique
US10347524B2 (en) * 2016-09-12 2019-07-09 Vanguard International Semiconductor Corporation Trench isolation structures and methods for forming the same
CN110880502B (zh) * 2018-09-05 2022-10-14 无锡华润上华科技有限公司 半导体结构及电机驱动装置
WO2020098738A1 (en) * 2018-11-16 2020-05-22 Changxin Memory Technologies, Inc. Semiconductor device and fabricating method thereof
KR20210092916A (ko) * 2020-01-17 2021-07-27 삼성전자주식회사 배선 구조물 및 이를 포함하는 수직형 메모리 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072266A (en) * 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
US5283461A (en) * 1990-08-06 1994-02-01 Harris Corporation Trench conductor and crossunder architecture
US5734192A (en) * 1995-12-22 1998-03-31 International Business Machines Corporation Trench isolation for active areas and first level conductors
US6335260B1 (en) * 2000-03-23 2002-01-01 Mosel Vitelic Inc. Method for improving the dimple phenomena of a polysilicon film deposited on a trench
US6524928B1 (en) * 1999-03-04 2003-02-25 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4833513A (en) * 1985-01-20 1989-05-23 Tdk Corporation MOS FET semiconductor device having a cell pattern arrangement for optimizing channel width
US5448102A (en) * 1993-06-24 1995-09-05 Harris Corporation Trench isolation stress relief
JPH07201970A (ja) * 1993-12-01 1995-08-04 At & T Global Inf Solutions Internatl Inc 集積回路における浅溝分離
FR2739493B1 (fr) * 1995-09-29 2000-07-28 Nippon Denso Co Mosfet de puissance et son procede de fabrication
JP3502531B2 (ja) * 1997-08-28 2004-03-02 株式会社ルネサステクノロジ 半導体装置の製造方法
US6621107B2 (en) * 2001-08-23 2003-09-16 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
JP3979258B2 (ja) * 2002-05-21 2007-09-19 富士電機デバイステクノロジー株式会社 Ｍｉｓ半導体装置およびその製造方法
US6933206B2 (en) * 2003-10-10 2005-08-23 Infineon Technologies Ag Trench isolation employing a high aspect ratio trench

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072266A (en) * 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
US5283461A (en) * 1990-08-06 1994-02-01 Harris Corporation Trench conductor and crossunder architecture
US5734192A (en) * 1995-12-22 1998-03-31 International Business Machines Corporation Trench isolation for active areas and first level conductors
US6394638B1 (en) * 1995-12-22 2002-05-28 International Business Machines Corporation Trench isolation for active areas and first level conductors
US6524928B1 (en) * 1999-03-04 2003-02-25 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing the same
US6335260B1 (en) * 2000-03-23 2002-01-01 Mosel Vitelic Inc. Method for improving the dimple phenomena of a polysilicon film deposited on a trench

Also Published As

Publication number Publication date
DE112006003213A5 (de) 2008-11-06
WO2007065946A1 (de) 2007-06-14
EP1958262A1 (de) 2008-08-20
JP2009518838A (ja) 2009-05-07
US20090090992A1 (en) 2009-04-09
DE102005059035A1 (de) 2007-06-14

Similar Documents

Publication Publication Date Title
DE102005059035B4 (de) Isolationsgrabenstrukturen für hohe Spannungen
EP1151478B1 (de) Mos-leistungsbauelement und verfahren zum herstellen desselben
DE19611045C1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE2502235A1 (de) Ladungskopplungs-halbleiteranordnung
DE10353387A1 (de) Leistungstransistoranordnung und Verfahren zu deren Herstellung
EP1142025A1 (de) Leistungshalbleiterbauelement
DE102005010944A1 (de) Verfahren zur Herstellung eines Trägerscheibenkontaktes in grabenisolierten integrierten SOI Schaltungen mit Hochspannungsbauelementen
DE19757269B4 (de) Verfahren zur Herstellung eines Silicium-Auf-Isolator-Halbleitersubstrats
DE10235198B4 (de) Leistungs-Halbleitergleichrichter mit ringförmigen Gräben
DE4314906C2 (de) Halbleiterbauelement mit Stromanschlüssen für hohe Integrationsdichte
DE102005059034B4 (de) SOI-Isolationsgrabenstrukturen
DE2342923C2 (de) Verfahren zur Herstellung einer Zweiphasen-Ladungsverschlebeanordnung und nach diesem Verfahren hergestellte Zweiphasen-Ladungs Verschiebeanordnung
DE102008029235B3 (de) Kreuzungen von Isolationsgräben der SOI-Technologie
DE4127795A1 (de) Herstellungsverfahren und aufbau eines mos-transistors
WO2007144416A1 (de) Mos-leistungstransistoren mit randabschluss mit geringem flächenbedarf
EP0664569A1 (de) Mikroelektronisches Bauelement
EP1086495B1 (de) Hochspannungs-halbleiter-bauelement und verfahren zu seiner herstellung sowie verwendung des halbleiter-bauelements
DE102007020249B4 (de) Halbleiterbauelement, Halbleitersensorstruktur sowie Vorrichtung und Verfahren zum Herstellen eines Halbleiterbauelement
DE19834234C2 (de) Integrierter Halbleiterchip mit Füllstrukturen
DE2213657C3 (de) Planare integrierte Halbleiterschaltung
DE19614011A1 (de) Halbleiterbauelement mit einem geteilten Floating Gate
WO2007137729A2 (de) Verfahren zur herstellung einer halbleiteranordnung mit isolationsstruktur, halbleiteranordnung und deren verwendung
DE10338481A1 (de) Halbleitereinrichtung
EP3387677B1 (de) Halbleitertransistor mit superlattice-strukturen
DE102004017073A1 (de) Verfahren zur Erzeugung von dielektrisch isolierenden Gräben (trenches) der SOI-Technologie für höhere Spannungen mit abgerundeten Kanten

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R409 Internal rectification of the legal status completed
R409 Internal rectification of the legal status completed
R082 Change of representative

Representative=s name: LEONHARD, REIMUND, DIPL.-ING., DE