DE10338481A1 - Halbleitereinrichtung - Google Patents

Halbleitereinrichtung Download PDF

Info

Publication number
DE10338481A1
DE10338481A1 DE10338481A DE10338481A DE10338481A1 DE 10338481 A1 DE10338481 A1 DE 10338481A1 DE 10338481 A DE10338481 A DE 10338481A DE 10338481 A DE10338481 A DE 10338481A DE 10338481 A1 DE10338481 A1 DE 10338481A1
Authority
DE
Germany
Prior art keywords
source
active layers
drain active
element separation
mos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10338481A
Other languages
English (en)
Inventor
Toshiaki Iwamatsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE10338481A1 publication Critical patent/DE10338481A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Es wird eine Halbleitereinrichtung angegeben, welche eine Verbesserung des Stromverstärkungsvermögens eines MOS-Transistors (TR1) ermöglicht. In der Draufsicht auf eine Oberfläche des Halbleitersubstrates (1) wird an den Ecken der Source/Drain-Aktivschichten (6c1, 6d1) eines MOS-Transistors (TR1) eine Abschrägung (CN1) vorgenommen. Durch diese Abschrägung werden in den Grenzbereich zwischen den Source(Drain-Aktivschichten (6c1, 6d1) und dem Element-Trennbereich (5b) stumpfe Winkel eingeführt. Als Ergebnis wird in diesen Ecken kein spitzer Bereich erzeugt und die Beanspruchung verringert, die auf die Source/Drain-Aktivschichten (6c1, 6d1) von dem Element-Trennbereich (5b) ausgeübt wird. Somit kann ein Effekt dieser Beanspruchung auf die elektrische Charakteristik des MOS-Transistors reduziert werden, und es kann ein MOS-Transistor mit einem zufriedenstellend verbesserten Stromverstärkungsvermögen erreicht werden.

Description

  • Die Erfindung betrifft eine Halbleitereinrichtung, die auf einer Oberfläche eines Halbleitersubstrats ausgebildet ist.
  • Als Beispiel einer Halbleitereinrichtung, die auf einer Oberfläche eines Halbleitersubstrats ausgebildet ist, sei ein MOS-Transistor (Metalloxid-Transistor) genannt. Der MOS-Tansistor weist eine Gate-Elektrode als Steuerelektrode, die auf dem Halbleitersubstrat ausgebildet ist, sowie Source/Drain-Aktivschichten auf, die an der Gate-Elektrode benachbarten Positionen in der Oberfläche des Halbleitersubstrats ausgebildet sind. In der Oberfläche des Halbleitersubstrats ist ein Element-Trennbereich aus einer Oxidschicht oder ähnlichem ausgebildet, welcher die Source/Drain-Aktivschichten umgibt, und die Formen der Source/Drain-Aktivschichten sind von dem Element-Trennbereich festgelegt.
  • Die folgenden Dokumente beziehen sich auf mit der Erfindung verwandten herkömmlichen Stand der Technik: die Japanische Offenlegungsschrift Nr. 2002-134 374, die Japanische Offenlegungsschrift Nr. 1997-153 603 und die Veröffentlichung G. Scott et al., "NMOS Drive Current Reduction Caused by Transistor Layout and Trench Isolation Induced Stress", (USA), IEDM, 1999.
  • In der Draufsicht auf die Oberfläche des Halbleitersubstrats werden die Source/Drain-Aktivschichten im allgemeinen in rechteckigen Formen ausgebildet. Wenn man also sowohl die Source- als auch die Drainseite betrachtet, berühren einander die Source/Drain-Aktivschichten und der Element-Trennbereich in einem Grenzbereich, welcher vier Eckbereiche aufweist.
  • Wie jedoch auch in dem oben zitierten IEDM-Dokument von 1999 beschrieben, erhöht sich wegen der Miniaturisierung von Halbleitereinrichtungen die Beanspruchung, welche auf die Source/Drain-Aktivschichten von einem Endbereich des Element-Trennbereiches ausgeübt wird (anders ausgedrückt, dem Grenzbereich zwischen den Source/Drain-Aktivschichten und dem Element-Trennbereich), und diese Beanspruchung hat einen Effekt auf die elektrische Charakteristik des MOS-Transistors.
  • Insbesondere hat diese Beanspruchung einen großen Effekt in den Eckbereichen der Source/Drain-Aktivschichten, und diese Beanspruchung bewirkt eine Abnahme der Beweglichkeit der Ladungsträger und eine Zunahme des Leckstromes an dem Drain-Body-Übergang (dem Übergang vom Drain zum Substrat) und hat daher einen großen Effekt auf die elektrische Charakteristik des MOS-Transistors.
  • Selbst wenn also Bemühungen erfolgen, das Stromverstärkungsvermögen eines MOS-Transistors zu verbessern, kann es sein, daß dieses Ziel wegen der Beanspruchung in den Eckbereichen nicht erreicht wird.
    •
  • Es ist deshalb Aufgabe der Erfindung, eine Halbleitereinrichtung anzugeben, welche eine zufriedenstellende Verbesserung des Stromverstärkungsvermögens eines MOS-Transistors ermöglicht.
  • Erfindungsgemäß besitzt eine Halbleitereinrichtung einen MIS-Transistor (Metall-Isolator-Halbleiter-Transistor), welcher in einer Oberfläche des Halbleitersubstrats ausgebildete Source/Drain-Aktivschichten sowie einen Element-Trennbereich aufweist, welcher in der Oberfläche des Halbleitersubstrats benachbart zu den Source/Drain-Aktivschichten ausgebildet ist.
  • In einer Draufsicht der Oberfläche des Halbleitersubstrats berühren die Source/Drain-Aktivschichten und der Element-Trennbereich einander in einem Grenzbereich, welcher zumindest einen stumpfen Winkel oder eine Kurve aufweist.
  • Dabei bilden der stumpfe Winkel oder die Kurve eine abgeschrägte Form in einem Eckbereich der Source/Drain-Aktivschichten in einer Draufsicht auf die Oberfläche des Substrats.
  • In der Draufsicht auf die Oberfläche des Halbleitersubstrats sind die Source/Drain-Aktivschichten und der Element-Trennbereich miteinander in Kontakt in dem Grenzbereich, der zumindest einen stumpfen Winkel oder eine Kurve aufweist.
  • Deshalb wird kein spitzer Bereich in der Ecke der Source/Drain-Aktivschichten erzeugt, und die den Source/Drain-Aktivschichten von dem Element-Trennbereich zugefügte Beanspruchung in dem Bereich des stumpfen Winkels oder der Kurve in dem Grenzbereich wird verringert, und somit kann ein Effekt auf die elektrische Charakteristik der Halbleitereinrichtung reduziert werden. Dementsprechend kann ein MIS-Transistor erreicht werden, dessen Stromverstärkungsvermögen zufriedenstellend verbessert ist.
    •
  • Die Erfindung wird nachstehend, auch hinsichtlich weiterer Merkmale und Vorteile, anhand von Ausführungsbeispielen und unter Bezugnahme auf die beigefügten Zeichnungen beschrieben. Die Zeichnungen zeigen in:
  • 1 eine Draufsicht einer Halbleitereinrichtung gemäß einer ersten Ausführungsform der Erfindung,
  • 2 einen Querschnitt der Halbleitereinrichtung gemäß der ersten Ausführungsform,
  • 3 eine Draufsicht einer zweiten Ausführungsform der Erfindung,
  • 4 eine Draufsicht einer dritten Ausführungsform der Erfindung und
  • 5 eine Draufsicht einer vierten Ausführungsform der Erfindung.
  • Erfindungsgemäß wird die Beanspruchung verringert, die auf die Source/Drain-Aktivschichten von einem Element-Trennbereich an den Ecken ausgeübt wird, indem die Ecken der Source/Drain-Aktivschichten abgerichtet bzw. entkantet und somit in eine stumpfwinklige Form gebracht werden.
  • Die 1 und 2 stellen einen MOS-Transistor TR1 dar, welcher eine erfindungsgemäße Halbleitereinrichtung ist. 2 ist ein Querschnitt entlang der Schnittlinie II – II in 1.
  • Wie in 2 dargestellt, wird in den erfindungsgemäßen Ausführungsformen der MOS-Transistor TR1 auf einem Halbleitersubstrat ausgebildet, welches ein als Siliziumsubstrat ausgebildetes Trägersubstrat 1, eine Oxidschicht 2 und eine SOI-Schicht (Halbleiter- bzw. Silizium-auf-Isolations-Schicht) 32 aufweist.
  • Wie weiterhin in 2 erläutert, sind eine Gate-Isolationsschicht 4c unterhalb einer Gate-Elektrode 7c, eine Seitenwand-Isolationsschicht 8 an der Seite der Gate-Elektrode 7c, Silizidierungsbereiche 9c, 10c und 10d an der Gate-Elektrode 7c und an Source/Drain-Aktivschichten 6c1 und 6d1 sowie ein Element-Trennbereich 5b vorgesehen, der den Source/Drain-Aktivschichten 6c1 und 6d1 benachbart ist.
  • Wie bei diesem MOS-Transistor TR1 in 1 in einer Draufsicht auf die Oberfläche des Halbleitersubstrates dargestellt, werden Abschrägungen CN1 an den Ecken der Source/Drain-Aktivschichten 6c1 und 6d1 vorgenommen. Mittels dieser Abschrägungen CN1 weist der Grenzbereich zwischen den Source/Drain-Aktivschichten 6c1 und 6d1 und dem Element-Trennbereich 5b stumpfe Winkel auf. Als Ergebnis wird in den Ecken kein spitzer Bereich erzeugt, und die auf die Source/Drain-Aktivschichten 6c1 und 6d1 von dem Element-Trennbereich 5b ausgeübte Beanspruchung wird verringert.
  • Somit kann ein durch derartige Beanspruchungen erzeugter Effekt auf die elektrische Charakteristik des MOS-Transistors TR1 reduziert werden, und es kann ein MOS-Transistor erreicht werden, dessen Stromverstärkungsvermögen zufriedenstellend verbessert ist.
  • Es wird darauf hingewiesen, daß die Kanalrichtung des MOS-Transistors TR1 parallel zu der Kristallrichtung <100> in der SOI-Schicht 32 ausgerichtet ist, wobei diese Richtung in 1 mit X1 bezeichnet ist. Durch die Ausrichtung der Kanalrichtung parallel zu der Kristallrichtung <100> wird das Stromverstärkungs vermögen eines P-Kanal-MOS-Transistors um etwa fünfzehn Prozent verbessert, und zusätzlich wird der Kurzkanal-Effekt klein.
  • Das Stromverstärkungsvermögen wird vermutlich deshalb verbessert, weil die Beweglichkeit von Löchern in der Kristallrichtung <100> höher ist als in der Kristallrichtung <110>, und der Kurzkanal wird vermutlich deshalb klein, weil der Diffusionskoeffizient von Bor in der Kristallrichtung <100> geringer ist als in der Kristallrichtung <110>.
  • Die Form der Abschrägungen CN1 kann derart sein, daß die Schnittflächen parallel zu einer Richtung X2 sind, welche mit der Richtung X1 parallel zur Kanalrichtung einen Winkel von 45° einschließt.
  • Das im folgenden beschriebene Verfahren kann angewendet werden, um Aktivschichten zu erlangen, welche die abgeschrägte Form CN1 an den Ecken aufweisen, wie etwa die Source/Drain-Aktivschichten 6c1 und 6d1.
  • Der Element-Trennbereich 5b wird im allgemeinen ausgebildet, indem eine Fotolithografietechnik, eine thermische Oxidationstechnik und eine Grabeneinbettungstechnik angewandt wird. Dabei wird, wenn die Form des Element-Trennbereiches 5b durch die Fotolithografietechnik festgelegt wird, eine Musterform eines Fotoresists (eine Form desjenigen Bereiches, in welchem der Fotoresist verbleibt), welches auf dem Substrat ausgebildet wird, als abgeschrägte Form festgelegt, nämlich die gleiche wie bei den Source/Drain-Aktivschichten 6c1 und 6d1.
  • Dabei kann der Bereich bis auf denjenigen Bereich, den der Fotoresist bedeckt, beispielsweise mittels einer thermischen Oxidationsmethode als Element-Trennbereich ausgebildet werden. Anschließend können die Source/Drain-Aktivschichten 6c1 und 6d1 mittels Entfernen des Fotoresists und Implantieren von Fremdstoffen in denjenigen Bereich, welcher den Element-Trennbereich umgibt, derart ausgebildet werden, daß sie an den Ecken die abgeschrägten Formen CN1 haben, wie in 1 dargestellt.
  • Wie bei dem in 2 dargestellten MOS-Transistor TR1 werden Abschrägungen RD auch an den Ecken zwischen den Source/Drain-Aktivschichten 6c1 und 6d1 sowie dem Element-Trennbereich 5b in einer Tiefenrichtung, also in der Dicke des Halbleitersubstrates vorgenommen.
  • Mit anderen Worten, es weist der Grenzbereich zwischen den Source/Drain-Aktivschichten 6c1 und 6d1 und dem Element-Trennbereich 5b einen gekrümmten Bereich auf. Wenn diese Abschrägungen RD vorgenommen werden, dann wird kein spitzer Bereich in der Ecke erzeugt und somit die Beanspruchung verringert, die auf die Source/Drain-Aktivschichten 6c1 und 6d1 von dem Element-Trennbereich 5b ausgeübt wird.
  • Somit kann der Effekt der belastenden Einwirkung auf die elektrische Charakteristik des MOS-Transistors TR1 noch weiter reduziert werden, und ein MOS-Transistor ist herstellbar, dessen Stromverstärkungsvermögen zufriedenstellend verbessert ist.
  • Um die Abschrägungen RD an den Ecken zwischen den Source/Drain-Aktivschichten 6c1 und 6d1 und dem Element-Trennbereich 5b in der Tiefenrichtung des Halbleitersubstrates vorzunehmen, kann der Element-Trennbereich 5b beispielsweise mittels des oben beschriebenen thermischen Oxidationsverfahrens ausgebildet werden. Wie allgemein bekannt, erhalten bei Anwendung des thermischen Oxidationsverfahrens die Eckbereiche des Element-Trennbereiches 5b eine runde Form.
  • Demgemäß kommen die Source/Drain-Aktivschichten 6c1 und 6d1 und der Element-Trennbereich 5b miteinander an dem Grenzbereich in Berührung, der die Kurven aufweist. Es kann auch vorgesehen sein, daß sie miteinander in einem Grenzbereich in Berührung sind, welcher außer dem gekrümmten Bereich mindestens einen stumpfen Winkel aufweist (beispielsweise wenn der Element-Trennbereich 5b als ein sich verjüngender Graben ausgebildet ist oder ähnliches).
  • Erfindungsgemäß wird eine Abschrägung CN1 an den Ecken vorgenommen, so daß die Fläche der Source/Drain-Aktivschichten 6c1 und 6d1 im Vergleich zu dem Fall nur wenig reduziert ist, in dem die Abschrägung CN1 nicht vorgenommen wird. Wenn die Fläche der Source/Drain-Aktivschichten 6c1 und 6d1 reduziert ist, so ist auch die Anzahl der Kontaktanschlüsse reduziert, die an die Source/Drain-Aktivschichten 6c1 und 6d1 angeschlossen werden können; somit kann eine Erhöhung des Kontaktwiderstandes zwischen den Aktivschichten und den Anschlüssen entstehen.
  • Wenn jedoch die Silizidierungsbereiche 10c und 10d an der Oberfläche der Source/Drain-Aktivschichten 6c1 und 6d1 ausgebildet werden, kann die Zunahme des Kontaktwiderstandes zufriedenstellend gesteuert werden.
  • So kann beispielsweise die Breite L2 der Source/Drain-Aktivschichten 6c1 und 6d1 zweckmäßigerweise die dreifache Breite L1 eines Kontaktanschlusses CP oder mehr betragen. Wenn die Breite L2 der Source/Drain-Aktivschichten 6c1 und 6d1 so groß ausgebildet ist, kann ein Kontaktdefekt kaum auftreten. Selbst wenn die Ausrichtung des Kontaktanschlusses CP und der Source/Drain-Aktivschichten 6c1 und 6d1 miteinander durch den Einfluß eines Verrutschens einer Fotomaske geringfügig verrutscht, wenn der MOS-Transistor TR1 unter Verwendung der Fotolithografietechnik oder ähnlichem ausgebildet wird, kann die Wahrscheinlichkeit verringert werden, daß der Kontaktanschluß CP jenseits der Source/Drain-Aktivschichten 6c1 und 6d1 ausgebildet wird.
  • Die Position eines Endbereiches ED1 in der Schnittfläche der Abschrägung CN1 an der Seite der Gate-Elektrode 7c sollte nicht näher an der Gate-Elektrode 7c liegen als eine Verlängerungslinie LN1 des Endbereiches des Kontaktstiftes CP an der Seite der Gate-Elektrode 7c. Dies liegt an der Möglichkeit, daß sich der Kontaktwiderstand wegen der Abnahme der Fläche der Source/Drain-Aktivschichten 6c1 und 6d1 erhöht und daß die Wahrscheinlichkeit steigt, daß der Kontaktanschluß CP jenseits der Source/Drain-Aktivschichten 6c1 und 6d1 ausgebildet ist.
  • In 1 ist die Abschrägung CN1 an den Ecken der Source/Drain-Aktivschichten 6c1 und 6d1 mit einer geraden Form dargestellt; sie ist jedoch natürlich nicht auf eine solche Form beschränkt. Beispielsweise sind auch ein Polygonzug CN2, wie in 3 dargestellt, und eine runde Form CN3 denkbar, wie in 4 dargestellt.
  • In den vorliegenden Ausführungsformen ist die Abschrägung an den Ecken der Source/Drain-Aktivschichten des MOS-Transistors TR1 beschrieben, die Erfindung ist aber auch auf andere Halbleitereinrichtungen als einen MOS-Transistor anwendbar.
  • Bei Halbleitereinrichtungen mit in der Oberfläche des Halbleitersubstrates ausgebildeten Aktivschichten, wie beispielsweise einem Kondensator mit MOS-Struktur, einem Kondensator mit einem PN-Übergang oder ähnlichem, kann die Wirkung auf die elektrische Charakteristik reduziert werden, indem Abschrägungen an den Ecken vorgenommen werden, die in dem Grenzbereich zwischen der Aktivschicht und dem Element-Trennbereich angeordnet sind.
  • In 5 ist eine weitere Ausführungsform der Erfindung dargestellt, bei der ein Aggregat TR2 Transistoren aufweist, die eine Struktur haben, bei der mehrere Gate-Elektroden 7c1 bis 7c3 parallel zueinander ausgebildet sind und bei der Source/Drain-Aktivschichten 6d2a, 6c2a, 6d2b und 6c2b zwischen den jeweiligen Gate-Elektroden und in Nachbarbereichen der an den Enden angeordneten Gate-Elektroden ausgebildet sind.
  • In diesem Fall existieren keine Ecken in dem Grenzbereich zwischen der Aktivschicht und dem Element-Trennbereich, wie es oben beschrieben ist, im Zusammenhang mit den zwischen den jeweiligen Gate-Elektroden gelegenen Source/Drain-Aktivschichten 6c2a und 6d2b, und somit wird die Abschrägung nur an den an den beiden Enden gelegenen Source/Drain-Aktivschichten 6d2a und 6c2b vorgenommen.

Claims (2)

  1. Halbleitereinrichtung, die folgendes aufweist: – einen MIS-Transistor (Metall-Isolator-Halbleiter-Transistor), welcher Source/Drain-Aktivschichten (6c1, 6d1) aufweist, die in einer Oberfläche eines Halbleitersubstrates (1, 32) ausgebildet sind, und – einen Element-Trennbereich (5b), der in der Oberfläche des Halbleitersubstrates benachbart zu den Source/Drain-Aktivschichten ausgebildet ist, wobei in einer Draufsicht auf die Oberfläche des Halbleitersubstrates die Source/Drain-Aktivschichten (6c1, 6d1) und der Element-Trennbereich (5b) einander in einem Grenzbereich berühren, welcher zumindest einen stumpfen Winkel oder eine Kurve aufweist und wobei der stumpfe Winkel oder die Kurve in der Draufsicht auf die Oberfläche des Halbleitersubstrates eine abgeschrägte Form in einem Eckbereich der Source/Drain-Aktivschichten bildet.
  2. Halbleitereinrichtung nach Anspruch 1, wobei die Source/Drain-Aktivschicht und der Element-Trennbereich einander auch in der Tiefenrichtung des Halbleitersubstrates in einem Grenzbereich (RD) berühren, welcher zumindest einen stumpfen Winkel oder eine Kurve aufweist.
DE10338481A 2002-12-18 2003-08-21 Halbleitereinrichtung Withdrawn DE10338481A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002/366550 2002-12-18
JP2002366550A JP2004200372A (ja) 2002-12-18 2002-12-18 半導体装置

Publications (1)

Publication Number Publication Date
DE10338481A1 true DE10338481A1 (de) 2004-07-15

Family

ID=32463470

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10338481A Withdrawn DE10338481A1 (de) 2002-12-18 2003-08-21 Halbleitereinrichtung

Country Status (7)

Country Link
US (1) US20040119133A1 (de)
JP (1) JP2004200372A (de)
KR (1) KR20040054468A (de)
CN (1) CN1508882A (de)
DE (1) DE10338481A1 (de)
FR (1) FR2849274A1 (de)
TW (1) TW200411831A (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165406A (ja) * 2004-12-10 2006-06-22 Renesas Technology Corp 半導体装置およびその製造方法
JP4863770B2 (ja) * 2006-05-29 2012-01-25 セイコーインスツル株式会社 半導体装置の製造方法および半導体装置
KR101743527B1 (ko) 2010-08-11 2017-06-07 삼성전자주식회사 반도체 소자 및 그 제조 방법
JP5649478B2 (ja) * 2011-02-16 2015-01-07 三菱電機株式会社 半導体装置及びその試験方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW209308B (en) * 1992-03-02 1993-07-11 Digital Equipment Corp Self-aligned cobalt silicide on MOS integrated circuits
JP3514500B2 (ja) * 1994-01-28 2004-03-31 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US5573961A (en) * 1995-11-09 1996-11-12 Taiwan Semiconductor Manufacturing Company Ltd. Method of making a body contact for a MOSFET device fabricated in an SOI layer
JPH1050994A (ja) * 1996-08-05 1998-02-20 Sharp Corp 半導体装置の製造方法
US5972758A (en) * 1997-12-04 1999-10-26 Intel Corporation Pedestal isolated junction structure and method of manufacture
US6476445B1 (en) * 1999-04-30 2002-11-05 International Business Machines Corporation Method and structures for dual depth oxygen layers in silicon-on-insulator processes
EP1291924A1 (de) * 2001-09-10 2003-03-12 STMicroelectronics S.r.l. MOS-Halbleiteranordnung mit einem Bodybereich

Also Published As

Publication number Publication date
CN1508882A (zh) 2004-06-30
TW200411831A (en) 2004-07-01
US20040119133A1 (en) 2004-06-24
FR2849274A1 (fr) 2004-06-25
KR20040054468A (ko) 2004-06-25
JP2004200372A (ja) 2004-07-15

Similar Documents

Publication Publication Date Title
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE3816002C2 (de)
DE19611045C1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
EP1051756B1 (de) Mos-feldeffekttransistor mit hilfselektrode
DE60225768T2 (de) LDMOS-Feldeffekttransistoren
DE4344285B4 (de) Verfahren zur Herstellung eines Transistors
DE102015204636B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE60213889T2 (de) Halbleiteranordnung
DE102004063523B4 (de) Halbleitervorrichtung
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
DE112007001454T5 (de) Aufbau und Verfahren zum Ausbilden eines Trench-Fet mit abgeschirmtem Gate, wobei die Abschirm- und die Gate-Elektrode miteinander verbunden sind
DE19623846A1 (de) Halbleitereinrichtung
DE2933694A1 (de) Integrierter schaltkreis
DE2903534A1 (de) Feldeffekttransistor
DE19533956A1 (de) Leistungshalbleitervorrichtung
DE10250832A1 (de) MOS-Transistor auf SOI-Substrat mit Source-Durchkontaktierung
EP1958262A1 (de) Isolationsgrabenstruktur für eine hohe spannungsfestigkeit
DE4437759A1 (de) Schutztransistor für elektrostatische Entladungen und Verfahren zu seiner Herstellung
DE10060428B4 (de) Mittels Feldeffekt steuerbares in beide Richtungen sperrendes Halbleiterbauelement und Verfahren zu dessen Herstellung
EP1336989B1 (de) Transistorbauelement
DE10256575B4 (de) Lateraler MOSFET mit hoher Durchbruchspannung und damit ausgestattete Vorrichtung
DE2724165A1 (de) Oberflaechen-feldeffekttransistorvorrichtung
DE4127795A1 (de) Herstellungsverfahren und aufbau eines mos-transistors
EP0716453A1 (de) MOSFET auf SOI-Substrat
DE10341359B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal
8165 Unexamined publication of following application revoked