CN1508882A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN1508882A
CN1508882A CNA031577407A CN03157740A CN1508882A CN 1508882 A CN1508882 A CN 1508882A CN A031577407 A CNA031577407 A CN A031577407A CN 03157740 A CN03157740 A CN 03157740A CN 1508882 A CN1508882 A CN 1508882A
Authority
CN
China
Prior art keywords
source
active coating
mos transistor
disengagement zone
leakage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA031577407A
Other languages
English (en)
Inventor
岩松俊明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1508882A publication Critical patent/CN1508882A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明旨在实现可使MOS晶体管的电流驱动力充分提高的半导体装置。在半导体衬底的表面的俯视图中，在MOS晶体管(TR1)的源/漏激活层(6c1、6d1)的角部施加倒角CN1。通过该倒角(CN1)，在源/漏活性层(6c1、6d1)与元件分离区域(5b)的分界上形成含钝角的状态。结果，在角部不存在锐角的部分，从而缓和了从元件分离区(5b)加到源/漏激活层(6c1、6d1)的应力。因此，能够降低该应力对MOS晶体管(TR1)的电学特性的影响，实现电流驱动力充分提高的MOS晶体管。

Description

半导体装置
技术领域
本发明涉及形成在半导体衬底表面的半导体装置。
技术背景
作为形成于半导体衬底表面的半导体装置，例如有MOS(金属氧化物半导体)晶体管。MOS晶体管中有：形成在半导体衬底上的控制电极即栅电极；以及形成在邻接于半导体衬底表面内的栅电极位置的源/漏激活层。另外，在半导体衬底表面用氧化膜等形成包围源/漏激活层周边的元件分离区，源/漏激活层的形状由元件分离区规定。
另外，作为有关本发明的先行技术文献资料如下：
[特许文献1]
特开2002-134374公报；
[特许文献2]
特开平9-153603号公报；
[非特许文献1]
美国G.Scott等人发表的晶体管布局引起的NMOS驱动电流降低和沟槽绝缘产生的应力(G.Scott et al.，NMOS Drive CurrentReduction Caused by Transistor Layout and Trench Isolation InducedStress，IEDM，1999)。
发明内容
[本发明要解决的问题]
通常，源/漏激活层在半导体衬底表面的俯视图中形成长方形的形状。因而，如果对源侧和漏侧双方加以考虑，则源/漏激活层与元件分离区之间以含有4个角的分界相接。
但是，正如上述非特许文献1中所述，随着半导体装置微细化的进展，从元件分离区的端部(亦即源/漏激活层和元件分离区的分界部分)加到源/漏激活层的应力(stress)也增大，在MOS晶体管中，这个应力会给电学特性带来影响。特别是在源/漏激活层的角部，应力的影响尤其大，该应力会导致载流子迁移率的减小和在漏极体(drain-body)结处的漏电流的增大，对MOS晶体管的电学特性带来大的影响。
因而，即使要使MOS晶体管的电流驱动力提高，也存在由于角部应力的原因而不能充分达成其目的之情况。
因此，本发明的课题是，实现可以使MOS晶体管的电流驱动力充分提高的半导体装置。
[解决问题的手段]
本发明的一个方面是具有以下特征的半导体装置：设有包含形成在半导体衬底表面内的源/漏激活层的MIS(金属绝缘体半导体)晶体管，以及在所述半导体衬底的所述表面内与所述源/漏激活层相接而形成的元件分离区；在所述半导体衬底的所述表面的俯视图中，所述源/漏激活层与所述元件分离区之间以含有至少一个钝角或曲线的分界相接，所述钝角或曲线是在所述半导体衬底的所述表面的俯视图中对所述源/漏激活层的角部施加的倒角形状。
附图说明
图1是表示本发明实施例的半导体装置的俯视图。
图2是表示本发明实施例的半导体装置的剖面图。
图3是表示本发明实施例的半导体装置的其它例子的俯视图。
图4是表示本发明实施例的半导体装置的其它例子的俯视图。
图5是表示本发明实施例的半导体装置的其它例子的俯视图。
[符号说明]
1 支持衬底；2 氧化膜层；32 SIO层；TR1 MOS晶体管；
5b 元件分离区；6c1、6d1  激活层；7c 栅电极；CN1～CN3倒角部分。
具体实施方式
在有关本发明的实施例中，通过将源/漏激活层的角部进行倒角并形成钝角，缓和在角部从元件分离区加到源/漏激活层的应力。
图1和图2是表示有关本实施例中的半导体装置即MOS晶体管TR1的示图。另外，图2是表示在图1中的剖面线II-II处的剖面图。
如图2所示，在本实施例中，将MOS晶体管TR1形成在包含从硅衬底构成的支持衬底1、氧化层2和SOI(绝缘体上的半导体或绝缘体上的硅)层32的半导体衬底上。
另外，在图2中明显示出栅电极7c下方的栅绝缘膜4c，栅电极7c侧的侧壁绝缘膜8，栅电极7c和源/漏激活层6c1、6d1上方的硅化物化区9c、10c、10d，邻接于源/漏激活层6c1、6d1的元件分离区5b。
如图1所示，在该MOS晶体管TR1中，在半导体衬底的表面的俯视图中，在源/漏激活层6c1、6d1的角部施行了倒角CN1。由于该倒角CN1，源/漏激活层6c1、6d1与元件分离区5b的分界上就含有钝角。其结果，在角部不再有锐角的部分，从而缓和了从元件分离区5b向源/漏激活层6c1、6d1施加的应力。
因而，能够减少对MOS晶体管TR1的电学特性的影响，能够实现充分提高电流驱动力的MOS晶体管。
再者，如图1中X1方向所示，MOS晶体管TR1的沟道方向可以配置成与SOI层32中的结晶方位<100>成平行。据知，由于将沟道方向与结晶方位<100>成平行配置，P沟道MOS晶体管的电流驱动力提高了15％左右，另外，短沟道效应也得以减小。
电流驱动力提高的理由被认为是由于结晶方位<100>的空穴的迁移率比结晶方位<110>大的缘故，短沟道效应减小的理由被认为是结晶方位<100>的硼的扩散系数比结晶方位<110>大的缘故。
另外，关于倒角CN1的形状，其切取的面可以跟与沟道方向平行的方向X1成45°倾斜的方向X2平行。如源/漏激活层6c1、6d1那样，为了实现在角部上进行倒角CN1的形状的激活层，可以采用以下方式。
元件分离区5b一般使用光刻技术、热氧化技术和沟槽埋入技术来形成。其中，用光刻技术规定元件分离区5b的形状时，使形成在衬底上的光刻胶的图案形状(光刻胶残存部分的形状)成为与源/漏激活层6c1、6d1相同的倒角形状。
若如此，则可用如热氧化法将没有覆盖光刻胶的部形成为元件分离区。之后，除去光刻胶，通过在用元件分离区包围的部分上注入杂质，就能够如图1所示那样，将源/漏激活层6c1、6d1形成为在角部施加了倒角CN1后的形状。
另外，如图2所示，在该MOS晶体管中，即使在半导体衬底的厚度方向上，也在源/漏激活层6c1、6d1和元件分离区5b之间的角部施加倒角RD。也就是在源/漏激活层6c1、6d1与元件分离区5b的分界上包含了曲线部分。由于施加了该倒角RD，在角部不存在锐角的部分，缓和了从元件分离区5b向源/漏激活层6c1、6d1施加的应力。
因而，可以进一步降低应力对MOS晶体管TR1的电学特性的影响，能够实现使电流驱动力充分提高的MOS晶体管。
为了在半导体衬底的厚度方向上，在源/漏激活层6c1、6d1与元件分离区5b之间的角部施加倒角RD，可以用例如上述的热氧化法形成元件分离区5b。就如通常所知那样，若用热氧化法，则元件分离区5b的角部会成为带圆角的形状。这样一来，源/漏激活层6c1、6d1与元件分离区5b就成为由包含曲线的分界相接。另外，在曲线以外，也可以由至少包含一个钝角的分界相接(例如，在有锥度的沟槽内形成元件分离区5b的场合等)。
再者，在本实施例中，由于角部施加倒角CN1，源/漏激活层6c1、6d1的面积比没有倒角CN1的情况有所减小。由于源/漏激活层6c1、6d1的面积减小时可连接至源/漏激活层6c1、6d1的接触塞(contactplug)的个数减少，或许会令人担心激活层-接触塞之间的接触电阻的增大。
但是，如果在源/漏激活层6c1、6d1的表面上形成硅化物化区10c、10d，则可以充分抑制接触电阻的增大。
再有，源/漏激活层6c1、6d1的宽度L2取为接触塞CP的宽度L1的例如约3倍以上为好，由于预先以这样的宽度形成源/漏激活层6c1、6d1的宽度L2，就难以产生接触不良。就是说，由于用光刻技术形成MOS晶体管TR1时光掩膜偏移等的影响，即使在接触塞CP与源/漏激活层6c1、6d1的调准多少存在偏差的情况下，接触塞CP从源/漏激活层6c1、6d1露出地形成的可能性可减小。
另外，倒角CN1的切割面中，栅电极7c侧的端部ED1的位置，以不配置成比接触塞CP的栅电极7c侧的端部的延长线LN1更靠近栅电极7c为好。这是因为源/漏激活层6c1、6d1的面积缩小会增大接触电阻，或者会提高接触塞CP从源/漏激活层6c1、6d1露出地形成的可能性。
另外，在图1中，在源/漏激活层6c1、6d1的角部的倒角CN1取为直线状，当然并不受此形状限制。也可以采用如图3那样的折线形的倒角CN2和图4那样的曲线形的倒角CN3。
并且，本实施例描述了在MOS晶体管TR1的源/漏激活层上角部的倒角，但是在MOS晶体管以外的其它半导体装置中也可使用本发明。也就是说，例如对于利用MOS构造的电容器和利用PN结的电容器等，只要是利用在半导体衬底的表面内形成的激活层的半导体装置，都可通过进行在激活层与元件分离区的分界上所含的角部的倒角，减小对电学特性的影响。
另外，本发明也适用于例如图5所示的晶体管集合体TR2的结构：也就是在半导体衬底上并列形成多个栅电极7c1～7c3，并在各栅电极之间和两端的栅电极的邻接部形成源/漏激活层6d2a、6c2a、6d2b、6c2b的结构。这种场合，由于在栅电极间的源/漏激活层6c2a、6d2b上，在上述那样的激活层与元件分离区的分界上不存在角部，所以，仅仅在两端的源/漏激活层6d2a、6c2b上进行角部的倒角即可。
[发明的效果]
依据本发明的所述的一个方面，在半导体衬底的表面的俯视图中，源/漏激活层和元件分离区之间以至少含有一个钝角或曲线的分界相接。因而，源/漏激活层的角部不发生锐角部分，在分界的钝角或曲线的部分上缓和了从元件分离区加到源/漏激活层的应力，从而可以降对半导体装置的电学特性的影响。由此，可以实现使电流驱动力得以充分提高的MIS晶体管。

Claims (2)

1.一种半导体装置，其中：
设有包含形成在半导体衬底的表面内的源/漏激活层的MIS晶体管，以及
在所述半导体衬底的所述表面内与所述源/漏激活层相接地形成的元件分离区；
在所述半导体衬底的所述表面的俯视图中，所述源/漏激活层和所述元件分离区之间以至少包含一个钝角或曲线的分界相接；
在所述半导体衬底的所述表面的俯视图中，所述钝角或曲线是施加在所述源/漏激活层角部的倒角形状。
2.如权利要求1所述的半导体装置，其特征在于：
在所述半导体衬底的厚度方向上，所述源/漏激活层和所述元件分离区之间也以包含至少一个钝角或曲线的分界相接。
CNA031577407A 2002-12-18 2003-08-25 半导体装置 Pending CN1508882A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002366550A JP2004200372A (ja) 2002-12-18 2002-12-18 半導体装置
JP366550/2002 2002-12-18

Publications (1)

Publication Number Publication Date
CN1508882A true CN1508882A (zh) 2004-06-30

Family

ID=32463470

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA031577407A Pending CN1508882A (zh) 2002-12-18 2003-08-25 半导体装置

Country Status (7)

Country Link
US (1) US20040119133A1 (zh)
JP (1) JP2004200372A (zh)
KR (1) KR20040054468A (zh)
CN (1) CN1508882A (zh)
DE (1) DE10338481A1 (zh)
FR (1) FR2849274A1 (zh)
TW (1) TW200411831A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102646721A (zh) * 2011-02-16 2012-08-22 三菱电机株式会社 半导体装置及其试验方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165406A (ja) * 2004-12-10 2006-06-22 Renesas Technology Corp 半導体装置およびその製造方法
JP4863770B2 (ja) * 2006-05-29 2012-01-25 セイコーインスツル株式会社 半導体装置の製造方法および半導体装置
KR101743527B1 (ko) 2010-08-11 2017-06-07 삼성전자주식회사 반도체 소자 및 그 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW209308B (en) * 1992-03-02 1993-07-11 Digital Equipment Corp Self-aligned cobalt silicide on MOS integrated circuits
JP3514500B2 (ja) * 1994-01-28 2004-03-31 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US5573961A (en) * 1995-11-09 1996-11-12 Taiwan Semiconductor Manufacturing Company Ltd. Method of making a body contact for a MOSFET device fabricated in an SOI layer
JPH1050994A (ja) * 1996-08-05 1998-02-20 Sharp Corp 半導体装置の製造方法
US5972758A (en) * 1997-12-04 1999-10-26 Intel Corporation Pedestal isolated junction structure and method of manufacture
US6476445B1 (en) * 1999-04-30 2002-11-05 International Business Machines Corporation Method and structures for dual depth oxygen layers in silicon-on-insulator processes
EP1291924A1 (en) * 2001-09-10 2003-03-12 STMicroelectronics S.r.l. MOS semiconductor device having a body region

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102646721A (zh) * 2011-02-16 2012-08-22 三菱电机株式会社 半导体装置及其试验方法
US8884383B2 (en) 2011-02-16 2014-11-11 Mitsubishi Electric Corporation Semiconductor device and method of testing the same
CN102646721B (zh) * 2011-02-16 2015-12-09 三菱电机株式会社 半导体装置及其试验方法

Also Published As

Publication number Publication date
US20040119133A1 (en) 2004-06-24
KR20040054468A (ko) 2004-06-25
TW200411831A (en) 2004-07-01
FR2849274A1 (fr) 2004-06-25
JP2004200372A (ja) 2004-07-15
DE10338481A1 (de) 2004-07-15

Similar Documents

Publication Publication Date Title
CN1172357C (zh) 近环绕栅极及制造具有该栅极的硅半导体器件的方法
CN1542965A (zh) 具有其内形成有空隙区的外延图形的集成电路器件及其形成方法
CN1196190C (zh) 防止半导体层弯曲的方法和用该方法形成的半导体器件
CN1295796C (zh) 场效应晶体管及其制作方法
KR101128694B1 (ko) 반도체 장치
CN1897306A (zh) 金属氧化物半导体场效应晶体管及其制造方法
WO2002015280B1 (en) Thick oxide layer on bottom of trench structure in silicon
CN1855535A (zh) 用于增强PFET迁移率的埋有台阶的SiGe结构
JP2007049039A (ja) 半導体装置
CN1941373A (zh) 半导体装置及其制造方法
CN1494153A (zh) 半导体器件结构及其制造方法
CN1738059A (zh) 半导体器件及其制造方法
CN1206712C (zh) 半导体装置的制造方法
CN1877858A (zh) 金属氧化物半导体场效应晶体管及其制造方法
CN1630095A (zh) 半导体器件及其制造方法
CN102237401A (zh) 具有轻掺杂漏极区的高电子迁移率晶体管及其制造方法
US7883971B2 (en) Gate structure in a trench region of a semiconductor device and method for manufacturing the same
CN100550308C (zh) 半导体器件制造方法
CN1649173A (zh) 半导体器件及其制造方法
CN1667837A (zh) 半导体器件及其制造方法
CN1604340A (zh) 半导体装置及其制造方法
CN1508882A (zh) 半导体装置
KR100364815B1 (en) High voltage device and fabricating method thereof
CN1906768A (zh) 半导体器件及其制造方法
CN1542947A (zh) 半导体装置制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned