CN100550308C - 半导体器件制造方法 - Google Patents
半导体器件制造方法 Download PDFInfo
- Publication number
- CN100550308C CN100550308C CNB2007101959769A CN200710195976A CN100550308C CN 100550308 C CN100550308 C CN 100550308C CN B2007101959769 A CNB2007101959769 A CN B2007101959769A CN 200710195976 A CN200710195976 A CN 200710195976A CN 100550308 C CN100550308 C CN 100550308C
- Authority
- CN
- China
- Prior art keywords
- insulation layer
- gate insulation
- insulating barrier
- gate
- grid insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title abstract description 12
- 238000009413 insulation Methods 0.000 claims abstract description 38
- 230000004888 barrier function Effects 0.000 claims abstract description 31
- 239000007769 metal material Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 12
- 229910004129 HfSiO Inorganic materials 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000013517 stratification Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- -1 HfSiON Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Composite Materials (AREA)
- Materials Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明的实施方式涉及一种半导体器件及其制造方法。在实施方式中，制造半导体器件的方法包括：在半导体衬底上形成第一栅绝缘层；在第一栅绝缘层上执行第一等离子氮化；在第一栅绝缘层上形成第二栅绝缘层；在第二栅绝缘层上执行第二等离子氮化；在第二栅绝缘层上形成栅极金属材料；以及通过相继蚀刻栅极金属材料、第二栅绝缘层、以及第一栅绝缘层形成金属栅极图案。
Description
本申请要求在2006年12月19日提交的韩国专利申请号No.10-2006-0129997的优先权，在此并入其全部内容作为参考。
技术领域
本发明涉及一种半导体器件，更确切的说，涉及一种半导体器件及其制造方法。尽管本发明适用于广泛的应用范围，其尤其适于制造CMOS器件。
背景技术
金属氧化物半导体场效应晶体管(MOSFET)可由栅极、源极、漏极、以及插入栅极和源/漏极之间的介质层组成，并可构造在硅衬底上。
可将MOSFET器件分类为pMOS(p沟道MOS)、nMOS(n沟道MOS)、以及CMOS型。曾经由于pMOS器件的良好的功率消耗和工艺控制的简化，主要将其应用于集成电路制造中。随着器件速度得到更大的关注，由于nMOS器件的载流子迁移率快于空穴迁移率大约2.5倍，nMOS将变为首选。
CMOS器件可具有多方面的缺点。例如，其集成密度和复杂的制造工艺比pMOS或nMOS器件差。然而，CMOS器件由于其具有较低的功率消耗而具有优势。
关于器件实现，将nMOS电路应用于器件的存储部分，而且将CMOS应用于外围电路部分。
由于小规模化已变得更重要，例如需要轻量化和纤细的半导体器件，MOSFET的尺寸可被按比例缩小。然而，晶体管的按比例缩小可能减小栅极的有效沟道长度，这可导致短沟道效应。短沟道效应可降低源极和漏极之间的击穿特性。
MOSFE T可将SiO2基栅极介质和掺杂多晶硅栅极用于90nm器件或90nm以下的器件。因此，MOSFET由于其栅漏电流可由于器件的按比例缩小而增加而具有缺点，。另外，多晶硅栅极可具有相当大的阻抗和增加的耗尽效应。这可在器件中引起各种局限。
为了克服这些局限，可应用具有金属栅和高k电介质的栅堆叠。
已做出很多努力来研究和发展可以克服各种由于用新栅极堆叠取代栅极材料引起的问题的器件。然而，使用需要低热量预算的高k电介质具有很多局限。
发明内容
本发明的实施方式涉及一种半导体器件，更确切的说，涉及一种半导体器件及其制造方法。各实施方式可适用于广泛的应用范围，并可特别适用于制造CMOS器件。
本发明的实施方式可涉及一种半导体器件及其制造方法，可使用金属栅和高k电介质层提供栅堆叠，该高k电介质层在形成栅极时具有成层结构。
本发明的实施方式可涉及一种半导体器件及其制造方法，通过这种方法，尽管应用栅堆叠，但是增强了例如栅漏电流等等的问题。
本发明的实施方式涉及一种半导体器件及其制造方法，其可为具有成层结构的高k电介质层提供等离子氮化物，这可防止绝缘层之间的反应并可提高介电常数。
根据本发明的实施方式，制造半导体器件的方法可包括：在半导体衬底上形成第一栅绝缘层；在第一栅绝缘层上执行第一等离子氮化；在第一栅绝缘层上形成第二栅绝缘层，所述第二栅绝缘层由高介电常数电介质形成；在第二栅绝缘层上执行第二等离子氮化；在第二栅绝缘层上形成栅极金属材料；以及通过相继蚀刻栅极金属材料、第二栅绝缘层、以及第一栅绝缘层形成金属栅极图案。
根据本发明的实施方式，半导体器件可包括：半导体衬底；以及包括具有夹层结构形成于半导体衬底上的第一和第二绝缘层的金属栅极图案；以及形成于第二栅绝缘层上的栅极金属材料。
根据本发明的实施方式，可等离子氮化第一和第二栅绝缘层中的每一个，以具有较高浓度含量。根据本发明的实施方式，经等离子氮化的第一栅绝缘层图案可包括形成厚度为大约0～1nm的SiON。
根据本发明的实施方式，第二栅绝缘层图案可包括：属于HfSiOx系的高k电介质，例如包括fSiO、HfSiON以及HfO2，而且可形成厚度约为2～3nm的第二栅绝缘层图案。
根据本发明的实施方式，栅极金属材料可包括从由HfN、TaN和TiN组成的组中选择的一种，并将其形成为大约50～80nm的厚度。这可降低它的薄膜电阻。
附图说明
图1A至1D为说明根据本发明的实施方式的半导体器件及制造半导体器件的方法的截面图。
具体实施方式
图1A至1D为说明根据本发明的实施方式的制造半导体器件的方法的截面图。根据本发明的实施方式，示出了用于制造CMOS器件的工艺。
参照图1，可通过在半导体衬底110上执行热氧化形成栅绝缘层120。在实施方式中，可通过生成氧化硅(SiO2)层形成第一栅绝缘层120，例如通过在硅半导体衬底110上执行热氧化。
在实施方式中，可形成厚度为大约0～1nm的第一栅绝缘层120。这可在衬底110上形成高k电介质时防止高k电介质与硅接触而与之反应的问题。根据本发明的实施方式，高k电介质可由HfSiOx基物质形成，包括，例如，HfO2等等。
随后，可在由SiO2形成于衬底110上的第一栅绝缘层120上执行第一等离子氮化。在实施方式中，可在等离子功率设置为大约150～200W并提供大约1～10％含量的氮大约90～120秒的工艺条件下执行第一等离子氮化。
可根据由氧化硅形成的第一栅绝缘层120的厚度调整等离子氮化的工艺条件。在实施方式中，可根据氮含量调整工艺条件。在实施方式中，可执行第一等离子氮化将第一栅绝缘层120的SiO2转化为SiON。
根据实施方式，可以通过等离子氮化进一步降低EOT(电氧化厚度)。根据实施方式，可以首先最小化栅绝缘层120与随后形成的高k第二栅绝缘层之间的反应。例如，SiO2的第一栅绝缘层中可包括氮，而且，可提高相应的介电常数以降低第一栅绝缘层120的厚度。
参照图1B，可在已经过第一等离子氮化的第一栅绝缘层120上形成具有高介电常数(高k)的第二栅绝缘层130。在实施方式中，可通过ALD(原子层沉积)形成第二栅绝缘层130，其可保持很小的EOT，并应用高k电介质将其形成具有2-3nm的厚度。例如，可应用属于包括HfSiO、HfSiON、HfO2等等的HfSiOx系的高k电介质形成第二栅绝缘层130。
根据实施方式，高k的HfSiOx系绝缘层130具有相对高的介电常数并可很好的保持其特性。
可在高k第二栅绝缘层130上执行高浓度的第二等离子氮化。在实施方式中，可在等离子功率设置为大约150～200W并提供大约1～10％含量的氮大约90～120秒的工艺条件下执行第二等离子氮化。通过执行第二等离子氮化，可以最小化在高k第二栅绝缘层130和随后形成的栅极金属之间的界面上的反应，并可提高介电常数。
在实施方式中，可通过堆叠第一和第二栅绝缘层120和130，在半导体(硅)衬底110上形成具有成层结构的栅绝缘层100。
参照图1C，用于形成栅极的栅极金属材料140可形成于栅绝缘层100上，栅绝缘层100在半导体(硅)衬底上具有包括第一和第二栅绝缘层120和130的成层结构。在实施方式中，可由HfN、TaN和TiN中的一个形成栅极金属材料140，这可减少薄膜电阻。在实施方式中，可形成厚度为50～80nm的栅极金属材料140。
根据实施方式，可由金属材料取代多晶硅形成栅极金属材料140。这样做是为了多种原因。
例如，关于金属栅，损耗可得到最小化并可防止电容由于有效栅氧化层增加的厚度而引起的电容降低。
另外，由于不可以应用杂质，例如硼等的杂质的渗透成为可能。例如，在p+多晶硅栅极中，作为p型杂质的硼可渗透到下部区域中。
此外，金属栅具有有利的特性，例如较低的阻抗和耐热性。
参照图1D，可相继蚀刻栅极金属材料140、第二栅绝缘层130、以及第一栅绝缘层120，例如，应用光刻胶图案(图中未示出)。在实施方式中，可形成金属栅极图案150。在用于形成金属栅极图案150的蚀刻工艺中，可相继蚀刻各个层或可在原处处理栅极金属材料140、第二栅绝缘层130、以及第一栅绝缘层120。根据实施方式，可最优化蚀刻工艺以防止半导体(Si)衬底的表面被损毁。
根据实施方式，通过在每个配置成层结构的高k绝缘层上执行等离子氮化，可防止中间绝缘层反应，并可提高介电常数。
在实施方式中，通过应用金属栅，可克服关于现有工艺多晶硅栅极的多个问题。
根据实施方式，可获得多种效果或优势。
例如，实施方式可通过在每个设置了成层结构的高k绝缘层上执行等离子氮化降低EOT(电氧化厚度)。因此，可以最小化设置了成层结构的绝缘层之间的反应。而且，可以提高它们的介电常数。
另外，实施方式可包括金属栅，这可减小在现有技术多晶硅栅极中产生的栅漏电流。
此外，实施方式可提供包括金属栅和配置在成层结构中的高k电介质的新的栅堆叠，这可提高器件性能。
对本领域技术人员来说显然，在实施方式中可进行各种修改和改变。因此，该实施方式包含在所附权利要求书范围内的修改和变型。也可以理解，当提到一层在另一层或衬底“上”或“上方”时，其可直接位于另一层或衬底上，或者也可出现插入层。
Claims (14)
1、一种方法，包括：
在半导体衬底上方形成第一栅绝缘层；
对所述第一栅绝缘层执行第一等离子氮化；
在所述第一栅绝缘层上方形成第二栅绝缘层，所述第二栅绝缘层由高介电常数电介质形成；
对所述第二栅绝缘层执行第二等离子氮化；
在所述第二栅绝缘层上方形成栅极金属材料；以及
通过蚀刻所述栅极金属材料、所述第二栅绝缘层、以及所述第一栅绝缘层形成金属栅极图案。
2、根据权利要求1所述的方法，其特征在于，可通过由热氧化在所述半导体衬底上生成SiO2形成所述第一栅绝缘层。
3、根据权利要求1所述的方法，其特征在于，形成厚度为0～1nm的所述第一栅绝缘层。
4、根据权利要求1所述的方法，其特征在于，将等离子功率设置为150～200W执行所述第一等离子氮化90～120秒。
5、根据权利要求1所述的方法，其特征在于，在1～10％的氮含量下执行所述第一氮化。
6、根据权利要求1所述的方法，其特征在于，通过原子层沉积形成所述第二栅绝缘层。
7、根据权利要求1所述的方法，其特征在于，应用高k电介质形成厚度为2～3nm的所述第二栅绝缘层。
8、根据权利要求1所述的方法，其特征在于，所述第二栅绝缘层包括属于HfSiOx系的高k电介质。
9、根据权利要求8所述的方法，其特征在于，所述第二栅绝缘层包括HfSiO、HfSiON以及HfO2中的一个。
10、根据权利要求1所述的方法，其特征在于，将等离子功率设置为150～200W执行所述第二等离子氮化90～120秒。
11、根据权利要求1所述的方法，其特征在于，在氮含量为10～20％下执行所述第二氮化。
12、根据权利要求1所述的方法，其特征在于，在原处蚀刻所述栅极金属材料、所述第二栅绝缘层、以及所述第一栅绝缘层以形成所述金属栅极图案。
13、根据权利要求1所述的方法，其特征在于，所述栅极金属材料包括HfN、TaN和TiN中的至少一个。
14、根据权利要求1所述的方法，其特征在于，形成厚度为50～80nm的所述栅极金属材料。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060129997 | 2006-12-19 | ||
| KR20060129997 | 2006-12-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101207032A CN101207032A (zh) | 2008-06-25 |
| CN100550308C true CN100550308C (zh) | 2009-10-14 |
Family
ID=39526109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2007101959769A Expired - Fee Related CN100550308C (zh) | 2006-12-19 | 2007-12-14 | 半导体器件制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20080142910A1 (zh) |
| CN (1) | CN100550308C (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8313994B2 (en) * | 2009-03-26 | 2012-11-20 | Tokyo Electron Limited | Method for forming a high-K gate stack with reduced effective oxide thickness |
| CN102237270B (zh) * | 2010-04-23 | 2016-01-20 | 联华电子股份有限公司 | 金属栅极结构及其制造方法 |
| US9299855B2 (en) | 2013-08-09 | 2016-03-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having dual gate insulating layers |
| US9601591B2 (en) | 2013-08-09 | 2017-03-21 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US10062693B2 (en) * | 2016-02-24 | 2018-08-28 | International Business Machines Corporation | Patterned gate dielectrics for III-V-based CMOS circuits |
| US10593600B2 (en) | 2016-02-24 | 2020-03-17 | International Business Machines Corporation | Distinct gate stacks for III-V-based CMOS circuits comprising a channel cap |
| CN107464783B (zh) * | 2017-08-22 | 2020-01-31 | 中国科学院微电子研究所 | 一种cmos器件及其制作方法 |
-
2007
- 2007-10-31 US US11/931,946 patent/US20080142910A1/en not_active Abandoned
- 2007-12-14 CN CNB2007101959769A patent/CN100550308C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20080142910A1 (en) | 2008-06-19 |
| CN101207032A (zh) | 2008-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100911743B1 (ko) | 반도체 디바이스 및 이의 제조 방법 | |
| US9337057B2 (en) | Semiconductor device and method for fabricating the same | |
| US8896055B2 (en) | Accumulation type FinFET, circuits and fabrication method thereof | |
| JP5235784B2 (ja) | 半導体装置 | |
| US8390080B2 (en) | Transistor with dopant-bearing metal in source and drain | |
| US7973369B2 (en) | Semiconductor devices and methods of manufacture thereof | |
| US8450161B2 (en) | Method of fabricating a sealing structure for high-k metal gate | |
| US7507632B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN100550308C (zh) | 半导体器件制造方法 | |
| TW556273B (en) | Method for establishing ultra-thin gate insulator using anneal in ammonia | |
| CN101728273B (zh) | Pmos元件及其制造方法 | |
| US20050260810A1 (en) | Method for selectively forming strained etch stop layers to improve FET charge carrier mobility | |
| US20070196972A1 (en) | Semiconductor device having carrier mobility raised by generating strain in channel region and its manufacture method | |
| CN103311281A (zh) | 半导体器件及其制造方法 | |
| CN103311247A (zh) | 半导体器件及其制造方法 | |
| JP2011009541A (ja) | 半導体装置およびその製造方法 | |
| US7224021B2 (en) | MOSFET with high angle sidewall gate and contacts for reduced miller capacitance | |
| CN102498569A (zh) | 双电介质三栅极场效晶体管 | |
| KR20100049040A (ko) | 금속 게이트 및 고유전율 유전체를 갖는 회로 구조 | |
| KR20100138973A (ko) | 높이가 감소된 금속 게이트 스택을 포함하는 반도체 디바이스 및 상기 반도체 디바이스를 제조하는 방법 | |
| US20090057786A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US7893508B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20070023846A1 (en) | Transistor | |
| US6743685B1 (en) | Semiconductor device and method for lowering miller capacitance for high-speed microprocessors | |
| US20220077303A1 (en) | Semiconductor structure and method for forming the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091014 Termination date: 20121214 |