CN1897306A - 金属氧化物半导体场效应晶体管及其制造方法 - Google Patents

金属氧化物半导体场效应晶体管及其制造方法 Download PDF

Info

Publication number
CN1897306A
CN1897306A CNA2006101108004A CN200610110800A CN1897306A CN 1897306 A CN1897306 A CN 1897306A CN A2006101108004 A CNA2006101108004 A CN A2006101108004A CN 200610110800 A CN200610110800 A CN 200610110800A CN 1897306 A CN1897306 A CN 1897306A
Authority
CN
China
Prior art keywords
insulating barrier
insulating layer
semiconductor substrate
gate electrode
layer pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101108004A
Other languages
English (en)
Other versions
CN100590888C (zh
Inventor
金明寿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1897306A publication Critical patent/CN1897306A/zh
Application granted granted Critical
Publication of CN100590888C publication Critical patent/CN100590888C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种金属氧化物半导体场效应晶体管(MOSFET)。该MOSFET包括：半导体衬底；设置在该半导体衬底的预定部分从而定义有源区的器件隔离区；源极区和漏极区，在该有源区内关于沟道区彼此间隔开；以及形成在该源极区和漏极区之间在该有源区上的栅极电极。此外，该MOSFET还包括形成在该有源区和该栅极电极之间的栅极绝缘层，所述栅极绝缘层包括设置在该栅极电极的中心部分下的中心栅极绝缘层和设置在该栅极电极的边缘部分下从而具有与所述中心栅极绝缘层的底部齐平的底表面以及突起从而比所述中心栅极绝缘层的上表面高的上表面的边缘栅极绝缘层。

Description

金属氧化物半导体场效应晶体管及其制造方法
技术领域
本发明涉及半导体器件及其制造方法，更特别地，涉及具有减小的晶体管漏电流的金属氧化物半导体(MOS)晶体管及其制造方法。
背景技术
当在半导体IC中制造诸如液晶显示器(LCD)驱动IC(“称作LDI”)的电功率器件时，一般采用双栅极氧化物膜，因为由低电压操作的用于逻辑的低电压晶体管和由高电压操作的用于驱动LCD的晶体管都包括在相同半导体衬底上。此外，由于半导体IC的增大的封装密度减小线宽，因此在器件隔离区应用槽隔离技术。例如，在槽技术提供的浅槽隔离(STI)结构中，用于间隙填充的膜材料不是热氧化物层，而是未掺杂的硅酸盐玻璃(USG)层或CVD氧化物层，例如高密度等离子体(HDP)CVD氧化物层。
热氧化物层一般用作栅极氧化物层。然而，当热氧化应用于STI结构中的栅极氧化物层时，在蚀刻槽STI结构的上边缘上发生氧化物层的薄化，原因如下：(i)由于对硅衬底的表面和STI结构的侧壁进行的氧化，在硅衬底上引起的压应力；(ii)STI结构的间隙填充层的应力；以及(iii)形成在STI结构内的衬(liner)导致的氧化反应气流的中断。
当进行高耐受电压(high withstand voltage)工艺，例如当形成厚栅极氧化物层以实现高电压晶体管时，上述薄化现象变得更显著。结果，上述薄化由于在被薄化的氧化物层部分电场的聚集而增大了双峰的产生以及从栅极引发的栅极引发漏极漏电流(GIDL)。上述薄化过程还导致了限制晶体管的工作电压不能增大到大于约20V到约30V的值。
用于制造高电压(HV)晶体管且寻求补救上述工作电压难题的常规技术包括利用硅的局部氧化(LOCOS)工艺在栅极电极的下部分上形成厚的场氧化物层以减轻从栅极电极的下部分产生的电场的聚集，由此实现具有约45V的耐受电压的晶体管。然而，如果在栅极电极的下部分上形成STI结构，上面的常规技术仍然有一定的困难。
例如，如图1和2所示，当使用STI结构的器件隔离制造高电压晶体管时，器件隔离区采用STI结构且经由LOCOS在栅极电极的下部分上施加场氧化物。图1是常规高电压晶体管的布局图，图2是沿图1的A-A′线截取的剖视图。
参考图1和2，由器件隔离区107定义的有源区108形成在半导体衬底100的特定区域内。器件隔离区107具有利用一般槽技术形成的STI结构。彼此间隔开的源极/漏极区104形成在有源区108内。沟道区形成在源极/漏极区104之间。栅极电极101形成在沟道区上。另外，栅极绝缘层置于栅极电极101和半导体衬底100的沟道区之间。栅极绝缘层由薄栅极绝缘层105和厚栅极绝缘层构成，薄栅极绝缘层105形成在栅极电极101的中心部分之下，厚栅极绝缘层是形成在栅极电极101的边缘部分之下的场氧化物层103。此外，厚栅极绝缘层由利用LOCOS形成的场氧化物层103构成。掺杂以密度比源极/漏极区104高的杂质的高密度区102形成在源极/漏极104的将在后续工艺中形成源极/漏极接触109的部分中。
上述所得结构是一般用于高电压晶体管的场轻掺杂漏极(FLDD)结构。此外，采用上述结构，在离子以低密度注入到将形成场氧化物层103的部分之后，然后在形成场氧化物层之前执行退火工艺以形成渐变结(grade junction)。然后，形成厚场氧化物层。因此，强加于栅极电极101上的强电场通过场氧化物层103被减轻，使得FLDD可应用于需要约20到50V的高电压的产品。
然而，上述常规技术包括在形成场氧化物层103之前以低密度注入杂质离子从而加强场氧化物层103的下部分上的结击穿电压的繁杂工艺。此外，还难以利用上述传统技术控制充当栅极绝缘层的场氧化物层103的厚度和长度。
因此，需要一种MOSFET及其制造方法，其中与常规MOSFET器件相比该晶体管的漏电流减小。
发明内容
根据本发明一示例性实施例，提供一种金属氧化物半导体场效应晶体管(MOSFET)。该MOSFET包括半导体衬底、设置在该半导体衬底的预定部分上从而定义有源区的器件隔离区、在该有源区内关于沟道区彼此间隔开的源极区和漏极区、以及形成在所述源极区和漏极区之间在所述有源区上的栅极电极。此外，该MOSFET还包括形成在所述有源区和所述栅极电极之间的栅极绝缘层。该栅极绝缘层包括设置在所述栅极电极的中心部分之下的中心栅极绝缘层和设置在所述栅极电极的边缘部分之下从而具有与所述中心栅极绝缘层的底部齐平的底表面以及突出从而比所述中心栅极绝缘层的上表面高的上表面的边缘栅极绝缘层。
这里，所述边缘栅极绝缘层可包括多层，该边缘栅极绝缘层的最上层和所述中心栅极绝缘层由相同材料构成。此外，所述边缘栅极绝缘层延伸到所述源极区和漏极区的整个表面，所述器件隔离区具有浅槽隔离(STI)结构。
根据本发明另一示例性实施例，提供一种制造金属氧化物半导体场效应晶体管(MOSFET)的方法。该方法包括：在半导体衬底的预定部分形成器件隔离区以定义有源区；在该有源区内形成彼此间隔开的源极区和漏极区；形成第一绝缘层图案以暴露设置在该源极区和漏极区之间的沟道区；以及在其上具有第一绝缘层图案的所述半导体衬底的至少基本整个表面上形成第二绝缘层。该方法还包括形成栅极电极，该栅极电极与所述源极区和所述漏极区的堆叠有所述第一绝缘层图案和所述第二绝缘层的至少一部分交迭。所形成的该栅极电极还与所述沟道区的其上形成有所述第二绝缘层的至少一部分交迭。
另外，在形成所述栅极电极之前，该第一绝缘层图案和第二绝缘层可被部分地去除以暴露所述半导体衬底的将在所述源极区和漏极区内形成源极接触和漏极接触的表面。然后，在所述半导体衬底的暴露表面上形成第三绝缘层。另外，在形成所述栅极电极之后，在所述半导体衬底内将形成源极接触和漏极接触处形成具有比所述源极区和漏极区高的离子密度的高密度区。
根据本发明另一示例性实施例，提供一种制造金属氧化物半导体场效应晶体管(MOSFET)的方法。该方法包括：在半导体衬底的预定部分形成器件隔离区以定义形成有高电压晶体管的第一有源区和形成有低电压晶体管的第二有源区；在该第一有源区内形成彼此间隔开的第一源极区和第一漏极区；在该半导体衬底的至少基本整个表面上形成第一绝缘层；以及然后蚀刻该第一绝缘层以形成暴露设置在该第一源极区和第一漏极区之间的沟道区的第一绝缘层图案。随后，在其上形成有所述第一绝缘层图案的该半导体衬底的至少基本整个表面上形成第二绝缘层。之后，去除形成在该第二有源区上的该第一绝缘层图案和该第二绝缘层。该方法还包括在该半导体衬底的至少基本整个表面上形成栅极电极材料且然后蚀刻该栅极电极材料以形成第一栅极电极，该第一栅极电极与该第一源极区和该第一漏极区的堆叠有该第一绝缘层图案和该第二绝缘层的至少一部分交迭。所形成的该栅极电极还与所述沟道区的其上形成有该第二绝缘层的至少一部分交迭。
另外，当去除形成在该第二有源区上的该第一绝缘层图案和该第二绝缘层时，该第一有源区内的该第一绝缘层图案和该第二绝缘层可被部分地去除以暴露所述半导体衬底的将在所述第一源极区和第一漏极区内形成所述源极接触和漏极接触的表面。然后，在形成所述第一栅极电极之前，第三绝缘层形成在所述暴露的半导体衬底的所述表面上。
当形成第一栅极电极时，第二栅极电极可同时形成在设置于所述第二有源区上的所述第三绝缘层上。另外，在形成所述第二栅极电极之后，第二源极区和第二漏极区可形成在所述半导体衬底内所述第二栅极电极的两侧壁的下部分上。
根据本发明的示例性实施例，在应用STI工艺的同时，设置在所述栅极电极的边缘部分之下的边缘栅极绝缘层图案厚于设置在所述栅极电极的所述下中心部分上的中心栅极绝缘层图案，由此减轻所述栅极电极的下边缘部分上的电场集中以抑制漏电流。另外，本发明的示例性实施例的所述边缘栅极绝缘层图案和所述中心栅极绝缘层可以利用在半导体器件的制造期间所使用的沉积和蚀刻技术容易地制造。
附图说明
图1是常规MOS晶体管的布局图；
图2是沿图1的线A-A′截取的常规MOS晶体管的剖视图；
图3是根据本发明一示例性实施例的MOSFET的布局图；以及
图4到10是剖视图，示出根据本发明一示例性实施例制造MOSFET的工艺。
具体实施方式
现在将参照附图更全面地描述本发明，附图中示出了本发明的示例性实施例。
图10示出根据本发明一示例性实施例的MOSFET的结构，其中左部分是形成有高电压晶体管的高电压(HV)区，右部分是形成有低电压晶体管的低电压(LV)区。例如，在LDI相关产品中，用于驱动LCD器件的高电压晶体管形成在HV区中，用于逻辑的低电压晶体管形成在LV区上。本发明的示例性实施例不限于LDI结构，而是可应用于各种类型的半导体器件，只要至少在HV区形成高电压晶体管。
参考图10，在HV区中，在由例如单晶硅构成的半导体衬底301的预定部分中设置槽形器件隔离区303。槽形器件隔离区303定义晶体管工作的有源区302。栅极电极317设置在有源区302的上部分上。第一源极/漏极区305形成在有源区302内且在栅极电极317的两侧之下。
通过堆叠第一栅极绝缘层307、第二栅极绝缘层309、第三栅极绝缘层311获得的各个边缘栅极绝缘层图案323分别置于各第一源极/漏极区305和栅极电极317之间。边缘栅极绝缘层图案323可横跨第一源极/漏极区305从而在栅极电极317的边缘部分之下延伸到器件隔离区303以定义有源区302。沟道区308形成在有源区302的上表面在栅极电极317下面。
单层形式的中心栅极绝缘层置于沟道区308和栅极电极317之间且从第三栅极绝缘层311延伸。形成在栅极电极317的下边缘部分上的边缘栅极绝缘层图案323厚于第三栅极绝缘层311，第三栅极绝缘层311是形成在栅极电极317的中心部分之下的中心栅极绝缘层。另外，边缘栅极绝缘层图案323和第三栅极绝缘层311的底部与半导体衬底301的表面齐平。此处，边缘栅极绝缘层图案323较厚从而具有比第三栅极绝缘层311的上表面更高的上表面。
第一源极/漏极区305构成较低密度区，部分地形成以比第一源极/漏极区305的密度更高的密度注入以杂质离子的高密度区319，从而定义双扩散漏极(DDD)结构。此时，高密度区319形成在随后的工艺期间在形成层间绝缘层320之后通过开接触孔形成源极/漏极接触321的位置处，由此确保欧姆接触。
此外，在LV区中，定义预定有源区的器件隔离区303类似于HV区形成在半导体衬底301上。接着，彼此间隔开的第二源极/漏极区318形成在有源区302内，第四栅极绝缘层312形成在置于第二源极/漏极区318之间的沟道区上，使得栅极电极317形成在沟道区上。与HV区相反，在LV区上形成低电压晶体管。因此，尽管作为栅极绝缘层的第四栅极绝缘层312的厚度在栅极电极317的边缘部分或中心部分之下相同或基本相同，但是在栅极电极317的边缘部分之下的电场集中没有导致显著的困难。
之后，参照图3到10，描述根据本发明一示例性实施例制造MOSFET的方法。图3是MOSFET的布局图，图4至10中左部分所示的HV区通过沿图3的线B-B′截取获得。在图4至10中，为了方便地比较处理步骤，HV区相邻地对应于LV区。HV区表示将形成HV晶体管的第一有源区。LV区表示将形成LV晶体管的第二有源区。
参照图3和4，例如，在由例如单晶硅构成的半导体衬底301的预定区域上形成带STI结构的器件隔离区303。槽型器件隔离区303定义有源区302。利用STI形成器件隔离区303，其中首先在半导体衬底301的整个表面或基本整个表面上形成缓冲氧化物层和氧化阻止层。此时，缓冲氧化物层可由热氧化物层构成，氧化阻止层可由氮化硅层构成。随后，在氧化阻止层上形成光致抗蚀剂图案。光致抗蚀剂图案覆盖有源区302的上部分并暴露将成为器件隔离区303的区域。
之后，使用光致抗蚀剂图案或氧化阻止层作为蚀刻掩模，至少蚀刻氧化阻止层和缓冲氧化物层从而形成顺序堆叠的缓冲氧化物层图案和氧化阻止层图案。堆叠的缓冲氧化物层图案和氧化阻止层图案覆盖有源区302且暴露将形成器件隔离区的部分。然后，蚀刻带有将形成器件隔离区的暴露部分的半导体衬底301以形成槽。然后槽的内部被填充以绝缘层，由此形成槽型器件隔离区303。这里，可在HV和LV区上形成器件隔离区303以定义HV区的有源区即形成有HV晶体管的第一有源区和LV区即形成有LV晶体管的第二有源区。
参考图5，进行光刻以在半导体衬底301的整个表面上或基本整个表面上形成离子注入掩模304，例如光致抗蚀剂掩模、硅氧化物层掩模或硅氧化物层掩模。随后，以低密度进行离子注入以在HV区的有源区302内形成源极/漏极区305。源极/漏极区305是低密度的扩散层，其通过在约150KeV到300KeV的能量以约2.0E12到约5.0E13的密度通常利用磷杂质注入离子来形成。此时，LV区被覆盖以离子注入掩模304从而不受离子注入影响。
参考图6，在去除离子注入掩模304之后，在半导体衬底301的整个表面上或基本整个表面上顺序堆叠第一绝缘层307和第二绝缘层309。第一绝缘层307由例如氧化物层构成。当堆叠氧化物层时，使用CVD以形成具有约50到约500埃()厚度的氧化物层，可以是约100到约200。之后，使用CVD以形成具有约50到约500厚度的第二绝缘层309，可以是约100到约200。第二绝缘层309可由不同材料构成，例如，诸如氮化硅层的氮化物层类和诸如氧化铝或钽(tantalum)的金属氧化物层类。然后，使用光刻去除第一绝缘层307和第二绝缘层309以暴露半导体衬底301的在源极/漏极区305之间设置沟道区308的部分。
参考图7，在所得结构的整个表面上堆叠第三绝缘层311。第三绝缘层311由例如氧化物层构成。使用CVD堆叠氧化物层至具有约200到约2000的厚度，可以是约500到约700。在将成为沟道区308的部分上的第三绝缘层311充当在随后的工艺中形成的栅极电极(图9中的317)的中心部分之下的中心栅极绝缘层。然后，包括堆叠在沟道区308两侧从而交迭源极/漏极区305的第一绝缘层307、第二绝缘层309和第三绝缘层311的三重绝缘层充当用于防止GIDL的绝缘层，由此作为栅极电极317的边缘部分之下的场晶体管。
包括氧化物层/氮化物层/氧化物层的三重结构与用作在形成半导体器件的电容器时形成的上和下导电层之间形成的电介质膜的层具有相同的结构。因此，三重层可被有效地使用，即使在制造需要电容器的半导体晶体管期间不额外地进行场晶体管的制造工艺。通常，高电压晶体管和电容器一起使用在LCD面板驱动芯片中。如果进行前述工艺时应用带氧化物层/氮化物层/氧化物层三重结构的电介质膜，则简化了制造工艺。这样的电容器可形成在HV区和LV区上。
在此示例性实施例中，设置在栅极电极317的下边缘部分上的边缘栅极绝缘层具有包括第一绝缘层307、第二绝缘层309和第三绝缘层311的三重层结构。然而，考虑到绝缘层之间的蚀刻选择性，边缘栅极绝缘层可替换地具有双层结构。例如，可使用氧化物层/氧化物层结构。
参考图8，蚀刻包括第一绝缘层307、第二绝缘层309和第三绝缘层311的三重层结构从而在设置在半导体衬底301的外围部分上的LV区内形成较薄栅极绝缘层。此时，HV区内源极/漏极区305上的三重层一起被部分蚀刻。三重层被去除的部分在随后的工艺中将被填充以源极/漏极接触。因此，该部分变成与较低密度的源极/漏极区305相比以较高密度注入杂质离子的高密度区。另外，该部分可以与用于形成LV区内低电压晶体管的栅极绝缘层的三重层蚀刻同时地被蚀刻，不需要通过单独形成用于注入杂质离子的图案的额外蚀刻。
随后，在通过蚀刻三重层暴露的半导体衬底301的表面上形成第四绝缘层312。第四绝缘层312利用例如热氧化或CVD形成至足够的厚度以用作LV区中低电压晶体管的栅极绝缘层。同时，第四绝缘层312形成在半导体衬底301的其上将在HV区内形成高密度区的表面上。因此，当随后蚀刻用于形成栅极电极317的导电层时，第四绝缘层312可充分地用作缓冲层来防止对半导体衬底301的损坏。
参考图9，导电层堆叠在所得结构上，并被构图从而形成栅极电极317。用于栅极电极317的导电层是例如多晶硅层。与在HV区中形成栅极电极317同时地，用于低电压晶体管的栅极电极317形成在LV区中。如上所述，当进行蚀刻以形成栅极电极317时，形成在HV区内将成为高密度区的部分上的第四绝缘层312遮蔽半导体衬底301的表面。
在形成栅极电极317之后，在LV区中进行离子注入以在半导体衬底301内在栅极电极317的两侧壁之下形成第二源极/漏极区318。
再次参考图10，高密度的杂质离子注入到HV区内的第一源极/漏极区305中，从而形成高密度区319。高密度区319可与在LV区内形成第二源极/漏极区318一起地形成。高密度区319可通过在约40KeV到约60KeV的能量使用例如砷以约5.0E14到约5.0E16的密度注入离子来形成。
然后，去除在高密度区319上残存的第四绝缘层312，在半导体衬底301的整个表面或基本整个表面上形成由例如氧化物层构成的厚层间绝缘层320。之后，形成用于源极/漏极接触的接触孔，并填充以导电材料，从而形成源极/漏极接触321。另外，可同时在LV区中形成源极/漏极接触。
根据本发明的示例性实施例，在栅极电极的边缘部分之下形成厚栅极绝缘层，从而阻止由该部分上的电场集中引起的GIDL。此外，通过允许甚至在STI结构中构图多层绝缘层来容易地形成不同厚度的栅极绝缘层，本发明的示例性实施例提供了适于不同电压条件的半导体器件。这些不同厚度的栅极绝缘层可使用各种材料、厚度和长度来形成。此外，采用本发明的示例性实施例，在栅极电极的边缘部分之下栅极绝缘层较厚从而加强耐受电压特性，而在形成沟道区的栅极电极的中心部分之下中心栅极绝缘层比常规层更薄。因此，作为上述情况的结果，减小了导通电阻且改善了器件性能，这又减小了阈值电压的差量(dispersion)和芯片尺寸以实现有竞争力的半导体器件。此外，控制边缘栅极绝缘层的厚度以容易地形成约20到约50V的高电压晶体管。同时，能容易地在外围部分上形成用于逻辑的低电压晶体管。
尽管参照其示例性实施例特别显示和描述了本发明，但是本领域普通技术人员将理解，在不偏离所附权利要求定义的本发明的思想和范围的情况下，可进行形式和细节上的各种改变。
本申请要求2005年6月8日向韩国知识产权局提交的韩国专利申请No.10-2005-0048820的优先权，在此引用其全部内容作为参考。

Claims (22)

1.一种金属氧化物半导体场效应晶体管(MOSFET)，包括：
半导体衬底；
设置在该半导体衬底的预定部分从而定义有源区的器件隔离区；
源极区和漏极区，在该有源区内关于沟道区彼此间隔开；
形成在该源极区和漏极区之间在该有源区上的栅极电极；以及
形成在该有源区和该栅极电极之间的栅极绝缘层，所述栅极绝缘层包括设置在该栅极电极的中心部分下的中心栅极绝缘层和设置在该栅极电极的边缘部分下从而具有与所述中心栅极绝缘层的底表面齐平的底部以及突起从而比所述中心栅极绝缘层的上表面高的上表面的边缘栅极绝缘层。
2.如权利要求1所述的MOSFET，其中所述边缘栅极绝缘层包括多个层。
3.如权利要求2所述的MOSFET，其中所述边缘栅极绝缘层的最上层和所述中心栅极绝缘层由相同材料构成。
4.如权利要求2所述的MOSFET，其中所述边缘栅极绝缘层由下氧化物层、中间绝缘层和上氧化物层构成。
5.如权利要求4所述的MOSFET，其中所述中间绝缘层由选自包括氮化物层、氧化铝层和氧化钽层的组的至少一层构成。
6.如权利要求1所述的MOSFET，其中所述边缘栅极绝缘层延伸到所述源极区和所述漏极区的整个表面。
7.如权利要求1所述的MOSFET，其中所述器件隔离区具有浅槽隔离(STI)结构。
8.如权利要求1所述的MOSFET，还包括以比所述源极区和漏极区高的密度注入有杂质的高密度区，所述高密度区设置在所述源极区和所述漏极区内形成有源极接触和漏极接触的部分上。
9.一种制造金属氧化物半导体场效应晶体管(MOSFET)的方法，包括：
在半导体衬底的预定部分中形成器件隔离区以定义有源区；
在该有源区内形成彼此间隔开的源极区和漏极区；
形成第一绝缘层图案以暴露设置在该源极区和该漏极区之间的沟道区；
在其上具有该第一绝缘层图案的所述半导体衬底的至少基本整个表面上形成第二绝缘层；以及
形成栅极电极，该栅极电极与该源极区和该漏极区的堆叠有该第一绝缘层图案和该第二绝缘层的至少一部分交迭，其中所述栅极电极还与所述沟道区的其上形成有所述第二绝缘层的至少一部分交迭。
10.如权利要求9所述的方法，其中所述器件隔离区具有槽结构。
11.如权利要求9所述的方法，其中所述第一绝缘层图案包括多个层。
12.如权利要求11所述的方法，其中所述第一绝缘层图案的最上层和所述第二绝缘层由相同材料构成。
13.如权利要求11所述的方法，其中所述第一绝缘层图案由下氧化物层和中间绝缘层构成。
14.如权利要求13所述的方法，其中所述中间绝缘层由选自包括氮化物层、氧化铝层和氧化钽层的组的至少一层构成。
15.如权利要求9所述的方法，还包括：在形成所述栅极电极之前，
部分地去除所述第一绝缘层图案和所述第二绝缘层从而暴露所述半导体衬底的表面；以及
在所述半导体衬底的所述暴露表面上形成第三绝缘层。
16.如权利要求15所述的方法，还包括：在形成所述栅极电极之后，
在所述半导体衬底的一部分内形成具有比所述源极区和所述漏极区高的离子密度的高密度区。
17.一种制造金属氧化物半导体场效应晶体管(MOSFET)的方法，包括：
在半导体衬底的预定部分形成器件隔离区以定义形成有高电压晶体管的第一有源区和形成有低电压晶体管的第二有源区；
在该第一有源区内形成彼此间隔开的第一源极区和第一漏极区；
在所述半导体衬底的至少基本整个表面上形成第一绝缘层，且蚀刻该第一绝缘层从而形成暴露设置在该第一源极区和该第一漏极区之间的沟道区的第一绝缘层图案；
在其上形成有该第一绝缘层图案的所述半导体衬底的至少基本整个表面上形成第二绝缘层；
去除形成在该第二有源区上的所述第一绝缘层图案和该第二绝缘层；以及
在所述半导体衬底的所述整个表面上形成栅极电极材料，且蚀刻该栅极电极材料以形成第一栅极电极，该第一栅极电极与该第一源极区和该第一漏极区的堆叠有该第一绝缘层图案和该第二绝缘层的至少一部分交迭，其中所述栅极电极还与所述沟道区的其上形成有第二绝缘层的至少一部分交迭。
18.如权利要求17所述的方法，其中所述第一绝缘层包括多个层。
19.如权利要求18所述的方法，其中所述第一绝缘层图案的最上层和所述第二绝缘层由相同材料构成。
20.如权利要求17所述的方法，还包括：当去除形成在所述第二有源区上的所述第一绝缘层图案和所述第二绝缘层时，
部分地去除所述第一有源区内的所述第一绝缘层图案和所述第二绝缘层以暴露所述半导体衬底的表面；以及
在形成所述第一栅极电极之前，在暴露的半导体衬底的所述表面上形成第三绝缘层。
21.如权利要求20所述的方法，包括：当形成所述第一栅极电极时，在形成于所述第二有源区上的所述第三绝缘层上形成第二栅极电极。
22.如权利要求21所述的方法，还包括：在形成所述第二栅极电极后，在所述半导体衬底内在所述第二栅极电极的两侧之下形成第二源极区和第二漏极区。
CN200610110800A 2005-06-08 2006-06-08 金属氧化物半导体场效应晶体管及其制造方法 Expired - Fee Related CN100590888C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR48820/05 2005-06-08
KR1020050048820A KR100688552B1 (ko) 2005-06-08 2005-06-08 두꺼운 에지 게이트절연막 패턴을 갖는 모스 전계효과트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
CN1897306A true CN1897306A (zh) 2007-01-17
CN100590888C CN100590888C (zh) 2010-02-17

Family

ID=37523386

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610110800A Expired - Fee Related CN100590888C (zh) 2005-06-08 2006-06-08 金属氧化物半导体场效应晶体管及其制造方法

Country Status (4)

Country Link
US (2) US20060278920A1 (zh)
JP (1) JP2006344957A (zh)
KR (1) KR100688552B1 (zh)
CN (1) CN100590888C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104247025B (zh) * 2012-04-25 2017-05-03 Abb 瑞士有限公司 具有高发射极栅极电容的绝缘栅双极晶体管
CN112864223A (zh) * 2019-11-28 2021-05-28 联华电子股份有限公司 半导体晶体管及其制作方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2150981B1 (en) * 2007-05-29 2018-05-09 X-FAB Semiconductor Foundries AG Mos transistor with a p-field implant overlying each end of a gate thereof
JP5280716B2 (ja) * 2007-06-11 2013-09-04 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8952462B2 (en) * 2010-02-05 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus of forming a gate
JP5635803B2 (ja) * 2010-05-07 2014-12-03 トランスフォーム・ジャパン株式会社 化合物半導体装置の製造方法及び化合物半導体装置
US8552503B2 (en) 2010-11-30 2013-10-08 United Microelectronics Corp. Strained silicon structure
CN102916038B (zh) * 2011-08-04 2015-12-16 北大方正集团有限公司 一种场效应晶体管及其制造方法
JP5782947B2 (ja) * 2011-09-15 2015-09-24 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
JP2013093482A (ja) * 2011-10-27 2013-05-16 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
CN103378149A (zh) * 2012-04-20 2013-10-30 中国科学院微电子研究所 Mosfet及其制造方法
JP5772842B2 (ja) 2013-01-31 2015-09-02 株式会社デンソー 炭化珪素半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3397817B2 (ja) * 1992-12-11 2003-04-21 シチズン時計株式会社 半導体不揮発性記憶素子の製造方法
KR100261170B1 (ko) * 1998-05-06 2000-07-01 김영환 반도체소자 및 그 제조방법
KR20010066382A (ko) * 1999-12-31 2001-07-11 박종섭 듀얼 게이트절연막을 갖는 반도체장치의 제조방법
US6348387B1 (en) * 2000-07-10 2002-02-19 Advanced Micro Devices, Inc. Field effect transistor with electrically induced drain and source extensions
KR100395879B1 (ko) * 2001-08-30 2003-08-25 삼성전자주식회사 얕은 트렌치 소자분리를 갖는 반도체 장치 및 그 제조방법
JP2004260073A (ja) * 2003-02-27 2004-09-16 Seiko Epson Corp 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104247025B (zh) * 2012-04-25 2017-05-03 Abb 瑞士有限公司 具有高发射极栅极电容的绝缘栅双极晶体管
CN112864223A (zh) * 2019-11-28 2021-05-28 联华电子股份有限公司 半导体晶体管及其制作方法

Also Published As

Publication number Publication date
US20090263948A1 (en) 2009-10-22
KR100688552B1 (ko) 2007-03-02
JP2006344957A (ja) 2006-12-21
US20060278920A1 (en) 2006-12-14
KR20060127617A (ko) 2006-12-13
CN100590888C (zh) 2010-02-17

Similar Documents

Publication Publication Date Title
CN100590888C (zh) 金属氧化物半导体场效应晶体管及其制造方法
US10170589B2 (en) Vertical power MOSFET and methods for forming the same
CN1196190C (zh) 防止半导体层弯曲的方法和用该方法形成的半导体器件
CN1877858B (zh) 金属氧化物半导体场效应晶体管及其制造方法
CN1926693A (zh) 具有多种隔离体绝缘区宽度的集成电路
CN1930689A (zh) 沟槽栅晶体管及其制造
US7883971B2 (en) Gate structure in a trench region of a semiconductor device and method for manufacturing the same
CN1862820A (zh) 快闪存储器及其制造方法
KR20220074921A (ko) Ldmos 소자 및 이의 제조방법
US12027581B2 (en) Semiconductor device with air-void in spacer
CN1101059C (zh) 制作半导体器件的方法
EP3916802A1 (en) Semiconductor device and method of manufacturing the same
CN1879224A (zh) 低能量多沟道全耗尽量子井互补式金氧半导体场效晶体管
CN1705086A (zh) 用于制造具有多栅氧化膜的半导体器件的方法
US20010024856A1 (en) Semiconductor device and fabrication method thereof
KR100730466B1 (ko) 트렌치 트랜지스터 및 그의 제조 방법
US9806150B2 (en) High voltage device and method of fabricating the same
US20240186389A1 (en) Semiconductor structure and manufacturing method thereof
KR20140102254A (ko) 전계 효과 트랜지스터용 자기 정합 게이트 구조
KR102570731B1 (ko) 터널링 전계효과 트랜지스터 및 이의 제조방법
US20240021615A1 (en) Semiconductor device and method of manufacturing the same
CN1790739A (zh) 降低源极/漏极的晶体管及其制造方法
CN118039692A (zh) 半导体结构及其形成方法
KR20010059530A (ko) 반도체소자의 트랜지스터 형성방법
KR101110178B1 (ko) 고전압 트랜지스터의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100217

Termination date: 20140608

EXPY Termination of patent right or utility model