CN1542947A - 半导体装置制造方法 - Google Patents

半导体装置制造方法 Download PDF

Info

Publication number
CN1542947A
CN1542947A CNA2004100029222A CN200410002922A CN1542947A CN 1542947 A CN1542947 A CN 1542947A CN A2004100029222 A CNA2004100029222 A CN A2004100029222A CN 200410002922 A CN200410002922 A CN 200410002922A CN 1542947 A CN1542947 A CN 1542947A
Authority
CN
China
Prior art keywords
mentioned
semiconductor device
active region
oxide film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100029222A
Other languages
English (en)
Inventor
大野多喜夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN1542947A publication Critical patent/CN1542947A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47K—SANITARY EQUIPMENT NOT OTHERWISE PROVIDED FOR; TOILET ACCESSORIES
    • A47K11/00—Closets without flushing; Urinals without flushing; Chamber pots; Chairs with toilet conveniences or specially adapted for use with toilets
    • A47K11/12—Urinals without flushing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本半导体装置的制造方法包括：在硅衬底(1)的主表面上形成第1及第2有源区域(10，20)的工序；在硅衬底(1)的主表面上形成第1热氧化膜(3a)的工序；通过有选择地除去第1热氧化膜(3a)的预定部位，使第2有源区域(20)露出的工序；在第1及第2有源区域(10，20)上，形成第2热氧化膜(3b)的工序；在第2热氧化膜(3b)的形成温度以上的温度时，在第1及第2热氧化膜(3a，3b)上实施低温退火处理的工序；以及介于实施了该低温退火处理的第1及第2热氧化膜(3a，3b)形成第1及第2栅极(6a，6b)的工序。由此，提供一种降低了半导体衬底内部的遗留应力的半导体装置的制造方法就成为可能。

Description

半导体装置制造方法
技术领域
本发明涉及半导体装置制造方法，更加特定地说，就是涉及具有双栅极绝缘膜结构的半导体装置的制造方法。
背景技术
近几年，在同一个半导体衬底上具有含不同膜厚的栅极绝缘膜的电场效应晶体管的半导体装置逐渐地被常用化。此结构一般称为双栅极绝缘膜结构，是一种适于在同一个半导体衬底上混置驱动电压不同的电场效应晶体管的结构。
作为与具有该双栅极绝缘膜结构的半导体装置的制造方法有关的文献，有特开2000-243856号公告以及特开2002-246480公告。
其中，在特开2000-243856号公告中公开的具有双栅极绝缘膜结构的半导体装置的制造方法为，在第1及第2有源区域上形成第1介电层，使用已有布线图案的抗蚀膜，除去第1介电层的一部分使第2有源区域露出，进而除去抗蚀膜，其后在第2有源区域上形成第2介电层的方法。
另外，在特开2002-246480号公告中公开的具有双栅极绝缘膜结构的半导体装置的制造方法为，在第1及第2有源区域上，把氮化膜和CVD(Chemical Vapor Deposition：化学汽相淀积)氧化膜按顺序层叠后，把由光刻工序形成了布线图案的CVD氧化膜作为掩模，使第2有源区域的半导体衬底表面露出，并且只在此部分有选择地形成第1热氧化膜，其后使第1有源区域的半导体衬底表面露出并在此表面的露出部分形成第2热氧化膜的方法。
近几年，随着半导体装置的微细化，采用作为单元隔离结构的STI(Shallow Trench Isolation：浅槽隔离)结构逐渐地被常用化。采用了作为单元隔离结构的STI结构中，在形成槽隔离膜之后进行的栅极绝缘膜的形成工序中，半导体衬底内部的槽隔离膜的侧面壁部分被氧化，进而产生体积膨胀，其结果导致，在半导体衬底的内部遗留的内部应力有增大的趋势。再者，随着有源区域的微细化，产生了局部的半导体衬底的内部应力显著化的问题。更进一步，随着半导体装置的微细化，栅极绝缘膜的薄膜化正在被推进，为了更加高精度地形成栅极绝缘膜不得不做低温化处理，作为结果，这就导致由绝缘膜的形成工序本身得到的低温退火效果，即缓和内部应力的效果变小。为此，半导体衬底中的内部应力与以前相比有增大的趋势。
这些内部应力，在半导体衬底内部诱发结晶缺陷的产生，并且也是引起接合泄漏增大以及晶体管的源极-漏极间的漏电流增大的原因。为此，它也是高缺陷率和低信赖性的要因。另外，由于这些内部应力导致的结晶畸变，电子迁移率(Mobility：迁移率)也有降低的趋势，作为结果，特别在有源区域宽度较窄的晶体管中，驱动能力降低的问题也会发生。
另一方面，在栅极绝缘膜的形成工序被低温化处理的情况下，也导致了栅极绝缘膜的膜质的劣质化问题。膜质的劣质化也变为高缺陷率和低信赖性的原因。更进一步，也存在由上述内部应力在槽隔离膜的端部近旁使膜质更显著的劣质化的问题，并变为晶体管的栅极漏电流增大和绝缘性被破坏的原因。为此，更加剧了缺陷率的增加和信赖性的降低。
发明内容
本发明的目的在于，提供一种具有能够在降低半导体衬底内部的遗留应力的同时改善栅极绝缘膜的膜质的双栅极绝缘膜结构的半导体装置的制造方法。
为了实现上述目的，基于本发明的半导体装置的制造方法为具有含不同膜厚的栅极绝缘膜的电场效应晶体管的半导体装置的制造方法，并包含以下工序：
(a)通过在半导体衬底的主表面上形成槽隔离膜，来形成第1及第2有源区域的工序。
(b)在半导体衬底的主表面上形成覆盖第1及第2有源区域的第1绝缘膜的工序。
(c)通过有选择地除去第1绝缘膜的预定部位，使第2有源区域露出的工序。
(d)在第1及第2有源区域上，形成第2绝缘膜的工序。
(e)在第2绝缘膜的形成温度以上的温度时，在第1及第2绝缘膜中实施低温退火处理的工序。
(f)介于实施了该低温退火处理的第1及第2绝缘膜，在第1有源区域上形成第1栅极，介于实施了该低温退火处理的第2绝缘膜，在第2有源区域上形成第2栅极的工序。
据此，在制造具有双栅极绝缘膜结构的半导体装置时，能大幅地降低半导体衬底内部中生成的遗留应力的同时，也能改善栅极绝缘膜的膜质。因此，以低缺陷率制造高性能且高信赖性的半导体装置就变为可能。
通过关于参照附图来理解的本发明的以下详细说明，上述的本发明以及其它的目的，特征，情况及优点将变得更清楚。
附图说明
图1～图6是在本发明实施例中把半导体装置制造方法的第1～第6工序以模型进行表示的剖面图。
具体实施方式
关于本发明的一实施例中的半导体装置制造方法，边参照附图边按每个工序进行区分来详细说明。而且，本发明的实施例中的半导体装置制造方法为在半导体衬底的主表面上，以阵列状形成电场效应晶体管的例示。
如图1所示，首先作为第1工序，通过在作为半导体衬底的硅衬底1中形成槽隔离膜2，来形成第1有源区域10以及第2有源区域20。此处，第1有源区域10为，在后面的工序中形成栅极氧化膜的膜厚较厚的第1电场效应晶体管12(参照图6)的区域。另外，第2有源区域20为，在后面的工序中形成栅极氧化膜的膜厚较薄的电场效应晶体管22(参照图6)的区域。
作为该第1工序，可采用通常的STI结构的制造过程。具体而言，首先，在硅衬底1的主表面的垂直上方形成衬垫氧化膜，由在该衬垫氧化膜上按顺序层叠多晶硅层和氮化硅膜，来形成由衬垫氧化膜/多晶硅层/氮化硅膜构成的3层的层叠膜(无图示)。接下来，用光刻技术在氮化硅膜上按所希望的形状形成布线图案的抗蚀膜(无图示)。根据把该抗蚀膜作为掩模将上述3层层叠膜进行部分蚀刻，使形成槽隔离膜2的区域的硅衬底1的主表面有选择地露出。然后除去上述抗蚀膜。
接着，在硅衬底1的主表面上残存的上述3层的层叠膜中，把其中位于最上层的氮化硅膜作为掩模，对硅衬底1进行干蚀刻，在硅衬底1的主表面上形成槽。对这样形成的槽的侧壁进行氧化之后，通过用CVD法层叠的氧化硅膜来填充槽的内部。然后，由CMP(ChemicalMechanical Polishing：化学机械抛光)进行平坦化处理之后，通过除去在硅衬底1上残存的上述3层的层叠膜，形成如图1所示的槽隔离膜2。由该槽隔离膜2，把硅衬底1区分为第1有源区域10和第2有源区域20。
还有，在采用通常的CMOS(Complementary Metal OxideSemiconductor：互补金属氧化物半导体)过程中，在形成该槽隔离膜2的工序之后，附加有作为p型势阱区域和n型势阱区域形成工序的离子注入工序。
接着，如图2所示，作为第2工序，在第1有源区域10及第2有源区域20上形成作为第1绝缘膜的第1热氧化膜3a。第1热氧化膜3a是由把图1所示的硅衬底1在氧环境中通过热处理来形成的。作为该热氧化处理，是由利用炉子(furnace：熔炉)的炉内热焙烧或利用灯管的被称为RTA(Rapid Thermal Anneal：快速热退火)法的热处理法来进行的。作为由本工序形成的第1热氧化膜3a的膜厚，其典型的厚度为20nm以下。另外，上述热氧化处理的处理温度虽然大体上一般为700℃～1100℃，但是由于伴随近几年对半导体装置的微细化而来的低温处理化要求，最好是在700℃～1000℃进行处理。
在湿处理情况下进行该热氧化处理时，作为处理环境的气体采用了氧气和水蒸气的混合气。另外，在干处理情况下进行该热氧化处理时，作为处理环境的气体采用了氧气。而且，为了抑制在槽隔离膜2和硅衬底1之间的界面(特别是槽隔离膜2的侧壁部分)上进行不必要的氧化，最好采用湿处理。如按此进行，将硅衬底1中所遗留的内部应力抑制为较小，就变为可能。
接下来，如图3所示，作为第3工序，通过将上述第1热氧化膜3a的预定部位进行有选择地除去，使第2有源区域20露出。作为使第2有源区域20露出的具体方法为，例如，在第1热氧化膜3a上形成有布线图案的抗蚀膜4，并把该抗蚀膜4作为掩模进行蚀刻，通过除去位于第2有源区域20上的第1热氧化膜3a来进行的。另外，在上述蚀刻处理结束后，除去不要的抗蚀膜4。
接着，如图4所示，作为第4工序，在第1有源区域10及第2有源区域20上形成作为第2绝缘膜的第2热氧化膜3b。第2热氧化膜3b是由从图3所示的硅衬底1中除去抗蚀膜4之后，在氧环境中通过将上述硅衬底进行热处理来形成的。作为该热氧化处理，与第1热氧化膜3a的形成工序一样，是由利用炉子的炉内热焙烧或利用灯管的被称为RTA的快捷热焙烧来进行的。作为由本工序形成的第2热氧化膜3b的膜厚，虽然其典型的厚度为20nm以下，但是最好为5nm以下。这样，通过将第2热氧化膜3b的膜厚做成5nm以下，可形成对应于近几年半导体装置微细化的栅薄膜。
另外，上述热氧化处理的处理温度虽然大体上一般为700℃～1100℃，但最好是在700℃～1000℃进行处理。通过像这样在1000℃以下来形成第2热氧化膜3b，使对应于伴随近几年半导体装置的微细化而来的低温处理化变为可能的同时，使通过后述的用于缓和应力的低温退火处理而得到的效果也变得更显著。
与上述第1热氧化膜3a的形成工序一样，在湿处理情况下进行该热氧化处理时，作为处理环境的气体采用了氧气和水蒸气的混合气。另外，在干处理情况下进行该热氧化处理时，作为处理环境的气体采用了氧气。而且，为了抑制在槽隔离膜2和硅衬底1之间的界面(特别是槽隔离膜2的侧壁部分)上进行不必要的氧化，最好采用湿处理。如按此进行，将硅衬底1中所遗留的内部应力抑制为较小，就变为可能。
再者，在上述第3工序中，从第1有源区域10上预先形成的第1热氧化膜3a向上下方向进行连续地延长，使第2热氧化膜3b成长。即，在第1有源区域10上，形成由第1热氧化膜3a以及第2热氧化膜3b来构成的多层热氧化膜。另一方面，在第2有源区域20上形成的第2热氧化膜3b为在硅衬底1的主表面上新形成的膜，作为结果，在第2有源区域20上，形成仅由第2热氧化膜3b构成的单层热氧化膜。
另外，在上述第3工序中，作为第2绝缘膜，采用氮氧化硅膜以代替第2热氧化膜3b也是可以的。这种情况下，例如在一氧化二氮环境中，通过在上述硅衬底1上实施热氮化处理，能进行氮氧化硅膜的形成。这种情况下的热氮化处理的处理温度，大体上一般为900℃～1000℃。作为形成氮氧化硅膜的其它热氮化处理，采用氨环境中的热氮化处理，和一氧化氮环境中的热氮化处理等也是可以的。
在本实施例的半导体装置的制造方法中，在该第2热氧化膜3b的形成工序之后，为了谋求缓和硅衬底1的内部所遗留的内部应力和改善第1热氧化膜3a以及第2热氧化膜3b的膜质，实施低温退火处理。该低温退火处理是在第2热氧化膜3b的形成温度以上的温度进行的。例如，在第2热氧化膜3b的形成温度为900℃的情况下，作为低温退火处理的处理温度，其被设定为900℃以上的温度。
更为理想的是，用RTA法进行上述低温退火处理。RTA法与利用炉子的低温退火处理相比，其在短时间内完成处理。为此，在该低温退火处理之前，对注入到硅衬底1中的杂质的再扩散进行高精度地控制就变为可能。因此，通过利用RTA法进行低温退火处理，能有效地抑制伴随微细化而产生的短沟道效应。
在RTA法中进行上述低温退火处理时，最好在氮气以及氩气等惰性气体环境中来进行。通过使用这样的惰性气体，防止硅衬底1的再氧化就变为可能。
再者，如图5所示，作为第5工序，介于实施了低温退火处理的第1及第2热氧化膜3a，3b，在第1有源区域10上形成第1栅极6a，介于实施了该低温退火处理的第2热氧化膜3b，在第2有源区域20上形成第2栅极6b。具体而言，在第2热氧化膜3b上，根据CVD法形成多晶硅层，并在该多晶硅层6上形成有布线图案的抗蚀膜。进而，通过将该抗蚀膜作为掩模，对多晶硅层6按部分进行蚀刻，形成栅极6a，6b。
接下来，如图6所示，作为第6工序，由在第1及第2有源区域10，20中注入杂质，形成源极/漏极区域8，并且把位于栅极6a正下方的第1及第2热氧化膜3a，3b的部分和位于栅极6b正下方的第2热氧化膜3b的部分进行保留，而把其余的第1及第2热氧化膜3a，3b从硅衬底1中除去，由在栅极6a，6b的侧壁上形成侧壁绝缘膜7，形成第1及第2电场效应晶体管12，22。根据以上，制造出包含了具有如图6所示的不同膜厚的栅极绝缘膜的电场效应晶体管的半导体装置。
在使用上述制造方法所制造的半导体装置中，如图6所示，在第1有源区域10上形成的第1电场效应晶体管12具有由第1热氧化膜3a以及第2热氧化膜3b组成的多层的第1栅极氧化膜11，在第2有源区域20上形成的第2电场效应晶体管22具有只由第2热氧化膜3b组成的单层的第2栅极氧化膜21。即，第1电场效应晶体管12具有仅仅比第2电场效应晶体管22厚第1热氧化膜3a的厚度的栅极氧化膜。因此，第1电场效应晶体管12需要比第2电场效应晶体管22更大的栅极驱动电压。
如果将以上说明的本实施例中的半导体装置的制造方法的有特征的工序进行概括，则该半导体装置的制造方法包括：(a)通过在作为半导体衬底的硅衬底1的主表面上形成槽隔离膜2，来形成第1及第2有源区域10，20的工序；(b)在硅衬底1的主表面上形成覆盖第1及第2有源区域10，20的作为第1绝缘膜的第1热氧化膜3a的工序；(c)通过有选择地除去第1热氧化膜3a的预定部位，使第2有源区域20露出的工序；(d)在第1及第2有源区域10，20上，形成作为第2绝缘膜的第2热氧化膜3b的工序；(e)在第2热氧化膜3b的形成温度以上的温度时，在第1及第2热氧化膜3a，3b中实施低温退火处理的工序；(f)介于实施了该低温退火处理的第1及第2热氧化膜3a，3b，在第1有源区域10上形成第1栅极6a，介于实施了该低温退火处理的第2热氧化膜3b，在第2有源区域20上形成第2栅极6b的工序。
通过使用该制造方法制造具有双栅极绝缘膜结构的半导体装置，能有效地缓和硅衬底1内遗留的内部应力，特别是能有效地缓和槽隔离膜2的侧壁部分的硅衬底1内的内部应力。
目前，在第1及第2栅极6a，6b的形成工序之前，没有再另外附加低温退火处理，而是采用与在第1及第2栅极6a，6b的形成工序之后实施的源极/漏极区域8的低温退火处理兼用的形式，实施了用于应力缓和的低温退火处理。可是，应该成为栅极绝缘膜的第1及第2热氧化膜3a，3b被夹在第1及第2栅极6a，6b和硅衬底1之间的状态下，即使实施低温退火处理也不能有效地缓和应力。另外，基于近几年的低温化处理，在源极/漏极区域8的低温退火处理中，获得充分的应力缓和效果是非常困难的。因此，在硅衬底1中仍然遗留着内部应力的情况很多，其结果就变成了高缺陷率和低信赖性的要因。
但是，在本实施例的半导体装置的制造方法中，通过在第2热氧化膜3b的形成工序之后，且在栅极6a，6b的形成工序之前追加的附加低温退火处理工序，由于能缓和在形成第1热氧化膜3a时产生的硅衬底1中的内部应力，就变为能获得充分的应力缓和效果。此结果导致能有效地抑制硅衬底1内部中结晶缺陷的发生，并能使接合泄漏降低，以及使晶体管的源极-漏极间的漏电流降低。另外，因为能降低由内部应力导致的结晶畸变，所以也增大电子迁移率。
进一步，用于应力缓和的低温退火处理，也有助于改善第1热氧化膜3a及第2热氧化膜3b的膜质。因此，由附加该低温退火处理，能谋求电场效应晶体管的栅极漏电流的降低和防止绝缘性的破坏。
如上所述，通过采用本实施例的半导体装置的制造方法，在改善各种电特性的同时，提供具有缺陷率很低且信赖性很优的双栅极绝缘膜结构的半导体装置就成为可能。
在采用本实施例所述的半导体装置的制造方法的情况下，特别是在有源元件区域被微细地设计的半导体装置中，此效果变得更为显著。例如，在有源区域宽度为1μm程度以下的半导体装置中，因为遗留应力对电特性的影响很大，所以通过采用本实施例所述的半导体装置的制造方法而得到的对电特性的改善效果变得非常大。虽然可以想到各种各样的作为有源区域宽度被设计为1μm以下的半导体装置，但举例的话，例如可以想到高密度的SRAM(Static Random AccessMemory：静态随机存取存储器)等。在该SRAM中，因各个栅极区域从4个方向受到应力，所以该效果变得更为显著。
另外，在采用上述实施例中半导体装置的制造方法的情况下，希望有这样的构成，即最好有把第2热氧化膜3b的形成装置与用于应力缓和的低温退火处理装置放在同一个半导体制造装置中能连续进行处理的构成。基于这样的构成，能实现制造的高效率化。
而且，在上述实施例中，虽然只对将本发明适用在电场效应晶体管被排列为阵列状即所谓的具有栅极阵列结构的半导体装置中作为例示进行了说明，但是本发明的适用对象不是被特别地限定于此。例如，在具有单元基结构的半导体装置等中当然也能适用。
至此我们详细地说明展示了本发明，但这仅仅是举例说明，不能当作对其的限定，发明的主旨和范围只能由所附加的权力要求的范围来限定，这是显而易见的。

Claims (5)

1.一种半导体装置的制造方法，其中的半导体装置具有含不同膜厚的栅极绝缘膜的电场效应晶体管，其特征在于，包括：
通过在半导体衬底的主表面上形成槽隔离膜，来形成第1及第2有源区域的工序；
在上述第1及第2有源区域上，形成第1绝缘膜的工序；
通过有选择地除去上述第1绝缘膜的预定部位，使上述第2有源区域露出的工序；
在上述第1及第2有源区域上，形成第2绝缘膜的工序；
在上述第2绝缘膜的形成温度以上的温度时，在上述第1及第2绝缘膜中实施低温退火处理的工序；以及，
介于实施了该低温退火处理的上述第1及第2绝缘膜，在上述第1有源区域上形成第1栅极，介于实施了该低温退火处理的上述第2绝缘膜，在上述第2有源区域上形成第2栅极的工序。
2.权利要求1所述的半导体装置的制造方法，其特征在于，
上述第2绝缘膜的形成温度为1000℃以下。
3.权利要求1所述的半导体装置的制造方法，其特征在于，
上述第1绝缘膜由在湿环境中实施热氧化处理来形成。
4.权利要求1所述的半导体装置的制造方法，其特征在于，
上述低温退火处理是用称为RTA的快速热退火法来实施的。
5.权利要求1所述的半导体装置的制造方法，其特征在于，
上述低温退火处理是在惰性气体环境中实施的。
CNA2004100029222A 2003-05-01 2004-01-20 半导体装置制造方法 Pending CN1542947A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP126148/2003 2003-05-01
JP2003126148A JP2004335566A (ja) 2003-05-01 2003-05-01 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN1542947A true CN1542947A (zh) 2004-11-03

Family

ID=33308187

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100029222A Pending CN1542947A (zh) 2003-05-01 2004-01-20 半导体装置制造方法

Country Status (5)

Country Link
US (1) US20040219753A1 (zh)
JP (1) JP2004335566A (zh)
KR (1) KR20040094603A (zh)
CN (1) CN1542947A (zh)
TW (1) TW200425348A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100423235C (zh) * 2005-04-14 2008-10-01 印芬龙科技股份有限公司 凹陷沟道阵列晶体管及其制造方法
CN100527386C (zh) * 2005-03-29 2009-08-12 冲电气工业株式会社 半导体器件的制造方法
CN101361179B (zh) * 2006-01-25 2012-03-21 富士通半导体股份有限公司 半导体装置的制造方法及半导体装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5122818B2 (ja) * 2004-09-17 2013-01-16 シャープ株式会社 薄膜半導体装置の製造方法
US7276755B2 (en) * 2005-05-02 2007-10-02 Advanced Micro Devices, Inc. Integrated circuit and method of manufacture
US7538000B2 (en) * 2005-07-28 2009-05-26 Freescale Semiconductor, Inc. Method of forming double gate transistors having varying gate dielectric thicknesses
KR100713325B1 (ko) 2005-12-28 2007-05-04 동부일렉트로닉스 주식회사 반도체 소자의 게이트 절연막 형성 방법
KR100677986B1 (ko) 2005-12-28 2007-02-02 동부일렉트로닉스 주식회사 질소부화 산화막을 게이트 절연막으로 갖는 반도체소자의제조 방법
KR20080110366A (ko) * 2007-06-15 2008-12-18 주식회사 동부하이텍 반도체 소자의 게이트 형성 방법
KR20110123544A (ko) 2010-05-07 2011-11-15 삼성전자주식회사 반도체 장치 및 그 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5783469A (en) * 1996-12-10 1998-07-21 Advanced Micro Devices, Inc. Method for making nitrogenated gate structure for improved transistor performance
US6223165B1 (en) * 1999-03-22 2001-04-24 Keen.Com, Incorporated Method and apparatus to connect consumer to expert
JP4556295B2 (ja) * 2000-06-27 2010-10-06 ソニー株式会社 半導体装置の製造方法
US6465306B1 (en) * 2000-11-28 2002-10-15 Advanced Micro Devices, Inc. Simultaneous formation of charge storage and bitline to wordline isolation

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100527386C (zh) * 2005-03-29 2009-08-12 冲电气工业株式会社 半导体器件的制造方法
CN100423235C (zh) * 2005-04-14 2008-10-01 印芬龙科技股份有限公司 凹陷沟道阵列晶体管及其制造方法
CN101361179B (zh) * 2006-01-25 2012-03-21 富士通半导体股份有限公司 半导体装置的制造方法及半导体装置

Also Published As

Publication number Publication date
KR20040094603A (ko) 2004-11-10
JP2004335566A (ja) 2004-11-25
TW200425348A (en) 2004-11-16
US20040219753A1 (en) 2004-11-04

Similar Documents

Publication Publication Date Title
US7371669B2 (en) Method of forming a gate of a semiconductor device
US6911707B2 (en) Ultrathin high-K gate dielectric with favorable interface properties for improved semiconductor device performance
US7671426B2 (en) Metal insulator semiconductor transistor using a gate insulator including a high dielectric constant film
CN101064310A (zh) 应用自对准双应力层的cmos结构和方法
CN1841772A (zh) 半导体器件及其制造方法
US20070218624A1 (en) Semiconductor device and method of manufacturing the same
EP1343198A2 (en) Process of forming an ultra-thin gate oxide through decoupled plasma nitridation anneal
CN1542947A (zh) 半导体装置制造方法
CN1873921A (zh) 半导体元件制造方法及电容器的制造方法
US20120261748A1 (en) Semiconductor device with recess gate and method for fabricating the same
CN1131561C (zh) 半导体器件的制造方法
JP4902888B2 (ja) 半導体装置およびその製造方法
KR100543209B1 (ko) Ｓｏｎｏｓ 구조를 갖는 트랜지스터 제조 방법
JP3210455B2 (ja) 半導体装置の製造方法
JP4997809B2 (ja) 半導体装置および半導体装置の製造方法
CN1612307A (zh) 半导体装置的制造方法
KR20080008758A (ko) 반도체 장치의 제조 방법
US20020177327A1 (en) Method for forming a gate dielectric layer by a single wafer process
US8486781B2 (en) Method of manufacturing flash memory device
KR100940440B1 (ko) 반도체 소자의 제조 방법
US20050106794A1 (en) Method of manufacturing a semiconductor device
JP2005252052A (ja) 半導体装置及びその製造方法
CN116417345A (zh) 半导体结构的形成方法
TWI490985B (zh) 製作快閃記憶體元件之方法
JP2008235448A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication