CN1630095A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1630095A
CN1630095A CNA2004100946043A CN200410094604A CN1630095A CN 1630095 A CN1630095 A CN 1630095A CN A2004100946043 A CNA2004100946043 A CN A2004100946043A CN 200410094604 A CN200410094604 A CN 200410094604A CN 1630095 A CN1630095 A CN 1630095A
Authority
CN
China
Prior art keywords
device isolation
isolation layer
epitaxial loayer
active area
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100946043A
Other languages
English (en)
Other versions
CN1630095B (zh
Inventor
林勋
郑舜文
赵源锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1630095A publication Critical patent/CN1630095A/zh
Application granted granted Critical
Publication of CN1630095B publication Critical patent/CN1630095B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

提供半导体器件和制造包括衬底和在衬底中限定衬底的有源区的器件隔离层的半导体器件的方法。器件隔离层具有垂直延伸超过衬底表面的侧壁的垂直突出部分。在有源区中的衬底表面上提供外延层，并延伸到器件隔离层上。外延层与器件隔离层的垂直突出部分的侧壁隔开。在外延层上提供栅极图形，在与栅极图形相对侧的外延层中提供源极/漏极区。

Description

半导体器件及其制造方法
优先权要求
本申请要求2003年11月17日在韩国知识产权局申请的韩国专利申请No.2003-081078的优先权，其全部内容在这里引入作为参考。
技术领域
本发明涉及半导体器件及其制造方法，更具体的，涉及具有在隔离层的凹陷部分形成的源极/漏极的半导体器件及其制造方法。
背景技术
集成电路半导体器件包括具有不同特性的晶体管的组合，以满足用户的特定应用。晶体管通常根据其功能而具有不同的特性，并且可以在几个结构中形成，以提供所需的特性。
作为特殊的例子，为了提供高集成度的存储单元阵列，已经缩小了晶体管的尺寸。随着晶体管变得越来越小，短沟道效应(例如，亚阈值摆动或穿通(punch-through))变得越来越频繁或成为问题。为了减少或防止耗尽区的扩大和/或通过晶体管的源极/漏极结的漏电流引起的穿通，已经提出了在SOI(绝缘体上硅)的晶体管。
图1示出了在SOI(绝缘体上硅)衬底上形成的常规晶体管的结构剖面图。参考图1，SOI衬底包括硅衬底10、在硅衬底10上埋置的氧化物14和在埋置的氧化物14上形成的SOI层16。在SOI层16上形成栅极图形18，在栅极图形18两侧的SOI层16中形成源极/漏极区20。如果充分控制源极/漏极区20的结深度和SOI层16的厚度，则源极/漏极区20被隔离在SOI层16中。如图1所示，由于源极/漏极20的结与埋置的氧化物14接触，所以能够隔离泄漏电流路径，并且减少或防止耗尽区扩大。另外，晶体管可以完全被埋置的氧化物14和器件隔离层隔离，可以减少甚至防止CMOS结构中闭锁(latch-up)的出现。
但是，如图1所示，在SOI衬底上形成的常规晶体管结构中，难以散发漏极电压和电流产生的焦耳热。此外，也难以减小在隔离的SOI层中存储的电荷导致晶体管的阈值电压变化的浮体效应。这些问题可以导致晶体管不能如希望的那样工作或遭受物理损坏。
发明内容
本发明的一部分实施例提供半导体器件和制造包括衬底和在衬底中限定衬底的有源区的器件隔离层的半导体器件的方法。器件隔离层具有垂直延伸超过衬底表面的侧壁的垂直突出部分。在有源区中的衬底表面上提供外延层，并延伸到器件隔离层上。外延层与器件隔离层的垂直突出部分的侧壁隔开。在外延层上提供栅极图形，在与栅极图形相对侧的外延层中提供源极/漏极区。
在本发明的另一个实施例中，衬底的有源区具有突出超过与有源区相邻的器件隔离层的部分的上表面的侧壁。
在本发明的一部分实施例中，在有源区和器件隔离层上提供源极/漏极区，从而在器件隔离层上的源极/漏极区部分的面积大于在有源区上的源极/漏极区部分的面积。在本发明的另一个实施例中，只在器件隔离层上提供源极/漏极区。也可以在有源区和器件隔离层上提供源极/漏极区，从而在器件隔离层上的源极/漏极区部分的面积小于在有源区上的源极/漏极区部分的面积。
在本发明另外的实施例中，有源区包括上部和下部。上部的宽度小于下部的宽度，从而有源区具有阶梯形侧壁。有源区还包括在之间提供异质结的上部和下部。器件隔离层可以延伸到有源区的下部上，到达有源区的上部的侧壁。有源区上部的侧壁可以突出超过靠近有源区的上部的器件隔离层的上表面。
在本发明另外的实施例中，半导体器件和半导体器件的制造方法包括具有第一和第二区的衬底，在衬底上的在第一区中定义第一有源区并具有垂直突出部分的第一器件隔离层、在衬底上的在第二区中定义第二有源区并具有垂直突出部分的第二器件隔离层、在第一有源区和第一器件隔离层上并且与第一器件隔离层的垂直突出部分的侧壁分开的第一外延层、在第二有源区和第二器件隔离层上并且与第二器件隔离层的垂直突出部分的侧壁分开的第二外延层、与第一区的第一外延层交叉放置的第一栅极图形、与第二区的第二外延层交叉放置的第二栅极图形、在与第一有源区相邻的第一器件隔离层上与第一栅极图形相对侧的第一外延层中的第一源极和漏极区以及在与第二栅极图形相对侧的第二外延层中的第二源极和漏极区，并且延伸到第二有源区和第二器件隔离层上，与第二有源区相邻提供。在第二有源区上的第二源极和漏极区部分的面积大于在第二器件隔离层上第二源极和漏极区部分的面积。在本发明的某些实施例中，只在第一器件隔离层上提供第一源极和漏极区。
在本发明另外的实施例中，衬底的第一和第二有源区分别具有突出超过与第一和第二有源区相邻的第一和第二器件隔离层部分的上表面的侧壁。在第一有源区和第一器件隔离层上提供第一源极和第一漏极区，从而在第一器件隔离层上的第一源极和漏极区部分的面积大于在在第一有源区上的第一源极和漏极区部分的面积。
在本发明其它的实施例中，第一和第二有源区分别包括上部和下部。上部的宽度小于下部的宽度，从而第一和第二有源区具有阶梯形侧壁。在上部和下部之间提供异质结。第一和第二器件隔离层可以分别延伸到第一和第二有源区的下部上，到达第一和第二有源区的上部的侧壁。第一和第二有源区上部的侧壁可以分别突出超过靠近第一和第二有源区的上部的第一和第二器件隔离层的上表面。
在本发明的其它实施例中，提供半导体器件和制造包括衬底和在衬底中限定衬底的有源区的器件隔离层的半导体器件的方法。器件隔离层延伸超过衬底的表面，并具有与有源区相邻的凹陷，延伸到大于器件隔离层延伸超过衬底表面的距离的深度。在有源区中的衬底表面上提供外延层，并延伸到器件隔离层中的凹陷上，外延层与凹陷的侧壁的至少一部分隔开。在外延层上提供栅极图形。在与栅极图形相对侧的外延层中提供源极区和漏极区。
在本发明的一部分实施例中，栅极图形与有源区具有基本相同的宽度。在本发明的另一个实施例中，在器件隔离层上的外延层的一部分中提供源极区和漏极区。在衬底的有源区上的外延层的一部分中提供源极区和漏极区部分。在有源区上的外延层的一部分中提供的源极区和漏极区部分的面积小于在器件隔离层上的外延层的一部分中提供的源极区和漏极区部分的面积。在有源区上的外延层的一部分中提供的源极区和漏极区部分的面积大于在器件隔离层上的外延层的一部分中提供的源极区和漏极区部分的面积。
在本发明的其它实施例中，有源区包括上部和下部。上部和下部可以是不同的半导体材料，并提供异质结。上部的尺寸小于下部，从而在下部的侧壁与上部的侧壁之间提供台阶。器件隔离层可以延伸到下部的台阶上，到达上部的侧壁。源极和漏极区可以延伸到有源区的上部中。
本发明的另一个实施例中，外延层具有厚度，并且其中外延层横向延伸到凹陷上的距离对应于外延层的厚度。
附图简要介绍
图1示出了常规绝缘体上硅半导体器件的剖面图。
图2示出了根据本发明的一部分实施例的半导体器件的剖面图。
图3到8示出了根据本发明的一部分实施例的半导体器件的制造方法的剖面图。
图9示出了根据本发明的另一些实施例的半导体器件的剖面图。
图10到15示出了根据本发明的另一些实施例的半导体器件的制造方法的剖面图。
具体实施方式
下文中参考附图更全面地介绍本发明，其中显示出本发明的实施例。但是，本发明不应理解为限定于这里所介绍的实施例。相反，提供这些实施例从而本公开将是彻底和完全的，并且向本领域的技术人员充分地传达本发明的范围。在附图中，为了清楚起见夸大了层和区的厚度。相同的数字表示相同的元件。如在这里所用的术语“和/或”包括所列出的项目中的一个或多个中的任一个及全部组合。
这里所用的术语只是为了介绍特定的实施例，而不是要限定本发明。如在这里所用的，单数形式(“a”、“an”和“the”)也包括复数形式，除非在上下文中有其它明确的说明。还应当理解，当在本说明书中使用“包括”和/或“包含”时，是表示存在所述特征、整数、步骤、操作、元件和/或部件，但不排除存在或增加一个或多个其它特征、整数、步骤、操作、元件、部件和/或组。
应当理解，当提到例如层、区或衬底等元件在或延伸到另一个元件上时，可以直接在或延伸到另一个元件上，或者还存在插入元件。相反，当提到元件直接在或直接延伸到另一个元件上时，则不存在插入元件。还应当理解，当提到一个元件连接到另一个元件上时，可以直接连接到另一个元件上，或者存在插入元件。相反，当提到一个元件直接连接到另一个元件上时，则不存在插入元件。在本说明书中，相同的数字表示相同的元件。
应当理解，虽然在这里使用术语第一、第二等描述各种元件、部件、区、层和/或部分，但是这些元件、部件、区、层和/或部分不应当被这些术语限定。这些术语仅用来将一个元件、部件、区、层或部分与另一个区、层或部分区分开。因此，下面讨论的第一元件、部件、区、层或部分可以称为第二元件、部件、区、层或部分而不脱离本发明的宗旨。
此外，这里可以使用例如“下面”或“底部”和“上面”或“顶部”等关系术语描述一个元件与另一个元件的关系，如在图中所示。应当理解，关系术语是要包含除图中所示方向之外的器件的不同方向。例如，如果将图中的器件倒转，则原来说明在另一个器件下面的器件将会在另一个器件的上面。因此，示范性的术语“下面”根据图的特定方向可以包括“下面”和“上面”两种方向。同样，如果在一个图中的器件倒转，则原来说明在另一个器件之下的器件将会在另一个器件之上。因此，示范性的术语“之下”包括之下和之上两个方向。
这里，参考示意性示出本发明的理想化实施例的剖面图介绍本发明的实施例。因此，例如，制造技术和/或公差可以导致图示形状的变化。因此，本发明的实施例不应当理解为限定这里所示的区域的特定形状，而应当包括例如由于制造引起的形状的偏离。例如显示为矩形的蚀刻区一般具有倒角或曲线特征。因此，在图中所示的区域实际上是示意性的，并且它们的形状不是要显示出器件区域的实际形状，而且不是要限定本发明的范围。
除非有其它定义，否则这里所用的所有术语(包括技术和科学术语)与本发明所属领域中的技术人员通常所理解的意思相同。还应当理解，例如在通常使用的字典中定义的那些术语应当解释为与相关领域的上下文中的意思相一致的意思，而不应当解释为理想化或过分正式的意义，除非这里明确地这样定义。
图2是根据本发明的一些实施例的半导体器件的剖面图。参考图2，半导体器件包括第一和第二区A和B，分别提供具有不同驱动特性的晶体管。在第一区A中形成短沟道效应受到关注的晶体管。例如，区A对应于存储器件的单元阵列区。在第二区B中，可以提供具有较大尺寸和较高驱动能力的晶体管。在第二区B中，提供焦耳热散发和浮体效应而不是短沟道效应受到关注的晶体管。例如，可以在第二区B中形成存储器件的高电压或大电流驱动晶体管和/或逻辑电路的高频和/或功率晶体管。
在半导体衬底50上形成器件隔离层54，在第一区A中限定第一有源区53a。器件隔离层54具有带侧壁54s的突出部分，并垂直延伸超过第一有源区53a的第一表面53s，还提供与第一有源区53a相邻的凹陷。在第一有源区53a的第一表面53s上形成外延层56。外延层56具有从第一有源区53a延伸到器件隔离层54上的部分。外延层56的侧壁与器件隔离层54的突出部分的侧壁54s隔开距离D。在本发明的特定实施例中，距离D足够大，从而减小和/或最小化在器件隔离层54上形成外延层56引起的应力。距离D应当足够大，例如，考虑制造公差，以提供外延层与器件隔离层54的侧壁54s之间的隔离。但是，在本发明的一些实施例中，距离D不是很大，从而显著增加器件的总尺寸。
与外延层56交叉放置第一栅极图形58a。在第一栅极图形58a的两侧的外延层56中形成第一源极/漏极区60a。为了减小或者最小化由于第一源极/漏极区60a的耗尽区的扩大和结漏电流引起的穿通，在本发明的一些实施例中，第一源极/漏极区60a的下部结仅接触器件隔离层54。因此，在本发明的一些实施例中，第一栅极图形58a的宽度与第一有源区53a的宽度相同。
在第一源极/漏极区60a的下部结接触有源区53a和器件隔离层54的本发明的实施例中，第一源极/漏极区60a仍然抑制由于耗尽区扩大引起的穿通。例如，如果在器件隔离层54上的第一源极/漏极区60a的部分的尺寸大于在第一有源区53a上的第一源极/漏极区60a的部分的尺寸，则仍然能够抑制穿通。在这种情况下，可以在第一有源区53a上形成第一源极/漏极区60a的一部分，并且第一有源区53a具有延伸超过与第一有源区53a相邻的器件隔离层54的上表面的侧壁。由于在第一有源区53a的侧壁上生长外延层56，所以外延层56的厚度在垂直和横向是相同的。如果外延层56与器件隔离层54的突出部分的侧壁54s接触，则在接触部分附近由于应力可能产生缺陷。结果，这可能在晶体管中引起泄漏电流。因此，在本发明的一些实施例中，外延层56的侧壁与隔离层54的突出侧壁54s间隔距离D。
仍如图2所示，也可以在第二区B的宽有源区中形成晶体管。因此，可以在第二区B上形成具有较大电流驱动能力的晶体管。在第二区B上形成器件隔离层54，定义第二有源区53b。器件隔离层54具有垂直延伸超过第二有源区53b的第一表面53t的突出部分，还提供与第一有源区53b相邻的凹陷。在第二有源区53b的第一表面53t上形成外延层56。外延层56具有延伸到定义第二有源区53b的器件隔离层54上的部分。外延层56的侧壁与器件隔离层54的垂直突出部分的垂直侧壁54s隔开距离D。在本发明的特定实施例中，距离D足够大，从而减小和/或最小化在器件隔离层54上形成外延层56引起的应力。在外延层56上形成第二栅极图形58b，并且在第二栅极图形58b的两侧的外延层56中形成第二源极/漏极区60b。
为了有效散发在工作的晶体管中产生的焦耳热，在本发明的一些实施例中，第二有源区53b比晶体管的沟道宽。因此，在本发明的一些实施例中，第二有源区53b的尺寸大于第二栅极图形58b的尺寸。此外，可以在第二有源区53b中形成第二源极/漏极区60b。
图3到8示出了根据本发明的一些实施例制造半导体器件的剖面图。参考图3，分别在衬底50的第一和第二区A和B上形成第一和第二掩模图形52a和52b。第一和第二掩模图形52a和52b可以包括氮化硅。
参考图4，用第一和第二掩模图形52a和52b作为蚀刻掩模，形成在第一和第二区A和B上分别定义第一和第二有源区53a和53b的沟槽。在沟槽中形成绝缘层，从而在第一和第二区A和B中形成器件隔离层54。并且在一些实施例中，可以形成器件隔离层54，填充沟槽。在一些实施例中，在沟槽的内壁上形成热氧化物和氮化硅衬里之后形成器件隔离层54。器件隔离层54具有与第一和第二掩模图形52a和52b接触的上部侧壁。
参考图5，去掉第一和第二掩模图形52a和52b。器件隔离层54可以具有从衬底50的上表面突出的上部侧壁54s。在牺牲氧化工艺或清洁工艺期间器件隔离层54的上部侧壁54s可能横向凹陷。
参考图6，器件隔离层54s凹陷，从而局部暴露出第一和第二有源区53a和53b的侧壁的一部分。可以使用各向同性蚀刻工艺使器件隔离层54凹陷。突出的侧壁54s横向凹陷，以提供有源区的边界与器件隔离层的突出侧壁54之间的间隔。
参考图7，使用选择性外延生长方法在第一和第二有源区53a和53b上形成外延层56。外延层56在第一和第二有源区53a和53b上向上和横向生长。外延层56横向延伸到与有源区53a和53b相邻的隔离层54的上部。由此，外延层56沿器件隔离层54的突出侧壁54s的方向生长。如果外延层56的生长界面与器件隔离层54的突出侧壁54s接触，则由于压缩应力会引起缺陷。因此，在本发明的一些实施例中，例如，外延层与突出侧壁54s隔开，例如，在器件隔离层54的突出侧壁54s与外延层56之间提供距离D。
在一些实施例中，外延层延伸到隔离层上的部分的尺寸与外延层总尺寸的比是有源区尺寸的倒数。因此，在定义第一和第二有源区53a和53b的位置时应到考虑所需的晶体管的特性以及由此所需的尺寸。换句话说，在形成要求抑制短沟道效应的晶体管的区域中定义小尺寸的有源区。在形成要求焦耳热散发和抑制浮体效应的晶体管的区域中定义大尺寸的有源区。
参考图8，形成与第一区A的外延层56交叉的第一栅极图形58a，形成与第二区B的外延层56交叉的第二栅极图形58b。在一些实施例中，第一栅极图形58a的宽度大于等于第一有源区53a的宽度。第二栅极图形58b的宽度小于第二有源区53b的宽度。栅极图形的宽度与晶体管的特性密切相关。因此，第一有源区53a可以定义得比第一栅极图形58a窄，第二有源区53b可以定义得比第二栅极图形58b宽。
杂质注入在第一和第二栅极图形58a和58b两侧的外延层56中，形成第一和第二源极/漏极区(参看图2中的60a和60b)。在本发明的一些实施例中，为了抑制短沟道效应，第一源极/漏极(参看图2中的60a)的下部结只接触器件隔离层54，和/或在器件隔离层54上的第一源极/漏极的区域比第一有源区53a上的第一源极/漏极的区域宽。另外，在一些实施例中，为了改善焦耳热发散和抑制浮体效应，在第二有源区53b上的第二源极/漏极的上部区域比在器件隔离层54上的第二源极/漏极的区域宽(参看图2中的60b)。
晶体管的工作特性一般依赖于源极/漏极区的尺寸以及栅极图形的宽度和长度。因此，从源极/漏极区的尺寸以及栅极图形的宽度和长度来看，可以定义第一和第二有源区53a和53b的尺寸以及延伸到器件隔离层54上的外延层56的尺寸。结果，能够分别控制在器件隔离层54上的第一和第二源极/漏极区的比(参看图2中的60a和60b)。
图9是根据本发明其它实施例的半导体器件的剖面图。参考图9，根据本发明其它实施例的半导体器件可以包括第一和第二区A和B，分别形成具有不同驱动特性的晶体管。在第一区A中，形成可能受到短沟道效应影响的晶体管。例如，存储器件的单元阵列区可以对应于第一区A。在第二区B中，可以形成具有较高驱动能力的晶体管。在这种情况下，晶体管可能受到焦耳热散发和浮体效应而不是短沟道效应的影响。例如，可以在第二区B中形成存储器件的高电压或大电流驱动晶体管或逻辑电路的高频或功率晶体管。
在半导体衬底70上形成器件隔离层74，分别在第一区和第二区A和B中限定第一有源区73a和第二有源区73b。第一和第二有源区73a和73b具有阶梯形侧壁，上部的宽度比下部的宽度窄。如果第一和第二有源区73a和73b的上部和下部用不同的半导体形成，则可以在不同半导体制造工艺中形成阶梯形侧壁。例如，第一和第二有源区73a和73b的下部可以是硅衬底70，而第一和第二有源区73a和73b的上部可以是硅-锗71。因此，第一和第二有源区73a和73b分为具有异质结的上部和下部。
器件隔离层74具有垂直延伸超过第一和第二有源区73a和73b的上表面的突出部分，还提供与第一和第二有源区73a和73b相邻的凹陷。器件隔离层74的侧壁沿有源区的侧壁延伸，并且与各个有源区73a和73b的上部侧壁71s接触。在第一和第二有源区73a和73b上形成外延层76。外延层76具有延伸到相邻的器件隔离层74的上部上的部分。在第一和第二区A和B上与各个外延层76交叉放置第一和第二栅极图形78a和78b。在第一栅极图形78a的两侧的外延层76中形成第一源极/漏极区80a，并且在第二栅极图形78b的两侧的外延层76中形成第二源极/漏极区80b。
为了减小或者最小化第一源极/漏极区80a的结漏电流和耗尽区的扩大引起的穿通，在本发明的一些实施例中，第一源极/漏极区80a的下部结仅接触器件隔离层74。因此，第一栅极图形78a的宽度大于等于第一有源区73a的宽度。但是，在第一源极/漏极区80a的下部结不仅接触器件隔离层74的本发明的一些实施例中，通过使第一源极/漏极区80a在器件隔离层74上的部分的尺寸大于第一源极/漏极区80a在第一有源区73a上的部分的尺寸，第一源极/漏极区80a可以完全抑制由于耗尽区的扩大和漏电流引起的穿通。在这种情况下，可以在第一有源区73a的半导体层71中形成第一源极/漏极区80a的一部分。
为了有效地发散在工作中的晶体管中产生的焦耳热，在本发明的一些实施例中，第二有源区73b比晶体管的沟道宽。因此，第二有源区73b的尺寸大于第二源极/漏极区80b的尺寸。可以在第二有源区73b的半导体层71中形成第二源极/漏极区80b的一部分。
第一和第二有源区73a和73b具有从相邻的器件隔离层74中突出的的上部侧壁。由于在突出侧壁上生长外延层76，所以在垂直和横向具有相同的厚度。如果外延层76与器件隔离层的垂直突出侧壁接触，则在接触部分附近由于应力可能产生缺陷。结果，这可能在晶体管中引起泄漏电流。因此，在本发明的一些实施例中，外延层76的侧壁与相邻的隔离层74的垂直突出侧壁间隔距离D’。
图10到15示出了根据本发明的其它实施例的半导体器件的制造方法的剖面图。参考图10，形成相对于衬底70具有蚀刻选择性的半导体层71。在衬底70上限定第一和第二区A和B。在半导体层71上形成第一和第二掩模图形72a和72b。第一和第二掩模图形72a和72b可以包括氮化硅。半导体衬底70可以是硅衬底。半导体层71相对于硅具有蚀刻选择性，并且可以由例如硅-锗形成。在各向同性或各向异性蚀刻工艺中，硅-锗与硅相比具有更高的蚀刻速度。
参考图11，用第一和第二掩模图形72a和72b作为蚀刻掩模，形成在第一和第二区A和B上分别定义第一和第二有源区73a和73b的沟槽。当形成沟槽时，侧壁71s凹陷。结果，在第一和第二掩模图形72a和72b的下面具有下切(under-cut)区。因此，第一和第二有源区73a和73b分为上部和下部，并在衬底70与半导体层71之间的异质结处具有阶梯形侧壁。在一些实施例中，在沟槽中提供绝缘层，并填充沟槽，在第一和第二区A和B上形成器件隔离层74。在沟槽中形成热氧化物层和氮化硅衬里之后，通过用绝缘层填充沟槽形成器件隔离层74。在一些实施例中，器件隔离层74延伸进入并填充位于第一和第二掩模图形72a和72b下面的下切区。结果，器件隔离层74具有形状沿掩模图形72a和72b和有源区73a和73b的上部侧壁的上部侧壁。
参考图12，去掉第一和第二掩模图形72a和72b。器件隔离层74的上部侧壁74s可以从半导体层71中突出。通过牺牲氧化工艺和/或清洁工艺，器件隔离层74的上部侧壁74s可以横向凹陷。由于在第一和第二掩模图形72a和72b下面形成下切区，所以器件隔离层74的上部可以分为对应于延伸到下切中的部分的水平部分和对应于垂直突出部分的垂直部分。
参考图13，通过凹陷器件隔离层74，进一步暴露出第一和第二有源区73a和73b的侧壁的一部分。可以使用各向同性蚀刻工艺使器件隔离层74凹陷。突出的侧壁74s横向凹陷，从而提供有源区73a和73b的边界与器件隔离层74的突出侧壁74s之间提供预定的距离。
参考图14，使用选择性外延生长方法在第一和第二有源区73a和73b上生长外延层76。外延层76可以在第一和第二有源区73a和73b上向上和横向生长。外延层76横向延伸到相邻的器件隔离层74的上部。如果外延层的生长部分与器件隔离层的垂直突出侧壁74s接触，则由于压缩应力会产生缺陷。因此，在本发明的一些实施例中，器件隔离层74的垂直突出部分的侧壁74s与外延层76之间间隔距离D’。
在本发明的特定实施例中，距离D’足够大，从而减小和/或最小化在器件隔离层74上形成外延层76引起的应力。距离D’应当足够大，例如，考虑制造公差，以提供外延层与器件隔离层74的侧壁74s之间的隔离。但是，在本发明的一些实施例中，距离D’不是很大，从而显著增加器件的总尺寸。
在一些实施例中，外延层延伸到隔离层上的部分的尺寸与外延层总尺寸之比是有源区尺寸的倒数。因此，在定义第一和第二有源区73a和73b的位置时应到考虑所需的晶体管的特性以及由此所需的尺寸。换句话说，在形成要求抑制短沟道效应的晶体管的区域中定义小尺寸的有源区。在形成要求焦耳热散发和抑制浮体效应的晶体管的区域中定义大尺寸的有源区。
参考图15，形成与第一区A的外延层76交叉的第一栅极图形78a，形成与第二区B的外延层76交叉的第二栅极图形78b。在本发明一些实施例中，第一栅极图形78a的宽度大于等于第一有源区73a的宽度。第二栅极图形78b的宽度小于第二有源区73b的宽度。栅极图形78a和78b的宽度与晶体管的特性密切相关。因此，为了提供所需的晶体管特性，可以制定栅极图形78a和78b的宽度，并且第一有源区73a可以定义得比第一栅极图形78a窄，第二有源区73b可以定义得比第二栅极图形78b宽。
杂质注入到与第一和第二栅极图形78a和78b相邻的外延层76中，形成第一和第二源极/漏极(参看图9中的80a和80b)。在本发明的一些实施例中，为了抑制短沟道效应，第一源极/漏极(参看图9中的80a)的下部结只接触器件隔离层74，或接触比与第一有源区73a上部区域接触的第一源极/漏极的部分宽的器件隔离层74上的区域的第一源极/漏极的部分。另外，在本发明的一些实施例中，为了改善焦耳热发散和/或抑制浮体效应，接触第二有源区73b的上部区域的第二源极/漏极的部分比与器件隔离层74接触的第二源极/漏极的部分宽(参看图9中的80b)。
晶体管的工作特性依赖于源极/漏极的尺寸以及栅极图形的宽度和长度。因此，为了提供具有所需特性的晶体管，可以确定源极/漏极的尺寸以及栅极图形的宽度和长度，定义第一和第二有源区73a和73b的尺寸以及到器件隔离层74上的外延层76的范围，以提供这种尺寸。结果，能够分别控制在器件隔离层74上的第一和第二源极/漏极部分(参看图9中的80a和80b)与第一和第二源极/漏极的总尺寸之比，从而提供具有所需特性的晶体管。
如上所述，在本发明的一些实施例中，外延层延伸到有源区上的器件隔离层的上部。在器件隔离层上的外延层上形成源极/漏极区。结果，在本发明的一些实施例中，能够减小或抑制短沟道效应。此外，根据本发明的一些实施例，在具有大电流驱动能力的晶体管中，可以改善焦耳热发散，并且减小或抑制浮体效应。在需要抑制短沟道效应的晶体管中，能够同时抑制短沟道效应以及焦耳热发散和/或浮体效应。
此外，根据晶体管的尺寸，可以完全控制抑制短沟道效应、改善焦耳热发散和浮体效应。外延层的尺寸与在器件隔离层上的外延层部分的比可以与有源区的宽度成反比。因此，能够在具有大电流驱动能力的晶体管中抑制短沟道效应、改善焦耳热发散和/或抑制浮体效应。
虽然参考两个不同尺寸的有源区介绍了本发明的实施例，但是正如本领域的普通技术人员所理解的，可以单独提供不同尺寸的有源区的每一个或者具有其它尺寸的有源区。因此，本发明的实施例可以提供如图1到15所示器件的组合和/或子组合。
在附图和说明书中，公开了本发明的实施例，虽然采用了特殊术语，但是仅用他们的普通和描述性的意思，而不用作限定的目的，本发明的范围由下面的权利要求书阐述。

Claims (61)

1.一种半导体器件包括：
衬底；
在衬底中限定衬底的有源区的器件隔离层，器件隔离层具有垂直延伸超过衬底表面的侧壁的垂直突出部分；
在有源区中的衬底表面上的外延层，并延伸到器件隔离层上，外延层与垂直突出部分的侧壁隔开；
在外延层上的栅极图形；以及
在与栅极图形相对侧的外延层中的源极/漏极区。
2.根据权利要求1的半导体器件，其中衬底的有源区具有突出超过与有源区相邻的器件隔离层的侧壁。
3.根据权利要求1的半导体器件，其中在有源区和器件隔离层上的外延层中提供源极/漏极区，并且其中在器件隔离层上的源极/漏极区部分的面积大于在有源区上的源极/漏极区部分的面积。
4.根据权利要求1的半导体器件，其中有源区包括上部和下部，上部的宽度小于下部的宽度，从而有源区具有阶梯形侧壁。
5.根据权利要求1的半导体器件，其中有源区包括在之间提供异质结的上部和下部。
6.根据权利要求5的半导体器件，其中上部的宽度小于下部的宽度。
7.根据权利要求5的半导体器件，其中器件隔离层延伸到有源区的下部上，到达有源区的上部的侧壁。
8.根据权利要求7的半导体器件，其中有源区上部的侧壁突出超过靠近有源区的上部的器件隔离层的上表面。
9.根据权利要求1的半导体器件，其中只在器件隔离层上的外延层中提供源极/漏极区。
10.根据权利要求1的半导体器件，其中在有源区和器件隔离层上提供源极/漏极区，并且其中在器件隔离层上的源极/漏极区部分的面积小于在有源区上的源极/漏极区部分的面积。
11.一种半导体器件，包括：
具有第一和第二区的衬底；
在衬底上的第一区中定义第一有源区并具有垂直突出部分的第一器件隔离层；
在衬底上的第二区中定义第二有源区并具有垂直突出部分的第二器件隔离层；
在第一有源区和第一器件隔离层上并且与第一器件隔离层的垂直突出部分的侧壁分开的第一外延层；
在第二有源区和第二器件隔离层上并且与第一器件隔离层的垂直突出部分的侧壁分开的第二外延层；
与第一区的第一外延层交叉放置的第一栅极图形；
与第二区的第二外延层交叉放置的第二栅极图形；
在与第一有源区相邻的第一器件隔离层上与第一栅极图形相对侧的第一外延层中的第一源极和漏极区；以及
在与第二栅极图形相对侧的第二外延层中的第二源极和漏极区，并且延伸到与第二有源区相邻的第二有源区和第二器件隔离层上，其中在第二有源区上的第二源极和漏极区部分的面积大于在第二器件隔离层上的第二源极和漏极区部分的面积。
12.根据权利要求11的半导体器件，其中衬底的第一和第二有源区分别具有突出超过与第一和第二有源区相邻的第一和第二器件隔离层的侧壁。
13.根据权利要求11的半导体器件，其中在第一有源区和第一器件隔离层上提供第一源极和第一漏极区，并且其中在第一器件隔离层上的第一源极和漏极区部分的面积大于在在第一有源区上的第一源极和漏极区部分的面积。
14.根据权利要求11的半导体器件，其中第一和第二有源区分别包括上部和下部，其中上部的宽度小于下部的宽度，从而第一和第二有源区具有阶梯形的侧壁。
15.根据权利要求11的半导体器件，其中第一和第二有源区分别包括在之间提供异质结的上部和下部。
16.根据权利要求15的半导体器件，其中上部的宽度小于下部的宽度。
17.根据权利要求15的半导体器件，其中第一和第二器件隔离层分别延伸到第一和第二有源区的下部上，到达第一和第二有源区的上部的侧壁。
18.根据权利要求17的半导体器件，其中第一和第二有源区上部的侧壁分别突出超过靠近第一和第二有源区的上部的第一和第二器件隔离层的上表面。
19.根据权利要求11的半导体器件，其中只在第一器件隔离层上的第一外延层中提供第一源极和漏极区。
20.一种半导体器件，包括：
衬底；
在衬底中限定衬底的有源区的器件隔离层，器件隔离层延伸超过衬底的表面，并具有与有源区相邻的凹陷，延伸到大于器件隔离层延伸超过衬底表面的距离的深度；
在有源区中的衬底表面上的外延层，并延伸到器件隔离层中的凹陷上，外延层与凹陷的侧壁的至少一部分隔开；
在外延层上的栅极图形；以及
在与栅极图形相对侧的外延层中的源极区和漏极区。
21.根据权利要求20的半导体器件，其中栅极图形与有源区具有基本相同的宽度。
22.根据权利要求20的半导体器件，其中在器件隔离层上的外延层部分中提供源极区和漏极区。
23.根据权利要求22的半导体器件，其中在器件隔离层上的外延层部分中仅提供源极和漏极区。
24.根据权利要求22的半导体器件，其中在衬底的有源区上的外延层部分中也提供源极区和漏极区部分。
25.根据权利要求24的半导体器件，其中在有源区上的外延层部分中提供的源极区和漏极区部分的面积小于在器件隔离层上的外延层部分中提供的源极区和漏极区部分的面积。
26.根据权利要求24的半导体器件，其中在有源区上的外延层部分中提供的源极区和漏极区部分的面积大于在器件隔离层上的外延层部分中提供的源极区和漏极区部分的面积。
27.根据权利要求20的半导体器件，其中有源区包括上部和下部。
28.根据权利要求27的半导体器件，其中上部和下部为不同的半导体材料，并提供异质结。
29.根据权利要求27的半导体器件，其中上部的尺寸小于下部，从而在下部的侧壁与上部的侧壁之间提供台阶，并且其中器件隔离层延伸到下部的台阶上，到达上部的侧壁。
30.根据权利要求27的半导体器件，其中源极和漏极区延伸到有源区的上部中。
31.根据权利要求20的半导体器件，其中外延层具有厚度，并且其中外延层横向延伸到凹陷上的距离对应于外延层的厚度。
32.一种制造半导体器件的方法，包括：
在衬底上形成掩模图形；
用掩模图形作为蚀刻掩模构图衬底，形成定义有源区的沟槽；
在沟槽中形成绝缘层，以提供器件隔离层，其中器件隔离层具有与掩模图形接触的上部侧壁；
去掉掩模图形，暴露出器件隔离层的上部侧壁；
横向凹陷器件隔离层的上部侧壁；
在有源区上形成外延层，其中所形成的外延层延伸到器件隔离层上，并且与器件隔离层凹陷的上部侧壁间隔开；
在外延层上形成栅极图形；以及
在栅极图形两侧的外延层中注入杂质离子，形成源极和漏极区。
33.根据权利要求32的方法，还包括垂直凹陷器件隔离层的一部分，以暴露出有源区的上部侧壁的一部分；并且
其中在有源区的上表面和上部侧壁的暴露部分上形成外延层。
34.根据权利要求32的方法，其中形成外延层以为器件隔离层上的源极和漏极区部分提供比在有源区上的源极和漏极区部分更大的面积。
35.根据权利要求32的方法，其中形成沟槽，从而在掩模图形下的有源区的上部侧壁横向凹陷，形成下切区，并且
其中所形成的绝缘层延伸到下切区中。
36.根据权利要求32的方法，其中形成外延层以为器件隔离层上的源极和漏极区部分提供比在有源区上的源极和漏极区部分更小的面积。
37.一种制造半导体器件的方法，包括：
在硅衬底上形成硅-锗层；
在硅-锗层上形成掩模图形；
随后用掩模图形作为蚀刻掩模，构图硅-锗层和硅衬底的一部分，形成定义有源区的沟槽，其中硅-锗层横向凹陷，在掩模图形下面形成下切区；
在沟槽中形成绝缘层，以形成具有与掩模图形接触的上部侧壁的器件隔离层；
去掉掩模图形，暴露出器件隔离层的上部侧壁；
横向凹陷器件隔离层的上部侧壁；
在有源区上形成外延层，并延伸到器件隔离层上，外延层与器件隔离层凹陷的上部侧壁间隔开；
与外延层交叉形成栅极图形；以及
在栅极图形两侧的外延层中注入杂质离子，形成源极和漏极区。
38.根据权利要求37的方法，还包括垂直凹陷器件隔离层的一部分，以暴露出有源区的上部侧壁的一部分；并且
其中在有源区的上表面和暴露的上部侧壁上形成外延层。
39.根据权利要求37的方法，其中形成外延层以为器件隔离层上的源极和漏极区部分提供比在有源区上的源极和漏极区部分更大的面积。
40.根据权利要求37的方法，其中形成外延层以为器件隔离层上的源极和漏极区部分提供比在有源区上的源极和漏极区部分更小的面积。
41.一种制造半导体器件的方法，包括：
分别在衬底的第一和第二区上形成第一和第二掩模图形；
用第一和第二掩模图形作为蚀刻掩模构图衬底，在第一和第二区上分别形成定义第一和第二有源区的沟槽；
在沟槽中形成绝缘层，以提供第一和第二器件隔离层，其中每个器件隔离层分别具有与第一和第二掩模图形接触的上部侧壁；
去掉第一和第二掩模图形，暴露出第一和第二器件隔离层的上部侧壁；
横向凹陷第一和第二器件隔离层的上部侧壁；
在第一有源区和第一器件隔离层上形成第一外延层，并且与第一器件隔离层凹陷的上部侧壁间隔开；
在第二有源区和第二器件隔离层上形成第二外延层，并且与第二器件隔离层凹陷的上部侧壁间隔开；
形成与第一外延层交叉的第一栅极图形；
形成与第二外延层交叉的第二栅极图形；以及
在第一外延层中注入杂质离子，在与第一有源区相邻的第一器件隔离层上的第一栅极图形的相对侧的第一外延层中提供第一源极和漏极区；以及
在第二外延层中注入杂质离子，在第二栅极图形相对侧的第二外延层中提供第二源极和漏极区，并且延伸到与第二有源区相邻的第二有源区和第二器件隔离层上，其中在第二有源区上的第二源极和漏极区部分的面积大于在第二器件隔离层上的第二源极和漏极区部分的面积。
42.根据权利要求41的方法，其中在第一有源区和第一器件隔离区上提供第一源极和第一漏极区，并且其中在第一器件隔离层上的第一源极和漏极区部分的面积大于在第一有源区上的第一源极和漏极区部分的面积。
43.根据权利要求41的方法，其中在第一器件隔离层上的第一外延层部分中仅提供第一源极和第一漏极区。
44.根据权利要求41的方法，还包括垂直凹陷第一和第二器件隔离层的一部分，以暴露出第一和第二有源区的上部侧壁的一部分；并且
其中在有源区的上表面和上部侧壁的暴露部分上形成第一和第二外延层。
45.根据权利要求41的方法，其中形成沟槽，从而在第一和第二有源区的上部侧壁形成下切区，在第一和第二掩模图形下提供横向凹陷，并且
其中所形成的第一和第二器件隔离层延伸到下切区中。
46.一种制造半导体器件的方法，包括以下步骤：
在硅衬底上形成硅-锗层；
在形成硅-锗层的衬底的第一和第二区上分别形成第一和第二掩模图形；
用第一和第二掩模图形作为蚀刻掩模，构图硅-锗层和硅衬底，形成定义第一和第二有源区的沟槽，其中硅-锗层横向凹陷，在第一和第二掩模图形下面形成下切区；
在沟槽中形成绝缘层，以形成具有分别与第一和第二掩模图形接触的上部侧壁的第一和第二器件隔离层；
去掉第一和第二掩模图形，暴露出第一和第二器件隔离层的上部侧壁；
横向凹陷第一和第二器件隔离层的上部侧壁；
在第一有源区和第一器件隔离层上形成第一外延层，并与第一器件隔离层凹陷的上部侧壁间隔开；
在第二有源区和第二器件隔离层上形成第二外延层，并与第二器件隔离层凹陷的上部侧壁间隔开；
与第一外延层交叉形成第一栅极图形；
与第二外延层交叉形成第二栅极图形；以及
在第一外延层中注入杂质离子，在与第一有源区相邻的第一器件隔离层上的第一栅极图形的相对侧的第一外延层中提供第一源极和漏极区；以及
在第二外延层中注入杂质离子，在第二栅极图形相对侧的第二外延层中提供第二源极和漏极区，并且延伸到与第二有源区相邻的第二有源区和第二器件隔离层上，其中在第二有源区上的第二源极和漏极区部分的面积大于在第二器件隔离层上的第二源极和漏极区部分的面积。
47.根据权利要求46的方法，其中在第一有源区和第一器件隔离区上提供第一源极和第一漏极区，并且其中在第一器件隔离层上的第一源极和漏极区部分的面积大于在第一有源区上的第一源极和漏极区部分的面积。
48.根据权利要求46的方法，其中在第一器件隔离层上的第一外延层部分中仅提供第一源极和第一漏极区。
49.根据权利要求46的方法，还包括垂直凹陷第一和第二器件隔离层的一部分，以暴露出第一和第二有源区的上部侧壁的一部分；并且
其中在第一和第二有源区的上表面和上部侧壁的暴露部分上形成第一和第二外延层。
50.一种半导体器件的制造方法，包括：
在限定衬底的有源区的衬底中形成器件隔离层，器件隔离层延伸超过衬底的表面，并具有与有源区相邻的凹陷，延伸到大于器件隔离层延伸超过衬底表面的距离的深度；
在有源区中的衬底表面上形成外延层，并延伸到器件隔离层中的凹陷上，外延层与凹陷的侧壁的至少一部分隔开；
在外延层上形成栅极图形；以及
在与栅极图形相对侧的外延层中形成源极区和漏极区。
51.根据权利要求50的方法，其中栅极图形与有源区具有基本相同的宽度。
52.根据权利要求50的方法，其中在器件隔离层上的外延层部分中形成源极区和漏极区。
53.根据权利要求52的方法，其中在器件隔离层上的外延层部分中仅形成源极和漏极区。
54.根据权利要求52的方法，其中在衬底的有源区上的外延层部分中也形成源极区和漏极区部分。
55.根据权利要求54的方法，其中在有源区上的外延层部分中形成的源极区和漏极区部分的面积小于在器件隔离层上的外延层部分中形成的源极区和漏极区部分的面积。
56.根据权利要求54的方法，其中在有源区上的外延层部分中形成的源极区和漏极区部分的面积大于在器件隔离层上的外延层部分中形成的源极区和漏极区部分的面积。
57.根据权利要求50的方法，其中有源区包括上部和下部。
58.根据权利要求57的方法，其中上部和下部为不同的半导体材料，并提供异质结。
59.根据权利要求57的方法，其中上部的尺寸小于下部，从而在下部的侧壁与上部的侧壁之间提供台阶，并且其中器件隔离层延伸到下部的台阶上，到达上部的侧壁。
60.根据权利要求57的方法，其中所形成的源极和漏极区延伸到有源区的上部中。
61.根据权利要求50的方法，其中外延层具有厚度，并且其中外延层横向延伸到凹陷上的距离对应于外延层的厚度。
CN2004100946043A 2003-11-17 2004-11-16 半导体器件及其制造方法 Active CN1630095B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2003-0081078 2003-11-17
KR10-2003-0081078A KR100521383B1 (ko) 2003-11-17 2003-11-17 소자분리막 상에 형성된 소오스/드레인을 갖는 반도체소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
CN1630095A true CN1630095A (zh) 2005-06-22
CN1630095B CN1630095B (zh) 2011-01-26

Family

ID=34567766

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004100946043A Active CN1630095B (zh) 2003-11-17 2004-11-16 半导体器件及其制造方法

Country Status (3)

Country Link
US (2) US7193276B2 (zh)
KR (1) KR100521383B1 (zh)
CN (1) CN1630095B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104218040A (zh) * 2013-05-31 2014-12-17 瑞萨电子株式会社 半导体装置及其制造方法
CN104425604A (zh) * 2013-09-04 2015-03-18 中芯国际集成电路制造(上海)有限公司 晶体管及晶体管的形成方法
CN113224158A (zh) * 2020-02-04 2021-08-06 联芯集成电路制造(厦门)有限公司 半导体晶体管及其制作方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7547945B2 (en) 2004-09-01 2009-06-16 Micron Technology, Inc. Transistor devices, transistor structures and semiconductor constructions
JP2006173491A (ja) * 2004-12-17 2006-06-29 Fujitsu Ltd 半導体装置およびその製造方法
US7244659B2 (en) * 2005-03-10 2007-07-17 Micron Technology, Inc. Integrated circuits and methods of forming a field effect transistor
US7384849B2 (en) 2005-03-25 2008-06-10 Micron Technology, Inc. Methods of forming recessed access devices associated with semiconductor constructions
US7282401B2 (en) 2005-07-08 2007-10-16 Micron Technology, Inc. Method and apparatus for a self-aligned recessed access device (RAD) transistor gate
US7867851B2 (en) 2005-08-30 2011-01-11 Micron Technology, Inc. Methods of forming field effect transistors on substrates
US7572705B1 (en) * 2005-09-21 2009-08-11 Advanced Micro Devices, Inc. Semiconductor device and method of manufacturing a semiconductor device
US7700441B2 (en) * 2006-02-02 2010-04-20 Micron Technology, Inc. Methods of forming field effect transistors, methods of forming field effect transistor gates, methods of forming integrated circuitry comprising a transistor gate array and circuitry peripheral to the gate array, and methods of forming integrated circuitry comprising a transistor gate array including first gates and second grounded isolation gates
KR100722939B1 (ko) * 2006-05-10 2007-05-30 삼성전자주식회사 반도체 장치 및 그 형성 방법
US7772060B2 (en) * 2006-06-21 2010-08-10 Texas Instruments Deutschland Gmbh Integrated SiGe NMOS and PMOS transistors
US7602001B2 (en) 2006-07-17 2009-10-13 Micron Technology, Inc. Capacitorless one transistor DRAM cell, integrated circuitry comprising an array of capacitorless one transistor DRAM cells, and method of forming lines of capacitorless one transistor DRAM cells
US20080017931A1 (en) * 2006-07-19 2008-01-24 Hung-Lin Shih Metal-oxide-semiconductor transistor device, manufacturing method thereof, and method of improving drain current thereof
US7772632B2 (en) * 2006-08-21 2010-08-10 Micron Technology, Inc. Memory arrays and methods of fabricating memory arrays
US7589995B2 (en) * 2006-09-07 2009-09-15 Micron Technology, Inc. One-transistor memory cell with bias gate
KR100781548B1 (ko) * 2006-11-03 2007-12-03 삼성전자주식회사 반도체 집적 회로 장치 및 그 제조 방법
KR100836764B1 (ko) * 2007-01-02 2008-06-10 삼성전자주식회사 반도체 장치 및 그 형성 방법
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
KR100905783B1 (ko) * 2007-10-31 2009-07-02 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
KR101592505B1 (ko) * 2009-02-16 2016-02-05 삼성전자주식회사 반도체 메모리 소자 및 이의 제조 방법
US7932143B1 (en) * 2009-10-22 2011-04-26 Globalfoundries Inc. Methods for protecting gate stacks during fabrication of semiconductor devices and semiconductor devices fabricated from such methods
TWI748346B (zh) * 2020-02-15 2021-12-01 華邦電子股份有限公司 多閘極之半導體結構及其製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1209682B (it) * 1985-12-23 1989-08-30 Sgs Microelettronica Spa Processo per la fabbricazione mediante ricristallizzazione epitassiale di transistori ad effetto di campo a gate isolato con giunzioni a profondita' minima.
US5079108A (en) * 1989-12-20 1992-01-07 Rayovac Corporation Dry cell seal closure
US5272365A (en) * 1990-03-29 1993-12-21 Kabushiki Kaisha Toshiba Silicon transistor device with silicon-germanium electron gas hetero structure channel
US5801083A (en) * 1997-10-20 1998-09-01 Chartered Semiconductor Manufacturing, Ltd. Use of polymer spacers for the fabrication of shallow trench isolation regions with rounded top corners
FR2791180B1 (fr) * 1999-03-19 2001-06-15 France Telecom Dispositif semi-conducteur a courant de fuite reduit et son procede de fabrication
FR2821483B1 (fr) * 2001-02-28 2004-07-09 St Microelectronics Sa Procede de fabrication d'un transistor a grille isolee et a architecture du type substrat sur isolant, et transistor correspondant
US6509613B1 (en) * 2001-05-04 2003-01-21 Advanced Micro Devices, Inc. Self-aligned floating body control for SOI device through leakage enhanced buried oxide
FR2838237B1 (fr) * 2002-04-03 2005-02-25 St Microelectronics Sa Procede de fabrication d'un transistor a effet de champ a grille isolee a canal contraint et circuit integre comprenant un tel transistor
KR100464935B1 (ko) * 2002-09-17 2005-01-05 주식회사 하이닉스반도체 불화붕소화합물 도핑에 의한 초박형 에피채널을 갖는반도체소자의 제조 방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104218040A (zh) * 2013-05-31 2014-12-17 瑞萨电子株式会社 半导体装置及其制造方法
CN104218040B (zh) * 2013-05-31 2018-12-18 瑞萨电子株式会社 半导体装置及其制造方法
US10411036B2 (en) 2013-05-31 2019-09-10 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US11152393B2 (en) 2013-05-31 2021-10-19 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
CN104425604A (zh) * 2013-09-04 2015-03-18 中芯国际集成电路制造(上海)有限公司 晶体管及晶体管的形成方法
CN104425604B (zh) * 2013-09-04 2017-12-01 中芯国际集成电路制造(上海)有限公司 晶体管及晶体管的形成方法
CN113224158A (zh) * 2020-02-04 2021-08-06 联芯集成电路制造(厦门)有限公司 半导体晶体管及其制作方法
US11637183B2 (en) 2020-02-04 2023-04-25 United Semiconductor (Xiamen) Co., Ltd. Method of forming a semiconductor transistor having an epitaxial channel layer

Also Published As

Publication number Publication date
US20070128789A1 (en) 2007-06-07
US7193276B2 (en) 2007-03-20
US20050106838A1 (en) 2005-05-19
US7485535B2 (en) 2009-02-03
KR20050047274A (ko) 2005-05-20
CN1630095B (zh) 2011-01-26
KR100521383B1 (ko) 2005-10-12

Similar Documents

Publication Publication Date Title
CN1630095A (zh) 半导体器件及其制造方法
CN1542965A (zh) 具有其内形成有空隙区的外延图形的集成电路器件及其形成方法
US7384836B2 (en) Integrated circuit transistor insulating region fabrication method
US7768070B2 (en) Semiconductor devices having field effect transistors
CN1290203C (zh) 半导体器件的结构及其制造方法
US8178930B2 (en) Structure to improve MOS transistor on-breakdown voltage
CN1790742A (zh) 具有内部隔片结构的金属镶嵌栅极场效应晶体管
KR100340878B1 (ko) 에스오아이 소자의 제조방법
CN1282233C (zh) 双栅极场效应晶体管及其制造方法
US7893490B2 (en) HVNMOS structure for reducing on-resistance and preventing BJT triggering
CN1825627A (zh) 半导体元件及形成半导体元件的方法
CN101047129A (zh) 半导体结构及n型金属氧化物半导体晶体管的形成方法
KR100529455B1 (ko) 부분 공핍형 ｓｏｉ 모스 트랜지스터 및 그 제조 방법
US7883971B2 (en) Gate structure in a trench region of a semiconductor device and method for manufacturing the same
CN1714451A (zh) 双晶体管或非器件
KR100854501B1 (ko) 리세스 채널 영역을 갖는 모스 트랜지스터 및 그 제조방법
CN1897234A (zh) 半导体装置的制造方法以及半导体装置
CN1841776A (zh) 半导体装置
CN1649173A (zh) 半导体器件及其制造方法
CN1101059C (zh) 制作半导体器件的方法
CN1331840A (zh) 用于制造包括一个非对称场效应晶体管的半导体器件的方法
CN1099706C (zh) 隔离棚场效应晶体管的制造方法
CN1492515A (zh) Mos晶体管及其制造方法
CN1540768A (zh) 一种源漏下陷型超薄体soimos晶体管及其集成电路的制作方法
JP2009016423A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant