CN1897234A - 半导体装置的制造方法以及半导体装置 - Google Patents
半导体装置的制造方法以及半导体装置 Download PDFInfo
- Publication number
- CN1897234A CN1897234A CNA2006101019424A CN200610101942A CN1897234A CN 1897234 A CN1897234 A CN 1897234A CN A2006101019424 A CNA2006101019424 A CN A2006101019424A CN 200610101942 A CN200610101942 A CN 200610101942A CN 1897234 A CN1897234 A CN 1897234A
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- layer
- semiconductor
- film
- formation region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 211
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 44
- 238000000034 method Methods 0.000 title claims description 61
- 239000000758 substrate Substances 0.000 claims abstract description 71
- 230000015572 biosynthetic process Effects 0.000 claims description 41
- 238000005530 etching Methods 0.000 claims description 29
- 230000003647 oxidation Effects 0.000 claims description 29
- 238000007254 oxidation reaction Methods 0.000 claims description 29
- 239000000463 material Substances 0.000 claims description 11
- 229910000577 Silicon-germanium Inorganic materials 0.000 abstract description 27
- 239000013078 crystal Substances 0.000 abstract description 9
- 230000007547 defect Effects 0.000 abstract description 9
- 229910004298 SiO 2 Inorganic materials 0.000 description 16
- 229910052710 silicon Inorganic materials 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 238000009434 installation Methods 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 8
- 230000000694 effects Effects 0.000 description 5
- 230000008719 thickening Effects 0.000 description 5
- 208000037998 chronic venous disease Diseases 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 3
- -1 oxonium ion Chemical class 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910020328 SiSn Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- LVXIMLLVSSOUNN-UHFFFAOYSA-N fluorine;nitric acid Chemical compound [F].O[N+]([O-])=O LVXIMLLVSSOUNN-UHFFFAOYSA-N 0.000 description 2
- 229910052949 galena Inorganic materials 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910003465 moissanite Inorganic materials 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000002269 spontaneous effect Effects 0.000 description 2
- PZZOEXPDTYIBPI-UHFFFAOYSA-N 2-[[2-(4-hydroxyphenyl)ethylamino]methyl]-3,4-dihydro-2H-naphthalen-1-one Chemical compound C1=CC(O)=CC=C1CCNCC1C(=O)C2=CC=CC=C2CC1 PZZOEXPDTYIBPI-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005339 levitation Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供无需特殊的制造装置，而抑制制造时的结晶缺陷的产生的具有DSOI晶体管的半导体装置的制造方法以及半导体装置。首先，在Si基板(1)上形成SiGe层(3)，并对SiGe层(3)中的源极形成区域和漏极形成区域所夹持的部分进行蚀刻并去除，形成沟。接着，按照埋入该沟且覆盖SiGe层(3)上的方式，在Si基板(1)上形成Si层(10)。并且，通过依次对位于晶体管形成区域的外侧的Si层(10)和位于该外侧的SiGe层(3)进行蚀刻并去除，沿晶体管形成区域的周围露出SiGe层(3)的侧面。其后，通过从该露出的侧面对SiGe层(3)进行蚀刻并去除，而在晶体管形成区域Si层(10)下面形成空洞部(15)，在该空洞部(15)内形成SiO2膜(17)。
Description
技术领域
本发明涉及半导体装置的制造方法以及半导体装置，尤其涉及不需要特殊的制造装置，而能够抑制制造时的结晶缺陷的产生的半导体装置的制造方法以及半导体装置。
背景技术
形成在SOI(Silicon On Insulator)基板上的场效应晶体管(以下，称作“SOI晶体管”。)，从元件分离的容易性、无锁存(latch up free)、源极/漏极结电容小等点来看，其有用性被受关注。尤其，完全耗尽型SOI晶体管，由于可实现低耗电且高速动作，低电压驱动容易，因此用于在完全耗尽模式下使SOI晶体管动作的研究越来越盛行。在此，作为SOI基板，例如，如专利文献1、2所公开那样，使用SIMOX(Separation by ImplantedOxygen)基板或粘合基板等。
另一方面，由于氧化硅(SiO2)比硅(Si)的热传导率差，因此SOI设备的动作温度比现有的硅设备高。该现象称作自发热效应(selfheat)，成为使设备的性能、可靠性劣化的原因之一。
另外，在SOI晶体管中，基板悬浮(floating)效应也成问题。作为该效应所涉及的影响，例如在Nch晶体管中，可举出：通过碰撞电离(impactionization)在漏极端产生空穴，通过该空穴蓄积在体(body)中而导致耐压变差等。
为了解决上述的问题，提出了只有源极/漏极具有SOI结构的DSOI(Drain/Source on Insulator)晶体管(例如，参照专利文献1。)。
该非专利文献1所公开的DSOI晶体管，是由应用上述SIMOX法的制造方法而制作的。即，首先，在硅(Si)基板整体上形成掩模，在想要制作SOI结构的部分(在此，源极/漏极)开孔。接着，以成为箱(box)的部分作为目标(target)，并以高浓度离子注入氧离子。其后，将Si基板在高温下进行退火处理，以在源极/漏极下面的箱的深度形成SiO2区域。根据该方法，只在源极/漏极下面形成SiO2区域，在沟道下面不形成SiO2区域，因此能够抑制自发热效应或基板悬浮效应。
但是，根据上述DSOI晶体管的制造方法，从Si基板的结晶性维持观点来看，在氧离子的注入中需要加热Si基板，因此需要所谓的“热注入(hot-impra)装置”。另外，由于在源极/漏极下面形成SiO2区域，因此需要可进行1300℃以上的热处理的“高温退火炉”。即需要用于进行SIMOX法的特殊的装置和使它们工作的电力，成本高，同时给环境带来的负担也大。(问题点1)。
另外，根据上述DSOI晶体管的制造方法，存在着：通过高浓度的氧离子注入，在Si基板上产生结晶缺陷，该缺陷给设备特性带来不良影响的可能性(问题点2)。
专利文献1：特开2002-299591号公报；
专利文献2：特开2000-124092号公报；
非专利文献1：Ping He，et al.IEEE International SOI Conference，2002，p55。
发明内容
本发明，鉴于上述的问题而提出的，其目的在于提供一种减少特殊的制造装置和伴随该特殊制造装置而产生的给环境带来的负担，并且抑制制造时的结晶缺陷的产生的、具有DSOI晶体管的半导体装置的制造方法以及半导体装置。
(发明1)为了达到述目的，发明1的半导体装置的制造方法的特征在于，包括：在晶体管形成区域的半导体基板上形成第一半导体层的工序；通过对所述第一半导体层中的源极形成区域与漏极形成区域所夹持的部分进行蚀刻并去除，从而在该第一半导体层上形成使所述半导体基板的表面露出的槽部的工序；按照填埋所述槽部内并覆盖所述第一半导体层的方式，在所述晶体管形成区域的所述半导体基板上形成第二半导体层的工序，其中所述第二半导体层的蚀刻的选择比小于所述第一半导体层；通过从所述晶体管形成区域的外侧蚀刻并去除所述第二半导体层下面的所述第一半导体层，在所述第二半导体层下面形成空洞部的工序；和在所述空洞部内形成填埋氧化膜的工序。
在此，“半导体基板”为例如大体积(bulk)的硅(Si)基板，“第一半导体层”为例如硅锗(SiGe)层。此外，“第二半导体层”例如为硅(Si)层。这种第一半导体层和第二半导体层例如由外延生长法来形成。
根据发明1的半导体装置的制造方法，由于不采用如在SIMOX法中使用的特殊的制造装置，因此能够提供低价，且也不存在因大量的耗电而给环境带来的负担，抑制制造时的结晶缺陷的产生的DSOI晶体管。
(发明2)发明2的半导体装置的制造方法的特征在于，包括：在半导体基板上形成第一半导体层的工序；通过对所述第一半导体层中的源极形成区域与漏极形成区域所夹持的部分进行蚀刻而去除，从而在该第一半导体层上形成使所述半导体基板的表面露出的槽部的工序；按照填埋所述槽部内并覆盖所述第一半导体层上的方式，在所述半导体基板上形成第二半导体层的工序，其中所述第二半导体层的蚀刻的选择比小于所述第一半导体层；通过依次蚀刻并去除位于晶体管形成区域的外侧的所述第二半导体层和位于该外侧的所述第一半导体层，沿所述晶体管形成区域的周围使所述第一半导体层的端部露出的工序；通过从第一半导体层露出的所述端部对第一半导体层蚀刻并去除，在所述晶体管形成区域的所述第二半导体层下形成空洞部的工序；和在所述空洞部内形成填埋氧化膜的工序。
根据这种结构，由于不采用如在SIMOX法中使用的特殊的制造装置，因此能够提供低价，且也不存在因大量的耗电而给环境带来的负担，抑制制造时的结晶缺陷的产生的DSOI晶体管。
(发明3)发明3的半导体装置的制造方法的特征在于，包括：在半导体基板上形成第一半导体层的工序；在所述第一半导体层上形成蚀刻的选择比小于该第一半导体层的半导体层A的工序；通过对由所述第一半导体层和所述半导体层A构成的层叠体中的源极形成区域和漏极形成区域所夹持的部分进行蚀刻并去除，在该层叠体上形成使所述半导体基板的表面露出的槽部的工序；按照填埋所述槽部内且覆盖所述第一半导体层上的方式，在所述半导体基板上形成由与所述半导体层A相同材料构成的半导体层B的工序；通过依次蚀刻并去除位于由所述半导体层A和所述半导体层B构成的第二半导体层中的晶体管形成区域的外侧的部分，和位于该外侧的所述第一半导体层，沿所述晶体管形成区域的周围使所述第一半导体层的端部露出的工序；通过从所述第一半导体层的露出的所述端部对所述第一半导体层进行蚀刻并去除，在所述晶体管形成区域的所述第二半导体层下形成空洞部的工序；和在所述空洞部内形成填埋氧化膜的工序。
在此，“半导体层A”以及“半导体层B”例如为Si层。这种半导体层A和半导体层B例如由外延生长法来形成。
根据发明3的半导体装置的制造方法，由于不采用如在SIMOX法中使用的特殊的制造装置，因此能够提供低价，且也不存在因大量的耗电而给环境带来的负担，抑制制造时的结晶缺陷的产生的DSOI晶体管。
还有，根据该半导体装置的制造方法，只有源极形成区域与漏极形成区域的第二半导体层变厚，能够形成其表面位于比栅极电极下的第二半导体层的表面更上侧的结构(即抬高(elevated)源极/漏极结构)。例如，通过使半导体层A变厚地形成，可仅使源极形成区域和漏极形成区域的第二半导体层选择性地变厚。因此，能够防止与源极层以及漏极层接触的插头电极等到达氧化膜的不良情况。
(发明4)发明4的半导体装置的制造方法的特征在于，在发明3的半导体装置的制造方法中，包括：在形成所述第二半导体层之后，在该第二半导体层上形成氧化防止膜的工序，在所述使第一半导体层的端部露出的工序中，通过依次对位于所述氧化防止膜中的晶体管形成区域的外侧的部分和位于该外侧的所述第二半导体层以及所述第一半导体层进行蚀刻并去除，沿所述晶体管形成区域的周围使所述第一半导体层的端部露出。
在此，氧化防止膜，为例如由硅氧化膜(SiO2)和硅氮化膜(Si3N4)构成的层叠结构的膜。这样的膜，例如由CVD法来形成。
根据发明4的半导体装置的制造方法，即使对第二半导体基板进行热处理，也能通过氧化防止膜防止第二半导体层的上面的氧化。从而通过对第二半导体层和半导体基板进行热氧化，可以在空洞部内形成填埋氧化膜。
(发明5)发明5的半导体装置的制造方法的特征在于，在发明4的半导体装置的制造方法中，在所述空洞部内形成填埋氧化膜的工序中，通过对所述第二半导体层和所述半导体基板进行热氧化，而在所述空洞部内形成所述填埋氧化膜。
根据这种结构，容易地在空洞部内无间隙地形成填埋氧化膜。
(发明6)发明6的半导体装置的制造方法的特征在于，在发明4或发明5的半导体装置的制造方法中，包括：在所述空洞部内形成填埋氧化膜之后，对所述氧化防止膜进行蚀刻并去除的工序；在去除所述氧化防止膜的所述第二半导体层的所述源极形成区域和所述漏极形成区域所夹持的部分上经由栅极绝缘膜形成栅极电极的工序；和在所述源极形成区域的所述第二半导体层上形成源极层，并且在所述漏极形成区域的所述第二半导体层上形成漏极层的工序。
根据这种结构，可以提供搭载抬高源极/漏极结构的DSOI晶体管的半导体装置(即DSOI设备)。
(发明7)发明7的半导体装置的特征在于，具有晶体管，该晶体管包括：经由栅极绝缘膜在半导体基板上的半导体层上形成的栅极电极；夹持所述栅极电极而在所述半导体层上形成的源极层以及漏极层，在所述源极层与所述半导体基板之间以及所述漏极层与所述半导体基板之间分别存在填埋氧化膜，且在所述栅极电极下面的所述半导体层与所述半导体基板之间没有填埋氧化膜，形成有所述源极层以及所述漏极层的所述半导体层的厚度大，其表面位于比所述栅极电极下的所述半导体层的表面更上侧。在此，“(半导体层的)厚度大”是指在源极层以及漏极层上形成插头(plug)电极等时，在插头电极至少没有穿过半导体层并到达其下的填埋氧化膜的程度内，该半导体层的厚度大。
根据发明7的半导体装置，能够防止与源极层以及漏极层接触的插头电极等到达填埋氧化膜等的不良情况。
附图说明
图1是表示有关实施方式的半导体装置的制造方法的图(其1)。
图2是表示有关实施方式的半导体装置的制造方法的图(其2)。
图3是表示有关实施方式的半导体装置的制造方法的图(其3)。
图中：1-Si基板；3-SiGe层；5-第一Si层；7-沟；9-第二Si层；10-Si层(Si层+Si层9)；11-(基底的)SiO2膜；13-Si3N4膜；15-空洞部；17-(埋入用的)SiO2膜；21-栅极氧化膜；23-栅极电极；25-侧壁；27a-源极层；27b-漏极层；28-元件间分离绝缘膜；100-(抬高(elevated)源极/漏极结构的)DSOI晶体管。
具体实施方式
下面，参照附图说明本发明的实施方式。
图1(A)～图3(C)是表示有关本发明的实施方式的半导体装置的制造方法的剖面图。
如图1(A)所示，首先，准备作为大体积(bulk)的硅晶片的Si基板1。接着，如图1(B)所示，在该Si基板1上形成SiGe层3，在其之上形成第一Si层5。SiGe层3以及Si层5分别通过外延生长法(或，选择外延生长法)来形成。
此外，在形成SiGe层3之前，对Si基板1进行干蚀刻处理的情况下，通过该干蚀刻处理有可能对Si基板1产生损伤。在此，为了消除该损伤，也可以在形成SiGe层3之前使Si基板1的表面变薄并氧化，接着，由湿蚀刻去除该氧化膜。
接着，如图1(C)所示，利用光刻技术以及蚀刻技术，在由SiGe层3和Si层5构成的层叠体上，形成使Si基板1的表面露出的沟(槽部)7。该沟7形成于晶体管形成区域中的、被夹持在源极形成区域和漏极形成区域的位置(下面，称作“沟道区域”。)。
接着，如图2(A)所示，按照埋入该沟，且覆盖Si层1的方式，在Si基板1上形成第二Si层9。该第二Si层9，通过外延生长法(或，选择外延生长法)来形成。
还有，在此，为了在形成沟时由干蚀刻处理消除产生在Si基板1上的损伤，也可以在形成Si层9之前使Si基板1以及Si层5的表面变薄并氧化，接着，由湿蚀刻进行去除该氧化膜的处理。下面，将第一、第二Si层5、9合并而称作Si层10。
接着，使形成该Si层10的Si基板1热氧化，而在Si层10的表面形成作为硅氮化膜(Si3N4)膜的基底的硅氧化(SiO2)膜11。并且，在该SiO2膜11上形成(Si3N4)膜13。该Si3N4膜13，为在后工序中使Si基板1热氧化之时，用于防止Si层10表面的氧化的膜。该Si3N4膜13，例如通过CVD来形成。
接着，如图2(B)所示，使用光刻技术以及蚀刻技术，依次对位于晶体管形成区域的外侧的Si3N4膜13、SiO2膜、Si层10、SiGe层3进行蚀刻并去除(即，元件分离)。由此，沿着晶体管形成区域的周围，露出Si3N4膜13、SiO2膜11、Si层10、SiGe层3的侧面(端部)。
接着，如图2(C)所示，例如使用氟硝酸(fluoro nitric)等的蚀刻液，从SiGe层3露出的侧面(即，从侧方)对SiGe层3进行蚀刻。在使用了氟硝酸的湿蚀刻中，由于SiGe和Si的蚀刻的选择比，例如为100∶1左右，因此不太对Si层10进行蚀刻而可以仅选择性去除SiGe层3。如图2(C)所示，通过完全去除SiGe层3，而在晶体管形成区域的Si层10的下面形成空洞部15。该空洞部15上的Si层10为源极形成区域或漏极形成区域。
接着，进行Si基板1以及Si层10的热氧化。由此，如图3(A)所示，按照埋入Si基板1和Si层10之间的空洞部的方式形成SiO2膜(即，箱)17。在图3(A)中，在基于SiO2膜17的空洞部的埋入不够充分的情况下，也可以在热氧化之后通过CVD等方法，在空洞部内堆积SiO2膜等。
其后，在基板整体上通过CVD等方法使SiO2堆积，并通过CMP等方法使设备表面平坦化，并且进行元件分离。此时，Si3N4膜作为CMP的蚀刻停止器来发挥作用。
其后，在图3(A)中，蚀刻并去除Si3N4膜13。进一步，蚀刻并去除作为Si3N4膜13的基底的SiO2膜11，如图3(B)所示，在晶体管形成区域露出Si层10的表面。以下的工序与通常的晶体管的形成工序相同。
例如，在Si层10的表面进行阈值调整用的离子注入(即，沟道离子注入)。接着，使Si层10热氧化，而在该表面上形成栅极氧化膜21。并且，如图3(C)所示，在沟道区域的栅极氧化膜21上形成栅极电极23。进一步，将该栅极电极23作为掩模，进行LDD(lightly doped drain)注入(implantation)之后，在栅极电极23的侧面形成侧壁25。并且，通过将该栅极电极23以及侧壁25作为掩模，在源极形成区域和漏极形成区域Si层10上离子注入As、P、B等杂质，而形成源极层27a以及漏极层27b，并完成DSOI晶体管100。
由此，根据有关本发明的实施方式的半导体装置的制造方法，由于不采用如在SIMOX法中使用的热注入装置或高温退火炉等的特殊的制造装置，因此能够提供低价，且也不存在因大量的耗电而给环境带来的负担，抑制制造时的结晶缺陷的产生的DSOI晶体管。
此外，根据该半导体装置的制造方法，能够形成仅使在Si层10中形成有源极层27a以及漏极层27b的部分变厚，其表面位于比栅极电极23下的Si层10表面更上侧的结构(即抬高(elevated)源/漏结构)。例如通过使Si层5加厚地形成，可以仅使源极形成区域以及漏极形成区域的Si层10选择性地变厚。从而，在源极层27a以及漏极层27b上形成插头(plug)电极(未图示)时，能够防止插头电极到达SiO2膜(箱)17等的不良情况。
在本实施方式中，Si基板1与本发明的“半导体基板”对应，SiGe层3与本发明的“第一半导体层”对应。此外，第一Si层5与本发明的“半导体层A”对应，第二Si层9与本发明的“半导体层B”对应，由它们构成的Si层10与本发明的“第二半导体层(或者半导体层)”对应。还有，沟7与本发明的“槽部”对应，SiO2膜17与本发明的“填埋氧化膜”对应。此外，SiO2膜11和Si3N4膜13与本发明的“氧化防止膜”对应，栅极氧化膜21与本发明的“栅极绝缘膜”对应。
还有，在该实施方式中，如图2(C)以及图3(A)所示，对通过进行Si基板1以及Si层10的热氧化，而在空洞部15内形成SiO2膜17的情况进行了说明。但是，在空洞部15内形成SiO2膜的方法并不局限于此。例如，也可以通过使用TEOS(tetra ethyl ortho silicate)的CVD，而在上述空洞部15内形成SiO2膜。由于TEOS在成膜表面其流动性高，因此考虑也可以在仅开口于侧方的空洞部15内形成SiO2膜。
还有，在该实施方式中，如图1(B)所示，对在Si基板1上的整个面上分别形成SiGe层3和第一Si层10、第二Si层10的情况进行了说明。但是，这些层也可以不在Si基板1上的整个面上形成，而仅在晶体管形成区域上形成，也可以不在晶体管形成区域以外的区域(例如元件分离区域)上形成。例如，也可以在以SiO2膜覆盖元件分离区域的Si基板1表面的状态下，通过选择外延生长法形成SiGe层3或Si层10等。
这种方法，也与上述实施方式相同，由于不采用如在SIMOX法中使用的特殊的制造装置，因此能够提供低价，且也不存在因大量的耗电而给环境带来的负担，抑制制造时的结晶缺陷的产生的DSOI晶体管。
此外，在本实施方式中，对“半导体基板”的材质为Si，“第一半导体层”的材质为SiGe，“第二半导体层”的材质为Si的情况进行了说明。但是，这些材质并不限于上述的材料。例如，作为“半导体基板”的材质，可以采用Si、Ge、SiGe、SiC、SiSn、PbS、GaAs、InP、GaP、GaN或者ZnSe等。此外，作为“第一半导体层”的材质，可以使用蚀刻的选择比比Si基板1以及第二半导体层大的材质。例如，作为“第一半导体层”以及“第二半导体层”的材质，可以使用从Si、Ge、SiGe、SiC、SiSn、PbS、GaAs、InP、GaP、GaN或者ZnSe等中选择的组合。
Claims (7)
1、一种半导体装置的制造方法，包括：
在晶体管形成区域的半导体基板上形成第一半导体层的工序；
通过对所述第一半导体层中的源极形成区域与漏极形成区域所夹持的部分进行蚀刻并去除，从而在该第一半导体层上形成使所述半导体基板的表面露出的槽部的工序；
按照填埋所述槽部内并覆盖所述第一半导体层上的方式，在所述晶体管形成区域的所述半导体基板上形成第二半导体层的工序，其中所述第二半导体层的蚀刻的选择比小于所述第一半导体层；
通过从所述晶体管形成区域的外侧蚀刻并去除所述第二半导体层下的所述第一半导体层，在所述第二半导体层下形成空洞部的工序；和
在所述空洞部内形成填埋氧化膜的工序。
2、一种半导体装置的制造方法，包括：
在半导体基板上形成第一半导体层的工序；
通过对所述第一半导体层中的源极形成区域与漏极形成区域所夹持的部分进行蚀刻而去除，从而在该第一半导体层上形成使所述半导体基板的表面露出的槽部的工序；
按照填埋所述槽部内并覆盖所述第一半导体层上的方式，在所述半导体基板上形成第二半导体层的工序，其中所述第二半导体层的蚀刻的选择比小于所述第一半导体层；
通过依次蚀刻并去除位于晶体管形成区域的外侧的所述第二半导体层和位于该外侧的所述第一半导体层，沿所述晶体管形成区域的周围使所述第一半导体层的端部露出的工序；
通过从该露出的所述端部对所述第一半导体层蚀刻并去除，在所述晶体管形成区域的所述第二半导体层下形成空洞部的工序；和
在所述空洞部内形成填埋氧化膜的工序。
3、一种半导体装置的制造方法，包括：
在半导体基板上形成第一半导体层的工序；
在所述第一半导体层上形成蚀刻的选择比小于该第一半导体层的半导体层A的工序；
通过对由所述第一半导体层和所述半导体层A构成的层叠体中的源极形成区域和漏极形成区域所夹持的部分进行蚀刻并去除，在该层叠体上形成使所述半导体基板的表面露出的槽部的工序；
按照填埋所述槽部内且覆盖所述第一半导体层上的方式，在所述半导体基板上形成由与所述半导体层A相同材料构成的半导体层B的工序；
通过依次蚀刻并去除位于由所述半导体层A和所述半导体层B构成的第二半导体层中的晶体管形成区域的外侧的部分，和位于该外侧的所述第一半导体层，沿所述晶体管形成区域的周围使所述第一半导体层的端部露出的工序；
通过从该露出的所述端部对所述第一半导体层进行蚀刻并去除，在所述晶体管形成区域的所述第二半导体层下形成空洞部的工序；和
在所述空洞部内形成填埋氧化膜的工序。
4、根据权利要求3所述的半导体装置的制造方法，其特征在于，
包括：在形成所述第二半导体层之后，在该第二半导体层上形成氧化防止膜的工序，
在所述使第一半导体层的端部露出的工序中，通过依次对位于所述氧化防止膜中的晶体管形成区域的外侧的部分和位于该外侧的所述第二半导体层以及所述第一半导体层进行蚀刻并去除，沿所述晶体管形成区域的周围使所述第一半导体层的端部露出的工序。
5、根据权利要求4所述的半导体装置的制造方法，其特征在于，
在所述空洞部内形成填埋氧化膜的工序中，通过对所述第二半导体层和所述半导体基板进行热氧化，而在所述空洞部内形成所述填埋氧化膜。
6、根据权利要求4或5所述的半导体装置的制造方法，其特征在于，
包括：
在所述空洞部内形成填埋氧化膜之后，对所述氧化防止膜进行蚀刻并去除的工序；
在去除所述氧化防止膜的所述第二半导体层的所述源极形成区域和所述漏极形成区域所夹持的部分上经由栅极绝缘膜形成栅极电极的工序；和
在所述源极形成区域的所述第二半导体层上形成源极层，并且在所述漏极形成区域的所述第二半导体层上形成漏极层的工序。
7、一种半导体装置，
具有晶体管，该晶体管包括：经由栅极绝缘膜在半导体基板上的半导体层上形成的栅极电极；夹持所述栅极电极而在所述半导体层上形成的源极层以及漏极层，
在所述源极层与所述半导体基板之间以及所述漏极层与所述半导体基板之间分别存在填埋氧化膜，且在所述栅极电极下的所述半导体层与所述半导体基板之间没有填埋氧化膜，
形成有所述源极层以及所述漏极层的所述半导体层的厚度大，其表面位于比所述栅极电极下的所述半导体层的表面更上侧。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005203917A JP2007027231A (ja) | 2005-07-13 | 2005-07-13 | 半導体装置の製造方法及び、半導体装置 |
| JP2005203917 | 2005-07-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1897234A true CN1897234A (zh) | 2007-01-17 |
Family
ID=37609696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2006101019424A Pending CN1897234A (zh) | 2005-07-13 | 2006-07-11 | 半导体装置的制造方法以及半导体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7316943B2 (zh) |
| JP (1) | JP2007027231A (zh) |
| KR (1) | KR100823109B1 (zh) |
| CN (1) | CN1897234A (zh) |
| TW (1) | TW200710946A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101986435A (zh) * | 2010-06-25 | 2011-03-16 | 中国科学院上海微系统与信息技术研究所 | 防止浮体及自加热效应的mos器件结构及其制造方法 |
| WO2014012263A1 (zh) * | 2012-07-17 | 2014-01-23 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006128428A (ja) * | 2004-10-29 | 2006-05-18 | Seiko Epson Corp | 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法 |
| JP4867225B2 (ja) * | 2005-07-27 | 2012-02-01 | セイコーエプソン株式会社 | 半導体基板の製造方法及び、半導体装置の製造方法 |
| GB2460471B (en) * | 2008-05-31 | 2011-11-23 | Filtronic Compound Semiconductors Ltd | A field effect transistor and a method of manufacture thereof |
| JP5915181B2 (ja) * | 2011-04-05 | 2016-05-11 | 富士通セミコンダクター株式会社 | 半導体装置およびその製造方法 |
| JP5768456B2 (ja) | 2011-04-18 | 2015-08-26 | 富士通セミコンダクター株式会社 | 半導体装置およびその製造方法 |
| JP5659978B2 (ja) * | 2011-07-19 | 2015-01-28 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US9087869B2 (en) * | 2013-05-23 | 2015-07-21 | International Business Machines Corporation | Bulk semiconductor fins with self-aligned shallow trench isolation structures |
| US10170304B1 (en) | 2017-10-25 | 2019-01-01 | Globalfoundries Inc. | Self-aligned nanotube structures |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04115560A (ja) * | 1990-09-05 | 1992-04-16 | Oki Electric Ind Co Ltd | 半導体素子およびその製造方法 |
| KR100246602B1 (ko) * | 1997-07-31 | 2000-03-15 | 정선종 | 모스트랜지스터및그제조방법 |
| US5882958A (en) * | 1997-09-03 | 1999-03-16 | Wanlass; Frank M. | Damascene method for source drain definition of silicon on insulator MOS transistors |
| US6198142B1 (en) | 1998-07-31 | 2001-03-06 | Intel Corporation | Transistor with minimal junction capacitance and method of fabrication |
| JP2000124092A (ja) | 1998-10-16 | 2000-04-28 | Shin Etsu Handotai Co Ltd | 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ |
| KR100332108B1 (ko) * | 1999-06-29 | 2002-04-10 | 박종섭 | 반도체 소자의 트랜지스터 및 그 제조 방법 |
| JP2002299591A (ja) | 2001-03-30 | 2002-10-11 | Toshiba Corp | 半導体装置 |
| US6469350B1 (en) | 2001-10-26 | 2002-10-22 | International Business Machines Corporation | Active well schemes for SOI technology |
| KR100485690B1 (ko) * | 2002-10-26 | 2005-04-27 | 삼성전자주식회사 | 모스 트랜지스터 및 그 제조방법 |
| KR100505113B1 (ko) * | 2003-04-23 | 2005-07-29 | 삼성전자주식회사 | 모스 트랜지스터 및 그 제조방법 |
| KR100553683B1 (ko) * | 2003-05-02 | 2006-02-24 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| KR100583725B1 (ko) * | 2003-11-07 | 2006-05-25 | 삼성전자주식회사 | 부분적으로 절연된 전계효과 트랜지스터를 구비하는반도체 장치 및 그 제조 방법 |
| KR100513310B1 (ko) * | 2003-12-19 | 2005-09-07 | 삼성전자주식회사 | 비대칭 매몰절연막을 채택하여 두 개의 다른 동작모드들을갖는 반도체소자 및 그것을 제조하는 방법 |
-
2005
- 2005-07-13 JP JP2005203917A patent/JP2007027231A/ja active Pending
-
2006
- 2006-07-11 CN CNA2006101019424A patent/CN1897234A/zh active Pending
- 2006-07-12 TW TW095125481A patent/TW200710946A/zh unknown
- 2006-07-12 KR KR1020060065377A patent/KR100823109B1/ko not_active IP Right Cessation
- 2006-07-13 US US11/486,849 patent/US7316943B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101986435A (zh) * | 2010-06-25 | 2011-03-16 | 中国科学院上海微系统与信息技术研究所 | 防止浮体及自加热效应的mos器件结构及其制造方法 |
| WO2011160337A1 (zh) * | 2010-06-25 | 2011-12-29 | 中国科学院上海微系统与信息技术研究所 | 防止浮体及自加热效应的mos器件结构及其制造方法 |
| WO2014012263A1 (zh) * | 2012-07-17 | 2014-01-23 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| US9147745B2 (en) | 2012-07-17 | 2015-09-29 | Institute of Microelectronics, Chinese Academy of Sciences | Semiconductor devices formed using a sacrificial layer and methods for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US7316943B2 (en) | 2008-01-08 |
| US20070020828A1 (en) | 2007-01-25 |
| JP2007027231A (ja) | 2007-02-01 |
| KR20070008442A (ko) | 2007-01-17 |
| TW200710946A (en) | 2007-03-16 |
| KR100823109B1 (ko) | 2008-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1897234A (zh) | 半导体装置的制造方法以及半导体装置 | |
| CN100524653C (zh) | 各向异性湿蚀刻的器件制造方法及对应器件 | |
| US9087870B2 (en) | Integrated circuits including FINFET devices with shallow trench isolation that includes a thermal oxide layer and methods for making the same | |
| KR101115091B1 (ko) | 상이한 격자 상수를 갖는 재료들을 구비한 반도체 구조체및 그 형성 방법 | |
| CN1897308A (zh) | 半导体装置及其制造方法 | |
| US6852604B2 (en) | Manufacturing method of semiconductor substrate | |
| CN1838417A (zh) | 半导体结构及其形成方法 | |
| CN1993815A (zh) | 具有不同材料结构元件的半导体晶体管及其形成方法 | |
| JP5915181B2 (ja) | 半導体装置およびその製造方法 | |
| CN101061587A (zh) | 应变全耗尽绝缘层上覆硅半导体装置及其制造方法 | |
| JP2006237263A (ja) | 半導体集積回路装置およびその製造方法 | |
| CN1510756A (zh) | 双栅极场效应晶体管及其制造方法 | |
| KR101865754B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR20150044376A (ko) | 소스 및 드레인을 위한 지지 구조물들을 갖춘 나노와이어 ｍｏｓｆｅｔ | |
| US9698224B2 (en) | Silicon germanium fin formation via condensation | |
| CN101064319A (zh) | 衬底、半导体器件及其形成方法 | |
| CN1518127A (zh) | 在源和漏区下面具有缓冲区的金属氧化物半导体(mos)晶体管及其制造方法 | |
| CN1969391A (zh) | 在绝缘体半导体器件上的半导体及其制造方法 | |
| JP2008041899A (ja) | 半導体装置 | |
| CN102931232B (zh) | Nmos晶体管及其形成方法 | |
| CN103515238A (zh) | Nmos晶体管及形成方法、cmos结构及形成方法 | |
| CN102931233B (zh) | Nmos晶体管及其形成方法 | |
| CN100449785C (zh) | 半导体装置及半导体装置的制造方法 | |
| KR100951740B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2006080273A (ja) | 炭化珪素半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |