JP2006080273A - 炭化珪素半導体装置及びその製造方法 - Google Patents
炭化珪素半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2006080273A JP2006080273A JP2004262165A JP2004262165A JP2006080273A JP 2006080273 A JP2006080273 A JP 2006080273A JP 2004262165 A JP2004262165 A JP 2004262165A JP 2004262165 A JP2004262165 A JP 2004262165A JP 2006080273 A JP2006080273 A JP 2006080273A
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- carbide semiconductor
- insulating film
- gate insulating
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 132
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 122
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 120
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 230000003647 oxidation Effects 0.000 claims abstract description 30
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 30
- 239000000463 material Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims description 39
- 125000005842 heteroatom Chemical group 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 35
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 29
- 238000000151 deposition Methods 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 10
- 229910052760 oxygen Inorganic materials 0.000 claims description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 239000007772 electrode material Substances 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 239000012298 atmosphere Substances 0.000 claims description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 35
- 239000012535 impurity Substances 0.000 description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 7
- 229910052698 phosphorus Inorganic materials 0.000 description 7
- 239000011574 phosphorus Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000007795 chemical reaction product Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0856—Source regions
- H01L29/0865—Disposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
Abstract
【課題】ゲート絶縁膜の信頼性及び炭化珪素半導体装置の駆動力を向上させる。
【解決手段】炭化珪素エピタキシャル層３表面に熱酸化処理を施すことによりゲート絶縁膜５ａ，５ｂを形成し、ゲート電極６ａ，６ｂ表面に熱酸化処理を施すことによりゲート絶縁膜７ａ，７ｂを形成する。これにより、半導体材料との間の酸化速度の差の影響を受けることなく、均一で膜質のよい熱酸化膜から成るゲート絶縁膜を形成することができる。また、炭化珪素エピタキシャル層３とゲート絶縁膜５ａ，５ｂの界面には、未結合手に起因する界面準位が少ないので、炭化珪素半導体装置１の駆動力を向上させることができる。
【選択図】図１
【解決手段】炭化珪素エピタキシャル層３表面に熱酸化処理を施すことによりゲート絶縁膜５ａ，５ｂを形成し、ゲート電極６ａ，６ｂ表面に熱酸化処理を施すことによりゲート絶縁膜７ａ，７ｂを形成する。これにより、半導体材料との間の酸化速度の差の影響を受けることなく、均一で膜質のよい熱酸化膜から成るゲート絶縁膜を形成することができる。また、炭化珪素エピタキシャル層３とゲート絶縁膜５ａ，５ｂの界面には、未結合手に起因する界面準位が少ないので、炭化珪素半導体装置１の駆動力を向上させることができる。
【選択図】図１
Description
本発明は、炭化珪素半導体装置及びその製造方法に関し、より詳しくは、ゲート絶縁膜の信頼性及び炭化珪素半導体装置の駆動力を向上させるための技術に係わる。
炭化珪素（ＳｉＣ）は、シリコン（Ｓｉ）と比較して絶縁破壊電界強度が一桁大きく、またシリコンと同様、熱酸化処理を行えることから、次世代の半導体材料として期待されている。中でも、炭化珪素の電力変換用素子への応用に対する期待は非常に高く、近年、炭化珪素を利用した高耐圧、且つ、低損失のパワートランジスタに関する研究が盛んに行われている。ところで、一般に、パワートランジスタの低損失化のためには、パワートランジスタの低オン抵抗化が必要条件であることから、本願発明の発明者らは、オン抵抗を効果的に低減可能なパワートランジスタに関する研究を精力的に行ってきた（特許文献１を参照）。
特開２００３−２１８３９８号公報
しかしながら、従来までは、パワートランジスタは、炭化珪素エピタキシャル層上にヘテロ半導体領域を構成する材料である多結晶シリコンを堆積，パターニングした後、炭化エピタキシャル層とヘテロ半導体領域表面上にゲート絶縁膜を形成することにより製造されていたために、炭化珪素エピタキシャル層と多結晶シリコンの酸化速度の違いから、熱酸化法を用いて均一な厚さを有するゲート絶縁膜を形成することは困難であった。このため、従来までは、ゲート絶縁膜はＣＶＤ（Chemical Vapor Deposition）法等の堆積法によって形成されていた。
ところが、堆積法により形成されたゲート絶縁膜中には、堆積時に原料ガスの反応生成物等の不純物が混入しやすく、構造が不完全な欠陥領域が含まれることが多い。このため、堆積法により形成されたゲート絶縁膜は、熱酸化法で形成されたものと比較すると、信頼性の面で問題がある。さらに、堆積法で形成されたゲート絶縁膜と炭化珪素エピタキシャル層の接合界面には、未結合手（いわゆるダングリングボンド）に起因する界面準位が存在し、トランジスタの駆動力の面で問題がある。
本発明は、上記課題を解決するためになされたものであり、その目的は、ゲート絶縁膜の信頼性及び炭化珪素半導体装置の駆動力を向上させることが可能な炭化珪素半導体装置及びその製造方法を提供することにある。
上述の課題を解決するために、本発明に係る炭化珪素半導体装置は、炭化珪素半導体基体と、炭化珪素半導体基体表面の所定領域に形成された第１のゲート絶縁膜と、第１のゲート絶縁膜上に形成されたゲート電極と、ゲート電極上に形成された第２のゲート絶縁膜と、炭化珪素半導体基体表面の所定領域に形成された、炭化珪素半導体基体と異なるバンドキャップ幅を有する半導体材料から成るヘテロ半導体領域と、ヘテロ半導体領域に接続されたソース電極と、炭化珪素半導体基体に接続されたドレイン電極とを備え、第１及び第２のゲート絶縁膜はそれぞれ、炭化珪素半導体基体表面及びゲート電極表面に熱酸化処理を施すことにより形成されている。
また、本発明に係る炭化珪素半導体装置の製造方法は、炭化珪素半導体基体と、炭化珪素半導体基体表面の所定領域に形成された、炭化珪素半導体基体と異なるバンドキャップ幅を有する半導体材料から成るヘテロ半導体領域と、ゲート絶縁膜を介して炭化珪素半導体基体とヘテロ半導体領域のヘテロ接合界面に近接配置されたゲート電極と、ヘテロ半導体領域に接続されたソース電極と、炭化珪素半導体基体に接続されたドレイン電極とを備える炭化珪素半導体装置の製造方法であって、炭化珪素半導体基体表面に熱酸化処理を施すことにより絶縁膜を形成する工程と、絶縁膜上にゲート電極を形成するゲート電極材料を堆積する工程と、絶縁膜と前記ゲート電極材料をエッチングすることにより第１のゲート絶縁膜と前記ゲート電極を形成する工程と、ゲート電極表面に熱酸化処理を施すことにより第２のゲート絶縁膜を形成する工程とを有する。
本発明に係る炭化珪素半導体装置及びその製造方法によれば、ゲート絶縁膜は、炭化珪素半導体基体及びゲート電極表面を選択的に熱酸化することにり形成されるため、酸化速度の違いの影響を受けることなく、均一で膜質のよい熱酸化膜から成るゲート絶縁膜を形成することができる。また、炭化珪素半導体基体とゲート絶縁膜の界面には、未結合手に起因する界面準位が少ないので、炭化珪素半導体装置の駆動力を向上させることができる。
以下、図面を参照して、本発明の実施形態となる炭化珪素半導体装置の構成及びその製造方法について説明する。
〔炭化珪素半導体装置の構成〕
始めに、図１を参照して、本発明の実施形態となる炭化珪素半導体装置の構成について説明する。なお、図１は、本発明の実施形態となる炭化珪素半導体装置の断面構成図を示し、２つの構成単位（セル）が連続的に形成されている状態を表している。
始めに、図１を参照して、本発明の実施形態となる炭化珪素半導体装置の構成について説明する。なお、図１は、本発明の実施形態となる炭化珪素半導体装置の断面構成図を示し、２つの構成単位（セル）が連続的に形成されている状態を表している。
本発明の実施形態となる炭化珪素半導体装置１は、図１に示すように、Ｎ＋型の炭化珪素半導体基板２とこの炭化珪素半導体基板２上に積層されたＮ−型の炭化珪素エピタキシャル層３とから成る炭化珪素半導体基体４と、炭化珪素エピタキシャル層３表面上の所定領域に形成されたゲート絶縁膜５ａ，５ｂと、ゲート絶縁膜５ａ，５ｂ上に形成され、ゲート端子Ｇと電気的に接続されるゲート電極６ａ，６ｂと、ゲート電極６ａ，６ｂ表面上に形成されたゲート絶縁膜７ａ，７ｂとを有する。なお、図示しないが、上記ゲート電極６ａ，６ｂは図面奥行き方向で繋がっているものとする。
また、この炭化珪素半導体装置１は、ゲート絶縁膜５ａ，５ｂが形成されていない炭化珪素エピタキシャル層３表面上の領域に形成されたヘテロ半導体領域８と、ヘテロ半導体領域８表面の一部とゲート絶縁膜７ａ，７ｂ上に形成された層間絶縁膜１０ａ，１０ｂと、ヘテロ半導体領域８の露出表面に形成され、ソース端子Ｓと電気的に接続されるソース電極１１と、炭化珪素半導体基体４の底面に形成され、ドレイン端子Ｄと電気的に接続されるドレイン電極１２とを有する。
〔炭化珪素半導体装置の製造方法〕
次に、図２を参照して、上記炭化珪素半導体装置１の製造方法について説明する。
次に、図２を参照して、上記炭化珪素半導体装置１の製造方法について説明する。
上記炭化珪素半導体装置１を製造する際は、始めに、図２（ａ）に示すように、Ｎ＋型の炭化珪素半導体基板２上にＮ−型の炭化珪素をエピタキシャル成長させることにより炭化珪素半導体基体４を形成する。なお、この実施形態では、炭化珪素エピタキシャル層３の不純物濃度及び膜厚はそれぞれ、１．０×１０１６ｃｍ−３，１０μｍとした。
次に、図２（ｂ）に示すように、炭化珪素半導体基体４表面にある炭化珪素エピタキシャル層３に対して熱酸化処理を施すことにより炭化珪素エピタキシャル層３表面上に絶縁膜５を形成した後、絶縁膜５上に多結晶シリコン６を５０００Å程度の膜厚まで堆積させる。なお、この実施形態では、１１００℃のドライ酸化処理によって膜厚５００Åの絶縁膜５を形成した。
次に、図３（ｃ）に示すように、多結晶シリコン６にＰ＋型の不純物としてリン１３をドーピングする。なお、この実施形態では、リン１３は、加速電圧４０ｋｅＶ，ドーズ量５．０×１０１５ｃｍ−３のイオン注入条件で多結晶シリコン６にドーピングした。また、この実施形態では、イオン注入処理によりリン１３をドーピングしたが、拡散法によりリン１３をドーピングしてもよいし、多結晶シリコン６を堆積させる際にリン１３を同時にドーピングしてもよい。
次に、図３（ｄ）に示すように、フォトリソグラフィ処理とエッチング処理とにより多結晶シリコン６と絶縁膜５とをパターニングすることにより、炭化珪素エピタキシャル層３表面の一部を露出させ、ゲート絶縁膜５ａ，５ｂとゲート電極６ａ，６ｂとを同時に形成する。なお、ゲート絶縁膜５ａ，５ｂは、上述の通り、炭化珪素に対して熱酸化処理を施すことにより形成されている。そして、一般に、熱酸化法によって形成されたゲート絶縁膜５ａ，５ｂと炭化珪素エピタキシャル層３の界面には、堆積法によって形成された絶縁膜の場合における界面と比較して、未結合手が少ないため、界面準位が少なく、トランジスタの駆動力を向上させることができる。また、熱酸化法によって形成されたゲート絶縁膜５ａ，５ｂは、堆積法によって形成された絶縁膜と比較して膜質が良好であるため、絶縁膜の信頼性を向上させることができる。
次に、図４（ｅ）に示すように、酸素分圧が５％未満のＨ２Ｏ（水蒸気）とＯ２（酸素）の混合雰囲気下でゲート電極６ａ，６ｂ表面に対して熱酸化処理を施すことにより、５００Å程度の膜厚を有するゲート絶縁膜７ａ，７ｂをゲート電極６ａ，６ｂ表面上に形成する。なお、酸素分圧が５％未満のＨ２ＯとＯ２の混合雰囲気下で熱酸化処理を行った場合には、露出している炭化珪素エピタキシャル層３表面上には熱酸化膜は形成されず、ゲート電極６ａ，６ｂ表面上にのみ選択的に熱酸化膜を形成することができる。また、このようにして形成されたゲート絶縁膜７ａ，７ｂは、上述の通り、堆積法によって形成された絶縁膜と比較して膜質が良好であるため、絶縁膜の信頼性を向上させることができる。
ここで、この実施形態では、ゲート電極６ａ，６ｂを多結晶シリコンにより形成したが、ゲート電極６ａ，６ｂを多結晶シリコンにより形成することによって、エッチングやドーピング等の製造プロセスを容易にすることができる。なお、ゲート電極６ａ，６ｂを構成する材料は、シリコンを含む、換言すれば、シリコンの熱酸化膜を形成可能な材料であればどのような材料であってもよく、例えば、単結晶シリコンや多結晶炭化珪素を用いてもよい。
次に、多結晶シリコンを５０００Å程度の膜厚まで堆積させた後に、ＰＯＣｌ３雰囲気中にて多結晶シリコン中にリンを拡散させて多結晶シリコン中に不純物をドーピングすることにより、図４（ｆ）に示すように、炭化珪素エピタキシャル層３及びゲート絶縁膜７ａ，７ｂ表面上にＮ型の多結晶シリコンから成るヘテロ半導体領域８を形成する。なお、Ｎ型の多結晶シリコンは炭化珪素とは異なるバンドキャップを有する半導体材料であるために、炭化珪素エピタキシャル層３とヘテロ半導体領域８との間のヘテロ接合界面にはエネルギー障壁が形成される。
また、この実施形態では、拡散処理により多結晶シリコンに不純物をドーピングしたが、イオン注入法により不純物をドーピングしてもよいし、多結晶シリコンを堆積させる際に不純物を同時にドーピングしてもよい。また、この実施形態では、ヘテロ半導体領域８を多結晶シリコンにより形成したが、アモルファスシリコンや単結晶シリコンを用いてもよい。これらの材料を用いてヘテロ半導体領域８を形成することにより、エッチングやドーピング等の製造プロセスを容易にすることができる。
次に、ゲート絶縁膜７ａ，７ｂ表面の一部が露出するようにフォトリソグラフィ処理とエッチング処理とによりゲート絶縁膜７ａ，７ｂ表面上のヘテロ半導体領域８の一部を除去した後、図５（ｇ）に示すように、ゲート絶縁膜７ａ，７ｂ上における膜厚が１．０μｍ程度になるまで、ゲート絶縁膜７ａ，７ｂ及びヘテロ半導体領域８表面上に層間絶縁膜１０を堆積させる。また、スパッタリング法によって半導体基体４の底面にニッケルを堆積し、１０００℃，１分間のコンタクトアニールを窒素雰囲気中で行うことにより、半導体基体４の底面にドレイン電極１２を形成する。
次に、ヘテロ半導体領域８表面上の層間絶縁膜１０の一部を除去することにより、ヘテロ半導体領域８表面の一部が露出させてコンタクトホールを形成し、スパッタリング法によりコンタクトホール内にアルミニウムを堆積させる。そして最後に、フォトリソグラフィ処理とエッチング処理とによりアルミニウムをパターニングすることにより、図５（ｈ）に示すようにソース電極１１を形成し、炭化珪素半導体装置１の一連の製造工程は終了する。
〔炭化珪素半導体装置のスイッチ動作〕
次に、上記炭化珪素半導体装置１のスイッチ動作について説明する。
次に、上記炭化珪素半導体装置１のスイッチ動作について説明する。
ソース電極１１を接地し、ドレイン電極１２に正電位を印加した状態で、ゲート電極６ａ，６ｂを接地電位、又は負電位とした場合、ヘテロ半導体領域８と炭化珪素エピタキシャル層３との間のヘテロ接合界面に存在するエネルギー障壁によって電子の移動が阻止されるために、ソース電極１１とドレイン電極１２との間には電流は流れず、遮断状態になる。そして、遮断状態から導通状態へと切り替わるようにゲート電極６ａ，６ｂに正電位を印加した場合、ゲート絶縁膜５ａ，５ｂ及びゲート絶縁膜７ａ，７ｂとを介して、ヘテロ半導体領域８と炭化珪素エピタキシャル層３との間のヘテロ接合界面までゲート電界が及ぶために、ゲート電極６ａ，６ｂ近傍のヘテロ半導体領域８と炭化珪素エピタキシャル層３に電子の蓄積層が形成される。すなわち、ヘテロ接合界面付近のヘテロ半導体領域８側のポテンシャル（エネルギー準位）が押し下げられ、且つ、ヘテロ接合界面付近の炭化珪素エピタキシャル層４側のエネルギー障壁が急峻になることから、エネルギー障壁中を電子がトンネリングすることが可能となり、導通状態となる。
次に、導通状態から遮蔽状態へと切り替わるようにゲート電極６ａ，６ｂに再び接地電位、又は負電位を印加した場合、ヘテロ半導体領域８と炭化珪素エピタキシャル層３との間のヘテロ接合界面に形成されていた電子の蓄積状態が解除され、エネルギー障壁中の電子のトンネリングが止まる。そして、ヘテロ半導体領域８から炭化珪素エピタキシャル層３への電子の流れが止まり、さらに炭化珪素エピタキシャル層３中にあった電子は炭化珪素基板２側に流れ枯渇する。そして、炭化珪素エピタキシャル層３側にはヘテロ接合から空乏層が広がり、再び遮断状態になる。
従来までの炭化珪素半導体装置は、図６に示すような構成を有し、ヘテロ半導体領域８ａ，８ｂと炭化珪素エピタキシャル層３との間に形成されるヘテロ接合界面のエネルギー障壁の高さをゲート電極６からの電界によって変化させることでスイッチ動作を行うことにより、チャネル領域における電圧降下を無くし、オン抵抗の低減を図っていた。また、ソース電極１１ａ，１１ｂとドレイン電極１２との間に高電圧が印加された場合、ヘテロ接合界面のヘテロ半導体領域８ａ，８ｂ側に形成される蓄積層に電界が終端されてヘテロ半導体領域８ａ，８ｂはブレークダウンしないために、ソース電極１１ａ，１１ｂとドレイン電極１２との間の耐圧を高くすることができる。そして、このような構成を有する従来までの炭化珪素半導体装置では、図７（ａ）に示すように、炭化珪素エピタキシャル層３上にヘテロ半導体領域８ａ，８ｂを構成する材料である多結晶シリコンを堆積，パターニングした後に、図７（ｂ）に示すように、炭化珪素エピタキシャル層３とヘテロ半導体領域８ａ，８ｂ表面上にゲート絶縁膜２１を形成していた。
しかしながら、このようにしてゲート絶縁膜２１を形成した場合、炭化珪素エピタキシャル層３とヘテロ半導体領域８ａ，８ｂを形成する多結晶シリコンの酸化速度の違いから、熱酸化法を用いて均一な厚さを有するゲート絶縁膜２１を形成することが困難である。また、堆積法によりゲート絶縁膜２１を形成した場合には、堆積時に原料ガスの反応生成物等の不純物がゲート絶縁膜２１中に混入しやすく、構造が不完全な欠陥領域が含まれることが多い。このため、堆積法により形成されたゲート絶縁膜２１は、熱酸化法で形成されたものと比較すると、信頼性の面で問題がある。さらに、堆積法で形成されたゲート絶縁膜２１と炭化珪素エピタキシャル層３の接合界面には、未結合手（いわゆるダングリングボンド）に起因する界面準位が存在し、トランジスタの駆動力の面で問題がある。
これに対して、本発明の実施形態となる炭化珪素半導体装置１の製造工程によれば、上述の通り、炭化珪素エピタキシャル層３表面に熱酸化処理を施すことによりゲート絶縁膜５ａ，５ｂを形成し、多結晶シリコンから成るゲート電極６ａ，６ｂ表面に熱酸化処理を施すことによりゲート絶縁膜７ａ，７ｂを形成する。そして、このような製造工程によれば、異なる酸化速度を有する炭化珪素及び多結晶シリコンをそれぞれ選択的に熱酸化することによりゲート絶縁膜が形成されるため、酸化速度の差の影響を受けることなく、均一で膜質のよい熱酸化膜から成るゲート絶縁膜を形成することができる。すなわち、信頼性が高いゲート絶縁膜を形成することができる。また、炭化珪素エピタキシャル層３とゲート絶縁膜５ａ，５ｂの界面には、未結合手に起因する界面準位が少ないので、炭化珪素半導体装置１の駆動力を向上させることができる。
なお、ゲート電極６ａ，６ｂ表面は、酸素分圧が５％未満の水蒸気と酸素の混合雰囲気下で熱酸化処理することが望ましい。このような工程によれば、ゲート電極６ａ，６ｂ表面のみ選択的に熱酸化膜を形成することができる。また、ゲート電極６ａ，６ｂは、少なくともシリコンを含む材料により形成することが望ましい。このような工程によれば、ゲート電極６ａ，６ｂ表面に熱酸化膜を容易に形成することができる。
さらに、ゲート電極材料は、多結晶シリコンであることが望ましい。このような工程によれば、エッチングやドーピング等の製造プロセスを容易にすることができる。また、ヘテロ半導体領域８は、多結晶シリコン、単結晶シリコン、及びアモルファスシリコンのうちのいずれかにより形成することが望ましい。このような工程によれば、エッチングやドーピング等の製造プロセスを容易にすることができる。
以上、本発明者らによってなされた発明を適用した実施の形態について説明したが、この実施の形態による本発明の開示の一部をなす論述及び図面により本発明は限定されることはない。例えば、上記実施形態では、炭化珪素半導体基体４の導電型はＮ型であるとしたがＰ型であってもよい。また、上記実施形態では、ヘテロ半導体領域８の導電型はＮ型であるとしたが、ゲート電界によって電子の蓄積層が形成される不純物濃度であればＰ型であってもよい。また、上記実施形態では、ゲート電極６ａ，６ｂを形成する多結晶シリコンの導電型はＮ型であるとしたがＰ型であってもよい。さらに、上記実施形態では、ヘテロ半導体領域８は多結晶シリコンにより形成されているが、炭化珪素半導体基体４とヘテロ接合を形成する半導体材料であれば、シリコンゲルマニウム（ＳｉＧｅ），ゲルマニウム（Ｇｅ）などの他の半導体材料であってもよい。このように、この実施の形態に基づいて当業者等によりなされる他の実施の形態、実施例及び運用技術等は全て本発明の範疇に含まれることは勿論であることを付け加えておく。
１：炭化珪素半導体装置
２：炭化珪素半導体基板
３：炭化珪素エピタキシャル層
４：炭化珪素半導体基体
５：絶縁膜
５ａ，５ｂ：ゲート絶縁膜（第１のゲート絶縁膜）
６：多結晶シリコン
６ａ，６ｂ：ゲート電極
７ａ，７ｂ：ゲート絶縁膜（第２のゲート絶縁膜）
８：ヘテロ半導体領域
１０ａ，１０ｂ：層間絶縁膜
１１：ソース電極
１２：ドレイン電極
１３：リン
Ｄ：ドレイン端子
Ｇ：ゲート端子
Ｓ：ソース端子
２：炭化珪素半導体基板
３：炭化珪素エピタキシャル層
４：炭化珪素半導体基体
５：絶縁膜
５ａ，５ｂ：ゲート絶縁膜（第１のゲート絶縁膜）
６：多結晶シリコン
６ａ，６ｂ：ゲート電極
７ａ，７ｂ：ゲート絶縁膜（第２のゲート絶縁膜）
８：ヘテロ半導体領域
１０ａ，１０ｂ：層間絶縁膜
１１：ソース電極
１２：ドレイン電極
１３：リン
Ｄ：ドレイン端子
Ｇ：ゲート端子
Ｓ：ソース端子
Claims (6)
- 炭化珪素半導体基体と、
前記炭化珪素半導体基体表面の所定領域に形成された第１のゲート絶縁膜と、
前記第１のゲート絶縁膜上に形成されたゲート電極と、
前記ゲート電極上に形成された第２のゲート絶縁膜と、
前記炭化珪素半導体基体表面の所定領域に形成された、炭化珪素半導体基体と異なるバンドキャップ幅を有する半導体材料から成るヘテロ半導体領域と、
前記ヘテロ半導体領域に接続されたソース電極と、
前記炭化珪素半導体基体に接続されたドレイン電極とを備え、
前記第１及び第２のゲート絶縁膜はそれぞれ、炭化珪素半導体基体表面及びゲート電極表面に熱酸化処理を施すことにより形成されていること
を特徴とする炭化珪素半導体装置。 - 炭化珪素半導体基体と、炭化珪素半導体基体表面の所定領域に形成された、炭化珪素半導体基体と異なるバンドキャップ幅を有する半導体材料から成るヘテロ半導体領域と、ゲート絶縁膜を介して炭化珪素半導体基体とヘテロ半導体領域のヘテロ接合界面に隣接して配置されたゲート電極と、ヘテロ半導体領域に接続されたソース電極と、炭化珪素半導体基体に接続されたドレイン電極とを備える炭化珪素半導体装置の製造方法であって、
前記炭化珪素半導体基体表面に熱酸化処理を施すことにより絶縁膜を形成する工程と、
前記絶縁膜上に前記ゲート電極を形成するゲート電極材料を堆積する工程と、
前記絶縁膜と前記ゲート電極材料をエッチングすることにより第１のゲート絶縁膜と前記ゲート電極を形成する工程と、
前記ゲート電極表面に熱酸化処理を施すことにより第２のゲート絶縁膜を形成する工程と
を有することを特徴とする炭化珪素半導体装置の製造方法。 - 請求項２に記載の炭化珪素半導体装置の製造方法であって、
前記ゲート電極表面の熱酸化処理は、酸素分圧が５％未満の水蒸気と酸素の混合雰囲気下で行われることを特徴とする炭化珪素半導体装置の製造方法。 - 請求項２又は請求項３に記載の炭化珪素半導体装置の製造方法であって、
前記ゲート電極材料は、少なくともシリコンを含むことを特徴とする炭化珪素半導体装置の製造方法。 - 請求項４に記載の炭化珪素半導体装置の製造方法であって、
前記ゲート電極材料は、多結晶シリコンであることを特徴とする炭化珪素半導体装置の製造方法。 - 請求項２乃至請求項５のうち、いずれか１項に記載の炭化珪素半導体装置の製造方法であって、
前記半導体材料は、多結晶シリコン、単結晶シリコン、及びアモルファスシリコンのうちのいずれかであることを特徴とする炭化珪素半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004262165A JP4742545B2 (ja) | 2004-09-09 | 2004-09-09 | 炭化珪素半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004262165A JP4742545B2 (ja) | 2004-09-09 | 2004-09-09 | 炭化珪素半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006080273A true JP2006080273A (ja) | 2006-03-23 |
| JP4742545B2 JP4742545B2 (ja) | 2011-08-10 |
Family
ID=36159492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004262165A Expired - Fee Related JP4742545B2 (ja) | 2004-09-09 | 2004-09-09 | 炭化珪素半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4742545B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1876638A2 (en) * | 2006-07-06 | 2008-01-09 | Nissan Motor Company, Ltd. | Method of manufacturing semiconductor device with a heterojunction |
| JP2008004680A (ja) * | 2006-06-21 | 2008-01-10 | Nissan Motor Co Ltd | 半導体装置及び半導体装置の製造方法 |
| WO2008018432A1 (fr) * | 2006-08-08 | 2008-02-14 | Toyota Jidosha Kabushiki Kaisha | Dispositif semi-conducteur au carbure de silicium et procédé pour le fabriquer |
| JP2008235331A (ja) * | 2007-03-16 | 2008-10-02 | Nissan Motor Co Ltd | 炭化珪素半導体装置及びその製造方法 |
| WO2015126575A3 (en) * | 2014-02-18 | 2015-10-29 | General Electric Company | Silicon carbide semiconductor device, and methods for manufacturing thereof |
| US20160218188A1 (en) * | 2013-09-25 | 2016-07-28 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device and method for manufacturing the same |
| CN111542914A (zh) * | 2017-12-27 | 2020-08-14 | 株式会社半导体能源研究所 | 半导体装置以及半导体装置的制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000022137A (ja) * | 1998-07-07 | 2000-01-21 | Fuji Electric Co Ltd | 炭化けい素ｍｏｓ半導体素子の製造方法および炭化けい素ｍｏｓ半導体素子 |
| JP2003318398A (ja) * | 2002-04-26 | 2003-11-07 | Nissan Motor Co Ltd | 炭化珪素半導体装置 |
-
2004
- 2004-09-09 JP JP2004262165A patent/JP4742545B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000022137A (ja) * | 1998-07-07 | 2000-01-21 | Fuji Electric Co Ltd | 炭化けい素ｍｏｓ半導体素子の製造方法および炭化けい素ｍｏｓ半導体素子 |
| JP2003318398A (ja) * | 2002-04-26 | 2003-11-07 | Nissan Motor Co Ltd | 炭化珪素半導体装置 |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008004680A (ja) * | 2006-06-21 | 2008-01-10 | Nissan Motor Co Ltd | 半導体装置及び半導体装置の製造方法 |
| EP1876638A3 (en) * | 2006-07-06 | 2008-10-22 | Nissan Motor Company, Ltd. | Method of manufacturing semiconductor device with a heterojunction |
| JP2008016650A (ja) * | 2006-07-06 | 2008-01-24 | Nissan Motor Co Ltd | 半導体装置の製造方法 |
| US7989295B2 (en) | 2006-07-06 | 2011-08-02 | Nissan Motor Co., Ltd. | Method of manufacturing semiconductor device |
| EP1876638A2 (en) * | 2006-07-06 | 2008-01-09 | Nissan Motor Company, Ltd. | Method of manufacturing semiconductor device with a heterojunction |
| US7902025B2 (en) | 2006-07-06 | 2011-03-08 | Nissan Motor Co., Ltd. | Method of manufacturing semiconductor device |
| JP2008042018A (ja) * | 2006-08-08 | 2008-02-21 | Toyota Motor Corp | 炭化珪素半導体装置及びその製造方法 |
| WO2008018432A1 (fr) * | 2006-08-08 | 2008-02-14 | Toyota Jidosha Kabushiki Kaisha | Dispositif semi-conducteur au carbure de silicium et procédé pour le fabriquer |
| US8053784B2 (en) | 2006-08-08 | 2011-11-08 | Toyota Jidosha Kabushiki Kaisha | Silicon carbide semiconductor device and method for manufacturing the same |
| US7772058B2 (en) | 2007-03-16 | 2010-08-10 | Nissan Motor Co., Ltd. | Method of manufacturing silicon carbide semiconductor device |
| JP2008235331A (ja) * | 2007-03-16 | 2008-10-02 | Nissan Motor Co Ltd | 炭化珪素半導体装置及びその製造方法 |
| US20160218188A1 (en) * | 2013-09-25 | 2016-07-28 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device and method for manufacturing the same |
| US9741799B2 (en) * | 2013-09-25 | 2017-08-22 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device and method for manufacturing the same |
| WO2015126575A3 (en) * | 2014-02-18 | 2015-10-29 | General Electric Company | Silicon carbide semiconductor device, and methods for manufacturing thereof |
| CN106030757A (zh) * | 2014-02-18 | 2016-10-12 | 通用电气公司 | 碳化硅半导体装置和用于制造碳化硅半导体装置的方法 |
| CN111542914A (zh) * | 2017-12-27 | 2020-08-14 | 株式会社半导体能源研究所 | 半导体装置以及半导体装置的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4742545B2 (ja) | 2011-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9490338B2 (en) | Silicon carbide semiconductor apparatus and method of manufacturing same | |
| CN101604691B (zh) | 半导体器件和半导体器件的制造方法 | |
| EP1876638B1 (en) | Method of manufacturing a semiconductor device with a heterojunction | |
| JP2010171417A (ja) | 半導体装置 | |
| JPWO2009050871A1 (ja) | 半導体装置およびその製造方法 | |
| JP2020145483A (ja) | 半導体装置の製造方法 | |
| JP5366521B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JP4742545B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JPS62156873A (ja) | 半導体装置 | |
| JPH10214906A (ja) | 半導体装置及びその製造方法 | |
| US20090152670A1 (en) | Semiconductor device and method of fabricating the same | |
| JP2010141028A (ja) | 半導体装置の製造方法 | |
| US6528404B2 (en) | Semiconductor device and fabrication method thereof | |
| JPH10125904A (ja) | 炭化珪素半導体装置 | |
| JP5036399B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP5107027B2 (ja) | ダイアモンド状のカーボンチャネルを有する電界効果トランジスタの製造方法 | |
| JP5151076B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US20090026497A1 (en) | Method for Producing Semiconductor Device | |
| CN101320688B (zh) | 制造半导体器件的方法及所制造出的半导体器件 | |
| JP2007234942A (ja) | 半導体装置の製造方法 | |
| JP2014241426A (ja) | 半導体装置 | |
| JP2002203912A (ja) | 半導体装置 | |
| JP2005101148A (ja) | 半導体装置及びその製造方法 | |
| JP4982960B2 (ja) | 半導体装置の製造方法 | |
| JP4950810B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061025 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101028 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110301 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110325 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110412 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110425 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4742545 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |