CN111542914A - 半导体装置以及半导体装置的制造方法 - Google Patents

半导体装置以及半导体装置的制造方法 Download PDF

Info

Publication number
CN111542914A
CN111542914A CN201880083766.7A CN201880083766A CN111542914A CN 111542914 A CN111542914 A CN 111542914A CN 201880083766 A CN201880083766 A CN 201880083766A CN 111542914 A CN111542914 A CN 111542914A
Authority
CN
China
Prior art keywords
oxide
insulator
conductor
film
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880083766.7A
Other languages
English (en)
Inventor
山崎舜平
方堂凉太
鸭川知世
栃林克明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN111542914A publication Critical patent/CN111542914A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

提供一种通态电流大且可靠性高的半导体装置。半导体装置包括第一绝缘体、第一绝缘体上的第二绝缘体、第一绝缘体上的第一氧化物、第一氧化物上的第二氧化物、第二氧化物上的第一导电体及第二导电体、第一导电体上的第三绝缘体、第二导电体上的第四绝缘体、第二氧化物上的第三氧化物、第三氧化物上的第五绝缘体、位于第五绝缘体上且与第三氧化物重叠的第三导电体、覆盖第一至第五绝缘体、第一氧化物、第二氧化物及第一至第三导电体的第六绝缘体以及第六绝缘体上的第七绝缘体，其中第六绝缘体与第一绝缘体的顶面的一部分、第二绝缘体的侧面、第五绝缘体的侧面、第一至第三氧化物的侧面、第一至第三导电体的侧面及第三导电体的顶面接触。

Description

半导体装置以及半导体装置的制造方法
技术领域
本发明的一个方式涉及一种半导体装置及半导体装置的制造方法。此外，本发明的一个方式涉及一种半导体晶片、模块以及电子设备。
注意，在本说明书等中，半导体装置是指能够通过利用半导体特性而工作的所有装置。除了晶体管等的半导体元件之外，半导体电路、运算装置或存储装置也是半导体装置的一个方式。显示装置(液晶显示装置、发光显示装置等)、投影装置、照明装置、电光装置、蓄电装置、存储装置、半导体电路、摄像装置及电子设备等有时包括半导体装置。
注意，本发明的一个方式不局限于上述技术领域。本说明书等所公开的发明的一个方式涉及一种物体、方法或制造方法。另外，本发明的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或者组合物(composition of matter)。
背景技术
作为可以应用于晶体管的半导体薄膜的材料，硅类半导体材料被广泛地周知。另外，作为其他材料，氧化物半导体受到关注。作为氧化物半导体，例如，已知除了如氧化铟、氧化锌等单元金属氧化物之外还有多元金属氧化物。在多元金属氧化物中，有关In-Ga-Zn氧化物(以下也称为IGZO)的研究尤为火热。
通过对IGZO的研究，在氧化物半导体中，发现了既不是单晶也不是非晶的CAAC(c-axis aligned crystalline)结构及nc(nanocrystalline)结构(参照非专利文献1至非专利文献3)。非专利文献1及非专利文献2中公开了一种使用具有CAAC结构的氧化物半导体制造晶体管的技术。再者，非专利文献4及非专利文献5中公开了一种比CAAC结构及nc结构的结晶性更低的氧化物半导体中也具有微小的结晶。
将IGZO用于活性层的晶体管具有极低的关态电流(参照非专利文献6)，已知有利用了该特性的LSI及显示器(参照非专利文献7及非专利文献8)。
[先行技术文献]
[非专利文献]
[非专利文献1]S.Yamazaki et al.,“SID Symposium Digest of TechnicalPapers”,2012,volume 43,issue 1,pp.183-186
[非专利文献2]S.Yamazaki et al.,“Japanese Journal of Applied Physics”,2014,volume 53,Number 4S,pp.04ED18-1-04ED18-10
[非专利文献3]S.Ito et al.,“The Proceedings of AM-FPD’13Digest ofTechnical Papers”,2013,pp.151-154
[非专利文献4]S.Yamazaki et al.,“ECS Journal of Solid State Science andTechnology”,2014,volume 3,issue 9,pp.Q3012-Q3022
[非专利文献5]S.Yamazaki,“ECS Transactions”,2014,volume 64,issue 10,pp.155-164
[非专利文献6]K.Kato et al.,“Japanese Journal of Applied Physics”,2012,volume 51,pp.021201-1-021201-7
[非专利文献7]S.Matsuda et al.,“2015Symposium on VLSI Technology Digest ofTechnical Papers”,2015,pp.T216-T217
[非专利文献8]S.Amano et al.,“SID Symposium Digest of Technical Papers”,2010,volume 41,issue 1,pp.626-629
发明内容
发明所要解决的技术问题
本发明的一个方式的目的之一是提供一种通态电流大的半导体装置。另外，本发明的一个方式的目的之一是提供一种具有高频率特性的半导体装置。另外，本发明的一个方式的目的之一是提供一种可靠性良好的半导体装置。另外，本发明的一个方式的目的之一是提供一种能够进行微型化或高集成化的半导体装置。另外，本发明的一个方式的目的之一是提供一种具有良好的电特性的半导体装置。另外，本发明的一个方式的目的之一是提供一种生産率高的半导体装置。
本发明的一个方式的目的之一是提供一种能够长期间保持数据的半导体装置。本发明的一个方式的目的之一是提供一种信息的写入速度快的半导体装置。本发明的一个方式的目的之一是提供一种设计自由度高的半导体装置。本发明的一个方式的目的之一是提供一种能够抑制功耗的半导体装置。本发明的一个方式的目的之一是提供一种新颖的半导体装置。
注意，上述目的的记载不妨碍其他目的的存在。此外，本发明的一个方式并不需要实现所有上述目的。另外，这些目的之外的目的根据说明书、附图、权利要求书等的记载来看是自然明了的，可以从说明书、附图、权利要求书等的记载得出上述以外的目的。
解决技术问题的手段
本发明的一个方式是一种半导体装置，该半导体装置包括第一绝缘体、第一绝缘体上的第二绝缘体、第一绝缘体上的第一氧化物、第一氧化物上的第二氧化物、第二氧化物上的第一导电体及第二导电体、第一导电体上的第三绝缘体、第二导电体上的第四绝缘体、第二氧化物上的第三氧化物、第三氧化物上的第五绝缘体、位于第五绝缘体上且与第三氧化物重叠的第三导电体、覆盖第一至第五绝缘体、第一氧化物、第二氧化物及第一至第三导电体的第六绝缘体以及第六绝缘体上的第七绝缘体，第六绝缘体与第一绝缘体的顶面的一部分、第二绝缘体的侧面、第五绝缘体的侧面、第一至第三氧化物的侧面、第一至第三导电体的侧面及第三导电体的顶面接触。
另外，第一绝缘体、第六绝缘体及第七绝缘体优选各自与第二绝缘体相比不容易透过氧和氢中的一方或双方。
另外，第一绝缘体、第六绝缘体及第七绝缘体优选各自与第五绝缘体相比不容易透过氧和氢中的一方或双方。
另外，第一绝缘体及第六绝缘体优选各自是包含铝和铪中的一方或双方的氧化物。
另外，第一绝缘体及第六绝缘体优选各自是氧化铝。
另外，第七绝缘体优选包含硅以及氮。
另外，第一至第三氧化物优选包含In、元素M(M是Al、Ga、Y或Sn)以及Zn。
另外，第二氧化物优选包括通过对第二氧化物的顶面的透射电子显微镜图像进行图像分析而得到的晶格点群，且在由晶格点群形成的沃罗诺伊图中，沃罗诺伊区域的形状为六角形的比率优选为50％以上且80％以下。
另外，本发明的一个方式是一种包括晶体管的半导体装置，该晶体管包括第一绝缘体、第一绝缘体上的第二绝缘体、第一绝缘体上的第一氧化物、第一氧化物上的第二氧化物、第二氧化物上的第一导电体及第二导电体、第一导电体上的第三绝缘体、第二导电体上的第四绝缘体、第二氧化物上的第三氧化物、第三氧化物上的第五绝缘体以及位于第五绝缘体上且与第三氧化物重叠的第三导电体，在晶体管的沟道长度方向的截面中，当以第一绝缘体的底面的高度为基准时，与第二氧化物重叠的区域中的第三导电体的底面的高度比第二导电体的顶面低，在晶体管的沟道宽度方向的截面中，当以第一绝缘体的底面的高度为基准时，不与第二氧化物重叠的区域中的第三导电体的底面的高度比第二氧化物的底面低。
另外，本发明的一个方式是一种半导体装置的制造方法，包括如下步骤：形成第一绝缘膜；在第一绝缘膜上形成第二绝缘膜；在第二绝缘膜上形成第三绝缘膜；在第三绝缘膜上形成第一氧化物；在第一氧化膜上形成第二氧化物；在第二氧化膜上形成第一导电膜；在第一导电膜上形成第四绝缘膜；在第四绝缘膜上形成第二导电膜；通过利用光刻法加工第二导电膜的一部分，在第二导电膜中形成露出有第四绝缘膜的开口；通过利用光刻法加工第二导电膜、第四绝缘膜以及第一导电膜，形成包括开口、第二导电膜、第四绝缘膜以及第一导电膜的第一层；以第一层为蚀刻掩模加工第二氧化物及第一氧化物；通过去除露出到开口中的第四绝缘膜，使第一导电膜露出到开口中；通过去除露出到开口中的第一导电膜及第二导电膜，使第二氧化物露出到开口中，将第一导电膜分离为第一导电体及第二导电体，将第四绝缘膜分离为第一绝缘体及第二绝缘体；通过加工第二绝缘膜，形成包括第二绝缘膜、第一氧化物、第二氧化物、第一导电体、第二导电体、第一绝缘体以及第二绝缘体的第二层；在第一绝缘膜上及第二层上形成第三氧化物；在第三氧化物上形成第五绝缘膜；在第五绝缘膜上形成第二导电膜；通过利用光刻法加工第二导电膜、第五绝缘膜以及第三氧化物，形成包括第二导电膜、第五绝缘膜以及第三氧化物的第三层；以及在第一绝缘膜上、第二层上以及第三层上形成第六绝缘膜。
另外，优选使用具有多个处理室的成膜装置在减压下连续地形成第一绝缘膜、第二绝缘膜、第三绝缘膜、第一氧化物、第二氧化物、第一导电膜、第四绝缘膜以及第二导电膜。
另外，优选使用具有多个处理室的成膜装置在减压下连续地形成第三氧化物、第五绝缘膜以及第二导电膜。
另外，在处理室内也可以利用溅射法进行成膜。
发明效果
通过本发明的一个方式，可以提供一种通态电流大的半导体装置。另外，通过本发明的一个方式，可以提供一种具有高频率特性的半导体装置。另外，通过本发明的一个方式，可以提供一种可靠性良好的半导体装置。另外，通过本发明的一个方式，可以提供一种能够实现微型化或高集成化的半导体装置。另外，通过本发明的一个方式，可以提供一种具有良好的电特性的半导体装置。另外，通过本发明的一个方式，可以提供一种生产率高的半导体装置。
另外，可以提供一种能够长期间保持数据的半导体装置。另外，可以提供一种数据的写入速度快的半导体装置。另外，可以提供一种设计自由度高的半导体装置。另外，可以提供一种能够抑制功耗的半导体装置。另外，可以提供一种新颖的半导体装置。
注意，这些效果的记载不妨碍其他效果的存在。此外，本发明的一个方式并不需要具有所有上述效果。另外，从说明书、附图、权利要求书等的记载中可明显看出这些效果以外的效果，而可以从说明书、附图、权利要求书等的记载中抽出这些效果以外的效果。
附图简要说明
[图1]根据本发明的一个方式的半导体装置的俯视图及截面图。
[图2]根据本发明的一个方式的半导体装置的俯视图及截面图。
[图3]根据本发明的一个方式的半导体装置的截面图。
[图4]示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面图。
[图5]示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面图。
[图6]示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面图。
[图7]示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面图。
[图8]示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面图。
[图9]示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面图。
[图10]示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面图。
[图11]示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面图。
[图12]示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面图。
[图13]示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面图。
[图14]说明用来制造本发明的一个方式的半导体装置的俯视图。
[图15]示出根据本发明的一个方式的存储装置的结构的截面图。
[图16]示出根据本发明的一个方式的存储装置的结构的截面图。
[图17]示出根据本发明的一个方式的存储装置的结构例子的方框图。
[图18]示出根据本发明的一个方式的存储装置的结构例子的电路图。
[图19]根据本发明的一个方式的半导体装置的方框图以及示意图。
[图20]根据本发明的一个方式的存储装置的示意图。
[图21]示出根据本发明的一个方式的电子设备的图。
[图22]示出根据实施例的样品的电特性的图。
[图23]说明导出六角形的转角的方法的图。
[图24]说明对根据实施例的样品的平面TEM图像进行图像处理的图像的图。
[图25]说明沃罗诺伊图的形成方法的图。
[图26]说明根据实施例的样品的沃罗诺伊区域的形状比例的图。
实施发明的方式
下面，参照附图对实施方式进行说明。但是，所属技术领域的普通技术人员可以很容易地理解一个事实，就是实施方式可以以多个不同形式来实施，其方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在下面的实施方式所记载的内容中。
在附图中，为便于清楚地说明，有时夸大表示大小、层的厚度或区域。因此，本发明并不一定限定于上述尺寸。此外，在附图中，示意性地示出理想的例子，因此本发明不局限于附图所示的形状或数值等。例如，在实际的制造工序中，有时由于蚀刻等处理而层或抗蚀剂掩模等非意图性地被减薄，但是为了便于理解有时不反映到附图。另外，在附图中，有时在不同的附图之间共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略其重复说明。此外，当表示具有相同功能的部分时有时使用相同的阴影线，而不特别附加附图标记。
另外，尤其在俯视图(也称为平面图)或立体图等中，为了便于对发明的理解，有时省略部分构成要素的记载。另外，有时省略部分隐藏线等的记载。
此外，在本说明书等中，为了方便起见，附加了第一、第二等序数词，而其并不表示工序顺序或叠层顺序。因此，例如可以将“第一”适当地替换为“第二”或“第三”等来进行说明。此外，本说明书等所记载的序数词与用于指定本发明的一个方式的序数词有时不一致。
另外，在本说明书等中，为了方便起见，使用了“上”、“下”等表示配置的词句，以参照附图说明构成要素的位置关系。另外，构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于本说明书中所说明的词句，可以根据情况适当地更换。
例如，在本说明书等中，当明确地记载为“X与Y连接”时，意味着如下情况：X与Y电连接；X与Y在功能上连接；X与Y直接连接。因此，不局限于规定的连接关系(例如，附图或文中所示的连接关系等)，附图或文中所示的连接关系以外的连接关系也包含于附图或文中所公开的内容中。
这里，X和Y为对象物(例如，装置、元件、电路、布线、电极、端子、导电膜及层等)。
另外，在使用极性不同的晶体管的情况或电路工作中的电流方向变化的情况等下，源极及漏极的功能有时相互调换。因此，在本说明书等中，有时源极和漏极可以相互调换。
另外，在本说明书等中，根据晶体管的结构，有时形成沟道的区域中的实际上的沟道宽度(以下，也称为“实效沟道宽度”)和晶体管的俯视图所示的沟道宽度(以下，也称为“外观上的沟道宽度”)不同。例如，在栅电极覆盖半导体的侧面的情况下，有时因为实效沟道宽度大于外观上的沟道宽度，所以不能忽略其影响。例如，在微型且栅电极覆盖半导体的侧面的晶体管中，有时形成在半导体的侧面的沟道形成区域的比例增高。在此情况下，实效沟道宽度大于外观上的沟道宽度。
在此情况下，有时难以通过实测估计实效沟道宽度。例如，要从设计值估算出实效沟道宽度，需要假定半导体的形状是已知的。因此，当半导体的形状不清楚时，难以准确地测量实效沟道宽度。
在本说明书中，在简单地描述为“沟道宽度”时，有时是指外观上的沟道宽度。或者，在本说明书中，在简单地描述为“沟道宽度”时，有时是指实效沟道宽度。注意，通过对截面TEM图像等进行分析等，可以决定沟道长度、沟道宽度、实效沟道宽度、外观上的沟道宽度、围绕沟道宽度等的值。
注意，半导体的杂质例如是指半导体的主要成分之外的元素。例如，浓度小于0.1原子％的元素可以说是杂质。有时由于包含杂质，例如造成半导体的DOS(Density ofStates：态密度)变高，结晶性降低等。当半导体是氧化物半导体时，作为改变半导体的特性的杂质，例如有第1族元素、第2族元素、第13族元素、第14族元素、第15族元素以及除氧化物半导体的主要成分外的过渡金属等。例如，有氢、锂、钠、硅、硼、磷、碳、氮等。在半导体是氧化物半导体的情况下，有时水也作为杂质起作用。另外，在半导体是氧化物半导体时，有时例如由于杂质的进入导致氧空位的产生。此外，在半导体是硅时，作为改变半导体特性的杂质，例如有氧、除氢之外的第1族元素、第2族元素、第13族元素、第15族元素等。
注意，在本说明书等中，氧氮化硅是指氧含量大于氮含量的膜。另外，氮氧化硅是指氮含量大于氧含量的膜。
另外，在本说明书等中，可以将“绝缘体”换称为“绝缘膜”或“绝缘层”。另外，也可以将“绝缘体”换称为“绝缘膜”或“绝缘层”。另外，也可以将“半导体”换称为“半导体膜”或“半导体层”。
在本说明书等中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态。因此，也包括该角度为-5°以上且5°以下的状态。“大致平行”是指两条直线形成的角度为-30°以上且30°以下的状态。另外，“垂直”是指两条直线的角度为80°以上且100°以下的状态。因此，也包括该角度为85°以上且95°以下的状态。“大致垂直”是指两条直线形成的角度为60°以上且120°以下的状态。
注意，在本说明书中，阻挡膜是指具有抑制水、氢等杂质及氧的透过的功能的膜，在该阻挡膜具有导电性的情况下，有时被称为导电阻挡膜。
在本说明书等中，金属氧化物(metal oxide)是指广义上的金属的氧化物。金属氧化物被分类为氧化物绝缘体、氧化物导电体(包括透明氧化物导电体)和氧化物半导体(Oxide Semiconductor，也可以简称为OS)等。例如，在将金属氧化物用于晶体管的半导体层的情况下，有时将该金属氧化物称为氧化物半导体。换言之，可以将OS FET或OS晶体管称为包含氧化物或氧化物半导体的晶体管。
注意，在本说明书等中，常关闭是指：在不对栅极施加电位或者对栅极施加接地电位时流过晶体管的每沟道宽度1μm的电流在室温下为1×10-20A以下，在85℃下为1×10-18A以下，或在125℃下为1×10-16A以下。
(实施方式1)
下面说明包括根据本发明的一个方式的晶体管200的半导体装置的一个例子。
〈半导体装置的结构例子〉
图1A、图1B及图1C是根据本发明的一个方式的晶体管200及晶体管200的周围的俯视图及截面图。
图1A是包括晶体管200的半导体装置的俯视图。图1B和图1C是该半导体装置的截面图。在此，图1B是由图1A中的点划线A1-A2示出的部分的截面图，该截面图相当于晶体管200的沟道长度方向上的截面图。图1C是由图1A中的点划线A3-A4示出的部分的截面图，该截面图相当于晶体管200的沟道宽度方向上的截面图。注意，为了明确起见，在图1A的俯视图中省略部分构成要素。
本发明的一个方式的半导体装置包括绝缘体214、配置在绝缘体214上的晶体管200、配置在晶体管200上的绝缘体280、配置在绝缘体280上的绝缘体282以及配置在绝缘体282上的绝缘体281。绝缘体214、绝缘体280、绝缘体281以及绝缘体282被用作层间膜。另外，包括电连接于晶体管200并用作插头的导电体240(导电体240a及导电体240b)。此外，与用作插头的导电体240的侧面接触地设置有绝缘体241(绝缘体241a及绝缘体241b)。
另外，与绝缘体273a、绝缘体254、绝缘体274、绝缘体280、绝缘体282及绝缘体281的开口的内壁接触地设置有绝缘体241a，与其侧面接触地设置有导电体240a的第一导电体，并且其内侧设置有导电体240a的第二导电体。此外，与绝缘体273b、绝缘体254、绝缘体274、绝缘体280、绝缘体282及绝缘体281的开口的内壁接触地设置有绝缘体241b，与其侧面接触地设置有导电体240b的第一导电体，并且其内侧设置有导电体240b的第二导电体。在此，导电体240的顶面的高度和绝缘体281的顶面的高度可以为相同程度。注意，虽然在晶体管200中示出层叠导电体240的第一导电体和导电体240的第二导电体的结构，但是本发明不局限于此。例如，作为导电体240也可以采用单层结构或三层以上的叠层结构。当结构体具有叠层结构时，有时按形成的顺序赋予序数而区别。
[晶体管200]
如图1所示，晶体管200包括配置在衬底(未图示)上的绝缘体214上的绝缘体216、以在绝缘体216中嵌入的方式配置的导电体205、配置在绝缘体216上及导电体205上的绝缘体220、配置在绝缘体222上的绝缘体222、配置在绝缘体222上的绝缘体224、配置在绝缘体224上的氧化物230(氧化物230a、氧化物230b及氧化物230c)、配置在氧化物230上的绝缘体250、配置在绝缘体250上的导电体260(导电体260a及导电体260b)、与氧化物230b的顶面的一部分接触的导电体242a及导电体242b、配置在导电体242a上的绝缘体273a、配置在导电体242b上的绝缘体273b、与绝缘体222的顶面的一部分、绝缘体224的侧面、氧化物230a的侧面、氧化物230b的侧面、导电体242a的侧面、导电体242b的侧面、绝缘体273a的侧面、绝缘体273a的顶面、绝缘体273b的侧面、绝缘体273b的顶面、氧化物230c的侧面、绝缘体250的侧面、导电体260的侧面以及导电体260的顶面接触地配置的绝缘体254以及配置在绝缘体254上的绝缘体274。
另外，绝缘体222、绝缘体254及绝缘体274优选具有抑制氢(例如，氢原子、氢分子等中的至少一个)的扩散的功能。此外，绝缘体222、绝缘体254及绝缘体274优选具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能。例如，绝缘体222、绝缘体254及绝缘体274的氧及氢中的一方或双方的透过性优选都比绝缘体224低。绝缘体222、绝缘体254及绝缘体274的氧及氢中的一方或双方的透过性优选都比绝缘体250低。绝缘体222、绝缘体254及绝缘体274的氧及氢中的一方或双方的透过性优选都比绝缘体280低。
此外，氧化物230优选包括配置在绝缘体224上的氧化物230a、配置在氧化物230a上的氧化物230b以及配置在氧化物230b上且其至少一部分与氧化物230b的顶面接触的氧化物230c。
注意，在晶体管200中，在形成沟道的区域(以下，也称为沟道形成区域)及其附近层叠有氧化物230a、氧化物230b及氧化物230c的三层，但是本发明不局限于此。例如，可以设置氧化物230b的单层、氧化物230b与氧化物230a的两层结构、氧化物230b与氧化物230c的两层结构或者四层以上的叠层结构。另外，在晶体管200中，导电体260具有两层的叠层结构，但是本发明不局限于此。例如，导电体260也可以具有单层结构或三层以上的叠层结构。
另外，优选在晶体管200中将被用作氧化物半导体的金属氧化物(以下，有时称为氧化物半导体)用于包含沟道形成区域的氧化物230(氧化物230a、氧化物230b及氧化物230c)。
由于将氧化物半导体用于沟道形成区域的晶体管200在非导通状态下的泄漏电流(关态电流)极小，所以可以提供低功耗的半导体装置。此外，由于氧化物半导体可以利用溅射法等形成，所以可以用于构成高集成型半导体装置的晶体管200。
作为氧化物230优选使用In-M-Zn氧化物(元素M为选自铝、镓、钇、锡、铜、钒、铍、硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种)等金属氧化物。特别是，作为元素M可以使用铝、镓、钇或锡。此外，作为氧化物230也可以使用In-Ga氧化物、In-Zn氧化物、Ga-Zn氧化物以及Ga氧化物。
此外，在使用氧化物半导体的晶体管中，如果氧化物半导体中的形成沟道的区域存在杂质及氧空位，电特性则容易变动，有时降低可靠性。另外，在氧化物半导体中的形成沟道的区域包含氧空位的情况下，晶体管趋于具有常开启特性。因此，优选为尽可能降低形成沟道的区域中的氧空位。例如，通过绝缘体250等对氧化物230供应氧，填充氧空位，即可。由此，抑制电特性的变动，从而可以提供具有稳定的电特性且可靠性得到提高的晶体管。
导电体260被用作晶体管200的栅电极。此外，导电体242(导电体242a及导电体242b)被用作晶体管200的源电极或漏电极。
另外，如图1B所示，在以与氧化物230的顶部接触的方式设置并被用作晶体管200的源电极或漏电极的导电体242(导电体242a及导电体242b)所包含的元素具有吸收氧化物230的氧的功能时，有时低电阻区域部分形成在氧化物230与导电体242之间或者氧化物230的表面附近，该低电阻区域被用作晶体管200的源区域或漏区域。此时，在该低电阻区域中，进入到氧空位的杂质(氢、氮或金属元素等)被用作供体，有时载流子密度增加。注意，下面有时将进入到氧空位的氢称为VoH。另外，在与导电体242a及导电体242b不重叠的区域中，氧化物230具有用作晶体管200的沟道形成区域的区域。优选的是，该区域的载流子密度比低电阻区域低且VoH得到降低。
如图1B及图1C所示，绝缘体254优选接触有绝缘体222的顶面的一部分、绝缘体224的侧面、氧化物230的侧面、导电体242a的侧面、导电体242b的侧面、绝缘体250的侧面、导电体260的侧面以及导电体260的顶面。并且，绝缘体274优选配置在绝缘体254上。由此，绝缘体280由绝缘体254及绝缘体274与绝缘体224、绝缘体250及氧化物230分开。通过采用该结构，可以抑制绝缘体280所包含的氢或水等杂质或者从晶体管200的外方的氢等杂质的进入，因此可以对晶体管200赋予良好的电特性及可靠性。
此外，绝缘体273(绝缘体273a及绝缘体273b)具有抑制氢或水等杂质及氧的透过的功能。绝缘体273a在导电体242a上并可以防止来自导电体242a的上方的氢或水等杂质以及氧的扩散。绝缘体273b在导电体242b上并可以防止来自导电体242b的上方的氧的扩散。
图3是以图1A所示的A5-A6的点划线表示的部分的截面图，也是晶体管200的源区域和漏区域中的一方的沟道宽度方向上的截面图。如图3所示，导电体242a的侧面被绝缘体254及绝缘体274覆盖，因此防止来自导电体242a的侧面方向的氢或水等杂质及氧的扩散。由此，绝缘体273a、绝缘体254及绝缘体274覆盖导电体242a的顶面及侧面而抑制导电体242a的氧化。此外，导电体242b也可以得到同样的效果。
此外，在图1B中，以绝缘体224的底面为标准，不与导电体242a及导电体242b重叠的区域中的导电体260的底面的高度优选比导电体242a及导电体242b的每一个的顶面的高度低。来自被用作栅电极的导电体260的电场能够作用于沟道形成区域整体而晶体管进行良好的工作，所以是优选的。
如图1C所示，以绝缘体224的底面为标准，氧化物230a及氧化物230b和导电体260不重叠的区域中的导电体260的底面优选配置在比氧化物230b的底面的高度低的位置。此外，在氧化物230b和导电体260不重叠的区域中的导电体260的底面的高度和氧化物230b的底面的高度之间的差异为0nm以上且100nm以下，优选为3nm以上且50nm以下，更优选为5nm以上且20nm以下。
如此，采用被用作栅电极的导电体260隔着氧化物230c及绝缘体250覆盖沟道形成区域的氧化物230b的侧面及顶面的结构，该结构容易使导电体260的电场作用于沟道形成区域的氧化物230b整体。因此，可以增大晶体管200的通态电流并提高频率特性。
如上所述，可以提供包括通态电流大的晶体管的半导体装置。另外，可以提供包括具有高频率特性的晶体管的半导体装置。另外，可以提供抑制电特性变动而实现具有稳定的电特性并提高了可靠性的半导体装置。另外，可以提供包括关态电流小的晶体管的半导体装置。
下面，说明包括本发明的一个方式的晶体管200的半导体装置的详细结构。
导电体205以与氧化物230及导电体260重叠的方式配置。另外，导电体205优选以填埋于绝缘体216中的方式设置。
在此，导电体260有时被用作第一栅(也称为顶栅)电极。此外，导电体205有时被用作第二栅(也称为底栅)电极。在此情况下，通过独立地改变供应到导电体205的电位而不使其与供应到导电体260的电位联动，可以控制晶体管200的Vth。尤其是，通过对导电体205供应负电位，可以使晶体管200的Vth大于0V且可以减小关态电流。因此，与不对导电体205施加负电位时相比，在对导电体205施加负电位的情况下，可以减小对导电体260供应的电位为0V时的漏极电流。
注意，如图1A所示，优选以比氧化物230的不与导电体242a及导电体242b重叠的区域的沟道宽度方向上的长度长的方式设置导电体205。尤其是，如图1C所示，导电体205优选延伸到氧化物230的与沟道宽度方向交叉的端部的外侧。就是说，优选在氧化物230的沟道宽度方向的侧面的外侧，导电体205和导电体260隔着绝缘体重叠。
通过具有上述结构，可以由被用作第一栅电极的导电体260的电场和被用作第二栅电极的导电体205的电场电围绕氧化物230的沟道形成区域。在本说明书中，将由第一栅电极及第二栅电极的电场电围绕沟道形成区域的晶体管的结构称为surrounded channel(S-channel：围绕沟道)结构。
此外，作为导电体205，优选使用以钨、铜或铝为主要成分的导电材料。在附图中，以单层图示导电体205，但是导电体205也可以具有叠层结构，例如，可以采用钛、氮化钛和上述导电材料的叠层结构。
在此，通过作为氧化物半导体、位于氧化物半导体的下层的绝缘体或导电体及位于氧化物半导体的上层的绝缘体或导电体，以不暴露于大气的方式连续地形成不同种类的膜，可以形成杂质(尤其是氢、水)浓度得到降低的实质上高纯度本征的氧化物半导体膜，所以是优选的。
例如，使用具有七个处理室的成膜装置依次连续地形成配置在绝缘体216及导电体205上的绝缘体220、绝缘体222、成为绝缘体224的绝缘膜、成为氧化物230a的氧化膜，成为氧化物230b的氧化膜，成为导电体242的导电膜以及成为绝缘体273的绝缘膜，即可。
绝缘体214及绝缘体274优选被用作抑制水或氢等杂质从衬底一侧或上方进入到晶体管200的阻挡绝缘膜。因此，作为绝缘体214优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)、铜原子等杂质的扩散的功能(不容易使上述杂质透过)的绝缘材料。另外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)的绝缘材料。
例如，优选的是，作为绝缘体214及绝缘体274使用氮化硅等。由此，可以抑制水或氢等杂质从与绝缘体214相比更靠近衬底一侧扩散到晶体管200一侧。此外，可以抑制包含在绝缘体224等中的氧扩散到与绝缘体214相比更靠近衬底一侧。另外，可以抑制水或氢等杂质从配置在绝缘体274的上方的绝缘体280等扩散到晶体管200一侧。
另外，绝缘体214也可以具有叠层结构。例如，可以将氧化铝膜和氮化硅膜的叠层结构适当地用于绝缘体214。可以由氧化铝膜将氧供应到绝缘体214的上方。此外，可以由氮化硅膜抑制氢、水等杂质从衬底一侧扩散到晶体管200一侧。
此外，绝缘体216、绝缘体280及绝缘体281的介电常数优选比绝缘体214低。通过将介电常数低的材料作为层间膜，可以减少产生在布线之间的寄生电容。例如，作为绝缘体216、绝缘体280及绝缘体281，适当地使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅或具有空孔的氧化硅等即可。
绝缘体220、绝缘体222及绝缘体224被用作栅极绝缘体。
例如，作为绝缘体220适当地使用氧化硅或氧氮化硅等即可。
另外，在与氧化物230接触的绝缘体224中，优选通过加热使氧脱离。在本说明书中，有时将通过加热脱离的氧称为过剩氧。例如，作为绝缘体224适当地使用氧化硅或氧氮化硅等，即可。通过以与氧化物230接触的方式设置包含氧的绝缘体，可以减少氧化物230中的氧空位，从而可以提高晶体管200的可靠性。
具体而言，作为绝缘体224，优选使用通过加热使一部分的氧脱离的氧化物材料。通过加热使氧脱离的氧化物是指在TDS(Thermal Desorption Spectroscopy：热脱附谱)分析中换算为氧原子的氧的脱离量为1.0×1018atoms/cm3以上，优选为1.0×1019atoms/cm3以上，进一步优选为2.0×1019atoms/cm3以上，或者3.0×1020atoms/cm3以上的氧化物膜。另外，进行上述TDS分析时的膜的表面温度优选在100℃以上且700℃以下，或者100℃以上且400℃以下的范围内。
绝缘体222优选被用作抑制水或氢等杂质从衬底一侧混入晶体管200的阻挡绝缘膜。例如，绝缘体222的氧透过性优选比绝缘体224低。通过由绝缘体222、绝缘体274及绝缘体254围绕绝缘体224及氧化物230等，可以抑制水或氢等杂质从外部进入到晶体管200。
再者，绝缘体222优选具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)。例如，绝缘体222的氧透过性优选比绝缘体224低。通过使绝缘体222具有抑制氧或杂质的扩散的功能，可以减少氧化物230所具有的氧能够扩散到绝缘体220一侧，所以是优选的。此外，可以抑制导电体205与绝缘体224及氧化物230所具有的氧起反应。
绝缘体222作为绝缘材料的包含铝和铪中的一方或双方的氧化物的绝缘体。作为包含铝和铪中的一方或双方的氧化物的绝缘体，优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。当使用这种材料形成绝缘体222时，绝缘体222被用作抑制氧从氧化物230释放或氢等杂质从晶体管200的周围部进入氧化物230的层。
或者，例如也可以对上述绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化硅、氧化钛、氧化钨、氧化钇、氧化锆。此外，也可以对上述绝缘体进行氮化处理。还可以在上述绝缘体上层叠氧化硅、氧氮化硅或氮化硅。
此外，作为绝缘体222，例如也可以以单层或叠层使用包含氧化铝、氧化铪、氧化钽、氧化锆、锆钛酸铅(PZT)、钛酸锶(SrTiO3)或(Ba,Sr)TiO3(BST)等所谓的high-k材料的绝缘体。当进行晶体管的微型化及高集成化时，由于栅极绝缘体的薄膜化，有时发生泄漏电流等问题。通过作为被用作栅极绝缘体的绝缘体使用high-k材料，可以在保持物理厚度的同时降低晶体管工作时的栅极电位。
另外，绝缘体222及绝缘体224也可以分别具有两层以上的叠层结构。此时，不局限于使用相同材料构成的叠层结构，也可以是使用不同材料构成的叠层结构。
氧化物230包括氧化物230a、氧化物230a上的氧化物230b及氧化物230b上的氧化物230c。当在氧化物230b下设置有氧化物230a时，可以抑制杂质从形成在氧化物230a下的结构物扩散到氧化物230b。当在氧化物230b上设置有氧化物230c时，可以抑制杂质从形成在氧化物230c的上方的结构物扩散到氧化物230b。
另外，氧化物230优选具有各金属原子的原子个数比互不相同的氧化物的叠层结构。具体而言，在用于氧化物230a的金属氧化物中，构成元素中的元素M的原子个数比优选大于用于氧化物230b的金属氧化物的构成元素中的元素M的原子个数比。另外，在用于氧化物230a的金属氧化物中，相对于In的元素M的原子个数比优选大于用于氧化物230b的金属氧化物中的相对于In的元素M的原子个数比。另外，在用于氧化物230b的金属氧化物中，相对于元素M的In的原子个数比优选大于用于氧化物230a的金属氧化物中的相对于元素M的In的原子个数比。另外，氧化物230c可以使用可用于氧化物230a或氧化物230b的金属氧化物。
另外，氧化物230b优选具有结晶性。例如，优选使用下述CAAC-OS(c-axis alignedcrystalline oxide semiconductor)。CAAC-OS等的具有结晶性的氧化物具有杂质及缺陷(氧空位等)少的结晶性高且致密的结构。因此，可以抑制源电极或漏电极从氧化物230b抽出氧。因此，即使进行加热处理也可以减少从氧化物230b被抽出的氧，所以晶体管200对制造工序中的高温度(所谓热积存；thermal budget)也很稳定。
优选的是，使氧化物230a及氧化物230c的导带底的能量高于氧化物230b的导带底的能量。换言之，氧化物230a及氧化物230c的电子亲和势优选小于氧化物230b的电子亲和势。
在此，在氧化物230a、氧化物230b及氧化物230c的接合部中，导带底的能级平缓地变化。换言之，也可以将上述情况表达为氧化物230a、氧化物230b及氧化物230c的接合部的导带底的能级连续地变化或者连续地接合。为此，优选降低形成在氧化物230a与氧化物230b的界面以及氧化物230b与氧化物230c的界面的混合层的缺陷态密度。
具体而言，作为氧化物230a使用In：Ga：Zn＝1：3：4[原子个数比]或1：1：0.5[原子个数比]的金属氧化物，即可。此外，作为氧化物230b使用In：Ga：Zn＝4：2：3[原子个数比]或3：1：2[原子个数比]的金属氧化物，即可。此外，作为氧化物230c使用In：Ga：Zn＝1：3：4[原子个数比]、In：Ga：Zn＝4：2：3[原子个数比]、Ga：Zn＝2：1[原子个数比]或Ga：Zn＝2：5[原子个数比]的金属氧化物，即可。此外，作为氧化物230c具有叠层结构的情况下的具体例子，可以举出In：Ga：Zn＝4：2：3[原子个数比]的金属氧化物和Ga：Zn＝2：1[原子个数比]的金属氧化物的叠层结构、In：Ga：Zn＝4：2：3[原子个数比]的金属氧化物和Ga：Zn＝2：5[原子个数比]的金属氧化物的叠层结构、In：Ga：Zn＝4：2：3[原子个数比]的金属氧化物和氧化镓的叠层结构等。
此时，载流子的主要路径为氧化物230b。通过使氧化物230a及氧化物230c具有上述结构，可以降低氧化物230a与氧化物230b的界面及氧化物230b与氧化物230c的界面的缺陷态密度。因此，界面散射对载流子传导的影响减少，从而晶体管200可以得到高通态电流及高频率特性。另外，在氧化物230c具有叠层结构时，被期待降低上述氧化物230b和氧化物230c之间的界面的缺陷态密度的效果及抑制氧化物230c所具有的构成元素扩散到绝缘体250一侧的效果。更具体而言，在氧化物230c具有叠层结构时，因为使不包含In的氧化物位于叠层结构的上方，所以可以抑制会扩散到绝缘体250一侧的In。由于绝缘体250被用作栅极绝缘体，因此在In扩散在其中的情况下导致晶体管的特性不良。由此，通过使氧化物230c具有叠层结构，可以提供可靠性高的半导体装置。
作为氧化物230优选使用被用作氧化物半导体的金属氧化物。例如，作为成为沟道形成区域的金属氧化物，优选使用其带隙为2eV以上，优选为2.5eV以上的金属氧化物。如此，通过使用带隙较宽的金属氧化物，可以减小晶体管的关态电流。通过采用这种晶体管，可以提供低功耗的半导体装置。
在氧化物230b上设置被用作源电极及漏电极的导电体242(导电体242a及导电体242b)。导电体242的厚度例如为1nm以上且50nm以下，优选为2nm以上且25nm以下，即可。
作为导电体242，优选使用选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等。例如，优选使用氮化钽、氮化钛、钨或包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌或包含锶和钌的氧化物、包含镧和镍的氧化物等。另外，氮化钽、氮化钛、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌或包含锶和钌的氧化物、包含镧和镍的氧化物是不容易氧化的导电材料或者吸收氧也维持导电性的材料，所以是优选的。
绝缘体250被用作栅极绝缘体。绝缘体250优选与氧化物230c的顶面接触地配置。绝缘体250可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。
与绝缘体224同样地，绝缘体250优选使用通过加热释放氧的绝缘体形成。通过作为绝缘体250以与氧化物230c的顶面接触的方式设置通过加热释放氧的绝缘体，可以高效地对氧化物230的沟道形成区域供应氧。与绝缘体224同样，优选降低绝缘体250中的水或氢等杂质的浓度。绝缘体250的厚度优选为1nm以上且20nm以下。
另外，也可以在绝缘体250与导电体260之间设置金属氧化物。该金属氧化物优选抑制从绝缘体250扩散到导电体260的氧。通过设置抑制氧的扩散的金属氧化物，从绝缘体250扩散到导电体260的氧被抑制。换言之，可以抑制供应到氧化物230的氧量的减少。另外，可以抑制因绝缘体250中的氧所导致的导电体260的氧化。
另外，该金属氧化物有时被用作栅极绝缘体的一部分。因此，在将氧化硅或氧氮化硅等用于绝缘体250的情况下，作为该金属氧化物优选使用作为相对介电常数高的high-k材料的金属氧化物。通过使栅极绝缘体具有绝缘体250与该金属氧化物的叠层结构，可以形成具有热稳定性且相对介电常数高的叠层结构。因此，可以在保持栅极绝缘体的物理厚度的同时降低在晶体管工作时施加的栅极电位。另外，可以减少被用作栅极绝缘体的绝缘体的等效氧化物厚度(EOT)。
具体而言，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗和镁等中的一种或两种以上的金属氧化物。特别是，优选使用作为包含铝及铪中的一方或双方的氧化物的绝缘体的氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。
虽然在图1中，导电体260具有两层结构，但是也可以具有单层结构或三层以上的叠层结构。
作为导电体260a优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)、铜原子等杂质的扩散的功能的导电材料。另外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能的导电材料。
此外，当导电体260a具有抑制氧的扩散的功能时，可以抑制绝缘体250所包含的氧使导电体260b氧化而导致导电率的下降。作为具有抑制氧的扩散的功能的导电材料，例如，优选使用钽、氮化钽、钌或氧化钌等。
此外，作为导电体260b优选使用以钨、铜或铝为主要成分的导电材料。另外，由于导电体260还被用作布线，所以优选使用导电性高的导电体。例如，可以使用以钨、铜或铝为主要成分的导电材料。另外，导电体260b可以具有叠层结构，例如可以具有钛、氮化钛与上述导电材料的叠层结构。
例如，作为绝缘体280，优选具有氧化硅、氧氮化硅、氮氧化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅或具有空孔的氧化硅等。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。特别是，因为氧化硅、氧氮化硅、具有空孔的氧化硅等的材料容易形成包含通过加热脱离的氧的区域，所以是优选的。
另外，优选绝缘体280中的水或氢等杂质的浓度得到降低。此外，绝缘体280的顶面也可以被平坦化。
绝缘体282优选被用作抑制水或氢等杂质从上方混入到绝缘体280的阻挡绝缘膜。作为绝缘体282，例如可以使用能够用于绝缘体254等的绝缘体。
另外，优选在绝缘体282上设置被用作层间膜的绝缘体281。与绝缘体224等同样，优选绝缘体281中的水或氢等杂质的浓度得到降低。
另外，在形成于绝缘体281、绝缘体282、绝缘体280、绝缘体274、绝缘体254及绝缘体273中的开口中配置导电体240a及导电体240b。导电体240a及导电体240b以中间夹着导电体260的方式设置。另外，导电体240a及导电体240b的顶面与绝缘体281的顶面可以位于同一平面上。
另外，以与绝缘体281、绝缘体282、绝缘体280、绝缘体274、绝缘体254及绝缘体273a的开口的内壁接触的方式设置有绝缘体241a，以与其侧面接触的方式形成有导电体240a的第一导电体。导电体242a位于该开口的底部的至少一部分，导电体240a与导电体242a接触。同样，以与绝缘体281、绝缘体282、绝缘体280、绝缘体274、绝缘体254及绝缘体273b的开口的内壁接触的方式设置有绝缘体241b，以与其侧面接触的方式形成有导电体240b的第一导电体。导电体242b位于该开口的底部的至少一部分，导电体240b与导电体242b接触。
导电体240a及导电体240b优选使用以钨、铜或铝为主要成分的导电材料。此外，导电体240a及导电体240b也可以分别具有叠层结构。
当作为导电体240采用叠层结构时，作为至少与导电体242接触的导电体优选使用具有抑制水或氢等杂质的透过的功能的导电材料。例如，优选使用钽、氮化钽、钛、氮化钛、钌或氧化钌等。可以以单层或叠层使用具有抑制水或氢等杂质的透过的功能的导电材料。通过使用该导电材料，可以防止添加到绝缘体280的氧被吸收到导电体240a及导电体240b。此外，可以防止水或氢等杂质从绝缘体281的上方的层通过导电体240a及导电体240b混入氧化物230。
作为绝缘体241a及绝缘体241b，例如使用能够用于绝缘体254等的绝缘体，即可。因为绝缘体241a及绝缘体241b与绝缘体254接触地设置，所以可以抑制从绝缘体280等水或氢等杂质经过导电体240a及导电体240b混入氧化物230。此外，可以防止绝缘体280所包含的氧被导电体240a及导电体240b吸收。
虽然未图示，但是可以以与导电体240a的顶面及导电体240b的顶面接触的方式配置被用作布线的导电体。被用作布线的导电体优选使用以钨、铜或铝为主要成分的导电材料。另外，该导电体可以具有叠层结构，例如，可以具有钛、氮化钛与上述导电材料的叠层结构。另外，该导电体可以填埋于绝缘体的开口中。
<半导体装置的构成材料>
以下，说明可用于半导体装置的构成材料。
《衬底》
作为形成晶体管200的衬底例如可以使用绝缘体衬底、半导体衬底或导电体衬底。作为绝缘体衬底，例如可以举出玻璃衬底、石英衬底、蓝宝石衬底、稳定氧化锆衬底(氧化钇稳定氧化锆衬底等)、树脂衬底等。另外，作为半导体衬底，例如可以举出由硅或锗等构成的半导体衬底、或者由碳化硅、硅锗、砷化镓、磷化铟、氧化锌或氧化镓等构成的化合物半导体衬底等。再者，还可以举出在上述半导体衬底内部具有绝缘体区域的半导体衬底，例如有SOI(Silicon On Insulator；绝缘体上硅)衬底等。作为导电体衬底，可以举出石墨衬底、金属衬底、合金衬底、导电树脂衬底等。或者，可以举出包含金属氮化物的衬底、包含金属氧化物的衬底等。再者，还可以举出设置有导电体或半导体的绝缘体衬底、设置有导电体或绝缘体的半导体衬底、设置有半导体或绝缘体的导电体衬底等。或者，也可以使用在这些衬底上设置有元件的衬底。作为设置在衬底上的元件，可以举出电容器、电阻器、开关元件、发光元件、存储元件等。
《绝缘体》
作为绝缘体，有具有绝缘性的氧化物、氮化物、氧氮化物、氮氧化物、金属氧化物、金属氧氮化物以及金属氮氧化物等。
例如，当进行晶体管的微型化及高集成化时，由于栅极绝缘体的薄膜化，有时发生泄漏电流等的问题。通过作为被用作栅极绝缘体的绝缘体使用high-k材料，可以在保持物理厚度的同时实现晶体管工作时的低电压化。另一方面，通过将相对介电常数较低的材料用于被用作层间膜的绝缘体，可以减少产生在布线之间的寄生电容。因此，优选根据绝缘体的功能选择材料。
此外，作为相对介电常数较高的绝缘体，可以举出氧化镓、氧化铪、氧化锆、含有铝及铪的氧化物、含有铝及铪的氧氮化物、含有硅及铪的氧化物、含有硅及铪的氧氮化物或者含有硅及铪的氮化物等。
另外，作为相对介电常数较低的绝缘体，可以举出氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。
此外，通过由具有抑制氢等杂质及氧的透过的功能的绝缘体(绝缘体214、绝缘体222、绝缘体254及绝缘体274等)围绕使用氧化物半导体的晶体管，可以使晶体管的电特性稳定。作为具有抑制氢等杂质及氧的透过的功能的绝缘体，例如可以以单层或叠层使用包含硼、碳、氮、氧、氟、镁、铝、硅、磷、氯、氩、镓、锗、钇、锆、镧、钕、铪或钽的绝缘体。具体而言，作为具有抑制氢等杂质及氧的透过的功能的绝缘体，可以使用氧化铝、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪或氧化钽等金属氧化物、氮化铝、氮化铝钛、氮化钛、氮氧化硅或氮化硅等金属氮化物。
此外，被用作栅极绝缘体的绝缘体优选为具有包含通过加热脱离的氧的区域的绝缘体。例如，通过采用将具有包含通过加热脱离的氧的区域的氧化硅或者氧氮化硅接触于氧化物230的结构，可以填补氧化物230所包含的氧空位。
《导电体》
作为导电体，优选使用选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧等中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等。例如，优选使用氮化钽、氮化钛、钨、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物等。另外，氮化钽、氮化钛、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物是不容易氧化的导电材料或者吸收氧也维持导电性的材料，所以是优选的。另外，也可以使用以包含磷等杂质元素的多晶硅为代表的导电率高的半导体以及镍硅化物等硅化物。
另外，也可以层叠多个由上述材料形成的导电层。例如，也可以采用组合包含上述金属元素的材料和包含氧的导电材料的叠层结构。另外，也可以采用组合包含上述金属元素的材料和包含氮的导电材料的叠层结构。另外，也可以采用组合包含上述金属元素的材料、包含氧的导电材料和包含氮的导电材料的叠层结构。
此外，在将氧化物用于晶体管的沟道形成区域的情况下，作为被用作栅电极的导电体优选采用组合包含上述金属元素的材料和包含氧的导电材料的叠层结构。在此情况下，优选将包含氧的导电材料设置在沟道形成区域一侧。通过将包含氧的导电材料设置在沟道形成区域一侧，从该导电材料脱离的氧容易被供应到沟道形成区域。
尤其是，作为被用作栅电极的导电体，优选使用含有包含在形成沟道的金属氧化物中的金属元素及氧的导电材料。此外，也可以使用含有上述金属元素及氮的导电材料。例如，也可以使用氮化钛、氮化钽等包含氮的导电材料。此外，可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有硅的铟锡氧化物。此外，也可以使用包含氮的铟镓锌氧化物。通过使用上述材料，有时可以俘获形成沟道的金属氧化物所包含的氢。或者，有时可以俘获从外方的绝缘体等混入的氢。
《金属氧化物》
作为氧化物230，优选使用被用作氧化物半导体的金属氧化物。以下，将说明可用于根据本发明的氧化物230的金属氧化物。
金属氧化物优选至少包含铟或锌。尤其优选包含铟及锌。另外，除此之外，优选还包含铝、镓、钇或锡等。或者，也可以包含硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨或镁等中的一种或多种。
在此，考虑金属氧化物是包含铟、元素M及锌的In-M-Zn氧化物的情况。注意，元素M为铝、镓、钇或锡等。作为可用作元素M的其他元素，有硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁等。注意，作为元素M有时也可以组合多个上述元素。
注意，在本说明书等中，有时将包含氮的金属氧化物也称为金属氧化物(metaloxide)。此外，也可以将包含氮的金属氧化物称为金属氧氮化物(metal oxynitride)。
[金属氧化物的结构]
氧化物半导体(金属氧化物)被分为单晶氧化物半导体和非单晶氧化物半导体。作为非单晶氧化物半导体例如有CAAC-OS(c-axis aligned crystalline oxidesemiconductor)、多晶氧化物半导体、nc-OS(nanocrystalline oxide semiconductor)、a-like OS(amorphous-like oxide semiconductor)及非晶氧化物半导体等。
CAAC-OS具有c轴取向性，其多个纳米晶在a-b面方向上连结而结晶结构具有畸变。注意，畸变是指在多个纳米晶连结的区域中晶格排列一致的区域与其他晶格排列一致的区域之间的晶格排列的方向变化的部分。
虽然纳米晶基本上是六角形，但是并不局限于正六角形，有不是正六角形的情况。此外，在畸变中有时具有五角形或七角形等晶格排列。另外，在CAAC-OS中，即使在畸变附近也观察不到明确的晶界(也称为grain boundary)。即，可知由于晶格排列畸变，可抑制晶界的形成。这是由于CAAC-OS因为a-b面方向上的氧原子排列的低密度或因金属元素被取代而使原子间的键合距离产生变化等而能够包容畸变。
此外，CAAC-OS趋向于具有层叠有包含铟及氧的层(下面称为In层)和包含元素M、锌及氧的层(下面称为(M,Zn)层)的层状结晶结构(也称为层状结构)。另外，铟和元素M彼此可以取代，在用铟取代(M,Zn)层中的元素M的情况下，也可以将该层表示为(In,M,Zn)层。另外，在用元素M取代In层中的铟的情况下，也可以将该层表示为(In,M)层。
CAAC-OS是结晶性高的金属氧化物。另一方面，在CAAC-OS中不容易观察明确的晶界，因此可以说不容易发生起因于晶界的电子迁移率的下降。此外，金属氧化物的结晶性有时因杂质的混入或缺陷的生成等而降低，因此可以说CAAC-OS是杂质或缺陷(氧空位(也称为Vo：oxygen vacancy)等)少的金属氧化物。因此，包含CAAC-OS的金属氧化物的物理性质稳定。因此，包含CAAC-OS的金属氧化物具有高耐热性及高可靠性。
在nc-OS中，微小的区域(例如1nm以上且10nm以下的区域，特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。另外，nc-OS在不同的纳米晶之间观察不到结晶取向的规律性。因此，在膜整体中观察不到取向性。所以，有时nc-OS在某些分析方法中与a-likeOS或非晶氧化物半导体没有差别。
另外，在包含铟、镓和锌的金属氧化物的一种的铟-镓-锌氧化物(以下，IGZO)是上述纳米晶时可能具有稳定的结构。尤其是，IGZO有在大气中不容易进行晶体生长的倾向，所以与在IGZO是大结晶(在此，几mm的结晶或者几cm的结晶)时相比在IGZO是小结晶(例如，上述纳米结晶)时有时在结构上稳定。
a-like OS是具有介于nc-OS与非晶氧化物半导体之间的结构的金属氧化物。a-like OS包含空洞或低密度区域。也就是说，a-like OS的结晶性比nc-OS及CAAC-OS的结晶性低。
氧化物半导体(金属氧化物)具有各种结构及各种特性。本发明的一个方式的氧化物半导体也可以包括非晶氧化物半导体、多晶氧化物半导体、a-like OS、nc-OS、CAAC-OS中的两种以上。
[杂质]
在此，说明金属氧化物中的各杂质的影响。
另外，当金属氧化物包含碱金属或碱土金属时，有时形成缺陷态而形成载流子。因此，作为沟道形成区域使用包含碱金属或碱土金属的金属氧化物的晶体管容易具有常开启特性。由此，优选减少金属氧化物中的碱金属或碱土金属的浓度。具体而言，使通过SIMS测得的金属氧化物中的碱金属或碱土金属的浓度(通过二次离子质谱分析法(SIMS：Secondary Ion Mass Spectrometry)测得的浓度)为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。
包含在金属氧化物中的氢与键合于金属原子的氧起反应生成水，因此有时形成氧空位。当氢进入该氧空位时，有时产生作为载流子的电子。另外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，使用包含氢的金属氧化物的晶体管容易具有常开启特性。
由此，优选尽可能减少金属氧化物中的氢。具体而言，在金属氧化物中，将利用SIMS测得的氢浓度设定为低于1×1020atoms/cm3，优选低于1×1019atoms/cm3，更优选低于5×1018atoms/cm3，进一步优选低于1×1018atoms/cm3。通过将杂质被充分降低的金属氧化物用于晶体管的沟道形成区域，可以使晶体管具有稳定的电特性。
作为用于晶体管的半导体的金属氧化物，优选使用结晶性高的薄膜。通过使用该薄膜可以提高晶体管的稳定性或可靠性。作为该薄膜，例如，可以举出单晶金属氧化物薄膜或多晶金属氧化物薄膜。但是，在衬底上形成单晶金属氧化物薄膜或多晶金属氧化物薄膜需要进行高温或激光加热的工序。因此，制造工序的成本变高且处理量下降。
非专利文献1及非专利文献2中报告了2009年发现了具有CAAC结构的In-Ga-Zn氧化物(也称为CAAC-IGZO)。在非专利文献1及非专利文献2中，报告了CAAC-IGZO具有c轴取向性、晶界不明确、可以低温形成在衬底上。另外，还报告了使用CAAC-IGZO的晶体管具有优良的电特性及可靠性。
另外，2013年发现了具有nc结构的In-Ga-Zn氧化物(称为nc-IGZO)(参照非专利文献3)。在此报告了nc-IGZO在微小的区域(例如，1nm以上且3nm以下的区域)中的原子排列具有周期性，在不同区域间观察不到结晶取向的规律性。
非专利文献4及非专利文献5示出分别对上述CAAC-IGZO、nc-IGZO及结晶性低的IGZO的薄膜照射电子束时的平均结晶尺寸的推移。在结晶性低的IGZO薄膜中，在对其照射电子束之前就能够观察到1nm左右的结晶性IGZO。因此，在此报告了在IGZO中没能确认到完全的非晶结构(completely amorphous structure)的存在。再者，公开了与结晶性低的IGZO薄膜相比CAAC-IGZO薄膜及nc-IGZO薄膜的相对于电子束照射的稳定性较高。因此，作为晶体管的半导体优选使用CAAC-IGZO薄膜或nc-IGZO薄膜。
非专利文献6公开了使用金属氧化物的晶体管在非导通状态下的泄漏电流极低，具体而言，晶体管的每沟道宽度1μm的关态电流为yA/μm(10-24A/μm)等级(order)。例如，已公开了一种应用了使用金属氧化物的晶体管的泄漏电流低这一特性的低功耗CPU等(参照非专利文献7)。
另外，还有利用使用金属氧化物的晶体管的泄漏电流低这一特性将该晶体管应用于显示装置的报告(参照非专利文献8)。在显示装置中，显示图像在1秒间被切换数十次。每1秒钟的图像切换次数被称为刷新频率。另外，刷新频率有时被称为驱动频率。这样的人眼难以识别的高速画面切换被认为是导致眼睛疲劳的原因。于是，提出了降低显示装置的刷新频率以减少图像改写次数的技术。另外，刷新频率得到降低的驱动可以降低显示装置的功耗。将该驱动方法称为空转停止(IDS)驱动。
CAAC结构及nc结构的发现有助于使用CAAC结构或具有nc结构的金属氧化物的晶体管的电特性及可靠性的提高、制造工序的成本的降低以及处理量的提高。另外，已进行利用上述晶体管的泄漏电流低这一特性将该晶体管应用于显示装置及LSI的研究。
<半导体装置的制造方法>
接着，参照图4至图13说明图1所示的包括根据本发明的晶体管200的半导体装置的制造方法。在图4至图13中，每个附图中的A示出俯视图。另外，每个附图中的B示出沿着A中的点划线A1-A2的部分的截面图，该截面图相当于晶体管200的沟道长度方向上的截面图。每个附图中的C示出沿着A中的点划线A3-A4的部分的截面图，该截面图相当于晶体管200的沟道宽度方向上的截面图。为了明确起见，在每个附图中的A的俯视图中省略部分构成要素。
首先，准备衬底(未图示)，在该衬底上形成绝缘体214。绝缘体214可以利用溅射法、化学气相沉积(CVD：Chemical Vapor Deposition)法、分子束外延(MBE：MolecularBeam Epitaxy)法、脉冲激光沉积(PLD：Pulsed Laser Deposition)法或ALD(原子层沉积：Atomic Layer Deposition)法等形成。
注意，CVD法可以分为利用等离子体的等离子体CVD(PECVD：Plasma EnhancedCVD)法、利用热的热CVD(TCVD：Thermal CVD)法、利用光的光CVD(Photo CVD)法等。再者，CVD法可以根据使用的源气体分为金属CVD(MCVD：Metal CVD)法及有机金属CVD(MOCVD：Metal Organic CVD)法。
通过利用等离子体CVD法，可以以较低的温度得到高品质的膜。另外，因为不使用等离子体，热CVD法是能够减少对被处理物造成的等离子体损伤的成膜方法。例如，包括在半导体装置中的布线、电极、元件(晶体管、电容器等)等有时因从等离子体接收电荷而会产生电荷积聚(charge up)。此时，有时由于所累积的电荷而使包括在半导体装置中的布线、电极、元件等受损伤。另一方面，因为在不使用等离子体的热CVD法的情况下不产生上述等离子体损伤，所以能够提高半导体装置的成品率。另外，在热CVD法中，不产生成膜时的等离子体损伤，因此能够得到缺陷较少的膜。
另外，ALD法可以利用作为原子的性质的自调节性来沉积每一层的原子，从而发挥能够形成极薄的膜、能够对纵横比高的结构形成膜、能够以针孔等的缺陷少的方式形成膜、能够形成覆盖性优良的膜及能够在低温下形成膜等的效果。此外，ALD法还包括利用等离子体的成膜方法(PEALD(Plasma Enhanced ALD)法)。通过利用等离子体，可以在更低温下进行成膜，所以有时是优选的。注意，ALD法中使用的前驱物有时包含碳等杂质。因此，利用ALD法形成的膜有时与利用其他的成膜方法形成的膜相比包含更多的碳等杂质。另外，杂质的定量可以利用X射线光电子能谱(XPS：X-ray Photoelectron Spectroscopy)进行。
不同于使从靶材等中被释放的粒子沉积的成膜方法，CVD法及ALD法是因被处理物表面的反应而形成膜的成膜方法。因此，通过CVD法及ALD法形成的膜不易受被处理物的形状的影响而具有良好的台阶覆盖性。尤其是，利用ALD法形成的膜实现良好的台阶覆盖性和厚度均匀性，所以ALD法适合用于要覆盖纵横比高的开口的表面的情况等。注意，ALD法的成膜速度比较慢，所以有时优选与CVD法等成膜速度快的其他成膜方法组合而使用。
CVD法及ALD法可以通过调整源气体的流量比控制所得到的膜的组成。例如，当使用CVD法或ALD法时，可以通过调整源气体的流量比形成任意组成的膜。此外，例如，当使用CVD法及ALD法时，可以通过一边形成膜一边改变源气体的流量比来形成其组成连续变化的膜。在一边改变源气体的流量比一边形成膜时，因为不需要传送及调整压力所需的时间，所以与使用多个成膜室进行成膜的情况相比可以缩短成膜时间。因此，有时可以提高半导体装置的生产率。
在本实施方式中，作为绝缘体214利用CVD法形成氮化硅。如此，通过作为绝缘体214使用氮化硅等不容易使铜透过的绝缘体，即使作为绝缘体214的下方的层(未图示)的导电体使用铜等容易扩散的金属，也可以抑制该金属扩散到绝缘体214的上方的层。
接着，在绝缘体214上形成成为导电体205的导电膜。成为导电体205的导电膜的成膜使用溅射法、CVD法、MBE法、PLD法或ALD法等进行。此外，成为导电体205的导电膜可以为多层膜。在本实施方式中，作为成为导电体205的导电膜，形成钨。
接着，使用光刻法对成为导电体205的导电膜进行加工来形成导电体205。
另外，在光刻法中，首先通过掩模对抗蚀剂进行曝光。接着，使用显影液去除或留下所曝光的区域而形成抗蚀剂掩模。接着，隔着该抗蚀剂掩模进行蚀刻处理来将导电体、半导体或绝缘体等加工为所希望的形状。例如，使用KrF受激准分子激光、ArF受激准分子激光、EUV(Extreme Ultraviolet：极紫外)光等对抗蚀剂进行曝光来形成抗蚀剂掩模，即可。此外，也可以利用在衬底和投影透镜之间填满液体(例如，水)的状态下进行曝光的液浸技术。另外，也可以使用电子束或离子束代替上述光。注意，当使用电子束或离子束时不需要掩模。另外，在去除抗蚀剂掩模时，可以进行灰化处理等干蚀刻处理或湿蚀刻处理，也可以在进行干蚀刻处理之后进行湿蚀刻处理，又可以在进行湿蚀刻处理之后进行干蚀刻处理。
或者，可以使用由绝缘体或导电体构成的硬掩模代替抗蚀剂掩模。当使用硬掩模时，可以在成为导电体205的导电膜上形成成为硬掩模材料的绝缘膜或导电膜且在其上形成抗蚀剂掩模，然后对硬掩模材料进行蚀刻来形成所希望的形状的硬掩模。对成为导电体205的导电膜进行的蚀刻既可以在去除抗蚀剂掩模后进行，又可以不去除抗蚀剂掩模进行。在采用后者的情况下，进行蚀刻时有时抗蚀剂掩模消失。另外，也可以在成为导电体205的导电膜的蚀刻之后，通过蚀刻去除硬掩模。另一方面，在硬掩模材料没有影响到后工序或者可以在后工序中使用的情况下，不一定要去除硬掩模。
作为干蚀刻装置，可以使用包括平行平板型电极的电容耦合型等离子体(CCP：Capacitively Coupled Plasma)蚀刻装置。包括平行平板型电极的电容耦合型等离子体蚀刻装置也可以采用对平行平板型电极中的一个施加高频功率的结构。或者，也可以采用对平行平板型电极中的一个施加不同的多个高频功率的结构。或者，也可以采用对平行平板型电极的各个施加频率相同的高频功率的结构。或者，也可以采用对平行平板型电极的各个施加频率不同的高频功率的结构。或者，也可以利用具有高密度等离子体源的干蚀刻装置。例如，作为具有高密度等离子体源的干蚀刻装置，可以使用感应耦合等离子体(ICP：Inductively Coupled Plasma)蚀刻装置等。
接着，在绝缘体214、导电体205上形成成为绝缘体216的绝缘膜。成为绝缘体216的绝缘体可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成。在本实施方式中，作为成为绝缘体216的绝缘膜利用CVD法形成氧化硅。
在此，成为绝缘体216的绝缘膜的厚度优选为导电体205的厚度以上。例如，当导电体205厚度为1时，成为绝缘体216的绝缘膜的厚度为1以上且3以下。在本实施方式中，导电体205的厚度为150nm，成为绝缘体216的绝缘膜的厚度为350nm。
接着，通过对成为绝缘体216的绝缘膜进行CMP(Chemical MechanicalPolishing：化学机械抛光)处理去除成为绝缘体216的绝缘膜的一部分，使导电体205的表面露出。由此，可以形成其顶面平坦的导电体205及绝缘体216(参照图4)。
以下，将说明与上述内容不同的导电体205的形成方法。
在绝缘体214上形成绝缘体216。可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成绝缘体216。
接着，在绝缘体216中形成到达绝缘体214的开口。开口例如包括槽或狭缝等。此外，有时将形成有开口的区域称为开口部。在形成该开口时，可以使用湿蚀刻法，但是对微型加工来说干蚀刻法是优选的。作为绝缘体214，优选选择在对绝缘体216进行蚀刻以形成槽时用作蚀刻停止膜的绝缘体。例如，当作为形成槽的绝缘体216使用氧化硅膜时，绝缘体214优选使用氮化硅膜、氧化铝膜、氧化铪膜。
在形成开口后，形成成为导电体205a的导电膜。该导电膜优选包含具有抑制氧的透过的功能的导电体。例如，可以使用氮化钽、氮化钨、氮化钛等。或者，可以使用该导电体与钽、钨、钛、钼、铝、铜或钼钨合金的叠层膜。成为导电体205a的导电膜可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成。
在本实施方式中，作为成为导电体205a的导电膜，采用多层结构。首先，利用溅射法进行氮化钽的形成，在该氮化钽上层叠氮化钛。通过将这种金属氮化物用于成为导电体205a的导电膜的下层，即使作为后面说明的成为导电体205b的导电膜使用铜等容易扩散的金属，也可以抑制该金属从导电体205扩散到外部。
接着，形成成为导电体205b的导电膜。该导电膜可以使用镀敷法、溅射法、CVD法、MBE法、PLD法或ALD法等形成。在本实施方式中，作为成为导电体205b的导电膜，形成铜等低电阻导电材料。
接着，通过进行CMP处理，去除成为导电体205a的导电膜以及成为导电体205b的导电膜的一部分，使绝缘体216露出。其结果是，只在开口残留成为导电体205的导电膜。由此，可以形成其顶面平坦的导电体205。注意，有时由于该CMP处理而绝缘体216的一部分被去除。以上是与上述内容不同的导电体205的形成方法。图2示出通过采用该方法形成的包括导电体205的半导体装置的一个例子。
接着，在绝缘体216上及导电体205上依次连续地形成绝缘体220、绝缘体222、绝缘膜224A、氧化膜230A、氧化膜230B、绝缘膜242A、绝缘膜273A以及导电膜243A(参照图5)。
通过以不暴露于大气的方式依次连续地形成绝缘体220、绝缘体222、绝缘膜224A、氧化膜230A、氧化膜230B、导电膜242A、绝缘膜273A及导电膜243A，可以防止水等附着于绝缘膜、氧化膜及导电膜的各表面。由此，上述叠层膜的各界面不暴露于大气，所以杂质浓度得到降低。另外，可以抑制水或氢等杂质进入到绝缘膜、氧化膜及导电膜等。
为了以不暴露于大气的方式依次形成绝缘体220、绝缘体222、绝缘膜224A、氧化膜230A、氧化膜230B、导电膜242A、绝缘膜273A及导电膜243A，优选使用具有能够连续地形成不同种类的膜的多个处理室的多室装置。
首先，也可以使用该多室装置在加热处理室中进行减压下的加热处理。通过进行该加热处理，能够去除附着于绝缘体216的表面及导电体205的表面的水，所以是优选的。然后，由于能够在保持表面吸附水被去除的状态下形成绝缘体220，并能够依次形成绝缘体222、绝缘膜224A、氧化膜230A、氧化膜230B、导电膜242A、绝缘膜273A以及导电膜243A，因此可以抑制水或氢等杂质进入到绝缘膜、氧化膜及导电膜等。
具有多个处理室的多室装置的详细内容可以参照实施方式2。下面，说明绝缘体220、绝缘体222、绝缘膜224A、氧化膜230A、氧化膜230B、导电膜242A、绝缘膜273A以及导电膜243A的详细内容。
作为绝缘体220优选使用氧化硅、氧氮化硅、氮化硅以及氮氧化硅等。绝缘体220可以通过溅射法、CVD法、MBE法、PLD法或ALD法等形成。
作为绝缘体222，优选形成包含铝和铪中的一方或双方的氧化物的绝缘体。另外，作为包含铝和铪中的一方或双方的氧化物的绝缘体，优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。包含铝和铪中的一方或双方的氧化物的绝缘体对氧、氢及水具有阻挡性。当绝缘体222对氢及水具有阻挡性时，可以抑制晶体管200的周围的结构体所包含的氢及水通过绝缘体222扩散到晶体管200的内侧，从而可以抑制氧化物230中的氧空位的生成。绝缘体222可以通过溅射法、CVD法、MBE法、PLD法或ALD法等形成。
绝缘膜224A可以通过溅射法、CVD法、MBE法、PLD法或ALD法等形成。
氧化膜230A及氧化膜230B可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成。
例如，在利用溅射法形成氧化膜230A以及氧化膜230B的情况下，作为溅射气体使用氧或者氧和稀有气体的混合气体。通过增高溅射气体所包含的氧的比率，可以增加在形成的氧化膜中的过剩氧。另外，在利用溅射法形成上述氧化膜的情况下，例如可以使用上述In-M-Zn氧化物靶材。
尤其是，在形成氧化膜230A时，有时溅射气体所包含的氧的一部分供应给绝缘体224。因此，氧化膜230A的溅射气体所包含的氧的比率可以为70％以上，优选为80％以上，更优选为100％。
此外，在利用溅射法形成氧化膜230B的情况下，当在将溅射气体所包含的氧的比率设定为1％以上且30％以下，优选为5％以上且20％以下的状态下形成膜时，形成氧缺乏型氧化物半导体。将氧缺乏型氧化物半导体用于沟道形成区域的晶体管可以具有较高的场效应迁移率。注意，本发明的一个方式不局限于此。在利用溅射法形成氧化膜230B的情况下，当在溅射气体所包含的氧的比率设定为高于30％且100％以下，优选为70％以上且100％以下的状态下形成膜时，形成氧过剩型氧化物半导体。将氧过剩型氧化物半导体用于沟道形成区域的晶体管可以具有较高的可靠性。
在本实施方式中，利用溅射法使用In：Ga：Zn＝1：1：0.5[原子个数比]或1：3：4[原子个数比]的靶材形成氧化膜230A。另外，利用溅射法使用In：Ga：Zn＝4：2：4.1[原子个数比]的靶材形成氧化膜230B。上述氧化膜可以根据氧化物230所需的特性适当地选择成膜条件及原子个数比来形成。
导电膜242A可以通过溅射法、CVD法、MBE法、PLD法或ALD法等形成。
作为绝缘膜273A，可以形成包含铝及铪中的一方或双方的氧化物的绝缘膜。注意，作为包含铝和铪中的一方或双方的氧化物的绝缘膜，优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。包含铝和铪中的一方或双方的氧化物的绝缘膜对氧、氢及水具有阻挡性。绝缘膜273A可以使用溅射法、CVD法、MBE法、PLD法或ALD法等形成。
导电膜243A可以通过溅射法、CVD法、MBE法、PLD法或ALD法等形成。
接着，通过光刻法对导电膜243A进行加工来形成导电体层243B(参照图6)。在该加工中，截面形状优选为锥形形状。该锥形角度对于与衬底底面平行的面为30°以上且小于75°，优选为30°以上且小于70°。通过具有这种锥形角度，以后的成膜工序中的膜的覆盖性得到提高。此外，该加工优选利用干蚀刻法。利用干蚀刻法的加工适合于微细加工及上述锥形形状的加工。
接着，通过光刻法形成抗蚀剂244(参照图7)。
接着，以抗蚀剂244为蚀刻掩模对导电体层243B、绝缘膜273A及导电膜242A进行蚀刻，来形成导电体243a、导电体243b、绝缘体层273B及导电体层242B。接着，去除抗蚀剂244(参照图8)。
接着，以导电体243a、导电体243b及绝缘体层273B的表面露出的部分为蚀刻掩模对氧化膜230A及氧化膜230B进行蚀刻，来形成氧化物230a及氧化物230b。同时，通过对位于导电体层242B上且导电体243a与导电体243b之间的区域的绝缘体层273B进行蚀刻，来形成绝缘体273a及绝缘体273b(参照图9)。
优选使用如下蚀刻条件进行加工：与导电体243a、导电体243b及导电体层242B的蚀刻速度相比，氧化膜230A及氧化膜230B的蚀刻速度更快。在将导电体243a、导电体243b及导电体层242B的蚀刻速度设定为1时，将氧化膜230A及氧化膜230B的蚀刻速度设定为3以上且50以下，优选设定为5以上且30以下。
接着，对导电体243a、导电体243b及导电体层242B的表面露出的部分进行蚀刻，来形成导电体242a及导电体242b。接着，直到绝缘体222的表面露出为止对绝缘膜224A进行蚀刻，来形成绝缘体224(参照图10)。
在此，氧化物230a、氧化物230b、导电体242a和导电体242b的至少一部分都与导电体205重叠。另外，氧化物230a的侧面、氧化物230b的侧面、导电体242a的侧面和导电体242b的侧面优选与绝缘体222的顶面大致垂直。由于为大致垂直，在设置多个晶体管200时可以实现小面积化、高密度化。或者，氧化物230a的侧面、氧化物230b的侧面、导电体242a的侧面以及导电体242b的侧面分别与绝缘体222的顶面所形成的角度也可以小。此时，氧化物230a的侧面、氧化物230b的侧面、导电体242a的侧面以及导电体242b的侧面分别与绝缘体222的顶面所形成的角度优选为60°以上且小于70°。通过采用上述形状，在之后的工序中提高绝缘体273等的覆盖性，可以减少空洞等缺陷。
此外，该氧化膜以及导电膜的加工可以利用光刻法进行。此外，作为该加工可以利用干蚀刻法或湿蚀刻法。利用干蚀刻法的加工适合用于微型加工。
通过进行上述干蚀刻等的处理，有时起因于蚀刻气体等的杂质附着于或扩散于氧化物230a及氧化物230b等的表面或内部。作为杂质，例如有氟或氯等。
为了去除上述杂质等，进行洗涤。作为洗涤方法，有使用洗涤液等的湿式洗涤、使用等离子体的等离子体处理以及使用加热处理的洗涤等，也可以适当地组合上述洗涤。
作为湿式洗涤，也可以使用用碳酸水或纯水稀释草酸、磷酸或氢氟酸等而成的水溶液进行洗涤处理。或者，也可以使用纯水或碳酸水进行超声波洗涤。
接着，也可以进行加热处理。加热处理也可以在减压下以不暴露于大气的方式连续地形成成为氧化物230c的氧化膜。通过进行上述处理，可以去除附着于氧化物230b的表面等的水分及氢，并且可以降低氧化物230a及氧化物230b中的水分浓度及氢浓度。加热处理的温度优选为100℃以上且400℃以下。在本实施方式中，将加热处理的温度设定为200℃。
成为氧化物230c的氧化膜可以使用溅射法、CVD法、MBE法、PLD法或ALD法等形成。成为氧化物230c的氧化膜可以根据成为氧化物230c的氧化膜所需的特性利用与氧化膜230A或氧化膜230B相同的成膜方法形成。在本实施方式中，利用溅射法使用In：Ga：Zn＝1：3：4[原子个数比]或4：2：4.1[原子个数比]的靶材形成成为氧化物230c的氧化膜。
尤其是，在形成成为氧化物230c的氧化膜时，有时溅射气体所包含的氧的一部分供应给氧化物230a及氧化物230b。因此，成为氧化物230c的氧化膜的溅射气体所包含的氧的比率可以为70％以上，优选为80％以上，更优选为100％。
接着，也可以进行加热处理。加热处理也可以在减压下以不暴露于大气的方式连续地形成成为绝缘体250的绝缘膜。通过进行上述处理，可以去除附着于成为氧化物230c的氧化膜的表面等的水分及氢，并且可以降低氧化物230a、氧化物230b及成为氧化物230c的氧化膜中的水分浓度及氢浓度。加热处理的温度优选为100℃以上且400℃以下。
成为绝缘体250的绝缘膜可以使用溅射法、CVD法、MBE法、PLD法或ALD法等形成。作为成为绝缘体250的绝缘膜，优选通过CVD法形成氧氮化硅。形成成为绝缘体250的绝缘膜时的成膜温度优选为350℃以上且低于450℃，尤其优选为400℃左右。通过以400℃的温度形成成为绝缘体250的绝缘膜，可以形成杂质少的绝缘体。
接着，形成成为导电体260a的导电膜及成为导电体260b的导电膜。成为导电体260a的导电膜及成为导电体260b的导电膜可以通过溅射法、CVD法、MBE法、PLD法或ALD法等形成。例如，优选利用CVD法。
在本实施方式中，作为成为导电体260a的导电膜通过溅射法形成氮化钛，作为成为导电体260b的导电膜通过溅射法形成钨。
另外，作为与上述不同的成为氧化物230c的氧化膜、成为绝缘体250的绝缘膜、成为导电体260a的导电膜及成为导电体260b的导电膜的成膜方法，例如，可以使用多室装置连续地形成成为氧化物230c的氧化膜、成为绝缘体250的绝缘膜、成为导电体260a的导电膜及成为导电体260b的导电膜。
通过采用上述结构，可以形成杂质(典型的是，水、氢等)彻底去除的叠层膜。具有多个处理室的多室装置的详细内容可以参照实施方式2。
接着，通过光刻法依次对成为导电体260a的导电膜、成为导电体260b的导电膜、成为绝缘体250的绝缘膜及成为氧化物230c的氧化膜进行加工而形成导电体260a、导电体260b、绝缘体250及氧化物230c。在本实施方式中，作为导电体260a、导电体260b及绝缘体250的加工使用干蚀刻法，作为氧化物230c的加工使用湿蚀刻法(参照图11)。
导电体260a的侧面、导电体260b的侧面、绝缘体250的侧面和氧化物230c的侧面优选大致对齐。
接着，也可以进行加热处理。加热处理优选在氮气氛下以300℃以上且450℃以下的温度进行。在本实施方式中，在氮气氛下以400℃的温度进行1小时的处理。
接着，以覆盖绝缘体222、氧化物230、导电体242a、导电体242b、绝缘体273a、绝缘体273b、绝缘体250及导电体260的方式形成绝缘体254。
此外，也可以在形成绝缘体254之前进行加热处理。该加热处理也可以在减压下进行，以不暴露于大气的方式连续地形成成为绝缘体254的绝缘膜。通过这样进行加热处理可以去除表面吸附水，而可以以表面吸附水不再附着的方式形成绝缘体254，所以是优选的。
绝缘体254优选使用具有抑制水、氢等杂质及氧透过的功能的绝缘体。绝缘体254可以通过溅射法、CVD法、MBE法、PLD法或ALD法等形成。在本实施方式中，使用溅射装置在减压下进行加热处理之后，通过溅射法形成氧化铝。
接着，在绝缘体254上形成绝缘体274。绝缘体274优选使用具有抑制水、氢等杂质及氧透过的功能的绝缘体。例如，可以使用氮化硅、氮氧化硅、氧化铝等。绝缘体274可以通过溅射法、CVD法、MBE法、PLD法或ALD法等形成。在本实施方式中，通过溅射法形成氮化硅(参照图12)。
接着，在绝缘体274上形成成为绝缘体280的绝缘膜。成为绝缘体280的绝缘膜可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成。接着，对成为绝缘体280的绝缘膜进行CMP处理来形成顶面平坦的绝缘体280。
接着，也可以进行加热处理。在本实施方式中，在氮气氛下以400℃的温度进行1小时的处理。通过该加热处理，可以减少绝缘体250及绝缘体280中的水分浓度及氢浓度。
接着，也可以在绝缘体280上形成绝缘体282。可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成绝缘体282。作为绝缘体282，例如，优选通过溅射法形成氧化铝膜。通过利用溅射法形成氧化铝膜，有时可以抑制绝缘体280所具有的氢扩散到绝缘体250及氧化物230。
接着，也可以进行加热处理。在本实施方式中，在氮气氛下以400℃的温度进行1小时的处理。通过进行该加热处理，可以将通过形成绝缘体282而添加的氧注入到绝缘体250及绝缘体280。
接着，也可以在绝缘体282上形成绝缘体281。绝缘体281可以使用溅射法、CVD法、MBE法、PLD法或ALD法等形成(参照图13)。
接着，在绝缘体273a、绝缘体254、绝缘体274、绝缘体280、绝缘体282及绝缘体281中形成到达导电体242a的开口。并且，在绝缘体273b、绝缘体254、绝缘体274、绝缘体280、绝缘体282及绝缘体281中形成到达导电体242b的开口。该开口通过光刻法形成，即可。
接着，形成成为绝缘体241的绝缘膜，并对该绝缘膜进行各向异性蚀刻来形成绝缘体241。可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成该导电膜。作为成为绝缘体241的绝缘膜，优选使用具有抑制氧的透过的功能的绝缘膜。例如，优选通过ALD法形成氧化铝膜。此外，作为各向异性蚀刻，例如进行干蚀刻法等，即可。通过使开口的侧壁部具有这种结构，可以抑制来自外部的氧的透过，并防止接下来要形成的导电体240a及导电体240b的氧化。此外，可以防止水、氢等杂质从导电体240a及导电体240b扩散到外部。
接着，形成成为导电体240a及导电体240b的导电膜。成为导电体240a及导电体240b的导电膜优选是包含具有抑制水、氢等杂质的透过的功能的导电体的叠层结构。例如，可以使用氮化钽、氮化钛等与钨、钼、铜等的叠层。成为导电体240的导电膜可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成。
接着，通过进行CMP处理，去除成为导电体240a及导电体240b的导电膜的一部分，使绝缘体281露出。其结果是，只在上述开口残留该导电膜，由此可以形成其顶面平坦的导电体240a及导电体240b(参照图1)。注意，绝缘体281的一部分有时因该CMP处理而被去除。
通过上述工序，可以制造包括图1所示的晶体管200的半导体装置。如图4至图13所示，通过使用本实施方式所示的半导体装置的制造方法可以制造晶体管200。
根据本发明的一个方式，可以提供一种通态电流大的半导体装置。另外，根据本发明的一个方式，可以提供一种具有高的频率特性的半导体装置。根据本发明的一个方式，可以提供一种可靠性良好的半导体装置。根据本发明的一个方式，可以提供一种可以实现微型化或高集成化的半导体装置。根据本发明的一个方式，可以提供一种具有良好的电特性的半导体装置。根据本发明的一个方式，可以提供一种关态电流小的半导体装置。根据本发明的一个方式，可以提供一种功耗得到降低的半导体装置。根据本发明的一个方式，可以提供一种生产率高的半导体装置。
以上，本实施方式所示的结构、方法等可以与其他实施方式及实施例所示的结构、方法等适当地组合而实施。
(实施方式2)
在本实施方式中，参照图14说明在制造本发明的一个方式的半导体装置时可以利用的装置。
当制造本发明的一个方式的半导体装置时，优选使用具有能够连续地形成不同种类的膜的多个处理室的所谓多室装置。在各处理室内可以分别进行溅射、CVD及ALD等的成膜处理。例如，在将一个处理室为溅射室的情况下，可以将气体供应装置、与该气体供应装置连接的气体纯化装置、真空泵以及靶材等连接到该溅射室。
另外，在各处理室中也可以进行衬底的清洗处理、等离子体处理、反溅射处理、蚀刻处理、灰化处理以及加热处理等。由于在各处理室中适当地进行不同处理，因此可以以不暴露于大气的方式进行形成绝缘体、导电体及半导体膜。
作为用于本发明的一个方式的半导体膜，典型地可以举出氧化物半导体膜。尤其是，通过使用杂质浓度低且缺陷态密度低(氧空位少)的氧化物半导体膜，可以制造具有优异电特性的晶体管。这里，将杂质浓度低且缺陷态密度低的状态称为“高纯度本征”或“实质上高纯度本征”。
因为高纯度本征或实质上高纯度本征的氧化物半导体膜的载流子发生源较少，所以可以降低载流子密度。因此，在该氧化物半导体膜中形成有沟道形成区域的晶体管很少具有负阈值电压的电特性(也称为常开启特性)。此外，高纯度本征或实质上高纯度本征的氧化物半导体膜具有较低的缺陷态密度，因此有时具有较低的陷阱态密度。高纯度本征或实质上高纯度本征的氧化物半导体膜的关态电流显著小，即便是沟道宽度为1×106μm、沟道长度L为10μm的元件，当源电极与漏电极间的电压(漏电压)在1V至10V的范围时，关态电流也可以为半导体参数分析仪的测量极限以下，即1×10-13A以下。
作为氧化物半导体膜中的杂质，典型地可以举出水、氢等。另外，在本说明书等中，有时将降低或去除氧化物半导体膜中的水及氢的处理称为脱水化、脱氢化。另外，有时将对氧化物半导体膜添加氧的处理称为加氧化，有时将被加氧化且包含超过化学计量组成的氧的状态称为过剩氧状态。
在此，通过作为氧化物半导体、位于氧化物半导体的下层的绝缘体或导电体、及位于氧化物半导体的上层的绝缘体或导电体，以不暴露于大气的方式连续地形成不同种类的膜，可以形成杂质(尤其是氢、水)浓度得到降低的实质上高纯度本征的氧化物半导体膜。
首先，参照图14说明在制造本发明的一个方式的半导体装置时可以利用的装置的详细内容。通过使用图14所示的装置，可以连续地形成半导体膜、位于半导体膜的下层的绝缘体或导电体、位于半导体膜的上层的绝缘体或导电体。因此，可以抑制有可能进入到半导体膜中的杂质(尤其是氢、水)。
图14示意性地示出枚叶式多室的装置4000的俯视图。
装置4000包括：大气侧衬底供应室4010；从大气侧衬底供应室4010传送衬底的大气侧衬底传送室4012；进行衬底的搬入且将室内的压力从大气压切换为减压或从减压切换为大气压的装载闭锁室4020a；进行衬底的搬出且将室内的压力从减压切换为大气压或从大气压切换为减压的卸载闭锁室4020b；进行真空中的衬底的传送的传送室4029及传送室4039；连接传送室4029与传送室4039的移送室4030a及移送室4030b；以及进行成膜或加热的处理室4024a、处理室4024b、处理室4034a、处理室4034b、处理室4034c、处理室4034d及处理室4034e。
此外，多个处理室能够并行不同的处理。因此，可以容易制造不同种类的膜的叠层结构。另外，最大地可以进行与处理室的个数相同的个数的并行处理。例如，图14所示的装置4000是具有七个处理室的装置。因此，通过使用一个装置(在本说明书中，也称为in-situ)可以以不暴露于大气的方式连续地进行七个成膜处理。
另一方面，在叠层结构中，可以以不暴露于大气的方式制造的叠层个数并不与处理室的个数相同。例如，当在所需的叠层结构中具有多个相同材料的层时，由于该层可以使用一个处理室设置，因此能够制造叠层个数比所设置的处理室的个数多的叠层结构。
此外，大气侧衬底供应室4010具备收纳衬底的盒式接口4014以及进行衬底的对准的对准接口4016。注意，也可以采用具有多个(例如，在图14中为三个)盒式接口4014的结构。
另外，大气侧衬底传送室4012连接到装载闭锁室4020a及卸载闭锁室4020b。传送室4029连接到装载闭锁室4020a、卸载闭锁室4020b、移送室4030a、移送室4030b、处理室4024a及处理室4024b。移送室4030a及移送室4030b连接到传送室4029及传送室4039。此外，传送室4039连接到移送室4030a、移送室4030b、处理室4034a、处理室4034b、处理室4034c、处理室4034d及处理室4034e。
另外，在各室的连接部设置有闸阀4028或闸阀4038，可以使除了大气侧衬底供应室4010、大气侧衬底传送室4012以外的各室独立地保持真空状态。另外，大气侧衬底传送室4012包括传送机器人4018。传送室4029包括传送机器人4026，传送室4039包括传送机器人4036。传送机器人4018、传送机器人4026及传送机器人4036具有多个可动部和保持衬底的臂，能够将衬底传送到各室。
另外，传送室、处理室、装载闭锁室、卸载闭锁室以及移送室的个数不局限于上述个数，可以根据设置它们的空间或工序条件适当地决定个数。
尤其是，当具有多个传送室时，优选在一个传送室与其他传送室之间具有两个以上的移送室。例如，如图14所示，在具有传送室4029及传送室4039的情况下，移送室4030a及移送室4030b优选并列地配置在传送室4029与传送室4039之间。
通过并列地配置移送室4030a及移送室4030b，例如可以同时进行传送机器人4026向移送室4030a搬入衬底的工序以及传送机器人4036向移送室4030b搬入衬底的工序。另外，可以同时进行传送机器人4026从移送室4030b搬出衬底的工序以及传送机器人4036从移送室4030a搬出衬底的工序。也就是说，通过同时驱动多个传送机器人，生产率得到提高。
另外，虽然图14示出一个传送室具有一个传送机器人并连接到多个处理室的例子，但不局限于本结构。一个传送室也可以具有多个传送机器人。
另外，传送室4029和传送室4039中的一方或双方通过阀与真空泵及低温泵连接。由此，传送室4029及传送室4039可以使用真空泵从大气压到低真空或中真空(几百Pa至0.1Pa左右)进行排气，然后切换阀而使用低温泵从中真空到高真空或超高真空(0.1Pa至1×10-7Pa左右)进行排气。
另外，例如两个以上的低温泵可以并联连接到一个传送室。通过具有多个低温泵，即使一个低温泵在进行再生中也可以使用其他低温泵进行排气。注意，上述的再生是指释放低温泵中积存的分子(或原子)的处理。当低温泵积存过多分子(或原子)时其排气能力降低，由此优选定期进行再生。
处理室4024a、处理室4024b、处理室4034a、处理室4034b、处理室4034c、处理室4034d以及处理室4034e可以并行不同的处理。就是说，可以对设置在每个处理室的各衬底进行利用溅射法、CVD法、MBE法、PLD法及ALD法等的成膜处理、加热处理和等离子体处理中的一个或多个处理。此外，也可以在处理室中进行加热处理或等离子体处理之后进行成膜处理。
因为装置4000具有多个处理室而可以在处理与处理之间以不暴露于大气的方式传送衬底，由此可以抑制杂质吸附到衬底上。此外，由于在每个处理室中可以对不同种类的膜进行成膜处理、加热处理或等离子体处理，因此可以自由地构成成膜、加热处理等的顺序。
此外，各处理室也可以通过阀与真空泵连接。作为真空泵，例如可以使用干燥泵、机械增压泵等。
另外，各处理室也可以与能够产生等离子体的电源连接。作为该电源，设置DC电源、AC电源、高频(RF、微波等)电源即可。另外，DC电源也可以与脉冲产生装置连接。
此外，处理室也可以通过气体供应装置与气体纯化装置连接。此外，优选根据气体种类的个数设置气体供应装置以及气体纯化装置。
例如，当在处理室中进行利用溅射法的成膜处理时，处理室也可以具备靶材、连接于靶材的垫板、隔着垫板相对于靶材地配置的阴极、防着板以及衬底载物台等。例如，衬底载物台也可以具备保持衬底的衬底保持机构或从背面对衬底进行加热的背面加热器等。
另外，在成膜时使衬底载物台保持为大致垂直于地板表面的状态，当传递衬底时使衬底载物台保持为大致水平于地板表面的状态。在此，通过采用使衬底载物台保持为大致垂直于地板表面的结构，与使衬底载物台保持为水平状态的情况相比，可以使成膜时可能会混入的尘屑或微粒附着于衬底的概率降低。但是，当使衬底载物台保持为大致垂直(90°)于地板表面的状态时，衬底可能会落下，所以优选将衬底载物台对地板表面的角度设定为80°以上且小于90°。
注意，衬底载物台的结构不局限于上述结构。例如，也可以采用使衬底载物台保持为大致水平的结构。当采用该结构时，将靶材配置在衬底载物台的下方且将衬底配置在靶材与衬底载物台之间即可。此外，衬底载物台也可以具备用来不使衬底落下的固定衬底的夹具或固定衬底的机构。
此外，通过在处理室设置防着板，可以抑制从靶材溅射的粒子沉积于不需要的区域。另外，优选对防着板进行加工来防止沉积的溅射粒子剥离。例如，也可以进行使表面粗糙度增加的喷砂处理或者在防着板的表面上设置凹凸。
垫板具有保持靶材的功能，阴极具有将电压(例如，负电压)施加到靶材的功能。
此外，作为靶材可以使用导电体、绝缘体或半导体。例如，在靶材是金属氧化物等氧化物半导体的情况下，可以在处理室中形成氧化物半导体膜。另外，在靶材是金属氧化物的情况下，也可以作为成膜气体使用氮气体来形成氧氮化物半导体膜。
另外，各处理室也可以通过气体加热机构与气体供应装置连接。气体加热机构通过气体供应装置与气体纯化装置连接。作为导入到处理室的气体，可以使用露点为-80℃以下，优选为-100℃以下的气体，更优选为-120℃以下的气体，例如可以使用氧气体、氮气体及稀有气体(氩气体等)。此外，利用气体加热机构可以将导入到处理室的气体加热为40℃以上且400℃以下。此外，优选根据气体种类的个数设置气体加热机构、气体供应装置以及气体纯化装置。
另外，各处理室也可以通过阀与涡轮分子泵及真空泵连接。另外，各处理室也可以设置有低温冷阱。
注意，低温冷阱是能够吸附水等的熔点较高的分子(或原子)的机构。涡轮分子泵能够稳定地排出大分子(或原子)且维修频度低，因此在生产率上占有优势，但是排氢、排水的能力较低。于是，为了提高排出水等的能力，可以利用低温冷阱。低温冷阱的制冷机的温度为100K以下，优选为80K以下。另外，当低温冷阱具有多个制冷机时，优选各个制冷机的温度不同，这样可以高效率地进行排气。例如，可以将第一阶段的制冷机的温度设定为100K以下，将第二阶段的制冷机的温度设定为20K以下。
注意，处理室的排气方法不局限于上述方法，也可以采用与所连接的传送室的排气方法(利用低温泵及真空泵的排气方法)同样的结构。另外，作为处理室的排气方法也可以采用与处理室同样的结构(利用涡轮分子泵及真空泵的排气方法)。
尤其是，作为形成氧化物半导体膜的处理室的排气方法，也可以采用组合真空泵及低温冷阱的结构。作为设置在形成氧化物半导体膜的处理室的排气方法，优选具有至少可以吸附水分子的功能。
另外，优选的是在形成氧化物半导体膜的处理室中，氢分子的分压为1×10-2Pa以下且水分子的分压为1×10-4Pa以下。此外，形成氧化物半导体膜的处理室的待机状态下的压力为8.0×10-5Pa以下，优选为5.0×10-5Pa以下，更优选为1.0×10-5Pa以下。此外，上述氢分子的分压及水分子的分压的数值是进行溅射的处理室处于待机状态及成膜状态(等离子体为放电状态)时的双方数值。
另外，处理室内的全压及分压可以使用质量分析器测量。例如，使用由ULVAC，Inc.制造的四极质量分析器(也称为Q-mass)Qulee CGM-051即可。
通过将处理室内的氢分子的分压、水分子的分压及待机状态下的压力设定为上述范围内，可以降低所形成的氧化物半导体中的杂质浓度。
尤其是，通过将各处理室分别用于利用溅射法的成膜处理，可以由利用in-situ连续地形成的叠层结构制造上述实施方式所示的晶体管200的结构的一部分。
例如，当制造晶体管200时，通过使用装置4000，至少可以连续地形成绝缘体220、绝缘体222、绝缘膜224A、氧化膜230A、氧化膜230B、导电膜242A以及绝缘膜273A。并且，通过以与导电膜242A相同的材料及条件形成导电膜243A，可以在形成导电膜242A的处理室内形成导电膜243A。也就是说，可以以不暴露于大气的方式连续地形成绝缘体220、绝缘体222、绝缘膜224A、氧化膜230A、氧化膜230B、导电膜242A、绝缘膜273A以及导电膜243A。
另外，例如可以连续地形成成为氧化物230c的氧化膜、成为绝缘体250的绝缘膜、成为导电体260a的导电膜以及成为导电体260b的导电膜。
通过采用上述结构，可以形成杂质(典型地是，水、氢等)彻底去除的叠层膜。另外，上述叠层膜的各界面不暴露于大气，所以杂质浓度得到降低。
另外，例如当在处理室中进行加热处理时，处理室也可以具备能够收纳衬底的多个加热载物体。例如，加热载物台也可以采用多层结构。通过增加加热载物台的层数，可以同时对多个衬底进行加热处理以提高生产率。
作为可以用于处理室的加热机构，例如也可以使用利用电阻发热体等进行加热的加热机构。或者，也可以使用利用被加热的气体等的介质的热传导或热辐射来进行加热的加热机构。例如，可以使用GRTA(Gas Rapid Thermal Anneal：气体快速热退火)装置、LRTA(Lamp Rapid Thermal Anneal：灯快速热退火)装置等的RTA(Rapid Thermal Anneal：快速热退火)装置。LRTA装置是通过卤素灯、金卤灯、氙弧灯、碳弧灯、高压钠灯或者高压汞灯等的灯发射的光(电磁波)辐射来加热被处理物的装置。GRTA装置是利用高温气体进行加热处理的装置。作为气体使用惰性气体。
装载闭锁室4020a也可以具备衬底递送载物台或对衬底从背面进行加热的背面加热器等。装载闭锁室4020a将压力从减压上升到大气压，当将装载闭锁室4020a的压力上升到大气压时，衬底递送载物台从设置在大气侧衬底传送室4012中的传送机器人4018接收衬底。然后，在使装载闭锁室4020a抽空气并处于减压状态之后，设置在传送室4029中的传送机器人4026从衬底递送载物台接收衬底。
另外，装载闭锁室4020a通过阀与真空泵以及低温泵连接。此外，卸载闭锁室4020b采用与装载闭锁室4020a同样的结构即可。
由于大气侧衬底传送室4012具有传送机器人4018，因此可以通过传送机器人4018进行盒式接口4014和装载闭锁室4020a之间的衬底的递送。另外，也可以在大气侧衬底传送室4012、大气侧衬底供应室4010的上方设置用来抑制尘屑或微粒的混入的机构如HEPA过滤器(High Efficiency Particulate Air Filter：高效空气净化器)等。此外，盒式接口4014可以收纳多个衬底。
通过使用上述装置4000而以不暴露于大气的方式连续地形成绝缘膜、半导体膜以及导电膜，可以适当地抑制杂质进入到半导体膜。
如上所述，通过使用本发明的一个方式的装置，可以通过连续成膜制造具有半导体膜的叠层结构。由此，可以抑制被引入到半导体膜中的氢或水等杂质且可以制造缺陷态密度低的半导体膜。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式或实施例等适当地组合而实施。
(实施方式3)
在本实施方式中，参照图15及图16说明半导体装置的一个方式。
[存储装置1]
图15示出使用作为本发明的一个方式的电容器的半导体装置(存储装置)的一个例子。在本发明的一个方式的半导体装置中，晶体管200设置在晶体管300的上方，电容器100设置在晶体管300及晶体管200的上方。此外，作为晶体管200，可以使用上述实施方式所说明的晶体管200。
晶体管200是其沟道形成在包含氧化物半导体的半导体层中的晶体管。因为晶体管200的关态电流小，所以通过将其用于存储装置，可以长期保持存储内容。换言之，由于不需要刷新工作或刷新工作的频度极低，所以可以充分降低存储装置的功耗。
在图15所示的半导体装置中，布线1001与晶体管300的源极电连接，布线1002与晶体管300的漏极电连接。另外，布线1003与晶体管200的源极和漏极中的一个电连接，布线1004与晶体管200的第一栅极电连接，布线1006与晶体管200的第二栅极电连接。再者，晶体管300的栅极及晶体管200的源极和漏极中的另一个与电容器100的一个电极电连接，布线1005与电容器100的另一个电极电连接。
此外，通过将图15所示的存储装置配置为矩阵状，可以构成存储单元阵列。
<晶体管300>
晶体管300设置在衬底311上，并包括：用作栅电极的导电体316、用作栅电极的绝缘体315、由衬底311的一部分构成的半导体区域313；以及用作源区域或漏区域的低电阻区域314a及低电阻区域314b。晶体管300可以是p沟道型或n沟道型。
在此，在图15所示的晶体管300中，形成沟道的半导体区域313(衬底311的一部分)具有凸形状。另外，以隔着绝缘体315覆盖半导体区域313的侧面及顶面的方式设置导电体316。另外，导电体316可以使用调整功函数的材料。因为利用半导体衬底的凸部，所以这种晶体管300也被称为FIN型晶体管。另外，也可以以与凸部的上表面接触的方式具有用来形成凸部的掩模的绝缘体。此外，虽然在此示出对半导体衬底的一部分进行加工来形成凸部的情况，但是也可以对SOI衬底进行加工来形成具有凸部的半导体膜。
注意，图15所示的晶体管300的结构只是一个例子，不局限于上述结构，根据电路结构或驱动方法使用适当的晶体管即可。
<电容器100>
在电容器100设置在晶体管200的上方。电容器100包括用作第一电极的导电体110、用作第二电极的导电体120及用作介电质的绝缘体130。
此外，例如，也可以同时形成设置在导电体246上的导电体112及导电体110。另外，导电体112用作与电容器100、晶体管200或晶体管300电连接的插头或者布线。
在图15中，导电体112及导电体110具有单层结构，但是不局限于该结构，也可以具有两层以上的叠层结构。例如，也可以在具有阻挡性的导电体与导电性高的导电体之间形成与具有阻挡性的导电体以及导电性高的导电体之间的紧密性高的导电体。
此外，绝缘体130例如可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧氮化铝、氮氧化铝、氮化铝、氧化铪、氧氮化铪、氮氧化铪、氮化铪等，并以叠层或单层设置。
例如，绝缘体130优选使用氧氮化硅等绝缘耐应力高的材料和高介电常数(high-k)材料的叠层结构。通过采用该结构，电容器100可以包括高介电常数(high-k)的绝缘体来确保充分的电容，并可以包括绝缘耐应力高的绝缘体来提高绝缘耐应力，从而可以抑制电容器100的静电破坏。
注意，作为高介电常数(high-k)材料(相对介电常数高的材料)的绝缘体，有氧化镓、氧化铪、氧化锆、具有铝及铪的氧化物、具有铝及铪的氧氮化物、具有硅及铪的氧化物、具有硅及铪的氧氮化物或具有硅及铪的氮化物等。
另一方面，作为绝缘耐应力高的材料(相对介电常数低的材料)，有氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。
<布线层>
在各结构体之间也可以设置有包括层间膜、布线及插头等的布线层。此外，布线层可以根据设计而设置为多个层。在此，在具有插头或布线的功能的导电体中，有时使用同一附图标记表示多个结构。此外，在本说明书等中，布线、与布线电连接的插头也可以是一个构成要素。就是说，导电体的一部分有时被用作布线，并且导电体的一部分有时被用作插头。
例如，在晶体管300上，作为层间膜依次层叠地设置有绝缘体320、绝缘体322、绝缘体324及绝缘体326。此外，与电容器100或晶体管200电连接的导电体328及导电体330等填埋于绝缘体320、绝缘体322、绝缘体324及绝缘体326中。另外，导电体328及导电体330被用作插头或布线。
此外，用作层间膜的绝缘体也可以被用作覆盖其下方的凹凸形状的平坦化膜。例如，为了提高绝缘体322的顶面的平坦性，也可以通过利用化学机械抛光(CMP)法等的平坦化处理实现平坦化。
另外，也可以在绝缘体326及导电体330上设置布线层。例如，在图15中，依次层叠有绝缘体350、绝缘体352及绝缘体354，在绝缘体350、绝缘体352及绝缘体354中形成有导电体356。导电体356用作插头或布线。
同样地，在绝缘体210、绝缘体212、绝缘体214及绝缘体216中填充有导电体218及构成晶体管200的导电体(导电体205)等。此外，导电体218用作与电容器100或晶体管300电连接的插头或布线。再者，导电体120及绝缘体130上设置有绝缘体150。
作为能够用作层间膜的绝缘体，有具有绝缘性的氧化物、氮化物、氧氮化物、氮氧化物、金属氧化物、金属氧氮化物、金属氮氧化物等。
例如，通过将介电常数低的材料用于用作层间膜的绝缘体，可以减少产生在布线之间的寄生电容。因此，优选根据绝缘体的功能选择材料。
例如，绝缘体216、绝缘体212、绝缘体352及绝缘体354等优选为介电常数低的绝缘体。例如，该绝缘体优选含有氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。或者，该绝缘体优选具有氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅或具有空孔的氧化硅和树脂的叠层结构。由于氧化硅及氧氮化硅具有热稳定性，因此通过将其与树脂组合，可以实现具有热稳定性且相对介电常数低的叠层结构。作为树脂，例如可以举出聚酯、聚烯烃、聚酰胺(尼龙、芳族聚酰胺等)、聚酰亚胺、聚碳酸酯或丙烯酸等。
此外，通过由具有抑制氢等杂质及氧透过的功能的绝缘体围绕使用氧化物半导体的晶体管，可以使晶体管的电特性稳定。因此，作为绝缘体210及绝缘体350等，使用具有抑制氢等杂质及氧的透过的功能的绝缘体，即可。
作为具有抑制氢等杂质及氧透过的功能的绝缘体，例如可以以单层或叠层使用包含硼、碳、氮、氧、氟、镁、铝、硅、磷、氯、氩、镓、锗、钇、锆、镧、钕、铪或钽的绝缘体。具体而言，作为具有抑制氢等杂质及氧透过的功能的绝缘体，可以使用氧化铝、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪或氧化钽等金属氧化物、氮氧化硅或氮化硅等。
作为能够用于布线、插头的导电体优选使用包含选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟以及钌等的金属元素中的一种以上的材料。此外，也可以使用以包含磷等杂质元素的多晶硅为代表的导电率高的半导体以及镍硅化物等硅化物。
例如，作为导电体328、导电体330、导电体356、导电体218及导电体112等，可以以单层或叠层使用由上述材料形成的金属材料、合金材料、金属氮化物材料或金属氧化物材料等的导电材料。优选使用兼具耐热性和导电性的钨或钼等高熔点材料，尤其优选使用钨。或者，优选使用铝或铜等低电阻导电材料。通过使用低电阻导电材料可以降低布线电阻。
《设置有氧化物半导体的层的布线或插头》
注意，在将氧化物半导体用于晶体管200时，有时在氧化物半导体附近设置具有过剩氧区域的绝缘体。在此情况下，优选在该具有过剩氧区域的绝缘体和设置于该具有过剩氧区域的绝缘体的导电体之间设置具有阻挡性的绝缘体。
例如，在图15中，绝缘体224及晶体管200可以采用由具有阻挡性的绝缘体220、绝缘体254及绝缘体274密封的结构。另外，绝缘体276与导电体246及绝缘体280的一部分接触，可以抑制绝缘体280中的水、氢等杂质及氧扩散到导电体246。
也就是说，通过设置绝缘体276，可以抑制绝缘体280所具有的过剩氧被导电体246吸收。此外，通过具有绝缘体276，可以抑制作为杂质的氢经过导电体246扩散到晶体管200。
另外，作为绝缘体276，优选使用具有抑制水或氢等的杂质及氧的扩散的功能的绝缘材料。例如，优选使用氧化铝或氧化铪等。此外，例如还可以使用氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕或氧化钽等的金属氧化物、氮氧化硅或氮化硅等。
以上是对结构例子的说明。通过采用本结构，可以在使用具有包含氧化物半导体的晶体管的半导体装置中抑制电特性变动的同时提高可靠性。另外，可以提供一种包含通态电流大的氧化物半导体的晶体管。此外，可以提供一种包含关态电流小的氧化物半导体的晶体管。另外，可以提供一种功耗得到降低的半导体装置。
[存储装置2]
图16示出使用作为本发明的一个方式的半导体装置的存储装置的一个例子。图16所示的存储装置除了包括图15所示的晶体管200、晶体管300及电容器100的半导体装置以外还包括晶体管400。
晶体管400可以控制晶体管200的第二栅极电压。例如，采用晶体管400的第一栅极及第二栅极与源极二极管连接并且晶体管400的源极与晶体管200的第二栅极连接的结构。当在该结构中保持晶体管200的第二栅极的负电位时，晶体管400的第一栅极与源极间的电压及第二栅极与源极间的电压成为0V。在晶体管400中，由于第二栅极电压及第一栅极电压为0V时的漏极电流非常小，所以即使没有向晶体管200及晶体管400供应电源，也可以长时间保持晶体管200的第二栅极的负电位。由此，包括晶体管200及晶体管400的存储装置可以长期间保持存储内容。
因此，在图16中，布线1001与晶体管300的源极电连接，布线1002与晶体管300的漏极电连接。另外，布线1003与晶体管200的源极和漏极中的一个电连接，布线1004与晶体管200的栅极电连接，布线1006与晶体管200的背栅极电连接。再者，晶体管300的栅极及晶体管200的源极和漏极中的另一个与电容器100的一个电极电连接，布线1005与电容器100的另一个电极电连接。布线1007与晶体管400的源极电连接，布线1008与晶体管400的栅极电连接，布线1009与晶体管400的背栅极电连接，布线1010与晶体管400的漏极电连接。在此，布线1006、布线1007、布线1008及布线1009电连接。
此外，通过将图16所示的存储装置与图15所示的存储装置同样地配置为矩阵状，可以构成存储单元阵列。注意，一个晶体管400可以控制多个晶体管200的第二栅极电压。因此，优选使晶体管400的个数少于晶体管200。
<晶体管400>
晶体管400形成在与晶体管200相同的层上，由此可以同时制造它们。晶体管400包括：用作第一栅电极的导电体460(导电体460a及导电体460b)；用作第二栅电极的导电体405；用作栅极绝缘层的绝缘体220、绝缘体222、绝缘体224及绝缘体450；包括形成沟道的区域的氧化物430c；用作漏极的导电体442a、氧化物432b及氧化物432a；用作源极的导电体442b、氧化物431b及氧化物431a；以及导电体440(导电体440a及导电体440b)。
晶体管400中的导电体405是与导电体205相同的层。氧化物431a及氧化物432a是与氧化物230a相同的层，氧化物431b及氧化物432b是与氧化物230b相同的层。导电体442a及导电体442b是与导电体242相同的层。氧化物430c是与氧化物230c相同的层。绝缘体450是与绝缘体250相同的层。导电体460是与导电体260相同的层。
注意，形成在相同的层中的结构体可以同时形成。例如，氧化物430c可以通过对成为氧化物230c的氧化膜进行加工来形成。
与氧化物230等同样，在用作晶体管400的活性层的氧化物430c中，减少了氧空位和氢或水等杂质。因此，可以使晶体管400的阈值电压大于0V，减少关态电流，并使第二栅极电压及第一栅极电压为0V时的漏极电流非常小。
《切割线》
下面，对当将大面积衬底按每个半导体元件分割而得到芯片形状的多个半导体装置时设置的切割线(也称为分割线、分断线或截断线)进行说明。作为分割方法，例如，有时，首先在衬底中形成用来分断半导体元件的槽(切割线)之后，在切割线处截断，得到被分断(被分割)的多个半导体装置。
在此，例如，如图16所示，优选以与绝缘体254和绝缘体222接触的区域成为切割线的方式进行设计。也就是说，在设置在包括多个晶体管200的存储单元及晶体管400的边缘的成为切割线的区域附近，在绝缘体224中设置开口。此外，以覆盖绝缘体224的侧面的方式设置绝缘体254。
也就是说，在设置在上述绝缘体224的开口中，绝缘体222与绝缘体254接触。例如，此时，也可以使用相同的材料及相同的方法形成绝缘体222和绝缘体254。通过使用相同的材料及相同的方法形成绝缘体222和绝缘体254，可以提高紧密性。例如，优选使用氧化铝。
通过采用该结构，可以使绝缘体222、绝缘体254及绝缘体274包围绝缘体224、晶体管200及晶体管400。绝缘体222、绝缘体254及绝缘体274由于具有抑制氧、氢及水的扩散的功能，所以即使如本实施方式所示那样按形成有半导体元件的电路区域将衬底分割加工为多个芯片，也可以防止氢或水等杂质从截断的衬底的侧面方向混入并扩散到晶体管200或晶体管400。
通过采用该结构，可以防止绝缘体224中的过剩氧扩散到绝缘体274及绝缘体222的外部。因此，绝缘体224中的过剩氧高效地被供应到晶体管200或晶体管400中形成沟道的氧化物中。通过该氧，可以减少晶体管200或晶体管400中的形成沟道的氧化物的氧空位。由此，可以使晶体管200或晶体管400中的形成沟道的氧化物成为缺陷态密度低且具有稳定的特性的氧化物半导体。也就是说，可以在抑制晶体管200或晶体管400的电特性变动的同时提高可靠性。
本实施方式可以与其他实施方式及实施例等所记载的结构适当地组合而实施。
(实施方式4)
在本实施方式中，参照图17及图18，对根据本发明的一个方式的使用将氧化物用于半导体的晶体管(以下有时称为OS晶体管)及电容器的存储装置(以下有时称为OS存储装置)进行说明。OS存储装置是至少包括电容器和控制该电容器的充放电的OS晶体管的存储装置。因OS晶体管的关态电流极小所以OS存储装置具有优良的保持特性，从而可以被用作非易失性存储器。
<存储装置的结构例子>
图17A示出OS存储装置的结构的一个例子。存储装置1400包括外围电路1411及存储单元阵列1470。外围电路1411包括行电路1420、列电路1430、输出电路1440、控制逻辑电路1460。
列电路1430例如包括列译码器、预充电电路、读出放大器及写入电路等。预充电电路具有对布线进行预充电的功能。读出放大器具有放大从存储单元读出的数据信号的功能。注意，上述布线是连接到存储单元阵列1470所包括的存储单元的布线，下面描述其详细内容。被放大的数据信号作为数据信号RDATA通过输出电路1440输出到存储装置1400的外部。此外，行电路1420例如包括行译码器、字线驱动器电路等，并可以选择要存取的行。
对存储装置1400从外部供应作为电源电压的低电源电压(VSS)、外围电路1411用高电源电压(VDD)及存储单元阵列1470用高电源电压(VIL)。此外，对存储装置1400从外部输入控制信号(CE、WE、RE)、地址信号ADDR及数据信号WDATA。地址信号ADDR被输入到行译码器及列译码器，WDATA被输入到写入电路。
控制逻辑电路1460对来自外部的输入信号(CE、WE、RE)进行处理来生成行译码器及列译码器的控制信号。CE是芯片使能信号，WE是写入使能信号，并且RE是读出使能信号。控制逻辑电路1460所处理的信号不局限于此，根据需要而输入其他控制信号即可。
存储单元阵列1470包括配置为行列状的多个存储单元MC及多个布线。注意，连接存储单元阵列1470和行电路1420的布线的数量取决于存储单元MC的结构、包括在一个列中的存储单元MC的数量等。此外，连接存储单元阵列1470和列电路1430的布线的数量取决于存储单元MC的结构、包括在一个行中的存储单元MC的数量等。
另外，虽然在图17A中示出在同一平面上形成外围电路1411和存储单元阵列1470的例子，但是本实施方式不局限于此。例如，如图17B所示，也可以以重叠于外围电路1411的一部分上的方式设置存储单元阵列1470。例如，也可以采用以重叠于存储单元阵列1470下的方式设置读出放大器的结构。
在图18中说明能够适用于上述存储单元MC的存储单元的结构例子。
[DOSRAM]
图18A至图18C示出DRAM的存储单元的电路结构例子。在本说明书等中，有时将使用1OS晶体管1电容器型存储单元的DRAM称为DOSRAM(Dynamic Oxide Semiconductor RandomAccess Memory：动态氧化物半导体随机存取存储器)。图18A所示的存储单元1471包括晶体管M1及电容器CA。另外，晶体管M1包括栅极(有时称为前栅极)及背栅极。
晶体管M1的第一端子与电容器CA的第一端子连接，晶体管M1的第二端子与布线BIL连接，晶体管M1的栅极与布线WOL连接，晶体管M1的背栅极与布线BGL连接。电容器CA的第二端子与布线CAL连接。
布线BIL被用作位线，布线WOL被用作字线。布线CAL被用作用来对电容器CA的第二端子施加指定的电位的布线。在数据的写入及读出时，优选对布线CAL施加低电平电位。布线BGL被用作用来对晶体管M1的背栅极施加电位的布线。通过对布线BGL施加任意电位，可以增加或减少晶体管M1的阈值电压。
此外，存储单元MC不局限于存储单元1471，而可以改变其电路结构。例如，存储单元MC也可以采用如图18B所示的存储单元1472那样的晶体管M1的背栅极不与布线BGL连接，而与布线WOL连接的结构。另外，例如，存储单元MC也可以是如图18C所示的存储单元1473那样的由单栅极结构的晶体管，即不包括背栅极的晶体管M1构成的存储单元。
在将上述实施方式所示的半导体装置用于存储单元1471等的情况下，作为晶体管M1可以使用晶体管200，作为电容器CA可以使用电容器100。通过作为晶体管M1使用OS晶体管，可以使晶体管M1的泄漏电流为极低。换言之，因为可以由晶体管M1长时间保持写入的数据，所以可以降低存储单元的刷新频率。此外，还可以不进行存储单元的刷新工作。此外，由于泄漏电流极低，因此存储单元1471、存储单元1472、存储单元1473可以保持多值数据或模拟数据。
此外，在DOSRAM中，在如上所述那样地采用以重叠于存储单元阵列1470下的方式设置读出放大器的结构时，可以缩短位线。由此，位线电容减小，从而可以减少存储单元的存储电容。
[NOSRAM]
图18D至图18H示出2晶体管1电容器的增益单元型存储单元的电路结构例子。图18D所示的存储单元1474包括晶体管M2、晶体管M3、电容器CB。另外，晶体管M2包括前栅极(有时简称为栅极)及背栅极。在本说明书等中，有时将包括将OS晶体管用于晶体管M2的增益单元型存储单元的存储装置称为NOSRAM(Nonvolatile Oxide Semiconductor RAM：氧化物半导体非易失性随机存取存储器)。
晶体管M2的第一端子与电容器CB的第一端子连接，晶体管M2的第二端子与布线WBL连接，晶体管M2的栅极与布线WOL连接，晶体管M2的背栅极与布线BGL连接。电容器CB的第二端子与布线CAL连接。晶体管M3的第一端子与布线RBL连接，晶体管M3的第二端子与布线SL连接，晶体管M3的栅极与电容器CB的第一端子连接。
布线WBL被用作写入位线，布线RBL被用作读出位线，布线WOL被用作字线。布线CAL被用作用来对电容器CB的第二端子施加指定的电位的布线。在数据的写入、保持及读出时，优选对布线CAL施加低电平电位。布线BGL被用作用来对晶体管M2的背栅极施加电位的布线。通过对布线BGL施加任意电位，可以增加或减少晶体管M2的阈值电压。
此外，存储单元MC不局限于存储单元1474，而可以适当地改变其电路结构。例如，存储单元MC也可以采用如图18E所示的存储单元1475那样的晶体管M2的背栅极不与布线BGL连接，而与布线WOL连接的结构。另外，例如，存储单元MC也可以是如图18F所示的存储单元1476那样的由单栅极结构的晶体管，即不包括背栅极的晶体管M2构成的存储单元。此外，例如，存储单元MC也可以具有如图18G所示的存储单元1477那样的将布线WBL和布线RBL组合为一个布线BIL的结构。
在将上述实施方式所示的半导体装置用于存储单元1474等的情况下，作为晶体管M2可以使用晶体管200，作为晶体管M3可以使用晶体管300，作为电容器CB可以使用电容器100。通过作为晶体管M2使用OS晶体管，可以使晶体管M2的泄漏电流为极低。由此，因为可以由晶体管M2长时间保持写入的数据，所以可以降低存储单元的刷新频率。此外，还可以不进行存储单元的刷新工作。此外，由于泄漏电流极低，因此可以将多值数据或模拟数据保持在存储单元1474中。存储单元1475至1477也是同样的。
另外，晶体管M3也可以是在沟道形成区域中包含硅的晶体管(以下有时称为Si晶体管)。Si晶体管的导电型可以是n沟道型或p沟道型。Si晶体管的场效应迁移率有时比OS晶体管高。因此，作为用作读出晶体管的晶体管M3，也可以使用Si晶体管。此外，通过将Si晶体管用于晶体管M3，可以层叠于晶体管M3上地设置晶体管M2，从而可以减少存储单元的占有面积，并可以实现存储装置的高集成化。
此外，晶体管M3也可以是OS晶体管。在将OS晶体管用于晶体管M2、M3时，在存储单元阵列1470中可以只使用n型晶体管构成电路。
另外，图18H示出3晶体管1电容器的增益单元型存储单元的一个例子。图18H所示的存储单元1478包括晶体管M4至M6及电容器CC。电容器CC可以适当地设置。存储单元1478与布线BIL、RWL、WWL、BGL及GNDL电连接。布线GNDL是供应低电平电位的布线。另外，也可以将存储单元1478电连接到布线RBL、WBL，而不与布线BIL电连接。
晶体管M4是包括背栅极的OS晶体管，该背栅极与布线BGL电连接。另外，也可以使晶体管M4的背栅极和栅极互相电连接。或者，晶体管M4也可以不包括背栅极。
另外，晶体管M5、M6各自可以是n沟道型Si晶体管或p沟道型Si晶体管。或者，也可以晶体管M4至M6都是OS晶体管。在此情况下，可以在存储单元阵列1470中只使用n型晶体管构成电路。
在将上述实施方式所示的半导体装置用于存储单元1478时，作为晶体管M4可以使用晶体管200，作为晶体管M5、M6可以使用晶体管300，作为电容器CC可以使用电容器100。通过作为晶体管M4使用OS晶体管，可以使晶体管M4的泄漏电流为极低。
注意，本实施方式所示的外围电路1411及存储单元阵列1470等的结构不局限于上述结构。另外，也可以根据需要改变，去除或追加这些电路及连接到该电路的布线、电路元件等的配置或功能。
本实施方式可以与其他实施方式及实施例等所记载的结构适当地组合而实施。
(实施方式5)
在本实施方式中，参照图19说明安装有本发明的半导体装置的芯片1200的一个例子。在芯片1200上安装有多个电路(系统)。如此，在一个芯片上集成有多个电路(系统)的技术有时被称为系统芯片(System on Chip：SoC)。
如图19A所示，芯片1200包括CPU(Central Processing Unit：中央处理器)1211、GPU(Graphics Processing Unit：图形处理器)1212、一个或多个模拟运算部1213、一个或多个存储控制器1214、一个或多个接口1215、一个或多个网络电路1216等。
在芯片1200上设置有凸块(未图示)，该凸块如图19B所示那样与印刷线路板(Printed Circuit Board：PCB)1201的第一面连接。此外，在PCB1201的第一面的背面设置有多个凸块1202，该凸块1202与母板1203连接。
此外，也可以在母板1203上设置有DRAM1221、闪存1222等的存储装置。例如，可以将上述实施方式所示的DOSRAM应用于DRAM1221。此外，例如，可以将上述实施方式所示的NOSRAM应用于闪存1222。
CPU1211优选具有多个CPU核。此外，GPU1212优选具有多个GPU核。此外，CPU1211和GPU1212可以分别具有暂时储存数据的存储器。或者，也可以在芯片1200上设置有CPU1211和GPU1212共同使用的存储器。可以将上述NOSRAM或DOSRAM应用于该存储器。此外，GPU1212适合用于多个数据的并行计算，其可以用于图像处理或积和运算。通过作为GPU1212设置使用本发明的氧化物半导体的图像处理电路或积和运算电路，可以以低耗电量执行图像处理及积和运算。
此外，因为在同一芯片上设置有CPU1211和GPU1212，所以可以缩短CPU1211和GPU1212之间的布线，并可以以高速进行从CPU1211到GPU1212的数据传送、CPU1211及GPU1212所具有存储器之间的数据传送以及GPU1212中的运算结束之后的从GPU1212到CPU1211的运算结果传送。
模拟运算部1213具有模拟/数字(A/D)转换电路和数字/模拟(D/A)转换电路中的一方或双方。此外，也可以在模拟运算部1213中设置上述积和运算电路。
存储控制器1214具有用作DRAM1221的控制器的电路及用作闪存1222的接口的电路。
接口1215具有与如显示装置、扬声器、麦克风、影像拍摄装置、控制器等外部连接设备之间的接口电路。控制器包括鼠标、键盘、游戏机用控制器等。作为上述接口，可以使用USB(Universal Serial Bus：通用串行总线)、HDMI(High-Definition MultimediaInterface：高清晰度多媒体接口)(注册商标)等。
网络电路1216具有局域网(Local Area Network：LAN)等网络电路。此外，还可以具有网络安全用电路。
上述电路(系统)可以经同一制造工序形成在芯片1200上。由此，即使芯片1200所需的电路个数增多，也不需要增加制造工序，可以以低成本制造芯片1200。
可以将包括设置有具有GPU1212的芯片1200的PCB1201、DRAM1221以及闪存1222的母板1203称为GPU模块1204。
GPU模块1204因具有使用SoC技术的芯片1200而可以减少其尺寸。此外，GPU模块1204因具有高图像处理能力而适合用于智能手机、平板终端、膝上型个人计算机、便携式(可携带)游戏机等便携式电子设备。此外，通过利用使用GPU1212的积和运算电路，可以执行深度神经网络(DNN)、卷积神经网络(CNN)、递归神经网络(RNN)、自动编码器、深度玻尔兹曼机(DBM)、深度置信网络(DBN)等运算，由此可以将芯片1200用作AI芯片，或者，可以将GPU模块1204用作AI系统模块。
本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而实施。
(实施方式6)
在本实施方式中，说明使用上述实施方式所示的半导体装置的存储装置的应用例子。上述实施方式所示的半导体装置例如可以应用于各种电子设备(例如，信息终端、计算机、智能手机、电子书阅读器终端、数码相机(也包括摄像机)、录像再现装置、导航系统等)的存储装置。注意，在此，计算机包括平板电脑、笔记型计算机、台式计算机以及大型计算机诸如服务器系统。或者，上述实施方式所示的半导体装置应用于存储器卡(例如，SD卡)、USB存储器、SSD(固态硬盘)等各种可移动存储装置。图20示意性地示出可移动存储装置的几个结构例子。例如，上述实施方式所示的半导体装置加工为被封装的存储器芯片并用于各种存储装置或可移动存储器。
图20A是USB存储器的示意图。USB存储器1100包括外壳1101、盖子1102、USB连接器1103及衬底1104。衬底1104被容纳在外壳1101中。例如，衬底1104上安装有存储器芯片1105及控制器芯片1106。可以将上述实施方式所示的半导体装置组装于衬底1104上的存储器芯片1105等。
图20B是SD卡的外观示意图，图20C是SD卡的内部结构的示意图。SD卡1110包括外壳1111、连接器1112及衬底1113。衬底1113被容纳在外壳1111中。例如，衬底1113上安装有存储器芯片1114及控制器芯片1115。通过在衬底1113的背面一侧也设置存储器芯片1114，可以增大SD卡1110的容量。此外，也可以将具有无线通信功能的无线芯片设置于衬底1113。由此，通过主机装置与SD卡1110之间的无线通信，可以进行存储器芯片1114的数据的读出及写入。可以将上述实施方式所示的半导体装置组装于衬底1113上的存储器芯片1114等。
图20D是SSD的外观示意图，图20E是SSD的内部结构的示意图。SSD1150包括外壳1151、连接器1152及衬底1153。衬底1153被容纳在外壳1151中。例如，衬底1153上安装有存储器芯片1154、存储器芯片1155及控制器芯片1156。存储器芯片1155为控制器芯片1156的工作存储器，例如，可以使用DOSRAM芯片。通过在衬底1153的背面一侧也设置存储器芯片1154，可以增大SSD1150的容量。可以将上述实施方式所示的半导体装置组装于衬底1153上的存储器芯片1154等。
本实施方式可以与其他的实施方式及实施例等所记载的结构适当地组合而实施。
(实施方式7)
根据本发明的一个方式的半导体装置可以应用于如CPU、GPU等处理器或芯片。图21示出具有根据本发明的一个方式的如CPU、GPU等处理器或芯片的电子设备的具体例子。
<电子设备及系统>
根据本发明的一个方式的GPU或芯片可以安装在各种各样的电子设备。作为电子设备的例子，除了电视装置、台式或笔记本型个人计算机、用于计算机等的显示器、数字标牌(Digital Signage)、弹珠机等大型游戏机等具有较大的屏幕的电子设备以外，还可以举出数码相机、数码摄像机、数码相框、移动电话机、便携式游戏机、便携式信息终端、声音再现装置等。此外，通过将根据本发明的一个方式的集成电路或芯片设置在电子设备中，可以使电子设备具备人工智能。
本发明的一个方式的电子设备也可以包括天线。通过由天线接收信号，可以在显示部上显示影像或信息等。此外，在电子设备包括天线及二次电池时，可以将天线用于非接触电力传送。
本发明的一个方式的电子设备也可以包括传感器(该传感器具有测量如下因素的功能：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)。
本发明的一个方式的电子设备可以具有各种功能。例如，可以具有如下功能：将各种信息(静态图像、动态图片、文字图像等)显示在显示部上的功能；触控面板的功能；显示日历、日期或时间等的功能；执行各种软件(程序)的功能；进行无线通信的功能；读出储存在存储介质中的程序或数据的功能；等。图21示出电子设备的例子。
[移动电话机]
图21A示出信息终端之一的移动电话机(智能手机)。信息终端5500包括外壳5510及显示部5511，作为输入界面在显示部5511中具备触控面板，并且在外壳5510上设置有按钮。
通过将本发明的一个方式的芯片应用于信息终端5500，可以执行利用人工智能的应用程序。作为利用人工智能的应用程序，例如，可以举出识别会话来将该会话的内容显示在显示部5511上的应用程序、识别由使用者输入到显示部5511所具备的触控面板的文字或图形等来将该文字或该图形显示在显示部5511上的应用程序、执行指纹或声纹等的生物识别的应用程序等。
[信息终端1]
图21B示出台式信息终端5300。台式信息终端5300包括信息终端主体5301、显示器5302及键盘5303。
与上述信息终端5500同样，通过将本发明的一个方式的芯片应用于台式信息终端5300，可以执行利用人工智能的应用程序。作为利用人工智能的应用程序，例如，可以举出设计支援软件、文章校对软件、菜单自动生成软件等。此外，通过使用台式信息终端5300，可以研发新颖的人工智能。
注意，在上述例子中，图21A及图21B示出智能手机及台式信息终端作为电子设备的例子，但是也可以将本发明的一个方式的芯片应用于智能手机及台式信息终端以外的信息终端。作为智能手机及台式信息终端以外的信息终端，例如可以举出PDA(PersonalDigital Assistant：个人数码助理)、笔记本式信息终端、工作站等。
[电器产品]
图21C示出电器产品的一个例子的电冷藏冷冻箱5800。电冷藏冷冻箱5800包括外壳5801、冷藏室门5802及冷冻室门5803等。
通过将本发明的一个方式的芯片应用于电冷藏冷冻箱5800，可以实现具备人工智能的电冷藏冷冻箱5800。通过利用人工智能，可以使电冷藏冷冻箱5800具有基于储存在电冷藏冷冻箱5800中的食品或该食品的消费期限等自动生成菜单的功能、根据所储存的食品自动调整电冷藏冷冻箱5800的温度的功能。
在上述例子中，作为电器产品说明了电冷藏冷冻箱，但是作为其他电器产品，例如可以举出吸尘器、微波炉、电烤箱、电饭煲、热水器、IH炊具、饮水机、包括空气调节器的冷暖空調机、洗衣机、干衣机、视听设备等。
[游戏机]
图21D示出游戏机的一个例子的便携式游戏机5200。便携式游戏机包括外壳5201、显示部5202及按钮5203等。
通过将本发明的一个方式的GPU或芯片应用于便携式游戏机5200，可以实现低功耗的便携式游戏机5200。此外，借助于低功耗，可以降低来自电路的发热，由此可以减少因发热而给电路本身、外围电路以及模块带来的负面影响。
此外，通过将本发明的一个方式的GPU或芯片应用于便携式游戏机5200，可以实现具备人工智能的便携式游戏机5200。
游戏的进展、游戏中出现的形象的言行、游戏上发生的现象等本来是由该游戏所具有的程序规定的，但是通过将人工智能应用于便携式游戏机5200，可以实现不局限于游戏的程序的结构。例如，可以使游戏玩者提问的内容、游戏的进展情况、时间、游戏上出现的人物的言行具有变化。
此外，当使用便携式游戏机5200玩需要多个人玩的游戏时，可以利用人工智能构成拟人的游戏玩者，由此可以将人工智能的游戏玩者当作对手，一个人也可以玩多个人玩的游戏。
虽然图21D示出便携式游戏机作为游戏机的一个例子，但是应用本发明的一个方式的GPU或芯片的游戏机不局限于此。作为应用本发明的一个方式的GPU或芯片的游戏机，例如可以举出家用固定式游戏机、设置在娱乐设施(游戏中心，游乐园等)的街机游戏机、设置在体育设施的击球练习用投球机等。
[移动体]
本发明的一个方式的GPU或芯片可以应用于作为移动体的汽车及汽车的驾驶席周边。
图21E1是示出移动体的一个例子的汽车5700的图，图21E2是示出汽车室内的前挡风玻璃周边的图。图21E2示出安装在仪表盘的显示面板5701、显示面板5702、显示面板5703以及安装在支柱的显示面板5704。
通过显示速度表、转速计、行驶距离、燃料表、排档状态、空调的设定，显示面板5701至显示面板5703可以提供各种信息。此外，使用者可以根据喜好适当地改变显示面板所显示的显示内容及布局等，可以提高设计性。显示面板5701至显示面板5703还可以用作照明装置。
通过将由设置在汽车5700的摄像装置(未图示)拍摄的影像显示在显示面板5704上，可以补充被支柱遮挡的视野(死角)。也就是说，通过显示由设置在汽车5700外侧的摄像装置拍摄的影像，可以补充死角，从而可以提高安全性。此外，通过显示补充看不到的部分的影像，可以更自然、更舒适地确认安全。显示面板5704还可以用作照明装置。
因为可以将本发明的一个方式的GPU或芯片用作人工智能的构成要素，例如可以将该芯片用于汽车5700的自动驾驶系统。该芯片也可以用于进行导航、危险预测等的系统。此外，可以在显示面板5701至显示面板5704上显示导航、危险预测等信息。
虽然在上述例子中作为移动体的一个例子说明了汽车，但是移动体不局限于汽车。例如，作为移动体，也可以举出电车、单轨铁路、船舶、飞行物(直升机、无人驾驶飞机(无人机)、飞机、火箭)等，可以对这些移动体应用本发明的一个方式的芯片，以提供利用人工智能的系统。
[广播电视系统]
本发明的一个方式的GPU或芯片可以应用于广播电视系统。
图21F示意性地示出广播电视系统中的数据传送。具体而言，图21F示出从广播电视台5680发送的电波(广播电视信号)到达每个家庭的电视接收机(TV)5600的路径。TV5600具备接收机(未图示)，由此天线5650所接收的广播电视信号通过该接收机输入TV5600。
虽然在图21F中示出UHF(Ultra High Frequency：超高频率)天线作为天线5650，但是可以使用BS及110度CS天线、CS天线等作为天线5650。
电波5675A及电波5675B为地面广播电视信号，电波塔5670放大所接收的电波5675A并发送电波5675B。各家庭通过用天线5650接收电波5675B，就可以用TV5600收看地面TV播放。此外，广播电视系统可以为利用人造卫星的卫星广播电视、利用光路线的数据广播电视等而不局限于图21F所示的地面广播电视。
此外，也可以将本发明的一个方式的芯片应用于上述广播电视系统，以形成利用人工智能的广播电视系统。当从广播电视台5680向每个家庭的TV5600发送广播电视数据时，利用编码器进行广播电视数据的压缩；当天线5650接收该广播电视数据时，利用包括在TV5600中的接收机的解码器进行该广播电视数据的恢复。通过利用人工智能，例如可以在编码器的压缩方法之一的变动补偿预测中识别包含在显示图像中的显示模型。此外，也可以进行利用人工智能的帧内预测等。例如，当TV5600接收低分辨率的广播电视数据而进行高分辨率的显示时，可以在解码器所进行的广播电视数据的恢复中进行上转换等图像的补充处理。
上述利用人工智能的广播电视系统适合用于广播电视数据量增大的超高清晰度电视(UHDTV：4K、8K)播放。
此外，作为TV5600一侧的人工智能的应用，例如，可以在TV5600内设置具备人工智能的录像装置。通过采用这种结构，可以使该具备人工智能的录像装置学习使用者的爱好，而可以自动对符合使用者的爱好的电视节目录像。
在本实施方式中说明的电子设备、该电子设备的功能、人工智能的应用例子以及其效果等可以与其他的电子设备的记载适当地组合而实施。
本实施方式可以与其他的实施方式及实施例等所记载的结构适当地组合而实施。
[实施例]
在本实施例中，作为样品A制造本发明的一个方式的包括图2所示的晶体管200的半导体装置。测量所制造的样品A的电特性。具体而言，测量样品A所包括的多个晶体管中的三个晶体管(晶体管1A至晶体管3A)的Id-Vg电特性。注意，将晶体管1A至晶体管3A的沟道长度设定为65nm，将其沟道宽度设定为62nm。
在测量电特性之后，对晶体管1A至晶体管3A进行薄片化处理，评价晶体管1A至晶体管3A所包括的氧化物的结晶性。
<样品A所包括的晶体管的制造方法>
下面，说明样品A所包括的晶体管的制造方法。
作为导电体205，采用氮化钽膜、氮化钛膜、钨膜、氮化钛膜及钨膜的叠层结构。另外，作为被用作第二栅极绝缘体的绝缘体220、绝缘体222及绝缘体224，分别采用氧氮化硅膜、氧化铪膜及氧氮化硅膜。
作为成为氧化物230a的第一氧化物，通过溅射法形成In-Ga-Zn氧化物。第一氧化物的成膜条件为如下：使用In：Ga：Zn＝1：3：4[原子个数比]的In-Ga-Zn氧化物靶材；氧气体流量为45sccm；压力为0.7Pa；衬底温度为200℃。
接着，在第一氧化物上作为成为氧化物230b的第二氧化物通过溅射法形成In-Ga-Zn氧化物。第二氧化物的成膜条件为如下：使用In：Ga：Zn＝4：2：4.1[原子个数比]的In-Ga-Zn氧化物靶材；氩气体流量为30sccm；氧气体流量为15sccm；压力为0.7Pa；衬底温度为200℃。另外，连续地形成第一氧化物和第二氧化物。
接着，进行加热处理。该加热处理在包含氮的气氛下以400℃的温度进行1小时后，在包含氧的气氛下以400℃的温度进行1小时。
接着，作为成为导电体242的导电体，在第二氧化物上形成氮化钽膜，在成为导电体242的导电体上形成成为阻挡膜的氧化铝膜。然后，加工该氧化铝膜、氮化钽膜、第二氧化物以及第一氧化物而形成阻挡膜、导电体242、氧化物230b以及氧化物230a。
接着，在真空气氛下以200℃的温度进行5分钟的加热处理，然后作为成为氧化物230c的第三氧化物，通过采用溅射法并使用In：Ga：Zn＝4：2：4.1[原子个数比]的In-Ga-Zn氧化物靶材来形成In-Ga-Zn氧化物。
接着，作为成为绝缘体250的绝缘体，形成氧氮化硅膜。
接着，作为成为导电体260a的导电膜，在成为绝缘体250的绝缘体上形成氮化钛膜。接着，作为导电体260b的导电膜，形成钨膜。另外，通过连续成膜，形成氮化钛膜及钨膜。然后，加工钨膜、氮化钛膜、氧氮化硅膜以及第三氧化物而形成导电体260b、导电体260a、绝缘体250以及氧化物230c。
接着，作为绝缘体254形成氧化铝膜，作为绝缘体274形成氧化铝膜。
通过进行上述工序，制造样品A所包括的晶体管。
<晶体管的电特性>
接着，作为样品A的电特性，测量晶体管1A至晶体管3A的Id-Vg特性。
注意，在Id-Vg特性的测量中，测量使施加到被用作晶体管的第一栅电极的导电体260的电位(下面也称为栅极电位(Vg))从第一值变为第二值时的被用作源电极的导电体242a和被用作漏电极的导电体242b之间的电流(下面也称为漏极电流(Id))的变化。
在此，测量将施加到导电体242a的电位(下面也称为源极电位Vs)和施加到导电体242b的电位(下面也称为漏极电位Vd)之差的电压(下面也称为漏极电压)设定为+0.1V或+1.2V，并使作为源极电位和栅极电位之差的电压(下面也称为栅极电压)从-4.0V变为+4.0V时的漏极电流(Id)的变化。
注意，在本测量中，将被用作第二栅电极(背栅极)的导电体205的电位(下面也称为背栅极电位(Vbg))设定为0.00V。
图22示出晶体管1A至晶体管3A的Id-Vg特性。另外，图22以虚线表示从以实线所示的Id-Vg特性、晶体管的沟道长度及沟道宽度以及栅极绝缘体的厚度及介电常数算出的场效应迁移率(μFE)。在图22中，横轴是Vg，左侧纵轴是Id，右侧纵轴是μFE。
从图22可知，晶体管1A至晶体管3A的晶体管特性(Id-Vg、μFE)的偏差小。
<透射电子显微镜(TEM)图像的图像分析>
本项说明通过使用高角度环形暗场-扫描透射电子显微镜(HAADF-STEM：High-AngleAnnular Dark Field-STEM)分析晶体管1A至晶体管3A所包括的氧化物的结果。
说明对平面TEM图像进行图像分析的结果。此外，利用球面像差校正功能得到平面TEM图像。另外，在取得平面TEM图像时，使用日本电子株式会社制造的原子分辨率分析电子显微镜JEM-ARM200F，照射将加速电压设定为200kV的电子束。
说明图像处理及图像分析的方法。首先，作为图像处理，通过对平面TEM图像进行快速傅里叶变换(FFT：Fast Fourier Transform)处理，获取FFT图像。接着，以保留所获取的FFT图像中的2.8nm-1至5.0nm-1的范围的方式进行掩模处理。接着，对经过掩模处理的FFT图像进行快速傅立叶逆变换(IFFT：Inverse Fast Fourier Transform)处理而获取FFT滤波图像。
在图像分析中，首先，从FFT滤波图像抽出晶格点。晶格点的抽出通过如下步骤进行。首先，进行去除FFT滤波图像的噪音的处理。通过根据下式使半径为0.05nm的范围内的亮度平滑化而进行去除噪音的处理。
[算式1]
Figure BDA0002554848210000891
在此，S_Int(x，y)表示坐标(x，y)上的被平滑化的亮度，r表示坐标(x，y)与坐标(x’，y’)之间的距离，Int(x’，y’)表示坐标(x’，y’)上的亮度。另外，在计算中，当r为0时，r被认为1。
接着，探索晶格点。在此，以在半径为0.22nm内的所有坐标中亮度最高的坐标为晶格点。如果晶格点的半径为0.22nm内，则可以减少噪音导致的晶格点的无检测的频率。此外，由于在TEM图像中在晶格点间有固定距离，所以在半径为0.22nm内包括两个以上的晶格点的可能性低。
首先，抽出晶格点候补。接着，以被抽出的晶格点候补为中心抽出半径为0.22nm内的亮度最高的坐标，而更新晶格点候补。反复抽出晶格点候补，不出现新晶格点候补时的坐标被认定晶格点。与此同样，在从被认定的晶格点离开大于0.22nm的位置上认定新晶格点。如此，在所有范围中认定晶格点。将所得到的多个晶格点总称为晶格点群。
接着，参照图23A至图23C所示的示意图以及图23D所示的流程图说明从所抽出的晶格点群导出六角形晶格的角度的方法。
首先，决定基准晶格点，连结最邻近的六个邻近晶格点，而形成六角形晶格(参照图23A、图23D的步骤S101)。然后，导出在该六角形晶格的中心点的基准晶格点与顶点的各晶格点之间的距离的平均值R。以所算出的R为在上述基准晶格点与各顶点之间的距离，形成以基准晶格点为中心点的正六角形(参照图23D的步骤S102)。此时，将正六角形的各顶点与最邻近于该各顶点的邻近晶格点之间的距离称为距离d1、距离d2、距离d3、距离d4、距离d5及距离d6(参照图23B、图23D的步骤S103)。
接着，以中心点为基准将正六角形按每个0.1°从0°旋转到60°，而算出旋转的正六角形与六角形晶格的平均偏差[D＝(d1+d2+d3+d4+d5+d6)/6](参照图23D的步骤S104)。并且，算出平均偏差D最小时的正六角形的旋转角度θ，并使其成为六角形晶格的角度(图23D的步骤S105)。这里，在半径为1nm的范围内，算出六角形晶格的角度的平均值。另外，当连接基准晶格点与正六角形的顶点中的一个的直线的方向与L长方向重叠时，将六角形晶格的角度设定为0°。
接着，以对应于区域所包括的六角形晶格的角度的颜色或深浅表示经过图像处理得到的平面TEM图像。对平面TEM图像进行图像处理的图像是通过上述方法对平面TEM图像进行图像分析以表示对应于六角形晶格的角度的深浅的图像。也就是说，对平面TEM图像进行图像处理的图像是在平面TEM图像的FFT滤波图像中，用颜色使特定频率区域区分，抽出各特定频率区域的晶格点的方向的图像。
图24示出对晶体管1A至晶体管3A所包括的氧化物的平面TEM图像进行图像分析的图像。图24A是晶体管1A所包括的氧化物的图像处理图像，图24B是晶体管2A所包括的氧化物的图像处理图像，图24C是晶体管3A所包括的氧化物的图像处理图像。
从图24可知，在晶体管1A至晶体管3A所包括的所有氧化物中，六角形晶格形成相同角度的区域的存在范围比纳米晶的尺寸(具有原子排列的周期性的微小区域)广。此外，由于即使晶体管1A至晶体管3A的六角形晶格的角度分布不同，图22所示的晶体管特性的偏差也小，因此可以推测为六角形晶格的分布差异对晶体管特性的影响较小或没有。
接着，根据晶体管1A至晶体管3A所包括的氧化物的晶格点群形成沃罗诺伊图。沃罗诺伊图是由包括晶格点群的区域分割的图。每个晶格点离围绕晶格点的区域最近。下面，参照图25A至图25D所示的示意图以及图25E所示的流程图说明沃罗诺伊图的形成方法的详细内容。
首先，通过图23所示的方法等抽出晶格点群(参照图25A及图25E的步骤S111)。接着，由线段连结邻近的晶格点间(参照图25B及图25E的步骤S112)。接着，划各线段的垂直等分线(参照图25C及图25E的步骤S113)。接着，抽出三个垂直等分线交叉的点(参照图25E的步骤S114)。该点被称为沃罗诺伊点。接着，由线段连结邻近的沃罗诺伊点间(参照图25D及图25E的步骤S115)。此时，将由线段围绕的多角形区域称为沃罗诺伊区域。根据上述方法，可以形成沃罗诺伊图。
当氧化物的结晶结构是作为布拉维晶格(bravais lattice)的六方晶格、三方晶格或菱方晶格时，单晶氧化物中的沃罗诺伊区域的形状为六角形的比率为100％。另外，当氧化物例如具有CAAC结构或nc结构等结晶性时，有时在该氧化物的应变中沃罗诺伊区域的形状为六角形以外的多角形。因此可以推测为如下：虽然该氧化物中的沃罗诺伊区域的形状为六角形的比率最高，但是在该氧化物中也存在具有六角形以外的多角形的比率。例如，该氧化物中的沃罗诺伊区域的形状为六角形的比率为50％以上且90％以下。
图26示出晶体管1A至晶体管3A所包括的氧化物中的沃罗诺伊区域的形状为三角形至八角形和九角形以上的多角形中的任一个的比率。图26A是晶体管1A所包括的氧化物中的该比率，图26B是晶体管2A所包括的氧化物中的该比率，图26C是晶体管3A所包括的氧化物中的该比率。注意，图26所示的条形图及表都表示晶体管所包括的氧化物中的沃罗诺伊区域的形状为三角形至八角形和九角形以上的多角形中的任一个的比率。
从图26可知，在晶体管1A至晶体管3A中六角形的比率最高，其次五角形或七角形的比率高，四角形以下的多角形或八角形以上的多角形的比率低。此外，晶体管1A中的六角形的比率为58％，晶体管2A中的六角形的比率为63％，晶体管3A中的六角形的比率为62％。
本实施例的至少一部分可以与本说明书中所记载的其他实施方式适当地组合而实施。
[符号说明]
100：电容器、110：导电体、112：导电体、120：导电体、130：绝缘体、150：绝缘体、200：晶体管、205：导电体、210：绝缘体、212：绝缘体、214：绝缘体、216：绝缘体、218：导电体、220：绝缘体、222：绝缘体、224：绝缘体、224A：绝缘膜、230：氧化物、230a：氧化物、230A：氧化膜、230b：氧化物、230B：氧化膜、230c：氧化物、240：导电体、240a：导电体、240b：导电体、241：绝缘体、241a：绝缘体、241b：绝缘体、242：导电体、242a：导电体、242A：导电膜、242b：导电体、242B：导电体层、243a：导电体、243A：导电膜、243b：导电体、243B：导电体层、244：抗蚀剂、246：导电体、250：绝缘体、254：绝缘体、260：导电体、260a：导电体、260b：导电体、273：绝缘体、273a：绝缘体、273A：绝缘膜、273b：绝缘体、273B：绝缘体层、274：绝缘体、276：绝缘体、280：绝缘体、281：绝缘体、282：绝缘体、300：晶体管、311：衬底、313：半导体区域、314a：低电阻区域、314b：低电阻区域、315：绝缘体、316：导电体、320：绝缘体、322：绝缘体、324：绝缘体、326：绝缘体、328：导电体、330：导电体、350：绝缘体、352：绝缘体、354：绝缘体、356：导电体、400：晶体管、405：导电体、405a：导电体、405b：导电体、430c：氧化物、431a：氧化物、431b：氧化物、432a：氧化物、432b：氧化物、440：导电体、440a：导电体、440b：导电体、442a：导电体、442b：导电体、450：绝缘体、460：导电体、460a：导电体、460b：导电体、1001：布线、1002：布线、1003：布线、1004：布线、1005：布线、1006：布线、1007：布线、1008：布线、1009：布线、1010：布线、1100：USB存储器、1101：外壳、1102：盖子、1103：USB连接器、1104：衬底、1105：存储器芯片、1106：控制器芯片、1110：SD卡、1111：外壳、1112：连接器、1113：衬底、1114：存储器芯片、1115：控制器芯片、1150：SSD、1151：外壳、1152：连接器、1153：衬底、1154：存储器芯片、1155：存储器芯片、1156：控制器芯片、1200：芯片、1201：PCB、1202：凸块、1203：母板、1204：GPU模块、1211：CPU、1212：GPU、1213：模拟运算部、1214：存储控制器、1215：接口、1216：网络电路、1221：DRAM、1222：闪存、1400：存储装置、1411：外围电路、1420：行电路、1430：列电路、1440：输出电路、1460：控制逻辑电路、1470：存储单元阵列、1471：存储单元、1472：存储单元、1473：存储单元、1474：存储单元、1475：存储单元、1476：存储单元、1477：存储单元、1478：存储单元、4000：装置、4010：大气侧衬底供应室、4012：大气侧衬底传送室、4014：盒式接口、4016：对准接口、4018：传送机器人、4020a：装载闭锁室、4020b：卸载闭锁室、4024a：处理室、4024b：处理室、4026：传送机器人、4028：闸阀、4029：传送室、4030a：移送室、4030b：移送室、4034a：处理室、4034b：处理室、4034c：处理室、4034d：处理室、4034e：处理室、4036：传送机器人、4038：闸阀、4039：传送室、5200：游戏机、5201：外壳、5202：显示部、5203：按钮、5300：台式信息终端、5301：主体、5302：显示器、5303：键盘、5500：信息终端、5510：外壳、5511：显示部、5600：TV、5650：天线、5670：电波塔、5675A：电波、5675B：电波、5680：广播电视台、5700：汽车、5701：显示面板、5702：显示面板、5703：显示面板、5704：显示面板、5800：电冷藏冷冻箱、5801：外壳、5802：冷藏室门、5803：冷冻室门

Claims (17)

1.一种半导体装置，包括：
第一绝缘体；
所述第一绝缘体上的第二绝缘体；
所述第一绝缘体上的第一氧化物；
所述第一氧化物上的第二氧化物；
所述第二氧化物上的第一导电体及第二导电体；
所述第一导电体上的第三绝缘体；
所述第二导电体上的第四绝缘体；
所述第二氧化物上的第三氧化物；
所述第三氧化物上的第五绝缘体；
位于所述第五绝缘体上且与所述第三氧化物重叠的第三导电体；
覆盖第一至第五绝缘体、所述第一氧化物、所述第二氧化物、所述第三氧化物及所述第一至第三导电体的第六绝缘体；以及
所述第六绝缘体上的第七绝缘体，
其中，所述第六绝缘体与所述第一绝缘体的顶面的一部分、所述第二绝缘体的侧面、所述第五绝缘体的侧面、所述第一至第三氧化物的侧面、所述第一至第三导电体的侧面及所述第三导电体的顶面接触。
2.根据权利要求1所述的半导体装置，
其中所述第一绝缘体、所述第六绝缘体及所述第七绝缘体各自与所述第二绝缘体相比不容易透过氧和氢中的一方或双方。
3.根据权利要求1或2所述的半导体装置，
其中所述第一绝缘体、所述第六绝缘体及所述第七绝缘体各自与所述第五绝缘体相比不容易透过氧和氢中的一方或双方。
4.根据权利要求1至3中任一项所述的半导体装置，
其中所述第一绝缘体及所述第六绝缘体各自是包含铝和铪中的一方或双方的氧化物。
5.根据权利要求1至4中任一项所述的半导体装置，
其中所述第一绝缘体及所述第六绝缘体各自是氧化铝。
6.根据权利要求1至5中任一项所述的半导体装置，
其中所述第七绝缘体包含硅以及氮。
7.一种包括晶体管的半导体装置，所述晶体管包括：
第一绝缘体；
所述第一绝缘体上的第二绝缘体；
所述第一绝缘体上的第一氧化物；
所述第一氧化物上的第二氧化物；
所述第二氧化物上的第一导电体及第二导电体；
所述第一导电体上的第三绝缘体；
所述第二导电体上的第四绝缘体；
所述第二氧化物上的第三氧化物；
所述第三氧化物上的第五绝缘体；以及
位于所述第五绝缘体上且与所述第三氧化物重叠的第三导电体，
其中，在所述晶体管的沟道长度方向的截面中，当以所述第一绝缘体的底面的高度为基准时，与所述第二氧化物重叠的区域的所述第三导电体的底面具有比所述第二导电体的顶面低的区域，
并且，在所述晶体管的沟道宽度方向的截面中，当以所述第一绝缘体的底面的高度为基准时，不与所述第二氧化物重叠的区域的所述第三导电体的底面具有比所述第二氧化物的底面低的区域。
8.根据权利要求7所述的半导体装置，
其中所述第一绝缘体与所述第二绝缘体相比不容易透过氧和氢中的一方或双方。
9.根据权利要求7或8所述的半导体装置，
其中所述第一绝缘体与所述第五绝缘体相比不容易透过氧和氢中的一方或双方。
10.根据权利要求7至9中任一项所述的半导体装置，
其中所述第一绝缘体是包含铝和铪中的一方或双方的氧化物。
11.根据权利要求7至10中任一项所述的半导体装置，
其中所述第一绝缘体是氧化铝。
12.根据权利要求1至11中任一项所述的半导体装置，
其中所述第一至第三氧化物包含In、元素M(M是Al、Ga、Y或Sn)以及Zn。
13.根据权利要求12所述的半导体装置，
其中所述第二氧化物包括通过对所述第二氧化物的顶面的透射电子显微镜图像进行图像分析而得到的晶格点群，
并且在由所述晶格点群形成的沃罗诺伊图中，沃罗诺伊区域的形状为六角形的比率为50％以上且80％以下。
14.一种半导体装置的制造方法，包括如下步骤：
形成第一绝缘膜；
在所述第一绝缘膜上形成第二绝缘膜；
在所述第二绝缘膜上形成第三绝缘膜；
在所述第三绝缘膜上形成第一氧化物；
在所述第一氧化膜上形成第二氧化物；
在所述第二氧化膜上形成第一导电膜；
在所述第一导电膜上形成第四绝缘膜；
在所述第四绝缘膜上形成第二导电膜；
通过利用光刻法加工所述第二导电膜的一部分，在所述第二导电膜中形成露出所述第四绝缘膜的开口；
通过利用光刻法加工所述第二导电膜、所述第四绝缘膜以及所述第一导电膜，形成包括具有所述开口的所述第二导电膜、所述第四绝缘膜以及所述第一导电膜的第一层；
以所述第一层为蚀刻掩模加工所述第二氧化物及所述第一氧化物；
通过去除露出到所述开口中的所述第四绝缘膜，使所述第一导电膜露出到所述开口中；
通过去除所述第二导电膜及露出到所述开口中的所述第一导电膜，使第二氧化物露出到所述开口中，将所述第一导电膜分离为第一导电体及第二导电体，将所述第四绝缘膜分离为第一绝缘体及第二绝缘体；
通过加工所述第二绝缘膜，形成包括所述第二绝缘膜、所述第一氧化物、所述第二氧化物、所述第一导电体、所述第二导电体、所述第一绝缘体以及所述第二绝缘体的第二层；
在所述第一绝缘膜上及所述第二层上形成第三氧化物；
在所述第三氧化物上形成第五绝缘膜；
在所述第五绝缘膜上形成第三导电膜；
通过利用光刻法加工所述第三导电膜、所述第五绝缘膜以及所述第三氧化物，形成包括所述第三导电膜、所述第五绝缘膜以及所述第三氧化物的第三层；以及
在所述第一绝缘膜上、所述第二层上以及所述第三层上形成第六绝缘膜。
15.根据权利要求14所述的半导体装置的制造方法，
其中使用具有多个处理室的成膜装置在减压下连续地形成所述第一绝缘膜、所述第二绝缘膜、所述第三绝缘膜、所述第一氧化物、所述第二氧化物、所述第一导电膜、所述第四绝缘膜以及所述第二导电膜。
16.根据权利要求14所述的半导体装置的制造方法，
其中使用具有多个处理室的成膜装置在减压下连续地形成所述第三氧化物、所述第五绝缘膜以及所述第三导电膜。
17.根据权利要求15或16所述的半导体装置的制造方法，
其中在所述处理室内利用溅射法进行成膜。
CN201880083766.7A 2017-12-27 2018-12-19 半导体装置以及半导体装置的制造方法 Pending CN111542914A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2017250397 2017-12-27
JP2017-250397 2017-12-27
JP2018-009944 2018-01-24
JP2018009944 2018-01-24
PCT/IB2018/060305 WO2019130162A1 (ja) 2017-12-27 2018-12-19 半導体装置、および半導体装置の作製方法

Publications (1)

Publication Number Publication Date
CN111542914A true CN111542914A (zh) 2020-08-14

Family

ID=67066727

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880083766.7A Pending CN111542914A (zh) 2017-12-27 2018-12-19 半导体装置以及半导体装置的制造方法

Country Status (4)

Country Link
US (1) US11205664B2 (zh)
JP (1) JP7308760B2 (zh)
CN (1) CN111542914A (zh)
WO (1) WO2019130162A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11810980B2 (en) * 2019-06-28 2023-11-07 Intel Corporation Channel formation for three dimensional transistors

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000036544A (ja) * 1998-07-21 2000-02-02 Matsushita Electronics Industry Corp 半導体記憶装置及びその製造方法
JP2005259765A (ja) * 2004-03-09 2005-09-22 Nissan Motor Co Ltd 半導体装置の製造方法
JP2006080273A (ja) * 2004-09-09 2006-03-23 Nissan Motor Co Ltd 炭化珪素半導体装置及びその製造方法
JP2013219345A (ja) * 2012-03-16 2013-10-24 Semiconductor Energy Lab Co Ltd 半導体装置
US20130328062A1 (en) * 2012-06-07 2013-12-12 Hitachi, Ltd. Semiconductor device and method for producing the same
JP2014082391A (ja) * 2012-10-17 2014-05-08 Semiconductor Energy Lab Co Ltd 半導体装置
US20140151688A1 (en) * 2012-12-03 2014-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104218079A (zh) * 2013-06-03 2014-12-17 瑞萨电子株式会社 半导体器件以及制造半导体器件的方法
TW201501310A (zh) * 2013-05-01 2015-01-01 Semiconductor Energy Lab 半導體裝置
US20150108470A1 (en) * 2013-10-22 2015-04-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20160218225A1 (en) * 2015-01-26 2016-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20160372606A1 (en) * 2015-06-19 2016-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device
WO2017072627A1 (ja) * 2015-10-28 2017-05-04 株式会社半導体エネルギー研究所 半導体装置、モジュール、電子機器および半導体装置の作製方法
US20170278973A1 (en) * 2016-03-25 2017-09-28 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017098535A (ja) 2015-11-18 2017-06-01 株式会社半導体エネルギー研究所 半導体装置、モジュール、電子機器及び半導体装置の作製方法
US10115741B2 (en) * 2016-02-05 2018-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR20170096956A (ko) * 2016-02-17 2017-08-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 기기
US10741587B2 (en) 2016-03-11 2020-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, module, electronic device, and manufacturing method the same
US10032918B2 (en) 2016-04-22 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6968567B2 (ja) 2016-04-22 2021-11-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20180134919A (ko) * 2016-04-22 2018-12-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000036544A (ja) * 1998-07-21 2000-02-02 Matsushita Electronics Industry Corp 半導体記憶装置及びその製造方法
JP2005259765A (ja) * 2004-03-09 2005-09-22 Nissan Motor Co Ltd 半導体装置の製造方法
JP2006080273A (ja) * 2004-09-09 2006-03-23 Nissan Motor Co Ltd 炭化珪素半導体装置及びその製造方法
JP2013219345A (ja) * 2012-03-16 2013-10-24 Semiconductor Energy Lab Co Ltd 半導体装置
US20130328062A1 (en) * 2012-06-07 2013-12-12 Hitachi, Ltd. Semiconductor device and method for producing the same
JP2014082391A (ja) * 2012-10-17 2014-05-08 Semiconductor Energy Lab Co Ltd 半導体装置
US20140151688A1 (en) * 2012-12-03 2014-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TW201501310A (zh) * 2013-05-01 2015-01-01 Semiconductor Energy Lab 半導體裝置
CN104218079A (zh) * 2013-06-03 2014-12-17 瑞萨电子株式会社 半导体器件以及制造半导体器件的方法
US20150108470A1 (en) * 2013-10-22 2015-04-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20160218225A1 (en) * 2015-01-26 2016-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20160372606A1 (en) * 2015-06-19 2016-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device
WO2017072627A1 (ja) * 2015-10-28 2017-05-04 株式会社半導体エネルギー研究所 半導体装置、モジュール、電子機器および半導体装置の作製方法
US20170278973A1 (en) * 2016-03-25 2017-09-28 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device

Also Published As

Publication number Publication date
US20210183906A1 (en) 2021-06-17
WO2019130162A1 (ja) 2019-07-04
JPWO2019130162A1 (ja) 2021-01-14
US11205664B2 (en) 2021-12-21
JP7308760B2 (ja) 2023-07-14

Similar Documents

Publication Publication Date Title
CN111587491A (zh) 半导体装置以及半导体装置的制造方法
CN112005383A (zh) 金属氧化物以及包含金属氧化物的晶体管
TWI815833B (zh) 半導體裝置及半導體裝置的製造方法
CN111788696A (zh) 半导体装置及半导体装置的制造方法
CN111788698A (zh) 半导体装置及半导体装置的制造方法
CN111656531B (zh) 半导体装置及半导体装置的制造方法
CN111819670B (zh) 叠层体及半导体装置
CN112352318A (zh) 半导体装置以及半导体装置的制造方法
CN113795928A (zh) 半导体装置及半导体装置的制造方法
CN111316448A (zh) 半导体装置及半导体装置的制造方法
JP2023165808A (ja) 半導体装置の作製方法
JP7158414B2 (ja) 半導体装置、および半導体装置の作製方法
JP7221216B2 (ja) 半導体装置
CN112913033A (zh) 金属氧化物的制造方法及半导体装置的制造方法
CN111742414A (zh) 半导体装置以及半导体装置的制造方法
JP7308760B2 (ja) 半導体装置
JP2020027825A (ja) 半導体装置、および半導体装置の作製方法
US20220376113A1 (en) Transistor and electronic device
CN111615743A (zh) 半导体装置及半导体装置的制造方法
JPWO2019207410A1 (ja) 半導体装置
JP2019140362A (ja) 半導体装置、および半導体装置の作製方法
WO2019207411A1 (ja) 半導体装置、および半導体装置の作製方法
CN113557608A (zh) 半导体装置以及半导体装置的制造方法
CN111656530A (zh) 半导体装置及半导体装置的制造方法
JP2019145539A (ja) 半導体装置、および半導体装置の作製方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200814