CN102931232B - Nmos晶体管及其形成方法 - Google Patents
Nmos晶体管及其形成方法 Download PDFInfo
- Publication number
- CN102931232B CN102931232B CN201110226194.3A CN201110226194A CN102931232B CN 102931232 B CN102931232 B CN 102931232B CN 201110226194 A CN201110226194 A CN 201110226194A CN 102931232 B CN102931232 B CN 102931232B
- Authority
- CN
- China
- Prior art keywords
- opening
- carborundum
- stressor layers
- carbon
- molar percentage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
一种NMOS晶体管及其形成方法，所述NMOS晶体管包括：半导体衬底；位于所述半导体衬底表面的栅极结构；位于所述栅极结构两侧的半导体衬底内的第一开口、位于所述第一开口的底部且与所述第一开口接触的第二开口、位于所述第二开口底部且与所述第二开口接触的第三开口，所述第二开口向所述栅极结构的一侧突出；填充所述开口的碳化硅应力层，其中所述第三开口内碳化硅应力层的碳元素的摩尔百分比小于所述第二开口内碳化硅应力层的碳元素的摩尔百分比。所述第二开口向所述栅极结构的一侧突出，且所述第二开口内的碳化硅应力层的碳元素的摩尔百分比较高，使得所述源/漏区能更有效地拉伸沟道区的晶格结构，提高电子在沟道区的迁移率。
Description
技术领域
本发明涉及半导体制造技术，更具体的，本发明涉及一种能提高载流子迁移率的NMOS晶体管及其形成方法。
背景技术
众所周知，应力可以改变半导体材料的能隙和载流子迁移率。随着半导体材料压阻效应(Piezoresistance Effect)的深入研究，业界逐渐认识到，可以利用应力增加MOS器件的载流子迁移率，即应变硅技术(Strained Silicon)。
公开号为US2007/0196992A1的美国专利文献公开了一种具有锗硅和碳化硅源/漏区的应变硅CMOS晶体管，请参考图1，包括：半导体衬底10，所述半导体衬底10包括待形成NMOS晶体管的区域A和待形成PMOS晶体管的区域B，利用浅沟槽隔离结构15将相邻的区域A和区域B隔开；位于所述半导体衬底区域A表面的栅极结构20，所述栅极结构20包括位于所述半导体衬底区域A表面的栅氧化层21、位于所述栅氧化层21表面的栅电极22、位于所述栅氧化层21和栅电极22侧壁表面的侧墙23，位于所述栅极结构20两侧的半导体衬底10内的类矩形结构的源/漏区25；位于所述半导体衬底区域B表面的栅极结构30，所述栅极结构30包括位于所述半导体衬底区域B表面的栅氧化层31、位于所述栅氧化层31表面的栅电极32、位于所述栅氧化层31和栅电极32侧壁表面的侧墙33，位于所述栅极结构30两侧的半导体衬底10内的类矩形结构的源/漏区35；其中所述半导体衬底区域A的源/漏区的材料为原位形成的碳化硅(SiC)，所述半导体衬底区域B的源/漏区的材料为原位形成的锗硅(SiGe)。
对于NMOS晶体管而言，填充所述源/漏区25的材料是碳化硅，其晶格常数小于半导体衬底的晶格常数，对所述源/漏区25之间的沟道区产生拉伸应力(Tensile Stress)，提高电子的迁移率。
然而现有技术中晶体管的源/漏区为类矩形结构，对栅极结构下方的沟道区产生的应力有限，载流子的迁移率的提高较小，晶体管的性能提高有限，因此业界需要能产生更大应力的MOS器件。
发明内容
本发明解决的问题是提供一种能提高电子迁移率的NMOS晶体管及其形成方法，通过增强NMOS晶体管沟道区的拉伸应力，提高了电子在沟道区中的迁移率。
为解决上述问题，本发明实施例提供了一种NMOS晶体管，包括：
半导体衬底；
位于所述半导体衬底表面的栅极结构；
位于所述栅极结构两侧的半导体衬底内的开口，所述开口包括位于所述栅极结构两侧且与所述栅极结构接触的第一开口、位于所述第一开口的底部且与所述第一开口接触的第二开口、位于所述第二开口底部且与所述第二开口接触的第三开口，所述第二开口向所述栅极结构的一侧突出；
填充所述开口的碳化硅应力层，其中所述第三开口内碳化硅应力层的碳元素的摩尔百分比小于所述第二开口内碳化硅应力层的碳元素的摩尔百分比。
可选的，所述第二开口内碳化硅应力层的碳元素的摩尔百分比和所述第一开口内碳化硅应力层的碳元素的摩尔百分比相同。
可选的，所述第三开口内碳化硅应力层的碳元素的摩尔百分比是变化的，在最接近所述第三开口底部碳化硅应力层的碳元素的摩尔百分比为第一定值，随着距离所述第三开口底部越来越远，所述第三开口内碳化硅应力层的 碳元素的摩尔百分比逐渐升高，所述第三开口和第二开口交界处的碳化硅应力层的碳元素的摩尔百分比达到第二定值，所述第三开口和第二开口交界处的碳化硅应力层的碳元素的摩尔百分比与所述第二开口内碳化硅应力层的碳元素的摩尔百分比相同。
可选的，所述第三开口内碳化硅应力层的碳元素的摩尔百分比恒定为第一定值。
可选的，所述第三开口的碳化硅应力层中碳元素的摩尔百分比第一定值的范围为0～2％，所述第二开口、第一开口内碳化硅应力层中碳元素的摩尔百分比范围为5％～20％。
可选的，所述第一开口内碳化硅应力层的碳元素的摩尔百分比小于所述第二开口内碳化硅应力层的碳元素的摩尔百分比。
可选的，所述第一开口内碳化硅应力层的碳元素的摩尔百分比是变化的，在最接近所述第一开口内碳化硅应力层表面的碳化硅应力层的碳元素的摩尔百分比为第一定值，随着距离所述第一开口内碳化硅应力层表面越来越远，所述第一开口内碳化硅应力层表面的碳元素的摩尔百分比逐渐升高，所述第一开口和第二开口交界处的碳化硅应力层的碳元素的摩尔百分比达到第二定值，所述第一开口和第二开口交界处的碳化硅应力层的碳元素的摩尔百分比与所述第二开口内碳化硅应力层的碳元素的摩尔百分比相同。
可选的，所述第三开口内碳化硅应力层的碳元素的摩尔百分比是变化的，在最接近所述第三开口底部的碳化硅应力层的碳元素的摩尔百分比为第一定值，随着距离所述第三开口底部越来越远，所述第三开口内的碳化硅应力层的碳元素的摩尔百分比逐渐升高，所述第三开口和第二开口交界处的碳化硅应力层的碳元素的摩尔百分比达到第二定值，所述第三开口和第二开口交界处的碳化硅应力层的碳元素的摩尔百分比与所述第二开口内碳化硅应力层的碳元素的摩尔百分比相同。
可选的，所述第三开口、第一开口内碳化硅应力层的碳元素的摩尔百分比恒定为第一定值。
可选的，所述第三开口、第一开口的碳化硅应力层中碳元素的摩尔百分比第一定值的范围为0～2％，所述第二开口内碳化硅应力层中碳元素的摩尔百分比范围为5％～20％。
可选的，所述第一开口的深度的范围为30nm～100nm，所述第二开口的深度的范围为10nm～40nm，所述第二开口向所述栅极结构的一侧突出的距离范围也为10nm～40nm，所述第三开口的深度范围为10nm～60nm。
可选的，所述半导体衬底的晶向为<110>或者<100>。
本发明实施例还提供了一种NMOS晶体管的形成方法，包括：
提供半导体衬底；
在所述半导体衬底表面形成栅极结构；
在所述栅极结构两侧的半导体衬底内形成开口，所述开口包括位于所述栅极结构两侧且与所述栅极结构接触的第一开口、位于所述第一开口的底部且与所述第一开口接触的第二开口、位于所述第二开口底部且与所述第二开口接触的第三开口，所述第二开口向所述栅极结构的一侧突出；
填充所述开口形成碳化硅应力层，其中所述第三开口内碳化硅应力层的碳元素的摩尔百分比小于所述第二开口内碳化硅应力层的碳元素的摩尔百分比。
可选的，形成所述开口的方法包括：
利用第一干法刻蚀在所述栅极结构两侧的半导体衬底内形成第一开口；
利用湿法刻蚀在所述第一开口侧壁和底部形成第二开口，所述第二开口向栅极结构的一侧突出；
利用第二干法刻蚀在所述第二开口下方的半导体衬底内形成第三开口。
可选的，所述第一干法刻蚀的深度范围为30nm～100nm，所述湿法刻蚀导 致第二开口向栅极结构一侧突出的距离范围为10nm～40nm，所述第二干法刻蚀的深度范围为10nm～60nm。
可选的，所述第二开口内碳化硅应力层的碳元素的摩尔百分比和所述第一开口内碳化硅应力层的碳元素的摩尔百分比相同。
可选的，所述第三开口内碳化硅应力层的碳元素的摩尔百分比是变化的，在最接近所述第三开口底部碳化硅应力层的碳元素的摩尔百分比为第一定值，随着距离所述第三开口底部越来越远，所述第三开口内碳化硅应力层的碳元素的摩尔百分比逐渐升高，所述第三开口和第二开口交界处的碳化硅应力层的碳元素的摩尔百分比达到第二定值，所述第三开口和第二开口交界处的碳化硅应力层的碳元素的摩尔百分比与所述第二开口内碳化硅应力层的碳元素的摩尔百分比相同。
可选的，所述第三开口内碳化硅应力层的碳元素的摩尔百分比恒定为第一定值。
可选的，所述第三开口的碳化硅应力层中碳元素的摩尔百分比第一定值的范围为0～2％，所述第二开口、第一开口内碳化硅应力层中碳元素的摩尔百分比范围为5％～20％。
可选的，所述第一开口内碳化硅应力层的碳元素的摩尔百分比小于所述第二开口内碳化硅应力层的碳元素的摩尔百分比。
可选的，所述第一开口内碳化硅应力层的碳元素的摩尔百分比是变化的，在最接近所述第一开口内碳化硅应力层表面的碳化硅应力层的碳元素的摩尔百分比为第一定值，随着距离所述第一开口内碳化硅应力层表面越来越远，所述第一开口内碳化硅应力层表面的碳元素的摩尔百分比逐渐升高，所述第一开口和第二开口交界处的碳化硅应力层的碳元素的摩尔百分比达到第二定值，所述第一开口和第二开口交界处的碳化硅应力层的碳元素的摩尔百分比与所述第二开口内碳化硅应力层的碳元素的摩尔百分比相同。
可选的，所述第三开口内碳化硅应力层的碳元素的摩尔百分比是变化的，在最接近所述第三开口底部的碳化硅应力层的碳元素的摩尔百分比为第一定值，随着距离所述第三开口底部越来越远，所述第三开口内的碳化硅应力层的碳元素的摩尔百分比逐渐升高，所述第三开口和第二开口交界处的碳化硅应力层的碳元素的摩尔百分比达到第二定值，所述第三开口和第二开口交界处的碳化硅应力层的碳元素的摩尔百分比与所述第二开口内碳化硅应力层的碳元素的摩尔百分比相同。
可选的，所述第三开口、第一开口内碳化硅应力层的碳元素的摩尔百分比恒定为第一定值。
可选的，所述第三开口、第一开口的碳化硅应力层中碳元素的摩尔百分比第一定值的范围为0～2％，所述第二开口内碳化硅应力层中碳元素的摩尔百分比范围为5％～20％。
与现有技术相比，本发明具有以下优点：
本发明实施例的晶体管，在所述栅极结构两侧的半导体衬底内形成有开口，所述开口包括第一开口、第二开口和第三开口，所述第二开口向所述栅极结构的一侧突出，且所述开口内形成有碳化硅应力层，所述第二开口内形成的碳化硅应力层的碳元素的摩尔百分比较高，由于所述第二开口内形成的碳化硅应力层向所述栅极结构的一侧突出，且所述第二开口内形成的碳化硅应力层的碳元素的摩尔百分比较高，使得所述源/漏区能更有效地拉升所述栅极结构下方的沟道区的晶格结构，提高电子在沟道区的迁移率。而第一开口、第三开口内形成的碳化硅应力层的碳元素的摩尔百分比较低，可以降低所述半导体衬底表面的碳化硅应力层和后续形成的金属硅化物的缺陷数量，并降低金属硅化物的表面电阻，提高了器件的电学性能。且所述第二开口内形成的碳化硅应力层与所述栅极结构之间的距离等于或大于第一开口的深度，可有效降低MOS晶体管的栅极边缘寄生电容。所述第一开口、第二开口、第三 开口总的深度很大，大深度的源/漏区可以产生较大的拉伸应力，进一步的拉伸所述栅极结构下方的沟道区的晶格结构，提高电子在沟道区的迁移率。
附图说明
图1为现有技术的一种应变硅CMOS晶体管的剖面结构示意图；
图2为本发明实施例的NMOS晶体管形成方法的流程示意图；
图3至图8为本发明实施例的NMOS晶体管形成方法的剖面结构示意图。
具体实施方式
由于现有技术中晶体管的源/漏区为类矩形结构，对栅极结构下方的沟道区产生的应力有限，载流子的迁移率的提高较小，晶体管的性能提高有限，发明人经过研究提出了一种NMOS晶体管及其形成方法，其中所述NMOS晶体管包括：半导体衬底；位于所述半导体衬底表面的栅极结构；位于所述栅极结构两侧的半导体衬底内的开口，所述开口包括位于所述栅极结构两侧且与所述栅极结构接触的第一开口、位于所述第一开口的底部且与所述第一开口接触的第二开口、位于所述第二开口底部且与所述第二开口接触的第三开口，所述第二开口向所述栅极结构的一侧突出；填充所述开口的碳化硅应力层，其中所述第三开口内碳化硅应力层的碳元素的摩尔百分比小于所述第二开口内碳化硅应力层的碳元素的摩尔百分比。由于所述第二开口内形成的碳化硅应力层向所述栅极结构的一侧突出，且所述第二开口内形成的碳化硅应力层的碳元素的摩尔百分比较高，使得所述源/漏区能更有效地拉升所述栅极结构下方的沟道区的晶格结构，提高电子在沟道区的迁移率，而在所述第三开口内形成的碳化硅应力层的碳元素的摩尔百分比较低，可以降低所述半导体衬底表面的碳化硅应力层的缺陷数量。所述第一开口、第二开口、第三开口总的深度很大，大深度的源/漏区可以产生较大的拉伸应力，进一步的拉伸所述栅极结构下方的沟道区的晶格结构，提高电子在沟道区的迁移率。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。
请参考图2，为本发明实施例的NMOS晶体管形成方法的流程示意图，具体包括：
步骤S101，提供半导体衬底；
步骤S102，在所述半导体衬底表面形成栅极结构；
步骤S103，利用第一干法刻蚀在所述栅极结构两侧的半导体衬底内形成第一开口；
步骤S104，利用湿法刻蚀在所述第一开口侧壁和底部形成第二开口，所述第二开口向栅极结构的一侧突出；
步骤S105，利用第二干法刻蚀在所述第二开口下方的半导体衬底内形成第三开口；
步骤S106，在所述第一开口、第二开口、第三开口内填充满碳化硅形成碳化硅应力层，并对所述碳化硅应力层进行离子掺杂，形成源/漏区。
图3至图8为本发明实施例的NMOS晶体管形成方法的剖面结构示意图。
请参考图3，提供半导体衬底100。所述半导体衬底100为硅衬底、硅锗衬底、绝缘体上硅(SOI)衬底其中的一种，所述半导体衬底100的晶向为<110>、<100>或者其他晶向。在本实施例中，所述半导体衬底100为硅衬底，晶向为<100>。
所述半导体衬底100内还形成有浅沟槽隔离结构150，在所述浅沟槽隔离结构150之间的半导体衬底100表面形成有氧化层110，所述浅沟槽隔离结构 150位于相邻的器件之间。在本实施例中，所述浅沟槽隔离结构150的材料为氧化硅。由于待形成的器件为NMOS晶体管，所述浅沟槽隔离结构150中填充的介质材料的晶格常数小于半导体衬底100的晶格常数，以产生拉伸应力，提高电子的迁移率，从而改善NMOS晶体管的电学性能。
所述浅沟槽隔离结构150和氧化层110的形成方法包括：在相邻的MOS晶体管之间的半导体衬底100内形成沟槽(未图示)，在所述半导体衬底100表面和所述沟槽表面形成氧化层110，在所述沟槽之间的氧化层110表面形成氮化硅层(未图示)，在所述沟槽和氮化硅层表面利用化学气相沉积形成氧化硅层，以所述氮化硅层为抛光阻挡层，对所述氧化硅层进行化学机械抛光，直到暴露出所述氮化硅层，去除所述氮化硅层，在所述沟槽内形成浅沟槽隔离结构150。
请参考图4，在所述半导体衬底100表面形成栅极结构200。
所述栅极结构200包括位于所述半导体衬底100表面的栅氧化层210、位于所述栅氧化层210表面的栅电极220、位于所述栅氧化层210部分表面和栅电极220侧壁表面的侧墙230。所述栅氧化层210可以通过刻蚀所述氧化层110(请参考图3)形成，也可以通过去除所述氧化层110，再在所述半导体衬底110表面形成栅氧化层，在本实施例中，所述栅氧化层210通过刻蚀所述氧化层110形成。所述栅电极220的材料为多晶硅或掺杂的多晶硅，所述侧墙230的材料可以是氧化硅、氮化硅或是二者的叠层结构。在其他实施例中，所述侧墙位于栅氧化层和栅电极的侧壁表面。由于所述栅极结构的形成方法为本领域技术人员的公知技术，在此不再赘述。
依旧参考图4，在所述氧化层110(请参考图3)和浅沟槽隔离结构150表面形成掩膜层410，具体包括：在所述氧化层110和浅沟槽隔离结构150表面形成介质层，在所述介质层表面形成光刻胶层，对所述光刻胶层进行曝光 显影，形成图形化的光刻胶层420，以所述图形化的光刻胶层420为掩膜，对所述介质层和氧化层110进行干法刻蚀，直到暴露出所述半导体衬底100表面，形成图形化的掩膜层410。所述掩膜层410的材料为氧化硅、氮化硅、氮氧化硅或其中几种的叠层结构。刻蚀后的氧化层110包括栅氧化层210和位于所述掩膜层410和半导体衬底100之间的氧化层120。其他实施例中，在所述半导体衬底和浅沟槽隔离结构表面只形成图形化的光刻胶层作为后续刻蚀的掩膜层。
请结合参考图5～图7，在所述栅极结构200两侧的半导体衬底100内形成开口，所述开口包括位于所述栅极结构200两侧且与所述栅极结构200接触的第一开口310、位于所述第一开口310的底部且与所述第一开口310接触的第二开口320、位于所述第二开口320底部且与所述第二开口320接触的第三开口330，所述第二开口320向所述栅极结构200的一侧突出。
请参考图5，利用第一干法刻蚀在所述栅极结构200两侧的半导体衬底100内形成第一开口310。
形成所述第一开口310的方法为：以所述栅极结构200的侧墙230和光刻胶层420、掩膜层410为掩膜，对所述半导体衬底100进行干法刻蚀，形成所述第一开口310。所述第一开口310的深度范围为30nm～100nm，所述第一开口310的宽度取决于所述栅极结构200的侧墙230和掩膜层410之间的距离。
请参考图6，利用湿法刻蚀在所述第一开口310侧壁和底部形成第二开口320，所述第二开口320向栅极结构200的一侧突出。
所述第二开口320位于所述第一开口310的底部且与所述第一开口310接触。湿法刻蚀形成所述第二开口320的具体工艺包括：利用湿法刻蚀溶液对所述第一开口310暴露出的半导体衬底100进行刻蚀，由于湿法刻蚀为各 向同性，在对所述第一开口310暴露出的半导体衬底100进行纵向刻蚀的同时也在进行横向刻蚀，所述栅极结构200下方的半导体衬底也有部分被刻蚀掉，使得最终形成的第二开口320向栅极结构200的一侧突出。
在本实施例中，所述湿法刻蚀溶液为浓氢氧化钾溶液，采用的工艺为浸泡或者喷射方式，最终形成的第二开口320向栅极结构200一侧突出的距离范围为10nm～40nm，由于湿法刻蚀是各向同性的，所述第二开口320的深度范围为10nm～40nm。
但在不同晶向的半导体衬底100湿法刻蚀的速率不同，在本发明实施例中，所述硅衬底100的晶向为<100>，所述湿法刻蚀溶液沿着硅衬底的晶向<100>刻蚀速率快，而不同于所述晶向<100>的其他方向则刻蚀速率较慢。因此，通过选择适当的半导体衬底的晶向，使得湿法刻蚀形成的第二开口320向栅极结构200一侧突出。
在本实施例中，由于所述掩膜层410边缘与浅沟槽隔离结构150之间还有一定距离，所述第一开口310不仅向栅极结构200的一侧突出还向浅沟槽隔离结构150的一侧突出。在其他实施例中，当所述掩膜层410的边缘位于所述浅沟槽隔离结构150的表面，所述第一开口310仅向栅极结构200的一侧突出。
由于所述第二开口向栅极结构一侧突出，使得后续形成的源/漏区能更有效地拉伸所述栅极结构下方的沟道区的晶格结构，所述源/漏区对晶体管沟道区产生更大的应力，从而提高晶体管的载流子的迁移率。而且通过选择半导体衬底的晶向，第二开口向栅极结构一侧的突出部分位于所述第一开口的中下部，使得所述突出部分能更深入的进入栅极结构下方的沟道区内，可对晶体管沟道区产生更大的拉伸应力。所述突出部分与栅极结构不接触，两者之间的距离等于或大于第一开口的深度，降低了栅极边缘寄生电容，可以有效 防止MOS晶体管增益的下降。
请参考图7，利用第二干法刻蚀在所述第二开口320下方的半导体衬底100内形成第三开口330。
形成所述第三开口330的方法为：以所述栅极结构200的侧墙230和光刻胶层420、掩膜层410为掩膜，对所述第二开口320下方半导体衬底100进行干法刻蚀，形成所述第三开口330。所述第三开口330的深度范围为10nm～60nm。
形成第三开口330后，所述第一开口、第二开口、第三开口总的开口深度增加了，使得后续可以填充更多的碳化硅，从而使得晶体管沟道区的拉伸应力更大，增加电子的迁移率，提高晶体管的电学性能。
请参考图8，在所述第一开口310、第二开口320、第三开口330内填充满碳化硅形成碳化硅应力层，并对所述碳化硅应力层进行离子掺杂，形成源/漏区300。
所述碳化硅的形成方法为外延生长，如气相外延生长或固相外延生长等。在本实施例中，所述碳化硅的形成工艺为：在500℃～575℃的温度下，利用硅烷、四甲基硅烷、磷化氢反应气体在所述第一开口310内利用低压化学气相沉积(LPCVD)定向外延形成碳化硅，使得形成的碳化硅依次填充满所述第三开口330、第二开口320、第一开口310，形成碳化硅应力层。
通过调整反应气体中碳、硅的比例，不同开口位置形成的碳化硅应力层的碳元素的摩尔百分比不相同，其中，所述第一开口310、第三开口320内碳化硅应力层的碳元素的摩尔百分比小于或等于所述第二开口320内碳化硅应力层的碳元素的摩尔百分比，所述第二开口320内碳化硅应力层的碳元素的摩尔百分比为恒定值或变化值。
在一实施例中，所述第三开口内碳化硅应力层的碳元素的摩尔百分比小 于所述第一开口、第二开口内碳化硅应力层的碳元素的摩尔百分比。由于所述第三开口的碳化硅应力层是在第三开口底部的半导体衬底表面形成，如果所述第三开口的碳化硅应力层的碳元素的摩尔百分比较多，很容易因为边界位错导致缺陷的产生。因此，所述第三开口内碳化硅应力层的碳元素的摩尔百分比小于所述第一开口、第二开口内碳化硅应力层的碳元素的摩尔百分比，从而减少了缺陷的产生。其中，所述第三开口内碳化硅应力层的碳元素的摩尔百分比是变化的，在最接近所述第三开口底部的碳化硅应力层的碳元素的摩尔百分比为第一定值，随着距离所述第三开口底部越来越远，所述第三开口内的碳化硅应力层的碳元素的摩尔百分比逐渐升高，位于所述第三开口和第二开口交界处的碳化硅应力层的碳元素的摩尔百分比达到第二定值，所述第一开口、第二开口内碳化硅应力层的碳元素的摩尔百分比恒定在第二定值。由于第三开口内的碳化硅应力层的碳元素的摩尔百分比较低，保证了所述碳化硅应力层和半导体衬底边界的缺陷较少，而所述第一开口、第二开口内的碳化硅应力层的碳元素的摩尔百分比可以比现有技术中的碳元素的摩尔百分比更高，保证了源/漏区能产生足够的拉伸应力，提高了沟道区电子的迁移率。在其他实施例中，所述第三开口内碳化硅应力层的碳元素的摩尔百分比恒定在第一定值，所述第一开口、第二开口内碳化硅应力层的碳元素的摩尔百分比恒定在第二定值。
在另一实施例中，所述第一开口内碳化硅应力层的碳元素的摩尔百分比小于所述第二开口、第三开口内碳化硅应力层的碳元素的摩尔百分比。由于在后续工艺中，在所述第一开口内的碳化硅应力层表面会形成导电插塞，如果所述第一开口内碳化硅应力层的碳元素的摩尔百分比较多，后续形成导电插塞时形成在所述第一开口内碳化硅应力层表面的金属硅化物的缺陷会较多，且所述金属硅化物的表面电阻也较大，使得器件的电学性能变差。因此，所述第一开口内碳化硅应力层的碳元素的摩尔百分比小于所述第二开口、第 三开口内碳化硅应力层的碳元素的摩尔百分比，从而减少了金属硅化物的缺陷的产生。其中，所述第一开口内碳化硅应力层的碳元素的摩尔百分比是变化的，在最接近所述第一开口内碳化硅应力层表面的碳化硅应力层的碳元素的摩尔百分比为第一定值，随着距离所述第一开口内碳化硅应力层表面越来越远，所述第一开口内碳化硅应力层表面的碳元素的摩尔百分比逐渐升高，位于所述第一开口和第二开口交界处的碳化硅应力层的碳元素的摩尔百分比达到第二定值，所述第二开口、第三开口内碳化硅应力层的碳元素的摩尔百分比恒定在第二定值。由于第一开口内的碳化硅应力层的碳元素的摩尔百分比较低，保证了在所述碳化硅应力层表面形成金属硅化物的缺陷较少，所述金属硅化物的表面电阻也较小，而所述第二开口、第三开口内的碳化硅应力层的碳元素的摩尔百分比可以比现有技术中的碳元素的摩尔百分比更高，保证了源/漏区能产生足够的拉伸应力，提高了沟道区电子的迁移率。在其他实施例中，所述第三开口内碳化硅应力层的碳元素的摩尔百分比恒定在第一定值，所述第一开口、第二开口内碳化硅应力层的碳元素的摩尔百分比恒定在第二定值。
在另一实施例中，所述第一开口、第三开口内的碳化硅应力层的碳元素的摩尔百分比小于所述第二开口内的碳化硅应力层的碳元素的摩尔百分比。其中，所述第一开口内碳化硅应力层的碳元素的摩尔百分比是变化的，在最接近所述第一开口内碳化硅应力层表面的碳化硅应力层的碳元素的摩尔百分比为第一定值，随着距离所述第一开口内碳化硅应力层表面越来越远，所述第一开口内碳化硅应力层表面的碳元素的摩尔百分比逐渐升高，位于所述第一开口和第二开口交界处的碳化硅应力层的碳元素的摩尔百分比达到第二定值；所述第三开口内碳化硅应力层的碳元素的摩尔百分比也是变化的，在最接近所述第三开口底部的碳化硅应力层的碳元素的摩尔百分比为第一定值，随着距离所述第三开口底部越来越远，所述第三开口内的碳化硅应力层的碳 元素的摩尔百分比逐渐升高，位于所述第三开口和第二开口交界处的碳化硅应力层的碳元素的摩尔百分比达到第二定值；第二开口内碳化硅应力层的碳元素的摩尔百分比恒定在第二定值。由于第一开口内的碳化硅应力层的碳元素的摩尔百分比较低，保证了在所述碳化硅应力层表面形成金属硅化物的缺陷较少，所述金属硅化物的表面电阻也较小，所述第三开口内的碳化硅应力层的碳元素的摩尔百分比较低，保证了所述碳化硅应力层和半导体衬底边界的缺陷较少，而所述第二开口内的碳化硅应力层的碳元素的摩尔百分比可以比现有技术中的碳元素的摩尔百分比更高，保证了源/漏区能产生足够的拉伸应力，提高了沟道区电子的迁移率。其中，所述第三开口内碳化硅应力层的碳元素的摩尔百分比第一定值与所述第一开口内碳化硅应力层的碳元素的摩尔百分比第一定值可以相同，也可以不同。在其他实施例中，所述第三开口、第一开口内碳化硅应力层的碳元素的摩尔百分比恒定在第一定值，所述第二开口内碳化硅应力层的碳元素的摩尔百分比恒定在第二定值。
在本发明的实施例中，所述碳化硅应力层的碳元素的摩尔百分比第一定值的范围为0～2％，所述碳化硅应力层的碳元素的摩尔百分比第二定值的范围为5％～20％。
在其他实施例中，在源/漏区和半导体衬底之间还形成有一层与所述半导体衬底的材料相同的缓冲层，所述缓冲层的厚度范围为3nm～10nm。由于所述第二开口是利用湿法刻蚀形成的，所述第一开口、第三开口是利用干法刻蚀形成的，第一开口、第二开口、第三开口内壁会比较粗糙，直接在所述内壁表面外延形成的碳化硅会产生很多缺陷，影响器件的电学性能，因此先在所述第一开口、第二开口、第三开口内壁表面外延形成与所述半导体衬底的材料相同的缓冲层，再在所述缓冲层表面形成碳化硅，由于外延形成的缓冲层具有较为光滑的表面，在所述缓冲层表面外延形成的碳化硅应力层的缺陷较少。
在本实施例中，利用磷化氢作反应气体可使形成的碳化硅原位掺杂有磷离子。在其他实施例中，所述N型杂质(磷离子或砷离子)掺杂的工艺可以通过将N型杂质离子注入到所述源/漏区中的方式完成。
在形成源/漏区之后，除去所述光刻胶层420和掩膜层410。除去所述光刻胶层和掩膜层的方法为本领域技术人员的公知技术，在此不再赘述。
在所述第一开口、第二开口、第三开口内形成碳化硅应力层后，对所述源/漏区进行退火处理，使得杂质离子被激活，并使得由碳化硅外延引起的缺陷得到修复。所述退火工艺为高温烘烤或快速热退火(RTA)，所述退火的温度范围为800℃～1100℃，退火时间为10S～30min。
至此，本发明实施例的NMOS晶体管的剖面结构示意图请结合参考图7和图8，包括：半导体衬底100；位于所述半导体衬底100表面的栅极结构200；位于所述栅极结构200两侧的半导体衬底300内的开口，所述开口包括位于所述栅极结构200两侧且与所述栅极结构200接触的第一开口310、位于所述第一开口310的底部且与所述第一开口320接触的第二开口320、位于所述第二开口320底部且与所述第二开口320接触的第三开口330，所述第二开口320向所述栅极结构200的一侧突出；填充所述开口的碳化硅应力层。
所述第一开口310深度的范围为30nm～100nm，所述第二开口320的深度范围为10nm～40nm，所述第二开口320向所述栅极结构200的一侧突出的距离范围为10nm～40nm，所述第三区域的深度范围为10nm～60nm。所述第二开口320的突出部分与栅极结构不接触，两者之间的距离等于或大于第一开口的深度，降低了栅极边缘寄生电容，可以有效防止MOS晶体管增益的下降。
其中，所述第一开口310、第三开口320内碳化硅应力层的碳元素的摩尔百分比小于或等于所述第二开口320内碳化硅应力层的碳元素的摩尔百分比，所述第二开口320内碳化硅应力层的碳元素的摩尔百分比为恒定值或变化值。
在一实施例中，所述第三开口内碳化硅应力层的碳元素的摩尔百分比小于所述第一开口、第二开口内碳化硅应力层的碳元素的摩尔百分比。所述第三开口内碳化硅应力层的碳元素的摩尔百分比是变化的，在最接近所述第三开口底部的碳化硅应力层的碳元素的摩尔百分比为第一定值，随着距离所述第三开口底部越来越远，所述第三开口内的碳化硅应力层的碳元素的摩尔百分比逐渐升高，位于所述第三开口和第二开口交界处的碳化硅应力层的碳元素的摩尔百分比达到第二定值，所述第一开口、第二开口内碳化硅应力层的碳元素的摩尔百分比恒定在第二定值。由于第三开口内的碳化硅应力层的碳元素的摩尔百分比较低，保证了所述碳化硅应力层和半导体衬底边界的缺陷较少，而所述第一开口、第二开口内的碳化硅应力层的碳元素的摩尔百分比可以比现有技术中的碳元素的摩尔百分比更高，保证了源/漏区能产生足够的拉伸应力，提高了沟道区电子的迁移率。在其他实施例中，所述第三开口内碳化硅应力层的碳元素的摩尔百分比恒定在第一定值，所述第一开口、第二开口内碳化硅应力层的碳元素的摩尔百分比恒定在第二定值。
在另一实施例中，所述第一开口内碳化硅应力层的碳元素的摩尔百分比小于所述第二开口、第三开口内碳化硅应力层的碳元素的摩尔百分比。所述第一开口内碳化硅应力层的碳元素的摩尔百分比是变化的，在最接近所述第一开口内碳化硅应力层表面的碳化硅应力层的碳元素的摩尔百分比为第一定值，随着距离所述第一开口内碳化硅应力层表面越来越远，所述第一开口内碳化硅应力层表面的碳元素的摩尔百分比逐渐升高，位于所述第一开口和第二开口交界处的碳化硅应力层的碳元素的摩尔百分比达到第二定值，所述第二开口、第三开口内碳化硅应力层的碳元素的摩尔百分比恒定在第二定值。由于第一开口内的碳化硅应力层的碳元素的摩尔百分比较低，保证了在所述碳化硅应力层表面形成金属硅化物的缺陷较少，所述金属硅化物的表面电阻也较小，而所述第二开口、第三开口内的碳化硅应力层的碳元素的摩尔百分 比可以比现有技术中的碳元素的摩尔百分比更高，保证了源/漏区能产生足够的拉伸应力，提高了沟道区电子的迁移率。在其他实施例中，所述第三开口内碳化硅应力层的碳元素的摩尔百分比恒定在第一定值，所述第一开口、第二开口内碳化硅应力层的碳元素的摩尔百分比恒定在第二定值。
在另一实施例中，所述第一开口、第三开口内的碳化硅应力层的碳元素的摩尔百分比小于所述第二开口内的碳化硅应力层的碳元素的摩尔百分比。其中，所述第一开口内碳化硅应力层的碳元素的摩尔百分比是变化的，在最接近所述第一开口内碳化硅应力层表面的碳化硅应力层的碳元素的摩尔百分比为第一定值，随着距离所述第一开口内碳化硅应力层表面越来越远，所述第一开口内碳化硅应力层表面的碳元素的摩尔百分比逐渐升高，位于所述第一开口和第二开口交界处的碳化硅应力层的碳元素的摩尔百分比达到第二定值；所述第三开口内碳化硅应力层的碳元素的摩尔百分比也是变化的，在最接近所述第三开口底部的碳化硅应力层的碳元素的摩尔百分比为第一定值，随着距离所述第三开口底部越来越远，所述第三开口内的碳化硅应力层的碳元素的摩尔百分比逐渐升高，位于所述第三开口和第二开口交界处的碳化硅应力层的碳元素的摩尔百分比达到第二定值；第二开口内碳化硅应力层的碳元素的摩尔百分比恒定在第二定值。由于第一开口内的碳化硅应力层的碳元素的摩尔百分比较低，保证了在所述碳化硅应力层表面形成金属硅化物的缺陷较少，所述金属硅化物的表面电阻也较小，所述第三开口内的碳化硅应力层的碳元素的摩尔百分比较低，保证了所述碳化硅应力层和半导体衬底边界的缺陷较少，而所述第二开口内的碳化硅应力层的碳元素的摩尔百分比可以比现有技术中的碳元素的摩尔百分比更高，保证了源/漏区能产生足够的拉伸应力，提高了沟道区电子的迁移率。其中，所述第三开口内碳化硅应力层的碳元素的摩尔百分比第一定值与所述第一开口内碳化硅应力层的碳元素的摩尔百分比第一定值可以相同，也可以不同。在其他实施例中，所述第三开口、 第一开口内碳化硅应力层的碳元素的摩尔百分比恒定在第一定值，所述第二开口内碳化硅应力层的碳元素的摩尔百分比恒定在第二定值。
在本发明的实施例中，所述碳化硅应力层的碳元素的摩尔百分比第一定值的范围为0～2％，所述碳化硅应力层的碳元素的摩尔百分比第二定值的范围为5％～20％。
在其他实施例中，在源/漏区和半导体衬底之间还形成有一层与所述半导体衬底的材料相同的缓冲层，所述缓冲层的厚度范围为3nm～10nm。由于所述第二开口是利用湿法刻蚀形成的，所述第一开口、第三开口是利用干法刻蚀形成的，第一开口、第二开口、第三开口内壁会比较粗糙，直接在所述内壁表面外延形成的碳化硅会产生很多缺陷，影响器件的电学性能，因此先在所述第一开口、第二开口、第三开口内壁表面外延形成与所述半导体衬底的材料相同的缓冲层，再在所述缓冲层表面形成碳化硅，由于外延形成的缓冲层具有较为光滑的表面，在所述缓冲层表面外延形成的碳化硅应力层的缺陷较少。
本发明实施例的晶体管，在所述栅极结构两侧的半导体衬底内形成有开口，所述开口包括第一开口、第二开口和第三开口，所述第二开口向所述栅极结构的一侧突出，且所述开口内形成有碳化硅应力层，由于所述第二开口内形成的碳化硅应力层向所述栅极结构的一侧突出，且所述第二开口内形成的碳化硅应力层的碳元素的摩尔百分比较高，使得所述源/漏区能更有效地拉升所述栅极结构下方的沟道区的晶格结构，提高电子在沟道区的迁移率。
所述第一开口、第三开口内形成的碳化硅应力层的碳元素的摩尔百分比较低，可以降低所述碳化硅应力层和后续形成的金属硅化物的缺陷数量，并降低金属硅化物的表面电阻，提高了器件的电学性能。
所述第二开口内形成的碳化硅应力层与所述栅极结构之间的距离等于或 大于第一区域的深度，可有效降低MOS晶体管的栅极边缘寄生电容。
所述第一开口、第二开口、第三开口总的深度很大，大深度的源/漏区可以产生较大的拉伸应力，进一步的拉伸所述栅极结构下方的沟道区的晶格结构，提高电子在沟道区的迁移率。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，例如将所述形状的源/漏区形成在PMOS晶体管中，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (18)
1.一种NMOS晶体管，其特征在于，包括：
半导体衬底；
位于所述半导体衬底表面的栅极结构；
位于所述栅极结构两侧的半导体衬底内的开口，所述开口包括位于所述栅极结构两侧且与所述栅极结构接触的第一开口、位于所述第一开口的底部且与所述第一开口接触的第二开口、位于所述第二开口底部且与所述第二开口接触的第三开口，所述第二开口向所述栅极结构的一侧突出；
填充所述开口的碳化硅应力层，其中所述第二开口内碳化硅应力层的碳元素的摩尔百分比不小于所述第三开口与所述第一开口内碳化硅应力层的碳元素的摩尔百分比，所述第三开口内碳化硅应力层的碳元素的摩尔百分比是变化的，在最接近所述第三开口底部碳化硅应力层的碳元素的摩尔百分比为第一定值，随着距离所述第三开口底部越来越远，所述第三开口内碳化硅应力层的碳元素的摩尔百分比逐渐升高，所述第三开口和第二开口交界处的碳化硅应力层的碳元素的摩尔百分比达到第二定值，所述第三开口和第二开口交界处的碳化硅应力层的碳元素的摩尔百分比与所述第二开口内碳化硅应力层的碳元素的摩尔百分比相同。
2.如权利要求1所述的NMOS晶体管，其特征在于，所述第二开口内碳化硅应力层的碳元素的摩尔百分比和所述第一开口内碳化硅应力层的碳元素的摩尔百分比相同。
3.如权利要求1所述的NMOS晶体管，其特征在于，所述第三开口的碳化硅应力层中碳元素的摩尔百分比第一定值的范围为0～2％，所述第二开口、第一开口内碳化硅应力层中碳元素的摩尔百分比范围为5％～20％。
4.如权利要求1所述的NMOS晶体管，其特征在于，所述第一开口内碳化硅应力层的碳元素的摩尔百分比小于所述第二开口内碳化硅应力层的碳元素的摩尔百分比。
5.如权利要求4所述的NMOS晶体管，其特征在于，所述第一开口内碳化硅应力层的碳元素的摩尔百分比是变化的，在最接近所述第一开口内碳化硅应力层表面的碳化硅应力层的碳元素的摩尔百分比为第一定值，随着距离所述第一开口内碳化硅应力层表面越来越远，所述第一开口内碳化硅应力层表面的碳元素的摩尔百分比逐渐升高，所述第一开口和第二开口交界处的碳化硅应力层的碳元素的摩尔百分比达到第二定值，所述第一开口和第二开口交界处的碳化硅应力层的碳元素的摩尔百分比与所述第二开口内碳化硅应力层的碳元素的摩尔百分比相同。
6.如权利要求4所述的NMOS晶体管，其特征在于，所述第一开口内碳化硅应力层的碳元素的摩尔百分比恒定为第一定值。
7.如权利要求5或6所述的NMOS晶体管，其特征在于，所述第三开口、第一开口的碳化硅应力层中碳元素的摩尔百分比第一定值的范围为0～2％，所述第二开口内碳化硅应力层中碳元素的摩尔百分比范围为5％～20％。
8.如权利要求1所述的NMOS晶体管，其特征在于，所述第一开口的深度的范围为30nm～100nm，所述第二开口的深度的范围为10nm～40nm，所述第二开口向所述栅极结构的一侧突出的距离范围也为10nm～40nm，所述第三开口的深度范围为10nm～60nm。
9.如权利要求1所述的NMOS晶体管，其特征在于，所述半导体衬底的晶向为<110>或者<100>。
10.一种NMOS晶体管的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底表面形成栅极结构；
在所述栅极结构两侧的半导体衬底内形成开口，所述开口包括位于所述栅极结构两侧且与所述栅极结构接触的第一开口、位于所述第一开口的底部且与所述第一开口接触的第二开口、位于所述第二开口底部且与所述第二开口接触的第三开口，所述第二开口向所述栅极结构的一侧突出；
填充所述开口形成碳化硅应力层，其中所述第二开口内碳化硅应力层的碳元素的摩尔百分比不小于所述第三开口与所述第一开口内碳化硅应力层的碳元素的摩尔百分比，所述第三开口内碳化硅应力层的碳元素的摩尔百分比是变化的，在最接近所述第三开口底部碳化硅应力层的碳元素的摩尔百分比为第一定值，随着距离所述第三开口底部越来越远，所述第三开口内碳化硅应力层的碳元素的摩尔百分比逐渐升高，所述第三开口和第二开口交界处的碳化硅应力层的碳元素的摩尔百分比达到第二定值，所述第三开口和第二开口交界处的碳化硅应力层的碳元素的摩尔百分比与所述第二开口内碳化硅应力层的碳元素的摩尔百分比相同。
11.如权利要求10所述的NMOS晶体管的形成方法，其特征在于，形成所述开口的方法包括：
利用第一干法刻蚀在所述栅极结构两侧的半导体衬底内形成第一开口；
利用湿法刻蚀在所述第一开口侧壁和底部形成第二开口，所述第二开口向栅极结构的一侧突出；
利用第二干法刻蚀在所述第二开口下方的半导体衬底内形成第三开口。
12.如权利要求11所述的NMOS晶体管的形成方法，其特征在于，所述第一干法刻蚀的深度范围为30nm～100nm，所述湿法刻蚀导致第二开口向栅极结构一侧突出的距离范围为10nm～40nm，所述第二干法刻蚀的深度范围为10nm～60nm。
13.如权利要求10所述的NMOS晶体管的形成方法，其特征在于，所述第二开口内碳化硅应力层的碳元素的摩尔百分比和所述第一开口内碳化硅应力层的碳元素的摩尔百分比相同。
14.如权利要求10所述的NMOS晶体管的形成方法，其特征在于，所述第三开口的碳化硅应力层中碳元素的摩尔百分比第一定值的范围为0～2％，所述第二开口、第一开口内碳化硅应力层中碳元素的摩尔百分比范围为5％～20％。
15.如权利要求10所述的NMOS晶体管的形成方法，其特征在于，所述第一开口内碳化硅应力层的碳元素的摩尔百分比小于所述第二开口内碳化硅应力层的碳元素的摩尔百分比。
16.如权利要求15所述的NMOS晶体管的形成方法，其特征在于，所述第一开口内碳化硅应力层的碳元素的摩尔百分比是变化的，在最接近所述第一开口内碳化硅应力层表面的碳化硅应力层的碳元素的摩尔百分比为第一定值，随着距离所述第一开口内碳化硅应力层表面越来越远，所述第一开口内碳化硅应力层表面的碳元素的摩尔百分比逐渐升高，所述第一开口和第二开口交界处的碳化硅应力层的碳元素的摩尔百分比达到第二定值，所述第一开口和第二开口交界处的碳化硅应力层的碳元素的摩尔百分比与所述第二开口内碳化硅应力层的碳元素的摩尔百分比相同。
17.如权利要求15所述的NMOS晶体管的形成方法，其特征在于，所述第一开口内碳化硅应力层的碳元素的摩尔百分比恒定为第一定值。
18.如权利要求16或17所述的NMOS晶体管的形成方法，其特征在于，所述第三开口、第一开口的碳化硅应力层中碳元素的摩尔百分比第一定值的范围为0～2％，所述第二开口内碳化硅应力层中碳元素的摩尔百分比范围为5％～20％。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110226194.3A CN102931232B (zh) | 2011-08-08 | 2011-08-08 | Nmos晶体管及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110226194.3A CN102931232B (zh) | 2011-08-08 | 2011-08-08 | Nmos晶体管及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102931232A CN102931232A (zh) | 2013-02-13 |
| CN102931232B true CN102931232B (zh) | 2015-09-02 |
Family
ID=47645995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110226194.3A Active CN102931232B (zh) | 2011-08-08 | 2011-08-08 | Nmos晶体管及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102931232B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103367399B (zh) * | 2012-03-31 | 2016-03-16 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及晶体管的形成方法 |
| CN106856168B (zh) * | 2015-12-09 | 2019-09-27 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其形成方法 |
| US10147609B2 (en) * | 2016-12-15 | 2018-12-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor epitaxy bordering isolation structure |
| CN108447824A (zh) * | 2017-02-16 | 2018-08-24 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| CN111799180B (zh) * | 2020-07-31 | 2023-02-10 | 武汉新芯集成电路制造有限公司 | 半导体器件及其形成方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100557816C (zh) * | 2002-08-12 | 2009-11-04 | 艾康技术公司 | 具有到沟道的钝化肖特基势垒的绝缘栅场效应晶体管 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8017487B2 (en) * | 2006-04-05 | 2011-09-13 | Globalfoundries Singapore Pte. Ltd. | Method to control source/drain stressor profiles for stress engineering |
| US8242559B2 (en) * | 2009-04-13 | 2012-08-14 | Globalfoundries Singapore Pte. Ltd. | Integrated circuit system with a floating dielectric region and method of manufacture thereof |
| US7951657B2 (en) * | 2009-05-21 | 2011-05-31 | International Business Machines Corporation | Method of forming a planar field effect transistor with embedded and faceted source/drain stressors on a silicon-on-insulator (S0I) wafer, a planar field effect transistor structure and a design structure for the planar field effect transistor |
-
2011
- 2011-08-08 CN CN201110226194.3A patent/CN102931232B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100557816C (zh) * | 2002-08-12 | 2009-11-04 | 艾康技术公司 | 具有到沟道的钝化肖特基势垒的绝缘栅场效应晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102931232A (zh) | 2013-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8278179B2 (en) | LDD epitaxy for FinFETs | |
| US8735993B2 (en) | FinFET body contact and method of making same | |
| US7605407B2 (en) | Composite stressors with variable element atomic concentrations in MOS devices | |
| US8890245B2 (en) | Raised source/drain structure for enhanced strain coupling from stress liner | |
| US8946064B2 (en) | Transistor with buried silicon germanium for improved proximity control and optimized recess shape | |
| TWI552347B (zh) | 使用經摻雜的凸起源極和汲極區的源極和汲極摻雜 | |
| KR101703096B1 (ko) | 반도체 장치의 제조방법 | |
| US20110059588A1 (en) | Mos transistor for reducing short-channel effects and its production | |
| US8841191B2 (en) | Semiconductor device and method of manufacturing same | |
| US8390073B2 (en) | Transistor structure | |
| US20120068268A1 (en) | Transistor structure and method of fabricating the same | |
| TW201334184A (zh) | 半導體元件與其形成方法及ｐ型金氧半電晶體 | |
| JPWO2007034553A1 (ja) | 半導体装置およびその製造方法 | |
| CN105280639A (zh) | 鳍式场效应晶体管的结构和形成方法 | |
| US20080017931A1 (en) | Metal-oxide-semiconductor transistor device, manufacturing method thereof, and method of improving drain current thereof | |
| CN102931232B (zh) | Nmos晶体管及其形成方法 | |
| US20160035843A1 (en) | Cmos in situ doped flow with independently tunable spacer thickness | |
| JP5200476B2 (ja) | 半導体装置及びその製造方法 | |
| CN102931233B (zh) | Nmos晶体管及其形成方法 | |
| US20110306170A1 (en) | Novel Method to Improve Performance by Enhancing Poly Gate Doping Concentration in an Embedded SiGe PMOS Process | |
| CN105514158A (zh) | 半导体结构和测试结构的形成方法、测试方法 | |
| CN105633000A (zh) | 浅沟槽隔离结构及其形成方法、半导体器件及其形成方法 | |
| CN103377941A (zh) | Pmos晶体管及形成方法 | |
| CN104253090A (zh) | Cmos晶体管的形成方法 | |
| CN108074870A (zh) | 晶体管及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |