JP5915181B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5915181B2 JP5915181B2 JP2012000836A JP2012000836A JP5915181B2 JP 5915181 B2 JP5915181 B2 JP 5915181B2 JP 2012000836 A JP2012000836 A JP 2012000836A JP 2012000836 A JP2012000836 A JP 2012000836A JP 5915181 B2 JP5915181 B2 JP 5915181B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- insulating film
- region
- sidewall
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 291
- 238000004519 manufacturing process Methods 0.000 title claims description 100
- 239000000758 substrate Substances 0.000 claims description 201
- 229910052710 silicon Inorganic materials 0.000 claims description 163
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 159
- 239000010703 silicon Substances 0.000 claims description 155
- 238000000034 method Methods 0.000 claims description 113
- 238000005530 etching Methods 0.000 claims description 64
- 238000002955 isolation Methods 0.000 claims description 46
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 41
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 39
- 239000012535 impurity Substances 0.000 claims description 24
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 19
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 19
- 230000015572 biosynthetic process Effects 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 238000007740 vapor deposition Methods 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 242
- 239000013078 crystal Substances 0.000 description 110
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 89
- 230000008569 process Effects 0.000 description 54
- 238000005468 ion implantation Methods 0.000 description 46
- 230000001133 acceleration Effects 0.000 description 45
- 239000007789 gas Substances 0.000 description 44
- 238000002513 implantation Methods 0.000 description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 26
- 229920005591 polysilicon Polymers 0.000 description 26
- 125000006850 spacer group Chemical group 0.000 description 23
- 238000001312 dry etching Methods 0.000 description 22
- 229910021332 silicide Inorganic materials 0.000 description 20
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 20
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 18
- 229910052785 arsenic Inorganic materials 0.000 description 18
- 238000001039 wet etching Methods 0.000 description 18
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 17
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 17
- 150000002500 ions Chemical class 0.000 description 16
- 229910052698 phosphorus Inorganic materials 0.000 description 16
- 238000005229 chemical vapour deposition Methods 0.000 description 15
- 238000009413 insulation Methods 0.000 description 14
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 12
- 239000011800 void material Substances 0.000 description 12
- 230000003647 oxidation Effects 0.000 description 11
- 238000007254 oxidation reaction Methods 0.000 description 11
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 10
- 229910052796 boron Inorganic materials 0.000 description 9
- 230000004048 modification Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 9
- 229910052787 antimony Inorganic materials 0.000 description 8
- 150000001793 charged compounds Chemical class 0.000 description 7
- 239000000460 chlorine Substances 0.000 description 7
- 229910052732 germanium Inorganic materials 0.000 description 7
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 238000004380 ashing Methods 0.000 description 6
- 239000001257 hydrogen Substances 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 5
- 239000002994 raw material Substances 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 229910003811 SiGeC Inorganic materials 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 239000012159 carrier gas Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- QUZPNFFHZPRKJD-UHFFFAOYSA-N germane Chemical compound [GeH4] QUZPNFFHZPRKJD-UHFFFAOYSA-N 0.000 description 3
- 229910052986 germanium hydride Inorganic materials 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- 229910004129 HfSiO Inorganic materials 0.000 description 2
- 229910005883 NiSi Inorganic materials 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- XEMZLVDIUVCKGL-UHFFFAOYSA-N hydrogen peroxide;sulfuric acid Chemical compound OO.OS(O)(=O)=O XEMZLVDIUVCKGL-UHFFFAOYSA-N 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76272—Vertical isolation by lateral overgrowth techniques, i.e. ELO techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
- Thin Film Transistor (AREA)
Description
前記第1および第2の側壁絶縁膜を形成する工程の後、前記ゲート電極、前記第1の側壁絶縁膜および前記第2の側壁絶縁膜をマスクとして、前記半導体基板中に第1のトレンチおよび第2のトレンチを、前記第1のトレンチの側壁面が、前記ソースエクステンション領域が形成されている前記半導体基板の第1の部分を露出し、また前記第2のトレンチの側壁面が、前記ドレインエクステンション領域が形成されている前記半導体基板の第2の部分を露出するように形成する工程と、前記第1および第2のトレンチを形成する工程の後、前記第1および第2のトレンチの前記側壁面を絶縁膜で覆う工程と、前記第1および第2のトレンチの前記側壁面を絶縁膜で覆う工程の後、前記第1のトレンチの下部に前記半導体基板を構成する半導体に対してエッチング選択性を有する第1の半導体層を、また前記第2のトレンチの下部に前記半導体に対してエッチング選択性を有する第2の半導体層を形成する工程と、前記第1および第2の半導体層を形成する工程の後、前記第1および第2のトレンチの側壁面において露出している前記絶縁膜を除去する工程と、前記絶縁膜を除去する工程の後、前記第1および第2のトレンチにおいて、前記第1の半導体層上に前記半導体基板と同じ半導体よりなる第3の半導体層を、また前記第2の半導体層上に前記半導体基板と同じ半導体よりなる第4の半導体層を、前記第3の半導体層が前記第1のトレンチの側壁面において前記半導体基板に結合するように、また前記第4の半導体層が前記第2のトレンチの側壁面において前記半導体基板に結合するように、それぞれ形成する工程と、前記第3および第4の半導体層を形成する工程の後、前記第1および第2の半導体層を、前記半導体基板および前記第3および第4の半導体層に対してエッチングにより選択的に除去し、前記第1の半導体層に対応して第1の空洞を、前記第2の半導体層に対応して第2の空洞を形成する工程と、前記第1および第2の空洞を形成する工程の後、前記第1および第2の空洞を第1および第2の埋込絶縁膜によりそれぞれ充填する工程と、前記第1および第2の空洞を前記第1および第2の埋込絶縁膜によりそれぞれ充填する工程の後、前記第3および第4の半導体層に不純物元素を導入し、前記第3の半導体層にソース領域を、前記第4の半導体層にドレイン領域を形成する工程と、を含む。
次に第2の実施形態によるMOSトランジスタの製造工程を、図3A〜図3Xを参照しながら説明する。
図4A〜図4Cは、前記図3Nの工程に引き続き、前記第2の実施形態の一変形例として実行される第3の実施形態による半導体装置の製造工程を示す図である。ただし図4A〜4C中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。また図4Aは図3Nと同じであり説明を省略する。
次に第4の実施形態による半導体装置の製造方法を、図7A〜図7Rを参照しながら説明する。ただし図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
(付記1)
素子分離領域により画成された第1導電型のウェルを有する半導体基板と、
前記半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成され、第1のゲート側壁面と、前記第1の側と対向する第2のゲート側壁面とを有するゲート電極と、
前記第1および第2のゲート側壁面上にそれぞれ形成された第1および第2の側壁絶縁膜と、
前記半導体基板中、前記第1の側壁絶縁膜の下に形成された、前記第1導電型とは反対の第2導電型のソースエクステンション領域と、
前記半導体基板中、前記第2の側壁絶縁膜の下に形成された、前記第2導電型のドレインエクステンション領域と、を含み、
前記半導体基板は、前記第1の側壁絶縁膜、前記ゲート電極および前記第2の側壁絶縁膜を支えるメサ構造を形成し、
前記メサ構造は、第1の側壁面と第2の側壁面を有し、
前記メサ構造の前記第1の側壁面の外側には、前記第2の導電型を有しソース領域を形成する第1の半導体層が、前記第1の側壁面において前記基板に接続されて形成されており、
前記メサ構造の前記第2の側壁面の外側には、前記第2の導電型を有しドレイン領域を形成する第2の半導体層が、前記第2の側壁面において前記基板に接続されて形成されており、
前記第1および第2の半導体層の直下には、第1の絶縁膜よりなる第1および第2の埋込絶縁領域がそれぞれ形成され、
前記第1の埋込絶縁領域と前記第1の側壁面の間、および前記第2の埋込絶縁領域と前記第2の側壁面の間には、第2および第3の絶縁膜がそれぞれ形成されていることを特徴とする半導体装置。
(付記2)
前記第2および第3の絶縁膜は、2nm以上で10nm以下の厚さを有することを特徴とする付記1記載の半導体装置。
(付記3)
前記第2および第3の絶縁膜の上端は前記第1および第2の埋込絶縁領域の上端よりも後退しており、凹面を有することを特徴とする付記1または2記載の半導体装置。
(付記4)
前記第1の絶縁膜と前記第2および第3の絶縁膜とは組成が異なることを特徴とする付記1〜3のうち、いずれか一項記載の半導体装置。
(付記5)
前記第1の絶縁膜はシリコン酸化膜であり、前記第2および第3の絶縁膜はシリコン酸化膜またはシリコン窒化膜またはシリコン酸窒化膜であることを特徴とする付記1〜4のうち、いずれか一項記載の半導体装置。
(付記6)
前記第1の絶縁膜はCVD法により形成されたシリコン酸化膜であり、前記第2および第3の絶縁膜は熱酸化法、プラズマ酸化法またはCVD法により形成されたシリコン酸化膜であることを特徴とする付記1〜4のうち、いずれか一項記載の半導体装置。
(付記7)
第1の半導体からなる半導体基板上の第1の領域にゲート電極を形成し、前記ゲート電極の第1の側壁面に第1の側壁絶縁膜を、前記ゲート電極の第2の側壁面に第2の側壁絶縁膜を形成する工程と、
前記半導体基板に、前記第1の領域を挟んで第1および第2の開口部を形成する工程と、
前記第1及び前記第2の開口部の側面および底面に第1の絶縁膜を形成する工程と、
前記第1及び前記第2の開口部の側面に前記第1の絶縁膜の少なくとも一部を残存させつつ、前記第1及び前記第2の開口部の底面において前記第1の絶縁膜を除去する工程と、
前記第1及び前記第2の開口部に、前記第1の半導体に対してエッチング選択性を有する第2の半導体からなる第1及び第2の半導体層をそれぞれ形成する工程と、
前記第1及び前記第2の開口部の側面において前記第1の絶縁膜を除去する工程と、
前記第1及び前記第2の開口部の側面において前記第1の絶縁膜を除去する工程の後、前記第1及び前記第2の半導体層の上に、前記第1の半導体からなる第3及び第4の半導体層をそれぞれ形成する工程と、
前記第3及び前記第4の半導体層を形成する工程の後、前記第1及び前記第2の半導体層の一部を露出させる工程と、
前記第1及び前記第2の半導体層を露出させる工程の後、前記第1及び前記第2の半導体層を除去して第3及び第4の開口部をそれぞれ形成する工程と、
前記第3及び前記第4の開口部に第2の絶縁膜を形成する工程と、
前記第3及び前記第4の半導体層に不純物元素を注入して、第1及び第2の拡散領域をそれぞれ形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
(付記8)
前記第1および第2の開口部を形成する工程の後で、かつ第1の絶縁膜を形成する工程の前に、前記第1および第2の開口部に対し等方性エッチングを行い、前記第1および第2の開口部において側面を後退させる工程を含むことを特徴とする付記7記載の半導体装置の製造方法。
(付記9)
前記第1及び前記第2の開口部を形成する工程は、
前記半導体基板に第1及び第2の素子分離溝を形成する工程と、
前記第1及び前記第2の素子分離溝に第3の絶縁膜を形成して前記第1及び前記第2の素子分離領域をそれぞれ形成する工程と、
前記第1及び前記第2の開口部を前記第1及び第2の素子分離領域にそれぞれ接して形成する工程と、を有し、
前記第1及び前記第2の半導体層を露出させる工程は、
前記第1及び前記第2の素子分離領域の前記第3の絶縁膜を除去して、前記第1及び前記第2の素子分離溝を開口し、前記第1及び前記第2の半導体層をそれぞれ露出させる工程と、を有し、
前記第3及び前記第4の開口部に第2の絶縁膜を形成する工程は、前記第3の絶縁膜を除去して開口された前記第1及び前記第2の素子分離溝に、第2の絶縁膜を形成する工程を有することを特徴とする付記7または8に記載の半導体装置の製造方法。
(付記10)
前記第1及び前記第2の半導体層の一部を露出させる工程は、
前記半導体基板、前記第3の半導体層及び前記第4の半導体層をマスクパターンで覆う工程と、
前記マスクパターンをマスクとして前記第3及び前記第4の半導体層をエッチングして、第1及び第2の素子分離溝を形成し、前記第1及び前記第2の半導体層を露出させる工程と、を有し、
前記第3及び前記第4の開口部に第2の絶縁膜を形成する工程は、前記第1及び前記第2の素子分離溝に前記第2の絶縁膜を形成する工程を有することを特徴とする付記7または8に記載の半導体装置の製造方法。
(付記11)
前記第1の絶縁膜は、熱酸化法、プラズマ酸化法またはCVD法により形成されたシリコン酸化膜であることを特徴とする付記7〜10のうち、いずれか一項に記載の半導体装置の製造方法。
(付記12)
前記第1及び前記第2の半導体層を形成する工程の後で前記第1及び前記第2の開口部の側面において前記第1の絶縁膜を除去する工程の前に、前記第1及び前記第2の半導体層の上に、前記第1の半導体からなる第5及び第6の半導体層を形成する工程を含むことを特徴とする付記7〜11のうち、いずれか一項に記載の半導体装置の製造方法。
(付記13)
前記第1及び前記第2の開口部の底面において前記第1の絶縁膜を除去する工程の後で前記第1及び前記第2の半導体層を形成する工程の前に、前記第及び前記第2の開口部の底面をエッチングする工程を有することを特徴とする付記7〜12のうち、いずれか一項に記載の半導体装置の製造方法。
(付記14)
前記第1及び前記第2の開口部の底面をエッチングする工程は、前記第1及び前記第2の開口部の底を異方的にエッチングする工程と、
前記異方的にエッチングする工程の後、前記第1及び前記第2の開口部の底面を等方的にエッチングする工程を含むことを特徴とする付記13に記載の半導体装置の製造方法。
(付記15)
前記第1及び前記第2の側壁面の側面において前記第1の絶縁膜を除去する工程は、少なくとも前記第1の半導体層と前記第1の開口部の側面との間以外、及び、少なくとも前記第2半導体層と前記第2の開口部の側面との間以外、に形成された第1の絶縁膜を除去することを特徴とする付記7〜12のうち、いずれか一項に記載の半導体装置の製造方法。
(付記16)
前記第1及び前記第2の開口部を形成する工程は、前記ゲート電極、前記第1の側壁絶縁膜及び前記第2の側壁絶縁膜をマスクとして、前記半導体基板をエッチングする工程を含むことを特徴とする付記7〜15のうち、いずれか一項に記載の半導体装置の製造方法。
(付記17)
前記第3及び前記第4の開口部に前記第2の絶縁膜を形成する工程の後、前記第1の領域にゲート電極を形成し、前記ゲート電極の前記第1の側壁面に前記第1の側壁絶縁膜を、前記ゲート電極の前記第2の側壁面に前記第2の側壁絶縁膜を形成する工程を含むことを特徴とする付記7〜15のうち、いずれか一項に記載の半導体装置の製造方法。
11SG1〜11SG3,31SG1〜31SG4,31SGV1,31SGV2 SiGe混晶層
11ES1〜11ES3,31ES1〜31ES4 シリコンエピタキシャル層
11A,11B,31A,31B素子領域
11CH1,11CH2,31CH1,31CH2 基板部分
11I1〜11I3,31I1〜31I3 STI型素子分離領域
11IF,31IF,51IF 埋込絶縁膜
11NW,31NW n型ウェル
11PW,31PW p型ウェル
11TA1〜11TA3,31TA1〜31TA4 トレンチ
11TI1〜11TI3 素子分離溝
11TOx、31TOx,41TOx1〜41TOx4 シリコン酸化膜
11V1〜11V3,31V1〜31V4 ボイド
11a〜11h,31a〜31h 拡散領域
12,32 ゲート絶縁膜
13G1,13G2,33G1,33G2 ゲート電極
13GW1,13GW2,33GW1,33GW2,33GW3,33GW4 サイドウォールスペーサ
13SW1,13SW2,33SW1,33SW2 側壁絶縁膜
14S1,14D1,14S2,14D2,14G1,14G2 シリサイド層
15,37 層間絶縁膜
15A〜15D,37A〜37D ビアホール
16A〜16D,38A〜38D ビアプラグ
17A 圧縮応力膜
17B 引張応力膜
21s,31s シリコン残さ
31GN1,31GN2 シリコン窒化膜
31SCV1,31SCV2, SiC混晶層
31v1〜31v4 開口部
34 絶縁膜
Claims (11)
- 素子分離領域により画成された第1導電型のウェルを有する半導体基板と、
前記半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成され、第1のゲート側壁面と、前記第1のゲート側壁面と対向する第2のゲート側壁面とを有するゲート電極と、
前記第1および第2のゲート側壁面上にそれぞれ形成された第1および第2の側壁絶縁膜と、
前記半導体基板中、前記第1の側壁絶縁膜の下に形成された、前記第1導電型とは反対の第2導電型のソースエクステンション領域と、
前記半導体基板中、前記第2の側壁絶縁膜の下に形成された、前記第2導電型のドレインエクステンション領域と、を含み、
前記半導体基板は、前記第1の側壁絶縁膜、前記ゲート電極および前記第2の側壁絶縁膜を支えるメサ構造を形成し、
前記メサ構造は、第1の側壁面と第2の側壁面を有し、
前記メサ構造の前記第1の側壁面の外側には、前記第2導電型を有しソース領域を形成する第1の半導体層が、前記第1の側壁面において前記半導体基板に接続されて形成されており、
前記メサ構造の前記第2の側壁面の外側には、前記第2導電型を有しドレイン領域を形成する第2の半導体層が、前記第2の側壁面において前記半導体基板に接続されて形成されており、
前記第1および第2の半導体層の直下には、第1の絶縁膜よりなる第1および第2の埋込絶縁領域がそれぞれ形成され、
前記第1の埋込絶縁領域と前記第1の側壁面の間、および前記第2の埋込絶縁領域と前記第2の側壁面の間には、第2および第3の絶縁膜がそれぞれ形成されており、
前記第1の絶縁膜はシリコン酸化膜であり、前記第2および第3の絶縁膜はシリコン酸化膜またはシリコン窒化膜またはシリコン酸窒化膜であり、
前記第1および第2の半導体層は前記半導体基板に対してエピタキシャルに形成されていることを特徴とする半導体装置。 - 前記第1の絶縁膜と前記第2および第3の絶縁膜とは材料が異なることを特徴とする請求項1記載の半導体装置。
- 半導体基板上にゲート電極を形成する工程と、
前記ゲート電極を形成する工程の後、前記ゲート電極をマスクとして前記半導体基板中に不純物元素を導入し、前記半導体基板中にソースエクステンション領域およびドレインエクステンション領域を形成する工程と、
前記ソースエクステンション領域およびドレインエクステンション領域を形成する工程の後、前記ゲート電極の第1の側壁面に第1の側壁絶縁膜を、前記ゲート電極の第2の側壁面に第2の側壁絶縁膜を形成する工程と、
前記第1および第2の側壁絶縁膜を形成する工程の後、前記ゲート電極、前記第1の側壁絶縁膜および前記第2の側壁絶縁膜をマスクとして、前記半導体基板中に第1のトレンチおよび第2のトレンチを、前記第1のトレンチの側壁面が、前記ソースエクステンション領域が形成されている前記半導体基板の第1の部分を露出し、また前記第2のトレンチの側壁面が、前記ドレインエクステンション領域が形成されている前記半導体基板の第2の部分を露出するように形成する工程と、
前記第1および第2のトレンチを形成する工程の後、前記第1および第2のトレンチの前記側壁面を絶縁膜で覆う工程と、
前記第1および第2のトレンチの前記側壁面を絶縁膜で覆う工程の後、前記第1のトレンチの下部に前記半導体基板を構成する半導体に対してエッチング選択性を有する第1の半導体層を、また前記第2のトレンチの下部に前記半導体に対してエッチング選択性を有する第2の半導体層を形成する工程と、
前記第1および第2の半導体層を形成する工程の後、前記第1および第2のトレンチの側壁面において露出している前記絶縁膜を除去する工程と、
前記絶縁膜を除去する工程の後、前記第1および第2のトレンチにおいて、前記第1の半導体層上に前記半導体基板と同じ半導体よりなる第3の半導体層を、また前記第2の半導体層上に前記半導体基板と同じ半導体よりなる第4の半導体層を、前記第3の半導体層が前記第1のトレンチの側壁面において前記半導体基板に接するように、また前記第4の半導体層が前記第2のトレンチの側壁面において前記半導体基板に接するように、それぞれ形成する工程と、
前記第3および第4の半導体層を形成する工程の後、前記第1および第2の半導体層を、前記半導体基板および前記第3および第4の半導体層に対してエッチングにより選択的に除去し、前記第1の半導体層に対応して第1の空洞を、前記第2の半導体層に対応して第2の空洞を形成する工程と、
前記第1および第2の空洞を形成する工程の後、前記第1および第2の空洞を第1および第2の埋込絶縁膜によりそれぞれ充填する工程と、
前記第1および第2の空洞を前記第1および第2の埋込絶縁膜によりそれぞれ充填する工程の後、前記第3および第4の半導体層に不純物元素を導入し、前記第3の半導体層にソース領域を、前記第4の半導体層にドレイン領域を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記絶縁膜を形成する工程は、前記側壁面に前記絶縁膜を気相堆積法により堆積することにより実行されることを特徴とする請求項3記載の半導体装置の製造方法。
- 半導体基板の第1の領域をマスクパターンにより覆い、前記マスクパターンをマスクに前記半導体基板をエッチングすることにより、前記第1の領域の第1の側および前記第1の側と反対の第2の側にそれぞれ第1および第2のトレンチを、前記第1および第2のトレンチの側壁面が前記半導体基板の前記第1の領域を、前記第1および第2の側においてそれぞれ画成するように形成する工程と、
前記第1および第2のトレンチの形成工程の後、前記第1および第2のトレンチの前記側壁面を絶縁膜で覆う工程と、
前記第1および第2のトレンチの前記側壁面を絶縁膜で覆う工程の後、前記第1のトレンチの下部に前記半導体基板を構成する半導体に対してエッチング選択性を有する第1の半導体層を、また前記第2のトレンチの下部に前記半導体に対してエッチング選択性を有する第2の半導体層を形成する工程と、
前記第1および第2の半導体層の形成工程の後、前記第1および第2のトレンチの側壁面において露出している前記絶縁膜を除去する工程と、
前記絶縁膜の除去工程の後、前記第1および第2のトレンチにおいて、前記第1の半導体層上に前記半導体基板と同じ半導体よりなる第3の半導体層を、また前記第2の半導体層上に前記半導体基板と同じ半導体よりなる第4の半導体層を、前記第3の半導体層が前記第1のトレンチの側壁面において前記半導体基板に接するように、また前記第4の半導体層が前記第2のトレンチの側壁面において前記半導体基板に接するように、それぞれ形成する工程と、
前記第3および第4の半導体層の形成工程の後、前記第1および第2の半導体層を、前記半導体基板および前記第3および第4の半導体層に対してエッチングにより選択的に除去し、前記第1の半導体層に対応して第1の空洞を、前記第2の半導体層に対応して第2の空洞を形成する工程と、
前記第1および第2の空洞の形成工程の後、前記第1および第2の空洞を第1および第2の埋込絶縁膜によりそれぞれ充填する工程と、
前記第1および第2の空洞を第1および第2の埋込絶縁膜によりそれぞれ充填する工程の後、前記第1の領域において前記半導体基板上にゲート絶縁膜を介してゲート電極を形成する工程と、
前記ゲート電極の形成工程の後、前記ゲート電極をマスクとして前記第1の領域に不純物元素を導入し、ソースエクステンション領域およびドレインエクステンション領域を形成する工程と、
前記ソースエクステンション領域およびドレインエクステンション領域の形成工程の後、前記ゲート電極の相対向する側壁面に第1および第2の側壁絶縁膜を形成する工程と、
前記第1および第2の側壁絶縁膜の形成工程の後、前記第3および第4の半導体層に不純物元素を導入し、前記第3の半導体層中にソース領域を、前記第4の半導体層中にドレイン領域を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記第1および第2のトレンチの前記側壁面を前記絶縁膜で覆う工程は、前記第1および第2のトレンチの前記側壁面を熱酸化することにより実行され、前記絶縁膜は熱酸化膜であることを特徴とする請求項5記載の半導体装置の製造方法。
- 前記第1および第2のトレンチの前記側壁面を前記絶縁膜で覆う工程は、前記絶縁膜を前記第1および第2のトレンチの前記側壁面に、気相堆積法により堆積することにより実行されることを特徴とする請求項5記載の半導体装置の製造方法。
- 前記第1および第2のトレンチの前記側壁面を前記絶縁膜で覆う工程は、前記絶縁膜を2nm以上で10nm以下の膜厚に形成することを特徴とする請求項3〜7のうち、いずれか一項記載の半導体装置の製造方法。
- 前記第1および第2のトレンチの前記側壁面および底面を前記絶縁膜で覆う工程の後、前記絶縁膜を前記第1および第2のトレンチの底部から除去し、前記第1および第2のトレンチの底部において前記半導体基板を露出させる工程をさらに含むことを特徴とする請求項3〜8のうち、いずれか一項記載の半導体装置の製造方法。
- 前記第1および第2のトレンチの側壁面において露出している前記絶縁膜を除去する工程は、前記第1のトレンチにおいては前記第1の半導体層を、また前記第2のトレンチにおいては前記第2の半導体層をマスクとして実行されることを特徴とする請求項3〜9のうち、いずれか一項記載の半導体装置の製造方法。
- 前記第1および第2の半導体層を、前記半導体基板および前記第3および第4の半導体層に対してエッチングにより選択的に除去する工程は、前記第1および第2のトレンチの側壁面において残留している前記絶縁膜を残すように実行されることを特徴とする請求項3〜10のうち、いずれか一項記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012000836A JP5915181B2 (ja) | 2011-04-05 | 2012-01-05 | 半導体装置およびその製造方法 |
US13/440,506 US8709896B2 (en) | 2011-04-05 | 2012-04-05 | Semiconductor device and fabrication method |
US14/166,432 US8847282B2 (en) | 2011-04-05 | 2014-01-28 | Semiconductor device and fabrication method |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011084093 | 2011-04-05 | ||
JP2011084093 | 2011-04-05 | ||
JP2012000836A JP5915181B2 (ja) | 2011-04-05 | 2012-01-05 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012227509A JP2012227509A (ja) | 2012-11-15 |
JP5915181B2 true JP5915181B2 (ja) | 2016-05-11 |
Family
ID=46965437
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012000836A Expired - Fee Related JP5915181B2 (ja) | 2011-04-05 | 2012-01-05 | 半導体装置およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8709896B2 (ja) |
JP (1) | JP5915181B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011064891A1 (ja) | 2009-11-30 | 2011-06-03 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法、ダイナミックスレッショルドトランジスタの製造方法 |
JP5944266B2 (ja) * | 2012-08-10 | 2016-07-05 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
KR20140039544A (ko) * | 2012-09-24 | 2014-04-02 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
CN104022063B (zh) * | 2013-03-01 | 2017-09-29 | 中芯国际集成电路制造(上海)有限公司 | 浅槽的形成方法 |
US20140252491A1 (en) * | 2013-03-05 | 2014-09-11 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method of the same |
JP6316725B2 (ja) * | 2014-10-03 | 2018-04-25 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US9240454B1 (en) * | 2014-10-22 | 2016-01-19 | Stmicroelectronics, Inc. | Integrated circuit including a liner silicide with low contact resistance |
US9406544B1 (en) * | 2015-06-12 | 2016-08-02 | Lam Research Corporation | Systems and methods for eliminating seams in atomic layer deposition of silicon dioxide film in gap fill applications |
KR102419897B1 (ko) * | 2016-10-06 | 2022-07-13 | 삼성전자주식회사 | 반도체 소자 |
US10147609B2 (en) | 2016-12-15 | 2018-12-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor epitaxy bordering isolation structure |
US20220037197A1 (en) * | 2020-07-28 | 2022-02-03 | Nanya Technology Corporation | Method of manufacturing semiconductor structure and semiconductor structure |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19749378B4 (de) * | 1997-11-07 | 2006-10-26 | Infineon Technologies Ag | MOS-Transistor und Verfahren zu dessen Herstellung |
JP2001203348A (ja) * | 2000-01-18 | 2001-07-27 | Sharp Corp | 半導体装置及びその製造方法 |
US6858505B2 (en) * | 2002-10-08 | 2005-02-22 | Samsung Electronics Co. Ltd. | Methods of forming transistor structures including separate anti-punchthrough layers |
KR100553683B1 (ko) * | 2003-05-02 | 2006-02-24 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
KR100532204B1 (ko) * | 2004-03-04 | 2005-11-29 | 삼성전자주식회사 | 핀형 트랜지스터 및 이의 제조 방법 |
KR100626372B1 (ko) * | 2004-04-09 | 2006-09-20 | 삼성전자주식회사 | 전계 효과 트랜지스터를 갖는 반도체 소자 및 그 제조 방법 |
US7271453B2 (en) * | 2004-09-20 | 2007-09-18 | International Business Machines Corporation | Buried biasing wells in FETS |
JP2007027231A (ja) * | 2005-07-13 | 2007-02-01 | Seiko Epson Corp | 半導体装置の製造方法及び、半導体装置 |
JP2008205065A (ja) * | 2007-02-19 | 2008-09-04 | Toshiba Corp | 半導体装置及びその製造方法 |
JP4455618B2 (ja) * | 2007-06-26 | 2010-04-21 | 株式会社東芝 | 半導体装置の製造方法 |
JP5381382B2 (ja) * | 2009-06-19 | 2014-01-08 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
-
2012
- 2012-01-05 JP JP2012000836A patent/JP5915181B2/ja not_active Expired - Fee Related
- 2012-04-05 US US13/440,506 patent/US8709896B2/en active Active
-
2014
- 2014-01-28 US US14/166,432 patent/US8847282B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20140138769A1 (en) | 2014-05-22 |
US8847282B2 (en) | 2014-09-30 |
JP2012227509A (ja) | 2012-11-15 |
US20120256264A1 (en) | 2012-10-11 |
US8709896B2 (en) | 2014-04-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5915181B2 (ja) | 半導体装置およびその製造方法 | |
JP5422669B2 (ja) | 半導体装置の製造方法、ダイナミックスレッショルドトランジスタの製造方法 | |
US9728641B2 (en) | Semiconductor device and fabrication method thereof | |
CN102549755B (zh) | 具有氧扩散阻挡层的半导体器件及其制造方法 | |
US8258576B2 (en) | Method of manufacturing a semiconductor device including epitaxially growing semiconductor epitaxial layers on a surface of semiconductor substrate | |
JP4847152B2 (ja) | 半導体装置とその製造方法 | |
US10134897B2 (en) | Semiconductor device and fabrication method thereof | |
US9496395B2 (en) | Semiconductor device having a strain feature in a gate spacer and methods of manufacture thereof | |
JP2008235568A (ja) | 半導体装置およびその製造方法 | |
KR20070029711A (ko) | 트랜지스터 형성 방법 | |
US9306033B2 (en) | Semiconductor device and fabrication method thereof | |
JP2011238780A (ja) | 半導体装置及びその製造方法 | |
JP2010245233A (ja) | 半導体装置およびその製造方法 | |
JP2008263114A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2007067425A (ja) | 半導体装置の製造方法 | |
JP2005026707A (ja) | 半導体装置及びその製造方法 | |
JP2011114320A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140926 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151028 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160321 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5915181 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |