JP2004200372A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004200372A JP2004200372A JP2002366550A JP2002366550A JP2004200372A JP 2004200372 A JP2004200372 A JP 2004200372A JP 2002366550 A JP2002366550 A JP 2002366550A JP 2002366550 A JP2002366550 A JP 2002366550A JP 2004200372 A JP2004200372 A JP 2004200372A
- Authority
- JP
- Japan
- Prior art keywords
- source
- drain active
- element isolation
- isolation region
- active layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 238000002955 isolation Methods 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000012212 insulator Substances 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 description 7
- 239000013078 crystal Substances 0.000 description 6
- 239000013256 coordination polymer Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
Abstract
【課題】ＭＯＳトランジスタの電流駆動力を充分に向上させることが可能な半導体装置を実現する。
【解決手段】半導体基板の表面の平面視において、ＭＯＳトランジスタＴＲ１のソース／ドレイン活性層６ｃ１，６ｄ１のコーナーに面取りＣＮ１を施す。この面取りＣＮ１により、ソース／ドレイン活性層６ｃ１，６ｄ１と素子分離領域５ｂとの境界に鈍角が含まれるようになる。その結果、コーナーに鋭角的な部分が発生せずに、素子分離領域５ｂからソース／ドレイン活性層６ｃ１，６ｄ１へと加わる応力が緩和される。よって、この応力がＭＯＳトランジスタＴＲ１の電気特性に及ぼす影響を低減でき、電流駆動力を充分に向上させたＭＯＳトランジスタが実現できる。
【選択図】 図１
【解決手段】半導体基板の表面の平面視において、ＭＯＳトランジスタＴＲ１のソース／ドレイン活性層６ｃ１，６ｄ１のコーナーに面取りＣＮ１を施す。この面取りＣＮ１により、ソース／ドレイン活性層６ｃ１，６ｄ１と素子分離領域５ｂとの境界に鈍角が含まれるようになる。その結果、コーナーに鋭角的な部分が発生せずに、素子分離領域５ｂからソース／ドレイン活性層６ｃ１，６ｄ１へと加わる応力が緩和される。よって、この応力がＭＯＳトランジスタＴＲ１の電気特性に及ぼす影響を低減でき、電流駆動力を充分に向上させたＭＯＳトランジスタが実現できる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体基板の表面に形成される半導体装置に関する。
【０００２】
【従来の技術】
半導体基板の表面に形成される半導体装置として、例えばＭＯＳ（Metal Oxide Semiconductor）トランジスタがある。ＭＯＳトランジスタは、半導体基板上に形成された制御電極たるゲート電極と、半導体基板表面内のうちゲート電極に隣接する位置に形成されたソース／ドレイン活性層とを有している。なお、半導体基板の表面においては、ソース／ドレイン活性層の周囲を囲む素子分離領域が酸化膜等で形成され、ソース／ドレイン活性層の形状が素子分離領域により規定される。
【０００３】
なお、この出願の発明に関連する先行技術文献情報としては次のものがある。
【０００４】
【特許文献１】
特開２００２−１３４３７４号公報
【特許文献２】
特開平９−１５３６０３号公報
【非特許文献１】
G.Scott et al.,「NMOS Drive Current Reduction Caused by Transi-stor Layout and Trench Isolation Induced Stress」,(米国),IEDM,1999
【０００５】
【発明が解決しようとする課題】
ソース／ドレイン活性層は一般的に、半導体基板表面の平面視において長方形状に形成される。よって、ソース側、ドレイン側の双方を含めて考えれば、ソース／ドレイン活性層と素子分離領域とは４箇所のコーナーを含む境界で接している。
【０００６】
ところが、上記非特許文献１にも記されているように、半導体装置の微細化が進むと、素子分離領域の端部（すなわちソース／ドレイン活性層と素子分離領域との境界部分）からソース／ドレイン活性層に加わる応力（ストレス）が増大し、この応力がＭＯＳトランジスタにおける電気特性に影響を及ぼしていた。特に、ソース／ドレイン活性層のコーナー部分における応力の影響は大きく、この応力がキャリア移動度の減少やドレイン−ボディ接合でのリーク電流の増大を招き、ＭＯＳトランジスタの電気特性に大きな影響を及ぼしていた。
【０００７】
よって、ＭＯＳトランジスタの電流駆動力を向上させようとしても、コーナー部分における応力が原因でその目的が充分には達成されない場合があった。
【０００８】
そこで、この発明の課題は、ＭＯＳトランジスタの電流駆動力を充分に向上させることが可能な半導体装置を実現する。
【０００９】
【課題を解決するための手段】
請求項１に記載の発明は、半導体基板の表面内に形成されたソース／ドレイン活性層を含むＭＩＳ（Metal Insulator Semiconductor）トランジスタと、前記半導体基板の前記表面内において前記ソース／ドレイン活性層に接して形成された素子分離領域とを備え、前記半導体基板の前記表面の平面視において、前記ソース／ドレイン活性層と前記素子分離領域とは少なくとも一つの鈍角または曲線を含む境界で接しており、前記鈍角または曲線は、前記半導体基板の前記表面の平面視における前記ソース／ドレイン活性層のコーナー部分に施された面取り形状である半導体装置である。
【００１０】
【発明の実施の形態】
本発明に係る実施の形態では、ソース／ドレイン活性層のコーナーを面取りして鈍角形状とすることにより、コーナーにおける素子分離領域からソース／ドレイン活性層へと加わる応力を緩和する。
【００１１】
図１および図２は、本実施の形態に係る半導体装置たるＭＯＳトランジスタＴＲ１を示す図である。なお、図２は図１中の切断線II−IIにおける断面を示した図である。
【００１２】
図２に示すように、本実施の形態ではＭＯＳトランジスタＴＲ１を、シリコン基板からなる支持基板１、酸化膜層２およびＳＯＩ（Semiconductor On InsulatorまたはSilicon On Insulator）層３２を含む半導体基板上に形成している。
【００１３】
また、図２においては、ゲート電極７ｃ下のゲート絶縁膜４ｃ、ゲート電極７ｃ側方の側壁絶縁膜８、ゲート電極７ｃおよびソース／ドレイン活性層６ｃ１，６ｄ１上のシリサイド化領域９ｃ，１０ｃ，１０ｄ、ソース／ドレイン活性層６ｃ１，６ｄ１に隣接する素子分離領域５ｂを明示している。
【００１４】
図１に示すように、このＭＯＳトランジスタＴＲ１では、半導体基板の表面の平面視において、ソース／ドレイン活性層６ｃ１，６ｄ１のコーナーに面取りＣＮ１が施されている。この面取りＣＮ１により、ソース／ドレイン活性層６ｃ１，６ｄ１と素子分離領域５ｂとの境界に鈍角が含まれるようになる。その結果、コーナーに鋭角的な部分が発生せずに、素子分離領域５ｂからソース／ドレイン活性層６ｃ１，６ｄ１へと加わる応力が緩和される。
【００１５】
よって、ＭＯＳトランジスタＴＲ１の電気特性への影響を低減することが可能となり、電流駆動力を充分に向上させたＭＯＳトランジスタが実現できる。
【００１６】
なお、ＭＯＳトランジスタＴＲ１のチャネル方向は、図１にて方向Ｘ１として示すように、ＳＯＩ層３２における結晶方位＜１００＞に平行となるように配置されている。チャネル方向を結晶方位＜１００＞と平行に配置することにより、ＰチャネルＭＯＳトランジスタの電流駆動力が１５パーセント程度向上し、さらに、短チャネル効果も小さくなることが分かっている。
【００１７】
電流駆動力が向上する理由は、結晶方位＜１００＞の正孔の移動度の方が結晶方位＜１１０＞のそれよりも大きいためであり、短チャネル効果が小さくなる理由は、結晶方位＜１００＞のボロンの拡散係数の値の方が結晶方位＜１１０＞のそれよりも小さいためと考えられている。
【００１８】
また、面取りＣＮ１の形状については、その切り取り面が、チャネル方向に平行な方向Ｘ１に対して４５°ずれた方向Ｘ２に平行となるようにしておけばよい。
【００１９】
ソース／ドレイン活性層６ｃ１，６ｄ１のように、コーナーに面取りＣＮ１が施された形状の活性層を実現するには、以下のようにすればよい。
【００２０】
素子分離領域５ｂは一般的に、フォトリソグラフィ技術、熱酸化技術やトレンチ埋め込み技術を用いて形成される。このうちフォトリソグラフィ技術により素子分離領域５ｂの形状を規定する際に、基板上に形成するフォトレジストのパターニング形状（フォトレジストが残存する部分の形状）を、ソース／ドレイン活性層６ｃ１，６ｄ１と同じにして面取り形状にする。
【００２１】
そうすれば、フォトレジストに覆われた以外の部分を例えば熱酸化法により素子分離領域へと形成できる。その後、フォトレジストを除去し、素子分離領域で囲まれた部分に不純物を注入することにより、ソース／ドレイン活性層６ｃ１，６ｄ１を、図１に示したような、コーナーに面取りＣＮ１が施された形状に形成することができる。
【００２２】
なお、図２に示すように、このＭＯＳトランジスタＴＲ１では、半導体基板の厚み方向においても、ソース／ドレイン活性層６ｃ１，６ｄ１と素子分離領域５ｂとのコーナーに面取りＲＤが施されている。すなわち、ソース／ドレイン活性層６ｃ１，６ｄ１と素子分離領域５ｂとの境界に曲線部分が含まれている。この面取りＲＤを施すことで、コーナーに鋭角的な部分が発生せずに、素子分離領域５ｂからソース／ドレイン活性層６ｃ１，６ｄ１へと加わる応力が緩和される。
【００２３】
よって、ＭＯＳトランジスタＴＲ１の電気特性への応力の影響をさらに低減することが可能となり、電流駆動力を充分に向上させたＭＯＳトランジスタが実現できる。
【００２４】
半導体基板の厚み方向においてソース／ドレイン活性層６ｃ１，６ｄ１と素子分離領域５ｂとのコーナーに面取りＲＤを施すには、例えば上述のように熱酸化法により素子分離領域５ｂを形成すればよい。一般的に知られているとおり、熱酸化法を用いれば素子分離領域５ｂのコーナー部分は丸みを帯びた形状となる。これによりソース／ドレイン活性層６ｃ１，６ｄ１と素子分離領域５ｂとは曲線を含む境界で接することになる。なお、曲線以外にも少なくとも一つの鈍角を含む境界で接するようにしてもよい（例えばテーパを有するトレンチ内に素子分離領域５ｂを形成する場合など）。
【００２５】
なお、本実施の形態では、コーナーに面取りＣＮ１を施すので、ソース／ドレイン活性層６ｃ１，６ｄ１の面積は、面取りＣＮ１がない場合に比べて若干減少する。ソース／ドレイン活性層６ｃ１，６ｄ１の面積が減少すると、ソース／ドレイン活性層６ｃ１，６ｄ１に接続可能なコンタクトプラグ数は減少するので、活性層−プラグ間のコンタクト抵抗の増大が懸念されるかもしれない。
【００２６】
しかしながら、ソース／ドレイン活性層６ｃ１，６ｄ１の表面にシリサイド化領域１０ｃ，１０ｄを形成しておけば、コンタクト抵抗増大の抑制は充分可能である。
【００２７】
なお、ソース／ドレイン活性層６ｃ１，６ｄ１の幅Ｌ２は、コンタクトプラグＣＰの幅Ｌ１の例えば３倍程度以上としておけばよい。ソース／ドレイン活性層６ｃ１，６ｄ１の幅Ｌ２をこの程度に広く形成しておくことにより、コンタクト不良を生じにくくすることができる。つまり、ＭＯＳトランジスタＴＲ１をフォトリソグラフィ技術を用いて形成する際のフォトマスクずれ等の影響で、コンタクトプラグＣＰとソース／ドレイン活性層６ｃ１，６ｄ１とのアラインメントが多少ずれた場合であっても、コンタクトプラグＣＰがソース／ドレイン活性層６ｃ１，６ｄ１からはみだして形成される可能性を少なくすることができる。
【００２８】
なお、面取りＣＮ１の切り取り面のうちゲート電極７ｃ側の端部ＥＤ１の位置は、コンタクトプラグＣＰのゲート電極７ｃ側の端部の延長線ＬＮ１よりもゲート電極７ｃに近づいて配置されないようにするのがよい。ソース／ドレイン活性層６ｃ１，６ｄ１の面積が縮小してコンタクト抵抗が増大したり、コンタクトプラグＣＰがソース／ドレイン活性層６ｃ１，６ｄ１からはみだして形成される可能性が高まるからである。
【００２９】
なお、図１では、ソース／ドレイン活性層６ｃ１，６ｄ１のコーナーにおける面取りＣＮ１を直線的な形状としたが、もちろんこのような形状に限られるわけではない。例えば図３のように折れ線形状の面取りＣＮ２や、図４のように曲線形状の面取りＣＮ３を採用してもよい。
【００３０】
また、本実施の形態では、ＭＯＳトランジスタＴＲ１のソース／ドレイン活性層におけるコーナーの面取りを示したが、ＭＯＳトランジスタ以外の他の半導体装置であっても本発明を適用可能である。すなわち、例えばＭＯＳ構造を利用したキャパシタや、ＰＮ接合を利用したキャパシタ等のように、半導体基板の表面内に形成された活性層を利用する半導体装置であれば、活性層と素子分離領域との境界に含まれるコーナーの面取りを行うことで、電気特性への影響を低減することができる。
【００３１】
なお、例えば図５に示す構造のように、半導体基板上に複数のゲート電極７ｃ１〜７ｃ３が並列して形成され、各ゲート電極間および両端のゲート電極の隣接部にソース／ドレイン活性層６ｄ２ａ，６ｃ２ａ，６ｄ２ｂ，６ｃ２ｂが形成された構造を有するトランジスタの集合体ＴＲ２にも、本願発明を適用することは可能である。この場合は、各ゲート電極間のソース／ドレイン活性層６ｃ２ａ，６ｄ２ｂには上記のような活性層と素子分離領域との境界にコーナーが存在しないので、両端のソース／ドレイン活性層６ｄ２ａ，６ｃ２ｂにおいてのみコーナーの面取りを行えばよい。
【００３２】
【発明の効果】
請求項１に記載の発明によれば、半導体基板の表面の平面視において、ソース／ドレイン活性層と素子分離領域とは少なくとも一つの鈍角または曲線を含む境界で接している。よって、ソース／ドレイン活性層のコーナーに鋭角的な部分が発生せずに、境界の鈍角または曲線の部分において素子分離領域からソース／ドレイン活性層に加わる応力が緩和され、半導体装置の電気特性への影響を低減することが可能となる。これにより、電流駆動力を充分に向上させたＭＩＳトランジスタが実現できる。
【図面の簡単な説明】
【図１】実施の形態に係る半導体装置を示す上面図である。
【図２】実施の形態に係る半導体装置を示す断面図である。
【図３】実施の形態に係る半導体装置の他の例を示す上面図である。
【図４】実施の形態に係る半導体装置の他の例を示す上面図である。
【図５】実施の形態に係る半導体装置の他の例を示す上面図である。
【符号の説明】
１ 支持基板、２ 酸化膜層、３２ ＳＯＩ層、ＴＲ１ ＭＯＳトランジスタ、５ｂ 素子分離領域、６ｃ１，６ｄ１ 活性層、７ｃ ゲート電極、ＣＮ１〜ＣＮ３ 面取り部分。
【発明の属する技術分野】
この発明は、半導体基板の表面に形成される半導体装置に関する。
【０００２】
【従来の技術】
半導体基板の表面に形成される半導体装置として、例えばＭＯＳ（Metal Oxide Semiconductor）トランジスタがある。ＭＯＳトランジスタは、半導体基板上に形成された制御電極たるゲート電極と、半導体基板表面内のうちゲート電極に隣接する位置に形成されたソース／ドレイン活性層とを有している。なお、半導体基板の表面においては、ソース／ドレイン活性層の周囲を囲む素子分離領域が酸化膜等で形成され、ソース／ドレイン活性層の形状が素子分離領域により規定される。
【０００３】
なお、この出願の発明に関連する先行技術文献情報としては次のものがある。
【０００４】
【特許文献１】
特開２００２−１３４３７４号公報
【特許文献２】
特開平９−１５３６０３号公報
【非特許文献１】
G.Scott et al.,「NMOS Drive Current Reduction Caused by Transi-stor Layout and Trench Isolation Induced Stress」,(米国),IEDM,1999
【０００５】
【発明が解決しようとする課題】
ソース／ドレイン活性層は一般的に、半導体基板表面の平面視において長方形状に形成される。よって、ソース側、ドレイン側の双方を含めて考えれば、ソース／ドレイン活性層と素子分離領域とは４箇所のコーナーを含む境界で接している。
【０００６】
ところが、上記非特許文献１にも記されているように、半導体装置の微細化が進むと、素子分離領域の端部（すなわちソース／ドレイン活性層と素子分離領域との境界部分）からソース／ドレイン活性層に加わる応力（ストレス）が増大し、この応力がＭＯＳトランジスタにおける電気特性に影響を及ぼしていた。特に、ソース／ドレイン活性層のコーナー部分における応力の影響は大きく、この応力がキャリア移動度の減少やドレイン−ボディ接合でのリーク電流の増大を招き、ＭＯＳトランジスタの電気特性に大きな影響を及ぼしていた。
【０００７】
よって、ＭＯＳトランジスタの電流駆動力を向上させようとしても、コーナー部分における応力が原因でその目的が充分には達成されない場合があった。
【０００８】
そこで、この発明の課題は、ＭＯＳトランジスタの電流駆動力を充分に向上させることが可能な半導体装置を実現する。
【０００９】
【課題を解決するための手段】
請求項１に記載の発明は、半導体基板の表面内に形成されたソース／ドレイン活性層を含むＭＩＳ（Metal Insulator Semiconductor）トランジスタと、前記半導体基板の前記表面内において前記ソース／ドレイン活性層に接して形成された素子分離領域とを備え、前記半導体基板の前記表面の平面視において、前記ソース／ドレイン活性層と前記素子分離領域とは少なくとも一つの鈍角または曲線を含む境界で接しており、前記鈍角または曲線は、前記半導体基板の前記表面の平面視における前記ソース／ドレイン活性層のコーナー部分に施された面取り形状である半導体装置である。
【００１０】
【発明の実施の形態】
本発明に係る実施の形態では、ソース／ドレイン活性層のコーナーを面取りして鈍角形状とすることにより、コーナーにおける素子分離領域からソース／ドレイン活性層へと加わる応力を緩和する。
【００１１】
図１および図２は、本実施の形態に係る半導体装置たるＭＯＳトランジスタＴＲ１を示す図である。なお、図２は図１中の切断線II−IIにおける断面を示した図である。
【００１２】
図２に示すように、本実施の形態ではＭＯＳトランジスタＴＲ１を、シリコン基板からなる支持基板１、酸化膜層２およびＳＯＩ（Semiconductor On InsulatorまたはSilicon On Insulator）層３２を含む半導体基板上に形成している。
【００１３】
また、図２においては、ゲート電極７ｃ下のゲート絶縁膜４ｃ、ゲート電極７ｃ側方の側壁絶縁膜８、ゲート電極７ｃおよびソース／ドレイン活性層６ｃ１，６ｄ１上のシリサイド化領域９ｃ，１０ｃ，１０ｄ、ソース／ドレイン活性層６ｃ１，６ｄ１に隣接する素子分離領域５ｂを明示している。
【００１４】
図１に示すように、このＭＯＳトランジスタＴＲ１では、半導体基板の表面の平面視において、ソース／ドレイン活性層６ｃ１，６ｄ１のコーナーに面取りＣＮ１が施されている。この面取りＣＮ１により、ソース／ドレイン活性層６ｃ１，６ｄ１と素子分離領域５ｂとの境界に鈍角が含まれるようになる。その結果、コーナーに鋭角的な部分が発生せずに、素子分離領域５ｂからソース／ドレイン活性層６ｃ１，６ｄ１へと加わる応力が緩和される。
【００１５】
よって、ＭＯＳトランジスタＴＲ１の電気特性への影響を低減することが可能となり、電流駆動力を充分に向上させたＭＯＳトランジスタが実現できる。
【００１６】
なお、ＭＯＳトランジスタＴＲ１のチャネル方向は、図１にて方向Ｘ１として示すように、ＳＯＩ層３２における結晶方位＜１００＞に平行となるように配置されている。チャネル方向を結晶方位＜１００＞と平行に配置することにより、ＰチャネルＭＯＳトランジスタの電流駆動力が１５パーセント程度向上し、さらに、短チャネル効果も小さくなることが分かっている。
【００１７】
電流駆動力が向上する理由は、結晶方位＜１００＞の正孔の移動度の方が結晶方位＜１１０＞のそれよりも大きいためであり、短チャネル効果が小さくなる理由は、結晶方位＜１００＞のボロンの拡散係数の値の方が結晶方位＜１１０＞のそれよりも小さいためと考えられている。
【００１８】
また、面取りＣＮ１の形状については、その切り取り面が、チャネル方向に平行な方向Ｘ１に対して４５°ずれた方向Ｘ２に平行となるようにしておけばよい。
【００１９】
ソース／ドレイン活性層６ｃ１，６ｄ１のように、コーナーに面取りＣＮ１が施された形状の活性層を実現するには、以下のようにすればよい。
【００２０】
素子分離領域５ｂは一般的に、フォトリソグラフィ技術、熱酸化技術やトレンチ埋め込み技術を用いて形成される。このうちフォトリソグラフィ技術により素子分離領域５ｂの形状を規定する際に、基板上に形成するフォトレジストのパターニング形状（フォトレジストが残存する部分の形状）を、ソース／ドレイン活性層６ｃ１，６ｄ１と同じにして面取り形状にする。
【００２１】
そうすれば、フォトレジストに覆われた以外の部分を例えば熱酸化法により素子分離領域へと形成できる。その後、フォトレジストを除去し、素子分離領域で囲まれた部分に不純物を注入することにより、ソース／ドレイン活性層６ｃ１，６ｄ１を、図１に示したような、コーナーに面取りＣＮ１が施された形状に形成することができる。
【００２２】
なお、図２に示すように、このＭＯＳトランジスタＴＲ１では、半導体基板の厚み方向においても、ソース／ドレイン活性層６ｃ１，６ｄ１と素子分離領域５ｂとのコーナーに面取りＲＤが施されている。すなわち、ソース／ドレイン活性層６ｃ１，６ｄ１と素子分離領域５ｂとの境界に曲線部分が含まれている。この面取りＲＤを施すことで、コーナーに鋭角的な部分が発生せずに、素子分離領域５ｂからソース／ドレイン活性層６ｃ１，６ｄ１へと加わる応力が緩和される。
【００２３】
よって、ＭＯＳトランジスタＴＲ１の電気特性への応力の影響をさらに低減することが可能となり、電流駆動力を充分に向上させたＭＯＳトランジスタが実現できる。
【００２４】
半導体基板の厚み方向においてソース／ドレイン活性層６ｃ１，６ｄ１と素子分離領域５ｂとのコーナーに面取りＲＤを施すには、例えば上述のように熱酸化法により素子分離領域５ｂを形成すればよい。一般的に知られているとおり、熱酸化法を用いれば素子分離領域５ｂのコーナー部分は丸みを帯びた形状となる。これによりソース／ドレイン活性層６ｃ１，６ｄ１と素子分離領域５ｂとは曲線を含む境界で接することになる。なお、曲線以外にも少なくとも一つの鈍角を含む境界で接するようにしてもよい（例えばテーパを有するトレンチ内に素子分離領域５ｂを形成する場合など）。
【００２５】
なお、本実施の形態では、コーナーに面取りＣＮ１を施すので、ソース／ドレイン活性層６ｃ１，６ｄ１の面積は、面取りＣＮ１がない場合に比べて若干減少する。ソース／ドレイン活性層６ｃ１，６ｄ１の面積が減少すると、ソース／ドレイン活性層６ｃ１，６ｄ１に接続可能なコンタクトプラグ数は減少するので、活性層−プラグ間のコンタクト抵抗の増大が懸念されるかもしれない。
【００２６】
しかしながら、ソース／ドレイン活性層６ｃ１，６ｄ１の表面にシリサイド化領域１０ｃ，１０ｄを形成しておけば、コンタクト抵抗増大の抑制は充分可能である。
【００２７】
なお、ソース／ドレイン活性層６ｃ１，６ｄ１の幅Ｌ２は、コンタクトプラグＣＰの幅Ｌ１の例えば３倍程度以上としておけばよい。ソース／ドレイン活性層６ｃ１，６ｄ１の幅Ｌ２をこの程度に広く形成しておくことにより、コンタクト不良を生じにくくすることができる。つまり、ＭＯＳトランジスタＴＲ１をフォトリソグラフィ技術を用いて形成する際のフォトマスクずれ等の影響で、コンタクトプラグＣＰとソース／ドレイン活性層６ｃ１，６ｄ１とのアラインメントが多少ずれた場合であっても、コンタクトプラグＣＰがソース／ドレイン活性層６ｃ１，６ｄ１からはみだして形成される可能性を少なくすることができる。
【００２８】
なお、面取りＣＮ１の切り取り面のうちゲート電極７ｃ側の端部ＥＤ１の位置は、コンタクトプラグＣＰのゲート電極７ｃ側の端部の延長線ＬＮ１よりもゲート電極７ｃに近づいて配置されないようにするのがよい。ソース／ドレイン活性層６ｃ１，６ｄ１の面積が縮小してコンタクト抵抗が増大したり、コンタクトプラグＣＰがソース／ドレイン活性層６ｃ１，６ｄ１からはみだして形成される可能性が高まるからである。
【００２９】
なお、図１では、ソース／ドレイン活性層６ｃ１，６ｄ１のコーナーにおける面取りＣＮ１を直線的な形状としたが、もちろんこのような形状に限られるわけではない。例えば図３のように折れ線形状の面取りＣＮ２や、図４のように曲線形状の面取りＣＮ３を採用してもよい。
【００３０】
また、本実施の形態では、ＭＯＳトランジスタＴＲ１のソース／ドレイン活性層におけるコーナーの面取りを示したが、ＭＯＳトランジスタ以外の他の半導体装置であっても本発明を適用可能である。すなわち、例えばＭＯＳ構造を利用したキャパシタや、ＰＮ接合を利用したキャパシタ等のように、半導体基板の表面内に形成された活性層を利用する半導体装置であれば、活性層と素子分離領域との境界に含まれるコーナーの面取りを行うことで、電気特性への影響を低減することができる。
【００３１】
なお、例えば図５に示す構造のように、半導体基板上に複数のゲート電極７ｃ１〜７ｃ３が並列して形成され、各ゲート電極間および両端のゲート電極の隣接部にソース／ドレイン活性層６ｄ２ａ，６ｃ２ａ，６ｄ２ｂ，６ｃ２ｂが形成された構造を有するトランジスタの集合体ＴＲ２にも、本願発明を適用することは可能である。この場合は、各ゲート電極間のソース／ドレイン活性層６ｃ２ａ，６ｄ２ｂには上記のような活性層と素子分離領域との境界にコーナーが存在しないので、両端のソース／ドレイン活性層６ｄ２ａ，６ｃ２ｂにおいてのみコーナーの面取りを行えばよい。
【００３２】
【発明の効果】
請求項１に記載の発明によれば、半導体基板の表面の平面視において、ソース／ドレイン活性層と素子分離領域とは少なくとも一つの鈍角または曲線を含む境界で接している。よって、ソース／ドレイン活性層のコーナーに鋭角的な部分が発生せずに、境界の鈍角または曲線の部分において素子分離領域からソース／ドレイン活性層に加わる応力が緩和され、半導体装置の電気特性への影響を低減することが可能となる。これにより、電流駆動力を充分に向上させたＭＩＳトランジスタが実現できる。
【図面の簡単な説明】
【図１】実施の形態に係る半導体装置を示す上面図である。
【図２】実施の形態に係る半導体装置を示す断面図である。
【図３】実施の形態に係る半導体装置の他の例を示す上面図である。
【図４】実施の形態に係る半導体装置の他の例を示す上面図である。
【図５】実施の形態に係る半導体装置の他の例を示す上面図である。
【符号の説明】
１ 支持基板、２ 酸化膜層、３２ ＳＯＩ層、ＴＲ１ ＭＯＳトランジスタ、５ｂ 素子分離領域、６ｃ１，６ｄ１ 活性層、７ｃ ゲート電極、ＣＮ１〜ＣＮ３ 面取り部分。
Claims (2)
- 半導体基板の表面内に形成されたソース／ドレイン活性層を含むＭＩＳ（Metal Insulator Semiconductor）トランジスタと、
前記半導体基板の前記表面内において前記ソース／ドレイン活性層に接して形成された素子分離領域と
を備え、
前記半導体基板の前記表面の平面視において、前記ソース／ドレイン活性層と前記素子分離領域とは少なくとも一つの鈍角または曲線を含む境界で接しており、
前記鈍角または曲線は、前記半導体基板の前記表面の平面視における前記ソース／ドレイン活性層のコーナー部分に施された面取り形状である
半導体装置。 - 請求項１に記載の半導体装置であって、
前記半導体基板の厚み方向においても、前記ソース／ドレイン活性層と前記素子分離領域とは少なくとも一つの鈍角または曲線を含む境界で接している
半導体装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002366550A JP2004200372A (ja) | 2002-12-18 | 2002-12-18 | 半導体装置 |
| US10/406,289 US20040119133A1 (en) | 2002-12-18 | 2003-04-04 | Semiconductor device |
| KR1020030023012A KR20040054468A (ko) | 2002-12-18 | 2003-04-11 | 반도체 장치 |
| TW092112925A TW200411831A (en) | 2002-12-18 | 2003-05-13 | Semiconductor device |
| FR0306405A FR2849274A1 (fr) | 2002-12-18 | 2003-05-27 | Dispositif a semiconducteur ayant des couches actives chanfreinees |
| DE10338481A DE10338481A1 (de) | 2002-12-18 | 2003-08-21 | Halbleitereinrichtung |
| CNA031577407A CN1508882A (zh) | 2002-12-18 | 2003-08-25 | 半导体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002366550A JP2004200372A (ja) | 2002-12-18 | 2002-12-18 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004200372A true JP2004200372A (ja) | 2004-07-15 |
Family
ID=32463470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002366550A Pending JP2004200372A (ja) | 2002-12-18 | 2002-12-18 | 半導体装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20040119133A1 (ja) |
| JP (1) | JP2004200372A (ja) |
| KR (1) | KR20040054468A (ja) |
| CN (1) | CN1508882A (ja) |
| DE (1) | DE10338481A1 (ja) |
| FR (1) | FR2849274A1 (ja) |
| TW (1) | TW200411831A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006165406A (ja) * | 2004-12-10 | 2006-06-22 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2007318019A (ja) * | 2006-05-29 | 2007-12-06 | Seiko Instruments Inc | 半導体装置の製造方法および半導体装置 |
| US8471339B2 (en) | 2010-08-11 | 2013-06-25 | Samsung Electronics Co., Ltd. | Semiconductor device and related method of fabrication |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5649478B2 (ja) | 2011-02-16 | 2015-01-07 | 三菱電機株式会社 | 半導体装置及びその試験方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW209308B (en) * | 1992-03-02 | 1993-07-11 | Digital Equipment Corp | Self-aligned cobalt silicide on MOS integrated circuits |
| JP3514500B2 (ja) * | 1994-01-28 | 2004-03-31 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
| US5573961A (en) * | 1995-11-09 | 1996-11-12 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of making a body contact for a MOSFET device fabricated in an SOI layer |
| JPH1050994A (ja) * | 1996-08-05 | 1998-02-20 | Sharp Corp | 半導体装置の製造方法 |
| US5972758A (en) * | 1997-12-04 | 1999-10-26 | Intel Corporation | Pedestal isolated junction structure and method of manufacture |
| US6476445B1 (en) * | 1999-04-30 | 2002-11-05 | International Business Machines Corporation | Method and structures for dual depth oxygen layers in silicon-on-insulator processes |
| EP1291924A1 (en) * | 2001-09-10 | 2003-03-12 | STMicroelectronics S.r.l. | MOS semiconductor device having a body region |
-
2002
- 2002-12-18 JP JP2002366550A patent/JP2004200372A/ja active Pending
-
2003
- 2003-04-04 US US10/406,289 patent/US20040119133A1/en not_active Abandoned
- 2003-04-11 KR KR1020030023012A patent/KR20040054468A/ko active IP Right Grant
- 2003-05-13 TW TW092112925A patent/TW200411831A/zh unknown
- 2003-05-27 FR FR0306405A patent/FR2849274A1/fr active Pending
- 2003-08-21 DE DE10338481A patent/DE10338481A1/de not_active Withdrawn
- 2003-08-25 CN CNA031577407A patent/CN1508882A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006165406A (ja) * | 2004-12-10 | 2006-06-22 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2007318019A (ja) * | 2006-05-29 | 2007-12-06 | Seiko Instruments Inc | 半導体装置の製造方法および半導体装置 |
| KR101437683B1 (ko) * | 2006-05-29 | 2014-09-03 | 세이코 인스트루 가부시키가이샤 | 반도체 장치 제조 방법 및 반도체 장치 |
| US8471339B2 (en) | 2010-08-11 | 2013-06-25 | Samsung Electronics Co., Ltd. | Semiconductor device and related method of fabrication |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040054468A (ko) | 2004-06-25 |
| DE10338481A1 (de) | 2004-07-15 |
| US20040119133A1 (en) | 2004-06-24 |
| TW200411831A (en) | 2004-07-01 |
| FR2849274A1 (fr) | 2004-06-25 |
| CN1508882A (zh) | 2004-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8174073B2 (en) | Integrated circuit structures with multiple FinFETs | |
| JP4950064B2 (ja) | サドル型ｍｏｓ素子 | |
| JP2005039270A (ja) | メモリ素子およびその製造方法 | |
| JP2007116049A (ja) | 半導体装置 | |
| US20110068393A1 (en) | Semiconductor device and method for fabricating the same | |
| JP3543117B2 (ja) | 二重ゲート電界効果トランジスタ | |
| JP2007049039A (ja) | 半導体装置 | |
| JP2008028357A (ja) | 半導体素子及びその製造方法 | |
| JP2010073869A (ja) | 半導体装置およびその製造方法 | |
| JP2007134577A (ja) | 半導体装置 | |
| JP2005109389A (ja) | 半導体装置及びその製造方法 | |
| JP2004200372A (ja) | 半導体装置 | |
| CN103915321A (zh) | 半导体结构及其制造方法 | |
| KR100871976B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP2005039057A (ja) | 半導体装置およびその製造方法 | |
| JP2008041835A (ja) | 半導体装置とその製造方法 | |
| JP2011176115A (ja) | 半導体装置およびその製造方法 | |
| WO2009147772A1 (ja) | 半導体装置及びその製造方法 | |
| US20070166953A1 (en) | Semiconductor device and method of fabricating the same | |
| JP2009088187A (ja) | トレンチゲート型トランジスタ及びその製造方法 | |
| KR100917819B1 (ko) | 고전압용 반도체소자의 제조방법 | |
| JP2003060197A (ja) | 半導体装置 | |
| KR100955925B1 (ko) | 반도체 트랜지스터 제조방법 | |
| KR20090032895A (ko) | 반도체 소자 형성 방법 | |
| JP2005136084A (ja) | 半導体装置および半導体装置の製造方法 |