JP2007318019A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP2007318019A
JP2007318019A JP2006148448A JP2006148448A JP2007318019A JP 2007318019 A JP2007318019 A JP 2007318019A JP 2006148448 A JP2006148448 A JP 2006148448A JP 2006148448 A JP2006148448 A JP 2006148448A JP 2007318019 A JP2007318019 A JP 2007318019A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
film
electrode
resistor
force acting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006148448A
Other languages
English (en)
Other versions
JP4863770B2 (ja
Inventor
Akiko Tsukamoto
明子 塚本
Takashi Hasegawa
尚 長谷川
Jun Osanai
潤 小山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2006148448A priority Critical patent/JP4863770B2/ja
Priority to US11/805,195 priority patent/US7790555B2/en
Priority to TW096118988A priority patent/TWI423304B/zh
Priority to KR1020070051913A priority patent/KR101437683B1/ko
Priority to CN2007101064443A priority patent/CN101083228B/zh
Publication of JP2007318019A publication Critical patent/JP2007318019A/ja
Application granted granted Critical
Publication of JP4863770B2 publication Critical patent/JP4863770B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 フォトレジストをスピンコートにより塗布むらを生じさせることなく塗布することができ、半導体装置に所望の特性を具備させる。
【解決手段】 フィールド酸化絶縁膜形成工程は、アクティブ領域部分１３において、フォトレジストをスピンコートする際における半導体基板１１の表面上の回転中心Ｏにこの基板１１の表面に沿った遠心力作用方向Ｆで対向する側面部分のうち、この遠心力作用方向Ｆの前側に位置する部分１３ａが、半導体基板１１の平面視でこの遠心力作用方向Ｆの前側に向けて凸の曲面状となるようにフィールド酸化絶縁膜１２を形成する。
【選択図】 図１２

Description

本発明は半導体装置の製造方法および半導体装置に関するものである。
この種の半導体装置は、例えば下記特許文献１に示されるように、半導体基板の表面に局所的酸化法を施し、この基板の表面に対して膨出するフィールド酸化絶縁膜を形成し、このフィールド酸化絶縁膜により、半導体基板の表面を複数のアクティブ領域部分に区画するフィールド酸化絶縁膜形成工程と、半導体基板の表面に電極膜を形成した後に、この電極膜の表面にスピンコートにより塗布したフォトレジストを露光し、その後、電極膜の不要部分をエッチングして除去し電極を形成する電極形成工程と、半導体基板の表面に抵抗体膜を形成した後に、この抵抗体膜の表面にスピンコートにより塗布したフォトレジストを露光し、その後、抵抗体膜の不要部分をエッチングして除去し抵抗体を形成する抵抗体形成工程とをこの順に経ることにより形成されている。
ここで、電極膜を形成するときの半導体基板の表面には、凸部分としてのフィールド酸化絶縁膜と、凹部分としてのアクティブ領域部分とが形成されて、この半導体基板の表面に凹凸部が形成されている。そして、このような半導体基板の表面に電極膜を形成すると、この電極膜の表面も前記凹凸部の形状に対応した形状となる。
特開平１０−３０３０９８号公報
ところで、このような電極膜の表面に、スピンコートによりフォトレジストを塗布すると、膜厚を均一に塗布することが困難であり、いわゆる塗布むらが生ずるおそれがあった。すなわち、前記電極膜の表面におけるアクティブ領域部分と対応する凹部分において、スピンコート時における半導体基板の表面上の回転中心にこの基板の表面に沿った遠心力作用方向で対向する側面部分のうち、この遠心力作用方向の前側に位置する部分が、半導体基板の平面視でこの遠心力作用方向の前側に凸の角部である場合には、この凹部分にフォトレジストが流入すると前記角部に集合し、この集合した状態でまとまった量のフォトレジストが前記凹部分から流出することになり、電極膜の表面においてこの角部よりも遠心力作用方向の前側に位置する部分に塗布むらが生ずるおそれがあった。
以上の半導体装置の製造方法において、電極膜の表面に塗布されたフォトレジストに塗布むらが生じていると、形成される電極の寸法精度が低下し、さらにこの寸法精度の低下が、この後工程である抵抗体形成工程でも影響を及ぼし、この抵抗体の寸法精度までも低下させ、半導体装置に所望の特性を具備させることができなくなるおそれがあった。
本発明は、このような背景の下になされたもので、フォトレジストをスピンコートにより塗布むらを生じさせることなく塗布することができ、半導体装置に所望の特性を具備させることができる半導体装置の製造方法および半導体装置を提供することを目的とする。
このような課題を解決して、前記目的を達成するために、本発明の半導体装置の製造方法は、半導体基板の表面に局所的酸化法を施し、この基板の表面に対して膨出するフィールド酸化絶縁膜を形成し、このフィールド酸化絶縁膜により、半導体基板の表面を複数のアクティブ領域部分に区画するフィールド酸化絶縁膜形成工程と、半導体基板の表面に電極膜を形成した後に、この電極膜の表面にスピンコートにより塗布したフォトレジストを露光し、その後、電極膜の不要部分をエッチングして除去し電極を形成する電極形成工程と、半導体基板の表面に抵抗体膜を形成した後に、この抵抗体膜の表面にスピンコートにより塗布したフォトレジストを露光し、その後、抵抗体膜の不要部分をエッチングして除去し抵抗体を形成する抵抗体形成工程とを有する半導体装置の製造方法であって、前記フィールド酸化絶縁膜形成工程は、前記アクティブ領域部分において、前記スピンコート時における半導体基板の表面上の回転中心にこの基板の表面に沿った遠心力作用方向で対向する側面部分のうち、この遠心力作用方向の前側に位置する部分が、半導体基板の平面視でこの遠心力作用方向の前側に向けて凸の曲面状となるように、前記フィールド酸化絶縁膜を形成することを特徴とする。
また、本発明の半導体装置は、半導体基板の表面に対して膨出し、この表面を複数のアクティブ領域部分に区画するフィールド酸化絶縁膜と、半導体基板の表面に電極膜を形成した後に、この電極膜の表面にスピンコートにより塗布したフォトレジストを露光し、電極膜の不要部分をエッチングして除去することにより形成された電極と、半導体基板の表面に抵抗体膜を形成した後に、この抵抗体膜の表面にスピンコートにより塗布したフォトレジストを露光し、抵抗体膜の不要部分をエッチングして除去することにより形成された抵抗体とが備えられた半導体装置であって、前記アクティブ領域部分において、前記スピンコート時における半導体基板の表面上の回転中心にこの基板の表面に沿った遠心力作用方向で対向する側面部分のうち、この遠心力作用方向の前側に位置する部分が、半導体基板の平面視でこの遠心力作用方向の前側に向けて凸の曲面状とされていることを特徴とする。
これらの発明によれば、フィールド酸化絶縁膜形成工程で、アクティブ領域部分の前記側面部分のうち、前記スピンコート時における遠心力作用方向の前側に位置する部分が、半導体基板の平面視でこの遠心力作用方向の前側に向けて凸の曲面状となるようにフィールド酸化絶縁膜を形成するので、電極形成工程のスピンコート時に、電極膜の表面におけるアクティブ領域部分と対応する凹部分に流入したフォトレジストを、１箇所に集中させることなく分散させた状態でこの凹部分から流出させることが可能になる。したがって、電極膜の表面において前記凹部分よりも遠心力作用方向の前側に位置する部分に塗布むらが生ずるのを抑制することが可能になり、この電極を寸法精度を向上させて形成することができる。これにより、電極の寸法精度が低下したことによって、この電極形成後に形成される抵抗体の寸法精度が低下するのを防ぐことが可能になり、所望の特性を有する半導体装置を形成することができる。
さらに、電極および抵抗体が、半導体基板の表面における複数個所に形成されている場合には、これらの寸法精度が、半導体基板の表面における位置ごとでばらつくのも防ぐことができる。
ここで、前述した半導体装置の製造方法において、前記電極形成工程は、前記電極において、前記スピンコート時における半導体基板の表面上の回転中心にこの基板の表面に沿った遠心力作用方向で対向する側面部分のうち、この遠心力作用方向の後側に位置する部分が、半導体基板の平面視でこの遠心力作用方向の後側に向けて凸の曲面状となるように、前記電極膜の不要部分をエッチングして除去してもよい。
また、前述した半導体装置において、前記電極において、前記スピンコート時における半導体基板の表面上の回転中心にこの基板の表面に沿った遠心力作用方向で対向する側面部分のうち、この遠心力作用方向の後側に位置する部分が、半導体基板の平面視でこの遠心力作用方向の後側に向けて凸の曲面状とされてもよい。
これらの場合、電極形成工程で、電極の前記側面部分のうち、前記スピンコート時における遠心力作用方向の後側に位置する部分が、半導体基板の平面視でこの遠心力作用方向の後側に向けて凸の曲面状となるように電極を形成するので、抵抗体形成工程のスピンコート時に、抵抗体膜の表面における電極と対応する凸部分に衝突したフォトレジストを、抵抗少なくスムーズにこの凸部分の表面に乗り上げさせることが可能になる。したがって、抵抗体膜の表面において、前記凸部分の表面、およびこの凸部分よりも遠心力作用方向の前側に位置する部分に塗布むらが生ずるのを抑制することが可能になり、この抵抗体を寸法精度を向上させて形成することができる。これにより、前述したように、電極の寸法精度を向上させることができることと相俟って、所望の特性を有する半導体装置をより一層確実に形成することができる。
本発明に係る半導体装置の製造方法および半導体装置によれば、フォトレジストをスピンコートにより塗布むらを生じさせることなく塗布することができ、半導体装置に所望の特性を具備させることができる。
以下、図１から図１２に基づいて本発明の一実施形態を説明する。本実施形態の半導体装置の製造方法は、半導体基板１１の表面に局所的酸化法（いわゆるＬＯＣＯＳ法）を施し、この基板１１の表面に対して膨出するフィールド酸化絶縁膜１２を形成し、このフィールド酸化絶縁膜１２により、半導体基板１１の表面を複数のアクティブ領域部分１３に区画するフィールド酸化絶縁膜形成工程と、半導体基板１１の表面に電極膜１４を形成した後に、この電極膜１４の表面にスピンコートにより塗布したフォトレジスト１５を露光し、その後、電極膜１４の不要部分をエッチングして除去し電極１６を形成する電極形成工程と、半導体基板１１の表面に抵抗体膜１７を形成した後に、この抵抗体膜１７の表面にスピンコートにより塗布したフォトレジスト１５を露光し、その後、抵抗体膜１７の不要部分をエッチングして除去し抵抗体１８ａ、１８ｂを形成する抵抗体形成工程とを有している。なお、前記各工程において、フォトレジスト１５をスピンコートにより塗布する際、フォトレジスト１５は、半導体基板１１の表面における回転中心上、またはこの中心の近傍に滴下する。
以下、各工程の詳細について説明する。
まず、フィールド酸化絶縁膜形成工程について、図１に従い説明する。
このフィールド酸化絶縁膜形成工程では、まず、半導体基板１１の表面において、後述するアクティブ領域部分１３の形成予定部の一部に不純物をイオン注入した後に、これを高温でアニール処理して、前記不純物を拡散させることにより、ウェル拡散層１１ａを形成する。ここで、例えば、半導体基板１１がＰ型シリコンにより形成されている場合には、前記不純物をリンとしてウェル拡散層１１ａをＮ型にする。次に、この半導体基板１１の表面に、形成するフィールド酸化絶縁膜１２の平面視形状と対応するようにパターンニングされた例えば窒化シリコンからなるマスク１１ｂを対向させて配置した状態で、局所的酸化法を施しフィールド酸化絶縁膜１２を形成する。このフィールド酸化絶縁膜１２は、元の半導体基板１１の表面に対して、内方に食い込むとともに外方にも膨出し、その全体の厚さが６０００Å〜８０００Åとされている。このフィールド酸化絶縁膜１２により、半導体基板１１の表面を複数のアクティブ領域部分１３に区画する。なお、各アクティブ領域部分１３は、その全周にわたってフィールド酸化絶縁膜１２により囲まれている。
ここで、この際の半導体基板１１の表面は、フィールド酸化絶縁膜１２が凸部で、アクティブ領域部分１３が凹部とされて全体が凹凸形状とされる。
次に、電極形成工程について、図２から図４に従い説明する。
この電極形成工程では、まず、アクティブ領域部分１３に熱酸化処理を施し、厚さが１００Å〜４００Åのゲート酸化絶縁膜１１ｃを形成する。そして、このゲート酸化絶縁膜１１ｃにイオン注入を行うことにより、このゲート酸化絶縁膜１１ｃに所望の閾値電圧を付与する。
次に、この半導体基板１１の表面の略全域に、ＣＶＤ法により例えば多結晶シリコンからなる電極膜１４を形成する。この際、電極膜１４は、半導体基板１１の表面における前記凹凸形状と対応するような凹凸形状となる。すなわち、電極膜１４において、フィールド酸化絶縁膜１２の形成位置と対応する部分は凸部１４ａとなり、アクティブ領域部分１３の形成位置と対応する部分は凹部１４ｂとなる。そして、この電極膜１４に例えばＢｏｒｏｎ若しくはＢＦ2等の不純物をイオン注入し、この電極膜１４全体をＰ+型多結晶シリコンにする（図２）。
その後、電極膜１４の表面に例えばスパッタ法等により高融点金属シリサイドからなるタングステンシリサイド層１９を形成し、さらにこのタングステンシリサイド層１９の表面にフォトレジスト１５をスピンコートにより塗布した後に、パターンの形成されたマスクを配置した状態で露光し、その後、電極膜１４の不要部分をエッチングして除去することによって、Ｐ+型多結晶シリコンからなる複数の電極１６を形成する（図３）。なお、図示の例では、複数の電極１６はそれぞれ、アクティブ領域部分１３に配置されている。
そして、電極１６の表面に配置されているフォトレジスト１５を除去した後に、熱酸化若しくは減圧ＣＶＤ法等により、複数の電極１６およびタングステンシリサイド層１９それぞれの外表面を覆うように、酸化絶縁膜２０を形成する（図４）。
次に、抵抗体形成工程について、図５から図１１に従い説明する。
この抵抗体形成工程では、まず、この半導体基板１１の表面の略全域に、ＣＶＤ法若しくはスパッタ法により例えば多結晶シリコンからなる厚さが５００から３０００Åの抵抗体膜１７を形成する。この際、抵抗体膜１７は、半導体基板１１の表面に対して凸形状であるフィールド酸化絶縁膜１２および電極１６の形成位置と対応する部分が凸部１７ａとなり、凹形状であるアクティブ領域部分１３の形成位置と対応する部分が凹部１７ｂとなる。そして、この抵抗体膜１７の表面全域にわたって、例えばＢｏｒｏｎ若しくはＢＦ2等の不純物をドーズ量１×１０14ａｔｏｍｓ／ｃｍ2程度イオン注入し、この抵抗体膜１７全体を低濃度のＰ型とする（図５）。
その後、抵抗体膜１７の所定個所、図示の例では、フィールド酸化絶縁膜１２上に位置する部分の一部が限定的に露出するように、この抵抗体膜１７の表面にフォトレジスト２１をパターン形成した後に、この抵抗体膜１７の所定個所に限定してＢｏｒｏｎ若しくはＢＦ2等の不純物をイオン注入することで異なる不純物濃度を有する抵抗膜とすることができる。リン若しくはヒ素をイオン注入してＮ型の抵抗体膜とすることも可能である（図６）。
そして、前記フォトレジスト２１を抵抗体膜１７の表面から除去した後、さらにこの抵抗体膜１７の表面に、スピンコートによりフォトレジスト１５を塗布し、その後、この半導体基板１１の表面に、形成する複数の抵抗体１８ａ、１８ｂのパターン形状と対応するようにパターンニングされたマスクを対向させて配置した状態で露光する。そして、抵抗体膜１７の不要部分を例えばＲＩＥ異方性ドライエッチングにより除去することによって、抵抗体膜１７の前記所定個所部分のＮ型多結晶シリコンからなる第１抵抗体１８ａと、Ｐ型多結晶シリコンからなる第２抵抗体１８ｂとを形成する（図７）。
次に、第１、第２抵抗体１８ａ、１８ｂの表面に配置されているフォトレジスト１５を除去した後に、複数のアクティブ領域部分１３のうち、ウェル拡散層１１ａが形成されていない部分が限定的に露出するように、フォトレジスト２１をパターンニングし、さらに、このアクティブ領域部分１３に、ヒ素をイオン注入によりドーピングし、この部分１３において電極１６に連なるこの電極１６の周辺部分の不純物濃度を１×１０16ａｔｏｍｓ／ｃｍ3〜１×１０18ａｔｏｍｓ／ｃｍ3にして、この部分をＮ型低濃度不純物領域２５に形成する（図８）。
そして、前記フォトレジスト２１を除去した後に、複数のアクティブ領域部分１３のうち、ウェル拡散層１１ａが形成されている部分が限定的に露出するように、フォトレジスト２１をパターンニングし、さらに、このアクティブ領域部分１３に形成されているウェル拡散層１１ａに、ＢｏｒｏｎまたはＢＦ2をイオン注入によりドーピングし、このウェル拡散層１１ａにおいて電極１６に連なるこの電極１６の周辺部分の不純物濃度を１×１０16ａｔｏｍｓ／ｃｍ3〜１×１０18ａｔｏｍｓ／ｃｍ3にして、この部分をＰ型低濃度不純物領域２２に形成する（図９）。
次に、前記フォトレジスト２１を除去した後に、第２抵抗体１８ｂと、ウェル拡散層１１ａおよびＰ型低濃度不純物領域２２が形成されたアクティブ領域１３と、第１抵抗体１８ａの外周縁部を除いた部分とを限定的に覆うようにフォトレジスト２１をパターンニングする。そして、この半導体基板１１の表面において、第１抵抗体１８ａの外周縁部と、Ｎ型低濃度不純物領域２５とに、ヒ素をドーズ量５×１０15ａｔｏｍｓ／ｃｍ2としてイオン注入する。これにより、第１抵抗体１８ａの外周縁部を、例えばアルミニウム合金からなる導体の配線が良好に接続されるように高濃度不純物領域２３に形成するとともに、Ｎ型低濃度不純物領域２５に、ＮＭＯＳトランジスタのソースおよびドレインとして良好な特性が具備されるように、Ｎ型高濃度不純物領域２４を形成する。これにより、Ｎ型低濃度不純物領域２５およびＮ型高濃度不純物領域２４の形成されたアクティブ領域部分１３がＮＭＯＳトランジスタとなる（図１０）。
そして、前記フォトレジスト２１を除去した後に、第１抵抗体１８ａと、前記ＮＭＯＳトランジスタとしてのアクティブ領域１３と、第２抵抗体１８ｂの外周縁部を除いた部分とを限定的に覆うようにフォトレジスト２１をパターンニングする。そして、この半導体基板１１の表面において、第２抵抗体１８ｂの外周縁部と、Ｐ型低濃度不純物領域２２とに、ＢＦ2をドーズ量５×１０15ａｔｏｍｓ／ｃｍ2としてイオン注入する。これにより、第２抵抗体１８ｂの外周縁部を、例えばアルミニウム合金からなる導体の配線が良好に接続されるように高濃度不純物領域２６に形成するとともに、Ｐ型低濃度不純物領域２２に、ＰＭＯＳトランジスタのソースおよびドレインとして良好な特性が具備されるように、Ｐ型高濃度不純物領域２７を形成する。これにより、Ｐ型低濃度不純物領域２２およびＰ型高濃度不純物領域２７の形成されたアクティブ領域部分１３がＰＭＯＳトランジスタとなる（図１１）。
その後、従来の半導体装置の製造プロセスと同様に、例えば中間絶縁膜、コンタクトホール、導体パターン、および保護膜等を形成することにより、ＭＯＳ半導体装置が形成される。
ここで、本実施形態のフィールド酸化絶縁膜形成工程では、図１２に示されるように、アクティブ領域部分１３において、前記スピンコート時における半導体基板１１の表面上の回転中心Ｏにこの基板１１の表面に沿った遠心力作用方向Ｆで対向する側面部分のうち、この遠心力作用方向Ｆの前側に位置する部分１３ａが、半導体基板１１の平面視でこの遠心力作用方向Ｆの前側に向けて凸の曲面状となるように、フィールド酸化絶縁膜１２を形成する。図示の例では、アクティブ領域部分１３は平面視矩形状とされ、その四隅が全てこのアクティブ領域部分１３の外側に向けて凸の曲面状とされている。
さらに、電極形成工程では、図１２に示されるように、電極１６において、前記スピンコート時における半導体基板１１の表面上の回転中心Ｏにこの基板１１の表面に沿った遠心力作用方向Ｆで対向する側面部分のうち、この遠心力作用方向Ｆの後側に位置する部分１６ａが、半導体基板１１の平面視でこの遠心力作用方向Ｆの後側に向けて凸の曲面状となるように、電極膜１４の不要部分をエッチングして除去する。図示の例では、電極１６の角部分は全てこの電極１６の外側に向けて凸の曲面状とされている。
以上説明したように本実施形態による半導体装置の製造方法および半導体装置によれば、フィールド酸化絶縁膜形成工程で、アクティブ領域部分１３の前記側面部分のうち、前記スピンコート時における遠心力作用方向Ｆの前側に位置する部分１３ａが、半導体基板１１の平面視でこの遠心力作用方向Ｆの前側に向けて凸の曲面状となるように、フィールド酸化絶縁膜１２を形成するので、電極形成工程のスピンコート時に、電極膜１４の表面におけるアクティブ領域部分１３と対応する部分の凹部１４ｂ（図２）に流入したフォトレジスト１５を、１箇所に集中させることなく分散させた状態でこの凹部１４ｂ内から流出させることが可能になる。
したがって、電極膜１４の表面において前記凹部１４ｂよりも遠心力作用方向Ｆの前側に位置する部分に塗布むらが生ずるのを抑制することが可能になり、この電極１６を寸法精度を向上させて形成することができる。これにより、電極１６の寸法精度が低下したことによって、この電極１６の形成後に形成される抵抗体１８ａ、１８ｂの寸法精度が低下するのを防ぐことが可能になり、所望の特性を有する半導体装置を形成することができる。
また、電極形成工程で、電極１６の前記側面部分のうち、前記スピンコート時における遠心力作用方向Ｆの後側に位置する部分１６ａが、半導体基板１１の平面視でこの遠心力作用方向Ｆの後側に向けて凸の曲面状となるように電極１６を形成するので、抵抗体形成工程のスピンコート時に、抵抗体膜１７の表面における電極１６と対応する部分の凸部１７ａ（図５）に衝突したフォトレジスト１５を、抵抗少なくスムーズにこの凸部１７ａの表面に乗り上げさせることが可能になる。したがって、抵抗体膜１７の表面において、前記凸部１７ａの表面、およびこの凸部１７ａよりも遠心力作用方向Ｆの前側に位置する部分に塗布むらが生ずるのを抑制することが可能になり、この抵抗体１８ａ、１８ｂを寸法精度を向上させて形成することができ、所望の特性を有する半導体装置をより一層確実に形成することができる。
さらに、このような工程を経ることによって、電極１６および抵抗体１８ａ、１８ｂがそれぞれ、半導体基板１１の表面に複数形成された場合においても、これら１６、１８ａ、１８ｂの各寸法精度が、半導体基板１１の表面における位置ごとでばらつくのを防ぐことが可能になり、前述したように所望の特性を有する半導体装置を確実に形成することができる。
なお、本発明の技術的範囲は前記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、前記実施形態では、図２に示す電極形成工程において、電極膜１４を形成した後に、この電極膜１４に不純物をイオン注入して、この電極膜１４をＰ+型多結晶シリコンにしたが、これに代えて、半導体基板１１の表面に電極膜１４を形成する際、同時に不純物を混入する、いわゆるＤｏｐｅｄ−ＣＶＤ法により直接、Ｐ+型多結晶シリコンからなる電極膜を形成するようにしてもよい。
また、前記実施形態では、図３に示す電極形成工程において、電極膜１４の表面に高融点金属シリサイドからなるタングステンシリサイド層１９を形成したが、これに代えて、例えばモリブデンシリサイド、チタンシリサイドまたはプラチナシリサイドを採用してもよい。
さらに、前記実施形態では、図４に示す電極形成工程において、熱酸化処理若しくは減圧ＣＶＤ法等により電極１６等の外表面を覆うように厚さ１００Å〜５００Åの酸化絶縁膜２０を形成したが、これに代えて、電極１６等の外表面に、厚さ約３００Åの酸化膜と、ＣＶＤ法により形成された厚さ約５００Åの窒化膜と、厚さ約１０Åの熱酸化膜とがこの順に積層されてなる絶縁膜を採用してもよい。
また、前記実施形態では、抵抗体形成工程において、まず、図５に示すように、抵抗体膜１７の表面全域にわたって、例えばＢｏｒｏｎ等の不純物をイオン注入して、この抵抗体膜１７全体を低濃度のＰ型としたが、このイオン注入をせずに、図９に基づいて説明したように、ウェル拡散層１１ａにＰ型低濃度不純物領域２２を形成するのと同時に、第２抵抗体１８ｂの全域にわたってＢｏｒｏｎまたはＢＦ2をイオン注入し、第２抵抗体１８ｂをＰ型多結晶シリコンとするようにしてもよい。
さらに、前記実施形態では、抵抗体形成工程において、図６に示すように、抵抗体膜１７の所定個所に限定してリン等の不純物をイオン注入して、この個所を低濃度のＮ型としたが、このイオン注入をしないで、図１０に基づいて説明したように第１抵抗体１８ａの外周縁部を高濃度不純物領域２３に形成したときに、この領域２３の高濃度不純物を第１抵抗体１８ａの全域にドーピングして、前記実施形態で得られる第１抵抗体１８ａと比べて低い抵抗の抵抗体を形成するようにしてもよい。
また、前記実施形態では、抵抗体形成工程において、図５に示すように、抵抗体膜１７の全域にＢｏｒｏｎ等の不純物をイオン注入して、この抵抗体膜１７全体を低濃度のＰ型としたが、このイオン注入をしないで、図１１に基づいて説明したように、第２抵抗体１８ｂの外周縁部を高濃度不純物領域２６に形成したときに、この領域２６の高濃度不純物を第２抵抗体１８ｂの全域にドーピングして、前記実施形態で得られる第２抵抗体１８ｂと比べて低い抵抗の抵抗体を形成するようにしてもよい。
さらに、第２抵抗体１８ｂを、図２に示した電極膜１４から図３に示した電極１６を形成する際同時に形成することもできる。
また、前記実施形態では、図１１に示したように、アクティブ領域１３および電極１６双方に前記凸の曲面状の部分を形成したが、少なくともアクティブ領域１３の前記側面部分のうち、前記スピンコート時における遠心力作用方向Ｆの前側に位置する部分１３ａを、前記遠心力作用方向Ｆの前側に向けて凸の曲面状とするようにしてもよい。
さらに、前記実施形態では、図１１に示したように、電極１６の全ての角部を遠心力作用方向Ｆの後側に向けて凸の曲面状としたが、電極１６の前記側面部分のうち、少なくとも前記遠心力作用方向Ｆの後側に位置する部分１６ａが、前記遠心力作用方向Ｆの後側に向けて凸の曲面状とするようにしてもよい。
フォトレジストをスピンコートにより塗布むらを生じさせることなく塗布することができ、半導体装置に所望の特性を具備させることができる。
本発明の一実施形態として示した半導体装置の製造方法の第１工程図である。 本発明の一実施形態として示した半導体装置の製造方法の第２工程図である。 本発明の一実施形態として示した半導体装置の製造方法の第３工程図である。 本発明の一実施形態として示した半導体装置の製造方法の第４工程図である。 本発明の一実施形態として示した半導体装置の製造方法の第５工程図である。 本発明の一実施形態として示した半導体装置の製造方法の第６工程図である。 本発明の一実施形態として示した半導体装置の製造方法の第７工程図である。 本発明の一実施形態として示した半導体装置の製造方法の第８工程図である。 本発明の一実施形態として示した半導体装置の製造方法の第９工程図である。 本発明の一実施形態として示した半導体装置の製造方法の第１０工程図であ。 本発明の一実施形態として示した半導体装置の製造方法の第１１工程図である。 本発明の一実施形態として示した半導体装置のアクティブ領域および電極の平面図である。
符号の説明
１１ 半導体基板
１２ フィールド酸化絶縁膜
１３ アクティブ領域部分
１４ 電極膜
１５ フォトレジスト
１６ 電極
１７ 抵抗体膜
１８ａ、１８ｂ 抵抗体
Ｆ 遠心力作用方向
Ｏ 回転中心

Claims (4)

  1. 半導体基板の表面に局所的酸化法を施し、この基板の表面に対して膨出するフィールド酸化絶縁膜を形成し、このフィールド酸化絶縁膜により、半導体基板の表面を複数のアクティブ領域部分に区画するフィールド酸化絶縁膜形成工程と、
    半導体基板の表面に電極膜を形成した後に、この電極膜の表面にスピンコートにより塗布したフォトレジストを露光し、その後、電極膜の不要部分をエッチングして除去し電極を形成する電極形成工程と、
    半導体基板の表面に抵抗体膜を形成した後に、この抵抗体膜の表面にスピンコートにより塗布したフォトレジストを露光し、その後、抵抗体膜の不要部分をエッチングして除去し抵抗体を形成する抵抗体形成工程とを有する半導体装置の製造方法であって、
    前記フィールド酸化絶縁膜形成工程は、前記アクティブ領域部分において、前記スピンコート時における半導体基板の表面上の回転中心にこの基板の表面に沿った遠心力作用方向で対向する側面部分のうち、この遠心力作用方向の前側に位置する部分が、半導体基板の平面視でこの遠心力作用方向の前側に向けて凸の曲面状となるように、前記フィールド酸化絶縁膜を形成することを特徴とする半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、
    前記電極形成工程は、前記電極において、前記スピンコート時における半導体基板の表面上の回転中心にこの基板の表面に沿った遠心力作用方向で対向する側面部分のうち、この遠心力作用方向の後側に位置する部分が、半導体基板の平面視でこの遠心力作用方向の後側に向けて凸の曲面状となるように、前記電極膜の不要部分をエッチングして除去することを特徴とする半導体装置の製造方法。
  3. 半導体基板の表面に対して膨出し、この表面を複数のアクティブ領域部分に区画するフィールド酸化絶縁膜と、半導体基板の表面に電極膜を形成した後に、この電極膜の表面にスピンコートにより塗布したフォトレジストを露光し、電極膜の不要部分をエッチングして除去することにより形成された電極と、半導体基板の表面に抵抗体膜を形成した後に、この抵抗体膜の表面にスピンコートにより塗布したフォトレジストを露光し、抵抗体膜の不要部分をエッチングして除去することにより形成された抵抗体とが備えられた半導体装置であって、
    前記アクティブ領域部分において、前記スピンコート時における半導体基板の表面上の回転中心にこの基板の表面に沿った遠心力作用方向で対向する側面部分のうち、この遠心力作用方向の前側に位置する部分が、半導体基板の平面視でこの遠心力作用方向の前側に向けて凸の曲面状とされていることを特徴とする半導体装置。
  4. 請求項３記載の半導体装置において、
    前記電極において、前記スピンコート時における半導体基板の表面上の回転中心にこの基板の表面に沿った遠心力作用方向で対向する側面部分のうち、この遠心力作用方向の後側に位置する部分が、半導体基板の平面視でこの遠心力作用方向の後側に向けて凸の曲面状とされていることを特徴とする半導体装置。
JP2006148448A 2006-05-29 2006-05-29 半導体装置の製造方法および半導体装置 Expired - Fee Related JP4863770B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006148448A JP4863770B2 (ja) 2006-05-29 2006-05-29 半導体装置の製造方法および半導体装置
US11/805,195 US7790555B2 (en) 2006-05-29 2007-05-21 Semiconductor device manufacturing method with spin-coating of photoresist material
TW096118988A TWI423304B (zh) 2006-05-29 2007-05-28 半導體裝置製造方法與半導體裝置
KR1020070051913A KR101437683B1 (ko) 2006-05-29 2007-05-29 반도체 장치 제조 방법 및 반도체 장치
CN2007101064443A CN101083228B (zh) 2006-05-29 2007-05-29 半导体装置制造方法及半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006148448A JP4863770B2 (ja) 2006-05-29 2006-05-29 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
JP2007318019A true JP2007318019A (ja) 2007-12-06
JP4863770B2 JP4863770B2 (ja) 2012-01-25

Family

ID=38748753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006148448A Expired - Fee Related JP4863770B2 (ja) 2006-05-29 2006-05-29 半導体装置の製造方法および半導体装置

Country Status (5)

Country Link
US (1) US7790555B2 (ja)
JP (1) JP4863770B2 (ja)
KR (1) KR101437683B1 (ja)
CN (1) CN101083228B (ja)
TW (1) TWI423304B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011198841A (ja) * 2010-03-17 2011-10-06 Asahi Kasei Electronics Co Ltd 半導体装置の製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090067595A (ko) * 2007-12-21 2009-06-25 주식회사 하이닉스반도체 반도체 소자 제조 방법
US7785979B2 (en) * 2008-07-15 2010-08-31 International Business Machines Corporation Integrated circuits comprising resistors having different sheet resistances and methods of fabricating the same
JP2016134544A (ja) * 2015-01-21 2016-07-25 キヤノン株式会社 半導体装置の製造方法
US11664436B2 (en) * 2021-03-01 2023-05-30 Wolfspeed, Inc. Semiconductor devices having gate resistors with low variation in resistance values

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60246660A (ja) * 1984-05-22 1985-12-06 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH11233718A (ja) * 1998-02-12 1999-08-27 Sanyo Electric Co Ltd 半導体集積回路
JP2000131824A (ja) * 1998-10-28 2000-05-12 Hitachi Ltd 半導体集積回路装置の製造方法
JP2004200372A (ja) * 2002-12-18 2004-07-15 Renesas Technology Corp 半導体装置
JP2007258295A (ja) * 2006-03-22 2007-10-04 Fuji Electric Holdings Co Ltd 半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263434A (ja) * 1994-03-22 1995-10-13 Nippon Steel Corp 素子分離領域の形成方法
JPH10303098A (ja) 1997-04-24 1998-11-13 Matsushita Electric Works Ltd 半導体装置の製造方法
JPH1187335A (ja) * 1997-09-04 1999-03-30 Oki Electric Ind Co Ltd 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60246660A (ja) * 1984-05-22 1985-12-06 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH11233718A (ja) * 1998-02-12 1999-08-27 Sanyo Electric Co Ltd 半導体集積回路
JP2000131824A (ja) * 1998-10-28 2000-05-12 Hitachi Ltd 半導体集積回路装置の製造方法
JP2004200372A (ja) * 2002-12-18 2004-07-15 Renesas Technology Corp 半導体装置
JP2007258295A (ja) * 2006-03-22 2007-10-04 Fuji Electric Holdings Co Ltd 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011198841A (ja) * 2010-03-17 2011-10-06 Asahi Kasei Electronics Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
TW200816270A (en) 2008-04-01
JP4863770B2 (ja) 2012-01-25
KR101437683B1 (ko) 2014-09-03
US7790555B2 (en) 2010-09-07
US20070272984A1 (en) 2007-11-29
TWI423304B (zh) 2014-01-11
CN101083228B (zh) 2012-06-20
KR20070114661A (ko) 2007-12-04
CN101083228A (zh) 2007-12-05

Similar Documents

Publication Publication Date Title
JPH1074847A (ja) 半導体記憶装置の製造方法
JP4863770B2 (ja) 半導体装置の製造方法および半導体装置
JP5520102B2 (ja) 半導体装置の製造方法
JP4897146B2 (ja) 半導体装置の製造方法、および半導体装置
JP4505349B2 (ja) 半導体装置の製造方法
JP2008085205A (ja) 半導体装置及びその製造方法
US6284578B1 (en) MOS transistors having dual gates and self-aligned interconnect contact windows
US6943116B2 (en) Method for fabricating a p-channel field-effect transistor on a semiconductor substrate
US6150244A (en) Method for fabricating MOS transistor having raised source and drain
US20070278542A1 (en) Semiconductor device and fabricating method thereof
JP2005150375A (ja) 半導体装置およびその製造方法
JP2006114681A (ja) 半導体装置及びその製造方法
JPH1098186A (ja) 半導体装置及びその製造方法
JPH0982949A (ja) 半導体装置及びその製造方法
JP2008010627A (ja) 半導体装置及びその製造方法
KR100379510B1 (ko) 반도체 소자 제조방법
JP2007048781A (ja) 半導体装置の製造方法
JP2006216604A (ja) 半導体装置及びその製造方法
KR100341588B1 (ko) 실리사이드층의 저항 및 누설전류 감소를 위한 반도체소자 제조 방법
KR100231479B1 (ko) 필드 트랜지스터의 제조방법
JP4118696B2 (ja) フラットセルマスクｒｏｍ装置の製造方法
US6638806B2 (en) Semiconductor device and method of fabricating the same
JP2008124061A (ja) 半導体装置の製造方法
JPH027558A (ja) 半導体装置およびその製造方法
KR19990000486A (ko) 엔모스 및 피모스 트랜지스터의 살리사이드 두께가 동일한 씨모스 트랜지스터 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090319

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091105

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091113

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111101

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111108

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141118

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4863770

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees