JPH10303098A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH10303098A
JPH10303098A JP10723697A JP10723697A JPH10303098A JP H10303098 A JPH10303098 A JP H10303098A JP 10723697 A JP10723697 A JP 10723697A JP 10723697 A JP10723697 A JP 10723697A JP H10303098 A JPH10303098 A JP H10303098A
Authority
JP
Japan
Prior art keywords
photoresist
aluminum
insulating layer
semiconductor substrate
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10723697A
Other languages
English (en)
Inventor
Hiroshi Okada
洋 岡田
Takeshi Nobe
武 野辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP10723697A priority Critical patent/JPH10303098A/ja
Publication of JPH10303098A publication Critical patent/JPH10303098A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】 アルミパターンのコーナで弾くことなく、フ
ォトレジストを半導体基板の一面側全面にわたって均一
に塗布できる半導体装置の製造方法を提供する。 【解決手段】 複数の半導体素子12が並設された半導
体基板1の一面1aにアルミニウム層2を積層するアル
ミ層積層工程と、塗布されたフォトレジストを露光しア
ルミニウム層2の不要部分をエッチングし除去して、コ
ーナにアール部を設けるとともに一面1a側へ突出した
アルミパターン3を形成するアルミパターン形成工程
と、絶縁層4が積層された一面1a側に液状のフォトレ
ジスト5を滴下し、回転する半導体基板1に発生した遠
心力によってフォトレジスト5を延伸させて塗布するフ
ォトレジスト塗布工程と、塗布されたフォトレジスト5
を露光し絶縁層4の不要部分をエッチングし除去して絶
縁層パターン41を形成する絶縁層パターン形成工程
と、有する構成にしてある。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、複数の半導体装置
が半導体基板の基板面に形成される半導体装置の製造方
法に関するものである。
【0002】
【従来の技術】従来、この種の半導体装置の製造方法と
して、図4乃至図7に示す構成の製造方法が存在する。
この製造方法は、先ずアルミ層積層工程において、略円
形状に形成されて複数の半導体素子A1が並設されると
ともに、絶縁膜A2を設けた半導体基板Aの一面A3に、
アルミニウム層Bを積層する(a,b)。
【0003】次いで、アルミパターン形成工程におい
て、塗布されたフォトレジストを露光しアルミニウム層
Bの不要部分をエッチングし除去して、第1コーナC1
を有して一面A3側へ突出したアルミパターンCを形成
する(c)。
【0004】次いで、フォトレジスト塗布工程におい
て、絶縁層Dを一面A3側に積層し、一面側中心部に液
状のフォトレジストEを滴下し、回転する半導体基板A
に発生した遠心力によってそのフォトレジストEを延伸
させて塗布する(d)。
【0005】次いで、絶縁層パターン形成工程におい
て、塗布されたフォトレジストEを露光し、絶縁層Dの
不要部分をエッチングし除去して絶縁層パターンD1を
形成して、半導体素子を外囲したスクライブラインA4
を設け、複数個が半導体基板Aに並設された半導体装置
を形成する(e)。
【0006】さらに詳しくは、アルミパターンCは、ス
クライブラインA4に沿った状態で半導体素子を外囲す
るよう形成されるとともに、半導体素子A1と接続した
電極パッドC2を形成する。また、半導体基板Aはスク
ライブラインA4に沿って切断されて、各半導体素子A
1が分離される。ここで、第1コーナC1がスクライブ
ラインA4に沿ったアルミパターンCの2片の交点で形
成されるとともに、第2コーナC21が電極パッドC2の
四隅で形成される。その両コーナC1,C21は設計の容
易さから直角に形成されて、一面A3側へ突出した段差
が鋭利な構造となっている。
【0007】
【発明が解決しようとする課題】上記した従来の半導体
装置の製造方法では、フォトレジストEを露光しアルミ
ニウム層B及び絶縁層Dの不要部分を除去して、所定の
アルミパターンC及び絶縁層パターンD1を半導体基板
Aに形成できる。
【0008】しかしながら、第1コーナC1及び第2コ
ーナC21は直角に形成されて段差が鋭利な構造となって
いるので、フォトレジスト塗布工程において、図7に示
すように、その両コーナC1,C21で液状のフォトレジ
ストEが弾かれて、半導体基板Aはレジストの塗布され
ない未塗布領域A4が一面A3側に生じるという問題があ
った。したがって、未塗布領域A4を発生しないよう、
多量のフォトレジストを必要としていた本発明は、上記
問題点に鑑みてなしたもので、その目的とするところ
は、アルミパターンのコーナで弾くことなく、フォトレ
ジストを半導体基板の一面側全面にわたって均一に塗布
できる半導体装置の製造方法を提供することにある。
【0009】
【課題を解決するための手段】上記した課題を解決する
ために、請求項1記載の半導体装置の製造方法は、複数
の半導体素子が並設された半導体基板の一面に、アルミ
ニウム層を積層するアルミ層積層工程と、塗布されたフ
ォトレジストを露光しアルミニウム層の不要部分をエッ
チングし除去して、コーナにアール部を設けるとともに
一面側へ突出したアルミパターンを形成するアルミパタ
ーン形成工程と、アルミニウム層を絶縁する絶縁層を一
面側へ積層し、その一面側へ液状のフォトレジストを滴
下し、回転する半導体基板に発生した遠心力によってフ
ォトレジストを延伸させて塗布するフォトレジスト塗布
工程と、塗布されたフォトレジストを露光し絶縁層の不
要部分をエッチングし除去して、絶縁層パターンを形成
する絶縁層パターン形成工程と有する構成にしてある。
【0010】請求項2記載の半導体装置の製造方法は、
請求項1記載の製造方法において、前記半導体基板は前
記一面が露出して各前記半導体素子に分離するスクライ
ブラインが設けられたものであって、線状パターンを形
成する前記アルミパターンは、スクライブラインに沿っ
た2片の交点で形成される前記コーナに前記アール部が
設けられた構成にしてある。
【0011】請求項3記載の半導体装置の製造方法は、
請求項1又は請求項2記載の製造方法において、前記各
半導体素子と接続された電極パッドを形成する前記アル
ミパターンは、その電極パッドの前記コーナに前記アー
ル部が設けられた構成にしてある。
【0012】
【発明の実施の形態】本発明の一実施形態を図1乃至図
3に基づいて以下に説明する。
【0013】先ずアルミ層積層工程において、切り欠き
部を設けて略円形状に形成された半導体基板1に絶縁膜
11を形成し(a)、複数の半導体素子12が並設され
た半導体基板1の一面1aにアルミニウム層2を積層す
る(b)。
【0014】次いで、アルミパターン形成工程におい
て、フォトレジストを塗布し、塗布されたフォトレジス
トを後述するアール部を有して所定パターンが設定され
たフォトマスクを介して露光する。そして、アルミニウ
ム層2の不要部分をエッチングし除去して、一面1a側
へ突出したアルミパターン3を形成する。
【0015】ここで、アルミパターン3は、半導体素子
12を外囲するよう線状に形成された線状パターン31
と、半導体素子12と接続した2個の電極パッド32と
を形成する。線状パターン31及び電極パッド32はア
ール部が各コーナに設けられて、第1アール部31aが
線状パターン31の2片の交点で形成されるコーナに、
第2アール部32aが電極パッド32の四隅のコーナに
それぞれ形成される(c)。
【0016】次いで、フォトレジスト塗布工程におい
て、アルミニウム層2を絶縁する絶縁層4を一面1a側
に積層し、その一面1a側中心部に液状の光感光性樹脂
からなるフォトレジスト5を滴下し、回転する半導体基
板1に発生した遠心力によってそのフォトレジスト5を
延伸させて一面1a側へ塗布する。
【0017】ここで、第1アール部31a及び第2アー
ル部32aが、線状パターン31及び電極パッド32の
コーナにそれぞれ設けられているので、フォトレジスト
5が弾かれることなく、半導体基板1の一面1a側全面
にわたって均一に塗布される(d)。
【0018】次いで、絶縁層パターン形成工程におい
て、塗布されたフォトレジスト5を所定パターンが設定
されたフォトマスクを介して露光し、絶縁層4の不要部
分をエッチングし除去し、さらにフォトレジスト5を除
去して、絶縁層パターン41を形成する。絶縁層4が除
去されて半導体基板1の一面1aが露出したスクライブ
ライン13が形成されて、半導体素子12を外囲する。
このようにして、半導体装置が形成され複数個が半導体
基板1に並設される。ここで、線状パターン31は、第
1アール部31aがスクライブライン13に沿った2片
の交点で形成されたコーナに設けられる(e)。
【0019】最後に、半導体基板1はスクライブライン
13に沿って切断されて、各半導体素子12が分離され
る。
【0020】かかる一実施形態の半導体装置の製造方法
にあっては、上記したように、アルミパターン形成工程
で、第1アール部31a及び第2アール部32aが、線
状パターン31及び電極パッド32を形成するアルミパ
ターン3の各コーナにそれぞれ設けられから、次のフォ
トレジスト塗布工程で、回転する半導体基板1の一面1
a側中心部に滴下された液状のフォトレジスト5が、半
導体基板1に発生した遠心力によって延伸し、一面1a
側へ突出したアルミパターン3のコーナで弾くことなく
全面にわたって均一に塗布されて、未塗布領域を発生し
ないよう多量のフォトレジスト5が必要であった従来と
異なって、フォトレジスト量を削減して半導体装置を量
産することができる。
【0021】また、フォトレジスト塗布工程で未塗布領
域が発生したとき、従来必要であったフォトレジスト5
を再塗布する再塗布工程が不要になって、半導体装置の
製造時間を短縮化することができる。
【0022】
【発明の効果】本発明の半導体装置の製造方法は、アル
ミパターン形成工程でアール部がアルミパターンのコー
ナに設けられたから、次のフォトレジスト塗布工程で、
回転する半導体基板の一面側に滴下された液状のフォト
レジストが、半導体基板に発生した遠心力によって延伸
し、一面側へ突出したアルミパターンのコーナで弾くこ
となく全面にわたって均一に塗布されて、未塗布領域を
発生しないよう多量のフォトレジストが必要であった従
来と異なって、フォトレジスト量を削減して半導体装置
を量産することができる。
【0023】また、フォトレジスト塗布工程で未塗布領
域が発生したとき、従来必要であったフォトレジストを
再塗布する再塗布工程が不要になって、半導体装置の製
造時間を短縮化することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態を示す製造工程図である。
【図2】同上のアルミパターン形成工程後の半導体基板
の平面図である。
【図3】同上のアルミパターン形成工程後の半導体素子
の平面図である。
【図4】従来例を示す製造工程図である。
【図5】同上のアルミパターン形成工程後の半導体基板
の平面図である。
【図6】同上のアルミパターン形成工程後の半導体素子
の平面図である。
【図7】同上のフォトレジスト塗布工程における半導体
基板の平面図である。
【符号の説明】
1 半導体基板 1a 一面 11 絶縁膜 12 半導体素子 13 スクライブライン 2 アルミニウム層 3 アルミパターン 31 線状パターン 31a 第1アール部(アール部) 32 電極パッド 32a 第2アール部(アール部) 4 絶縁層 41 絶縁層パターン 5 フォトレジスト
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成10年7月14日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】0008
【補正方法】変更
【補正内容】
【0008】しかしながら、第1コーナC1及び第2コ
ーナC21は直角に形成されて段差が鋭利な構造となって
いるので、フォトレジスト塗布工程において、図7に示
すように、その両コーナC1,C21で液状のフォトレジ
ストEが弾かれて、半導体基板Aはレジストの塗布され
ない未塗布領域A4が一面A3側に生じるという問題があ
った。したがって、未塗布領域A5を発生しないよう、
多量のフォトレジストを必要としていた 本発明は、上
記問題点に鑑みてなしたもので、その目的とするところ
は、アルミパターンのコーナで弾くことなく、フォトレ
ジストを半導体基板の一面側全面にわたって均一に塗布
できる半導体装置の製造方法を提供することにある。
【手続補正2】
【補正対象書類名】図面
【補正対象項目名】図7
【補正方法】変更
【補正内容】
【図7】

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 複数の半導体素子が並設された半導体基
    板の一面に、アルミニウム層を積層するアルミ層積層工
    程と、 塗布されたフォトレジストを露光しアルミニウム層の不
    要部分をエッチングし除去して、コーナにアール部を設
    けるとともに一面側へ突出したアルミパターンを形成す
    るアルミパターン形成工程と、 アルミニウム層を絶縁する絶縁層を一面側へ積層し、そ
    の一面側へ液状のフォトレジストを滴下し、回転する半
    導体基板に発生した遠心力によってフォトレジストを延
    伸させて塗布するフォトレジスト塗布工程と、 塗布されたフォトレジストを露光し絶縁層の不要部分を
    エッチングし除去して、絶縁層パターンを形成する絶縁
    層パターン形成工程と、有することを特徴とする半導体
    装置の製造方法。
  2. 【請求項2】 前記半導体基板は、前記一面が露出して
    各前記半導体素子に分離するスクライブラインが設けら
    れたものであって、線状パターンを形成する前記アルミ
    パターンは、スクライブラインに沿った2片の交点で形
    成される前記コーナに前記アール部が設けられたことを
    特徴とする請求項1記載の半導体装置の製造方法。
  3. 【請求項3】 前記各半導体素子と接続された電極パッ
    ドを形成する前記アルミパターンは、その電極パッドの
    前記コーナに前記アール部が設けられたことを特徴とす
    る請求項1又は請求項2記載の半導体装置の製造方法。
JP10723697A 1997-04-24 1997-04-24 半導体装置の製造方法 Withdrawn JPH10303098A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10723697A JPH10303098A (ja) 1997-04-24 1997-04-24 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10723697A JPH10303098A (ja) 1997-04-24 1997-04-24 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH10303098A true JPH10303098A (ja) 1998-11-13

Family

ID=14453946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10723697A Withdrawn JPH10303098A (ja) 1997-04-24 1997-04-24 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH10303098A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7790555B2 (en) 2006-05-29 2010-09-07 Seiko Instruments Inc. Semiconductor device manufacturing method with spin-coating of photoresist material

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7790555B2 (en) 2006-05-29 2010-09-07 Seiko Instruments Inc. Semiconductor device manufacturing method with spin-coating of photoresist material

Similar Documents

Publication Publication Date Title
JPH10303098A (ja) 半導体装置の製造方法
JP3430290B2 (ja) 半導体装置の製造方法
JP2000332049A (ja) 半導体装置の製造方法
JPH01292829A (ja) 半導体装置の製造方法
JPH02139972A (ja) 半導体装置の製造方法
JPS6347924A (ja) 半導体装置の製造方法
JP2792342B2 (ja) 厚膜配線パターンの露光法
JPS61170738A (ja) 多層レジストによるリフト・オフプロセス
KR100268425B1 (ko) 마스크 패턴 레이아웃 구조
JPH07312355A (ja) 半導体ウェハ
JPH0221129B2 (ja)
JPS63291428A (ja) 転写用バンプの形成方法
JPH01149435A (ja) 半導体装置の製造方法
JPS61281528A (ja) フオトレジストのパタ−ン形成方法
JPH0737782A (ja) 有機薄膜の製造方法
JPH01293620A (ja) 半導体装置の製造方法
JPS61245531A (ja) 薄膜のパタ−ニング方法
JPS62177922A (ja) 半導体装置の製造方法
JPH04180615A (ja) 半導体装置の製造方法
JPH04238094A (ja) 印刷用メタルマスクの製造方法
JP2008098417A (ja) 加速度センサー製造用基板及びその製造方法
JPH0545860A (ja) 半導体露光用マスク
JPS62279660A (ja) 配線層の形成方法
JPH01103834A (ja) 半導体装置の製造方法
JPS6084820A (ja) 微細加工方法

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20041202